JP3511212B2 - 電子波干渉素子 - Google Patents

電子波干渉素子

Info

Publication number
JP3511212B2
JP3511212B2 JP04955694A JP4955694A JP3511212B2 JP 3511212 B2 JP3511212 B2 JP 3511212B2 JP 04955694 A JP04955694 A JP 04955694A JP 4955694 A JP4955694 A JP 4955694A JP 3511212 B2 JP3511212 B2 JP 3511212B2
Authority
JP
Japan
Prior art keywords
source
drain
wave interference
paths
electron wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04955694A
Other languages
English (en)
Other versions
JPH07263764A (ja
Inventor
利雄 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP04955694A priority Critical patent/JP3511212B2/ja
Publication of JPH07263764A publication Critical patent/JPH07263764A/ja
Application granted granted Critical
Publication of JP3511212B2 publication Critical patent/JP3511212B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子波干渉素子に関す
る。近年の高度情報処理システム、分散処理システムの
進展に伴い、それらの処理を実現するために、より高速
動作が可能で、高密度集積化が可能で、低消費電力化が
可能な電子素子が求められきた。従来は、FETやバイ
ポーラトランジスタによる集積回路の微細化、高集積化
によって対処されてきた。
【0002】
【従来の技術】従来から用いられているFETやバイポ
ーラトランジスタ等の電子素子は、基本的に静電的スイ
ッチであり、微細化により、高速化と低消費電力化が図
られていた。しかし、バンドギャップや誘電率等の物理
定数は、材料を変えないかぎり一定であるため、いわゆ
るスケーリング則からのずれが生じ、微細化の方向には
限界がある。
【0003】そこで、アハロノフボーム(Aharon
ov−Bohm:AB)効果を利用した電子波干渉素子
が現れた。この電子波干渉素子は、電子波の干渉を利用
するもので、電子波を2つの経路に分け、この2つの経
路で囲まれる領域に磁束を通し、磁束の大きさを変化す
ることによって、電子波の干渉を変化させ、スイッチン
グ動作を行わせる。このスイッチング動作は静電的では
ないため、高速動作化と、低消費電力化ができるものと
期待される。
【0004】この電子波干渉素子を実現する場合、リン
グの内部、すなわち2つの径路で囲まれた領域に外部か
ら磁場をかけることになるが、電子の径路は有限の幅を
有するため、2つの経路で囲まれたリングの内部だけで
なく、電子が走行する径路自体にも磁場が侵入するのを
避けることが困難である。
【0005】このように、電子が走行する径路自体にも
磁場が侵入すると、電子の波動関数が不均一な位相変化
を受けるため、電子波干渉素子の出力信号の振動が小さ
くなり、その結果、電子波干渉素子の伝達コンダクタン
スが減少するという問題があった。また、これに不純物
散乱の効果が重なるとコンダクタンスの値が不規則にゆ
らぐという問題もあった。
【0006】また、磁場を磁束量子の半分まで次第に増
やしたとき変調が最大になるが、これは入力をそれだけ
の幅で振らなければならない事を意味しており、やは
り、素子の伝達コンダクタンスの減少につながる。した
がって、チャネルの中に磁束が浸入しないような構造、
および僅かな磁場の変化で変調できるような機構が求め
られている。一方、電子装置の一部である記憶装置の微
細化による高速/低消費電力化にも同様の問題点があ
り、AB効果を利用する素子の高性能化が望まれてい
る。
【0007】
【発明が解決しようとする課題】AB構造の径路に磁場
が浸入しないようにするためには径路を超伝導体で覆っ
てしまうことが考えられるが、完全反磁性状態では磁束
は2つの径路で囲まれるリングの中に入っていかない。
そこで、径路の一部に間隙を設けて、この間隙を通して
磁束を2つの径路で囲まれるリングの中に入れるように
することが考えられるが、この場合径路の一部が磁場に
さらされるため、前記の理由で特性が劣化する。
【0008】本発明は、伝達コンダクタンスが大きく、
微細化することによって高速化、低消費電力化を実現す
るスイッチング装置、記憶装置等として機能する電子波
干渉素子を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明にかかる、電流が
外部へ流れ出るソースと、電流が外部から流れ込むドレ
インと、ソースとドレインの間に接続され、一部が途中
で2つ以上の径路に分岐するキャリアが走行するチャネ
ルを有し、2つ以上の径路によって囲まれた領域を貫く
磁束をコントロールすることによって、ソースとドレイ
ンの間のコンダクタンスを変化させるマッハ・ツェンダ
ー型電子波干渉素子において、2つ以上の径路を第2種
超伝導体によって覆った構成を採用した。
【0010】この場合、2つ以上の径路を含むチャネル
領域全体を第2種超伝導体によって覆った構成を採用す
ることができ、また、2つ以上の径路を含むチャネル全
体と、2つ以上の径路によって囲まれた内部を含む領域
を第2種超伝導体によって覆った構成を採用することが
できる。
【0011】また、この場合、2つ以上の径路によって
囲まれた領域を貫く磁束と、ソースとドレインの間のコ
ンダクタンスの間に記憶特性を持たせることによって記
憶装置を実現することができる。
【0012】
【作用】本発明のように、ソースとドレインの間に接続
され、一部が途中で2つ以上の径路に分岐するキャリア
が走行するチャネルを有し、この径路によって囲まれた
領域を貫く磁束をコントロールしてソースとドレインの
間のコンダクタンスを変化させる、AB効果を利用した
マッハ・ツェンダー型電子波干渉素子において、キャリ
アが走行する2つ以上の径路、または、この径路を含む
チャネル領域全体、あるいは、この径路を含むチャネル
全体と、この径路によって囲まれた内部を含む領域を第
2種超伝導体によって覆うと、第2種超伝導体は弱磁場
中で完全反磁性を示すため磁場は浸入しないが、磁場を
強くして、下部臨界磁場Hc1を越えたときいわゆる混合
状態になり、第2種超伝導体中に磁束渦が浸入し始め
る。
【0013】そして、さらに磁場を強くして、上部臨界
磁場Hc2を越えると、超伝導状態が破れてる。AB効果
を利用した電子波干渉素子においてキャリアが走行する
2つの径路あるいはチャネル全体を第2種超伝導体で覆
うと、Hc1以下の磁場では磁場がチャネル自体に浸入し
ない。
【0014】また、Hc1以上にしても、一旦浸入した磁
束渦が移動して2つの径路が作るリングの内部に捕らえ
られれば、やはり問題はない。その上このときリング内
部を貫く磁束の大きさは超伝導体の磁束量子を単位にし
ており、常電導電子に対する磁束量子の半分の大きさで
あるため、磁束渦が奇数本入ったとき干渉が強め合う場
合、偶数本入った時は干渉を弱め合うことになる。逆に
奇数本入った時に干渉が弱め合う場合、偶数本入った時
は干渉が強め合うことになる。したがって、磁束渦が奇
数本の状態と偶数本の状態をスイッチのオン、オフに対
応させることができる。
【0015】さらに、磁場を強くしていった時の内部磁
束の変化は、ごくわずかの磁場変化で一磁束が変化する
ので、わずかの入力信号でスイッチの状態が変化すると
ういことを示しており、高いゲインを有することがわか
る。
【0016】次に、第2種超伝導体が2つの径路によっ
て囲まれた内部も覆っている素子について説明する。こ
の素子では、適切に設計すれば、下部臨界磁場Hc1を越
えると、まず1本の磁束渦が第2種超伝導体に浸入し、
この磁束渦は、第2種超伝導体が円板に近い形状のとき
は、欠陥等のピニング中心がなければ超伝導体のほぼ中
央に来るため、磁束は2つの径路が作るリングの内部を
貫くことになり、この場合も先の例と同じ利点を有す
る。
【0017】次に2つの径路によって囲まれたリングの
中に入った磁束の状態を情報の単位とすれば、これを情
報を蓄積する記憶素子として用いることができる。すな
わち、電流が外部へ流れ出るソースと、電流が外部から
流れ込むドレインと、このソースとドレインの間に接続
され、一部が途中で2つ以上の径路に分岐するキャリア
が走行するチャネルを有し、この2つ以上の径路領域を
第2種超伝導体によって覆い、この2つ以上の径路によ
って囲まれた領域を貫く磁束の大きさをコントロールし
て、ソースとドレインの間のコンダクタンスを変化させ
るマッハ・ツェンダー型電子波干渉計には、適切な大き
さの外部磁場を印加して、ある本数の磁束を蓄えること
ができる。
【0018】このように、ある本数の磁束を蓄えている
状態において、1磁束量子に相当する磁場より小さい範
囲で磁場を変化させても、この磁束の数は変化しないた
め、磁束の状態が保持されることになる。その磁束の保
持状態を“1”,“0”に対応させることによって記憶
装置を実現することができる。この情報は、AB効果を
利用したマッハ・ツェンダー型電子波干渉計のコンダク
タンスの大きさから読みだすことができる。
【0019】また、2つ以上の径路を含むチャネル領域
全体を第2種超伝導体によって覆った電子波干渉素子、
および、2つ以上の径路を含むチャネル全体と、この2
つ以上の径路によって囲まれた内部を含む領域を第2種
超伝導体によって覆った電子波干渉素子においても上記
と同様である。外部磁場が変化しても磁束の本数が変化
しにくいようにするために、磁束のピニング中心を超伝
導体に導入してもよい。
【0020】
【実施例】以下、本発明の実施例を説明する。 (第1実施例)図1は、第1実施例の電子波干渉素子の
構成説明図であり、(A)は断面図、(B)は平面図で
ある。この図において1はナローギャップ半導体基板、
2はナローギャップ半導体層、21 はソース、22 はド
レイン、2a ,2b は径路、3,8はワイドギャップ半
導体層、3a,3b,8a,8bは障壁、4は絶縁膜、
5は第2種超伝導体層である。
【0021】この実施例の電子波干渉素子は請求項1に
対応する、マッハ・ツェンダー型干渉計に類似するもの
で、ナローギャップ半導体基板1の上にワイドギャップ
半導体層8、ナローギャップ半導体層2、ワイドギャッ
プ半導体層3を積層して形成し、この積層構造の不要部
分を除去して、ソース21 とドレイン22 、および、障
壁3a,3b,8a,8bと量子井戸からなる径路
a ,2b を含む電子チャネルを形成し、その上の全面
に絶縁膜4を形成し、その上の径路2a ,2b の上に第
2種超伝導体層5を形成して製造される。
【0022】図2は、第1実施例の電子波干渉素子の配
線を含む構成説明図であり、(A)は断面図、(B)は
平面図である。この図における符号は、6が磁場発生用
配線、7が信号源である他は図1において用いた符号と
同じである。第1実施例の電子波干渉素子はこの図2
(A),(B)に示されるように、図1(A),(B)
に示されるこの実施例の電子波干渉素子の基本構成の上
に、径路2a ,2b を囲んで磁場発生用配線6を形成
し、開放端に信号源7を接続している。
【0023】このように、電子波干渉素子の径路2a
b を囲んで磁場発生用配線6を形成し、その開放端に
信号源7を接続し、磁場発生用配線6に信号電流を供給
することによって径路2a ,2b によって囲まれる領域
内に、信号電流に比例する磁場を発生させ、ソース21
とドレイン22 の間のコンダクタンスの変化を検出す
る。
【0024】この実施例では半導体ヘテロ接合による量
子井戸を採用したが、変調ドープ単一ヘテロ接合(HE
MT構造)による2次元電子ガスを用いてもよいし、電
子の散乱を抑えることができる場合はバルクの半導体や
金属細線でもよい。また、細いチャネルにするために、
エッチングを行い幅を狭くしたが、ゲート電極により余
計な領域を空乏化する方法を採用することもできる。ま
た、回路動作を最適化するために、第2種超伝導体とし
て適当なコヒーレンス長の材料を選ぶことができる。例
えば、小さい磁場で駆動させたい場合は、コヒーレンス
長の短い材料が適している。請求項2の実施例として、
径路2a ,2b の他、ソース21 とドレイン22 近傍の
チャネルの上に第2種超伝導体層5を形成すると、この
領域の磁気抵抗効果によるノイズを低減する効果を生じ
る。
【0025】(第2実施例)図3は、第2実施例の電子
波干渉素子の構成説明図であり、(A)は断面図、
(B)は平面図である。この図において11はナローギ
ャップ半導体基板、12はナローギャップ半導体層、1
1 はソース、122 はドレイン、12a ,12b は径
路、13,18はワイドギャップ半導体層、13a ,1
b ,18a ,18b は障壁、14は絶縁膜、15は第
2種超伝導体層である。
【0026】この実施例の電子波干渉素子は請求項3に
対応するもので、ナローギャップ半導体基板11の上
に、ワイドギャップ半導体層18、ナローギャップ半導
体層12、ワイドギャップ半導体層13を積層して形成
し、この積層構造をパターニングして、ソース121
ドレイン122 、および、障壁13a,13b,18
a,18bと量子井戸からなる径路12a ,12b を含
む電子チャネルを形成し、その上の全面に絶縁膜14を
形成し、その上の全面の径路12a ,12b を含むチャ
ネルの上、および2つの径路12a ,12b に囲まれた
領域の上に第2種超伝導体層15を形成して製造され
る。
【0027】図4は、第2実施例の電子波干渉素子の製
造工程説明図である。この図において、21はGaAs
基板、22,26はn型AlGaAs層、23,25は
高純度AlGaAs層、24は高純度GaAs層、24
a ,24b は径路、27はSiO2 層、28はNb3
n層である。この工程説明図によって第2実施例の電子
波干渉素子の製造方法の一例を説明する。
【0028】第1工程(図4(A)参照) GaAs基板21の上に、MBE法によって厚さ50n
mのn型AlGaAs層22、厚さ20nmの高純度A
lGaAs層23、厚さ10nmの高純度GaAs層2
4、厚さ10nmの高純度AlGaAs層25、厚さ4
0nmのn型AlGaAs層26を形成する。
【0029】第2工程(図4(B)参照) 電子ビーム露光法を用いたリソグラフィー技術によっ
て、n型AlGaAs層26、高純度AlGaAs層2
5、高純度GaAs層24、高純度AlGaAs層2
3、n型AlGaAs層22の積層構造を選択的にエッ
チング除去して、幅40nmの径路24a ,24b を含
む電子チャネルを形成する。
【0030】第3工程(図4(C)参照) 熱CVD法によって全面にSiO2 層27を形成する。
【0031】第4工程(図4(D)参照) リフトオフ等を用いて、厚さ300nmの第2種超伝導
体であるNb3 Sn層28を、径路24a ,24b を含
む電子チャネル、および径路24a ,24b によって囲
まれる領域の上に形成して電子波干渉素子の基本構造を
完成する。
【0032】図5は、Hc1以上の磁場がかかったときの
電子波干渉素子のまわりの磁力線説明図であり、(A)
は第1実施例、(B)は第2実施例を示している。この
図における符号は前記のとおりである。
【0033】図5(A)は、第1実施例の電子波干渉素
子にHc1以上の磁場がかかったときの磁力線を示してお
り、2つの径路によって囲まれた領域を比較的均一に、
磁束量子の整数倍の磁力線が貫いている。
【0034】図5(B)は、第2実施例の電子波干渉素
子にHc1以上の磁場がかかったときの磁力線を示してお
り、磁束渦が1本だけ入った状態を示しているが、2つ
の径路によって形成されたリングの中心に磁束が集中す
る。複数の磁束渦が侵入する場合は、磁束渦同士が反発
するため中心に集中することはないが、第2種超伝導体
層の端からも反発されるため、電子チャネルを貫通しな
いように設計することができる。
【0035】(第3実施例)図6は、第3実施例の電子
波干渉素子の構成説明図であり、(A)は図1に対応す
るものを示し、(B)は図3に対応するものを示してい
る。この図における符号は、前記のとおりである。
【0036】この実施例の図6(A)に示された電子波
干渉素子は図1に対応するものであり、図6(B)に示
された電子波干渉素子は図3に対応するものであるが、
ともに、ナローギャップ半導体基板1,11の上、およ
びワイドギャップ半導体層3 a ,3b ,13a ,13b
と径路2a ,12a ,2b ,12b からなる電子チャネ
ルの上に、絶縁膜4,14を介さないで第2種超伝導体
層5,15を形成している点が特徴である。
【0037】半導体の表面付近が空乏化するため電子チ
ャネルと第2種超伝導体層5,15とは、絶縁膜を介さ
なくても電気的に絶縁される。
【0038】
【発明の効果】以上説明したように、本発明の電子波干
渉素子によると、伝達コンダクタンスが大きく、高速
化、低消費電力化を実現するスイッチング装置、記憶装
置等として機能する電子波干渉素子を提供することがで
きるため、この技術分野において寄与するところが大き
い。
【図面の簡単な説明】
【図1】第1実施例の電子波干渉素子の構成説明図であ
り、(A)は断面図、(B)は平面図である。
【図2】第1実施例の電子波干渉素子の配線を含む構成
説明図であり、(A)は断面図、(B)は平面図であ
る。
【図3】第2実施例の電子波干渉素子の構成説明図であ
り、(A)は断面図、(B)は平面図である。
【図4】第2実施例の電子波干渉素子の製造工程説明図
である。
【図5】Hc1以上の磁場がかかったときの電子波干渉素
子のまわりの磁力線説明図であり、(A)は第1実施
例、(B)は第2実施例を示している。
【図6】第3実施例の電子波干渉素子の構成説明図であ
り、(A)は図1に対応するものを示し、(B)は図3
に対応するものを示している。
【符号の説明】
1 ナローギャップ半導体基板 2 ナローギャップ半導体層 21 ソース 22 ドレイン 2a ,2b 径路 3,8 ワイドギャップ半導体層 3a,3b,8a,8b 障壁 4 絶縁膜 5 第2種超伝導体層 6 磁場発生用配線 7 信号源 11 ナローギャップ半導体基板 12 ナローギャップ半導体層 121 ソース 122 ドレイン 12a ,12b 径路 13,18 ワイドギャップ半導体層 13a ,13b ,18a ,18b 障壁 14 絶縁膜 15 第2種超伝導体層 21 GaAs基板 22 高純度GaAs層 23 高純度AlGaAs層 24 n型AlGaAs層 24a ,24b 径路 25 高純度GaAs層 26 n型AlGaAs層 27 SiO2 層 28 Nb3 Sn層
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 39/22 ZAA H01L 29/68

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】電流が外部へ流れ出るソースと、電流が外
    部から流れ込むドレインと、該ソースとドレインの間に
    接続され、一部が途中で2つ以上の経路に分岐するキャ
    リアが走行するチャネルを有し、該2つ以上の経路によ
    って囲まれた領域を貫く磁束をコントロールすることに
    よって、該ソースとドレインの間のコンダクタンスを変
    化させるマッハ・ツェンダー型電子波干渉素子におい
    て、 該2つ以上の経路を、閉じたループ状又は円形状の第2
    種超伝導体によって覆うとともに、前記ソース又は前記
    ドレインと前記分岐点との間のチャネルを該第2種超伝
    導体によって覆ったことを特徴とする電子波干渉素子。
  2. 【請求項2】電流が外部へ流れ出るソースと、電流が外
    部から流れ込むドレインと、該ソースとドレインの間に
    接続され、一部が途中で2つ以上の経路に分岐するキャ
    リアが走行するチャネルを有し、該2つ以上の経路によ
    って囲まれた領域を貫く磁束をコントロールすることに
    よって、該ソースとドレインの間のコンダクタンスを変
    化させるマッハ・ツェンダー型電子波干渉素子におい
    て、 2つ以上の経路を、閉じたループ状又は円形状の第2
    種超伝導体によって覆うとともに、前記ループ状又は円
    形状のチャネルからの前記ソース又は前記ドレインへの
    引出しのチャネルを該第2種超伝導体によって覆ったこ
    とを特徴とする電子波干渉素子。
  3. 【請求項3】電流が外部へ流れ出るソースと、電流が外
    部から流れ込むドレインと、該ソースとドレインの間に
    接続され、一部が途中で2つ以上の経路に分岐するキャ
    リアが走行するチャネルを有し、該2つ以上の経路によ
    って囲まれた領域を貫く磁束をコントロールすることに
    よって、該ソースとドレインの間のコンダクタンスを変
    化させるマッハ・ツェンダー型電子波干渉素子におい
    て、 2つ以上の経路を、該経路よりも幅の広い、閉じたル
    ープ状又は円形状の第2種超伝導体によって完全に覆っ
    たことを特徴とする電子波干渉素子。
  4. 【請求項4】該2つ以上の経路によって囲まれた内部を
    含む領域を第2種超伝導体によって覆ったことを特徴と
    する請求項1乃至請求項3の何れか1記載の電子波干渉
    素子。
  5. 【請求項5】該2つ以上の経路によって囲まれた内部を
    貫く磁束と、ソースとドレインの間のコンダクタンスの
    間に記憶特性を持たせたことを特徴とする請求項1乃至
    請求項4の何れか1記載の電子波干渉素子。
JP04955694A 1994-03-18 1994-03-18 電子波干渉素子 Expired - Fee Related JP3511212B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04955694A JP3511212B2 (ja) 1994-03-18 1994-03-18 電子波干渉素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04955694A JP3511212B2 (ja) 1994-03-18 1994-03-18 電子波干渉素子

Publications (2)

Publication Number Publication Date
JPH07263764A JPH07263764A (ja) 1995-10-13
JP3511212B2 true JP3511212B2 (ja) 2004-03-29

Family

ID=12834483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04955694A Expired - Fee Related JP3511212B2 (ja) 1994-03-18 1994-03-18 電子波干渉素子

Country Status (1)

Country Link
JP (1) JP3511212B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9682202B2 (en) 2009-05-18 2017-06-20 Boehringer Ingelheim International Gmbh Adapter, inhalation device, and atomizer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9682202B2 (en) 2009-05-18 2017-06-20 Boehringer Ingelheim International Gmbh Adapter, inhalation device, and atomizer

Also Published As

Publication number Publication date
JPH07263764A (ja) 1995-10-13

Similar Documents

Publication Publication Date Title
US5064499A (en) Inductively sensed magnetic memory manufacturing method
WO2022003957A1 (ja) 集積装置及びニューロモーフィックデバイス
US10712632B2 (en) Systems and methods for optical computing and amplifying
JP3511212B2 (ja) 電子波干渉素子
RU2554612C2 (ru) Высокочастотный сверхпроводящий элемент памяти
RU2620027C1 (ru) Джозефсоновский фазовый доменный вентиль (варианты)
US3921157A (en) Nonuniform spacing layer for magnetic bubble circuits
JP3123164B2 (ja) 超電導デバイス
JPH0238018B2 (ja)
US5721197A (en) Controllable superconductor component
JP2986819B2 (ja) 超電導デバイス
US3145310A (en) Superconductive in-line gating devices and circuits
JPH0786644A (ja) 超伝導配線装置
RU2601775C2 (ru) Джозефсоновский магнитный поворотный вентиль
US5550389A (en) Superconducting device
Hayakawa Recent Advances in Josephson Material and Device
JP2730502B2 (ja) 超電導トランジスタ
JP2867956B2 (ja) 超電導トランジスタ
JPS6142452B2 (ja)
JPS584837B2 (ja) 薄膜クライオトロン
JP2614940B2 (ja) 超電導素子および作製方法
JP2596337B2 (ja) 超電導素子
JP2614939B2 (ja) 超電導素子および作製方法
JP3026482B2 (ja) 超電導素子とその製法および動作方法
JP3212088B2 (ja) 超電導デバイス

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030722

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031218

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100116

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110116

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees