JP3123164B2 - 超電導デバイス - Google Patents

超電導デバイス

Info

Publication number
JP3123164B2
JP3123164B2 JP03330266A JP33026691A JP3123164B2 JP 3123164 B2 JP3123164 B2 JP 3123164B2 JP 03330266 A JP03330266 A JP 03330266A JP 33026691 A JP33026691 A JP 33026691A JP 3123164 B2 JP3123164 B2 JP 3123164B2
Authority
JP
Japan
Prior art keywords
superconducting
current
electrodes
present
coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03330266A
Other languages
English (en)
Other versions
JPH0537037A (ja
Inventor
和夫 齊藤
壽一 西野
睦子 波多野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of JPH0537037A publication Critical patent/JPH0537037A/ja
Application granted granted Critical
Publication of JP3123164B2 publication Critical patent/JP3123164B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S505/00Superconductor technology: apparatus, material, process
    • Y10S505/825Apparatus per se, device per se, or process of making or operating same
    • Y10S505/831Static information storage system or device
    • Y10S505/832Josephson junction type

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数の超電導電極によ
って形成される、複数の入出力端子を備えた、超電導弱
結合を含んで構成される、高速かつ低消費電力の超電導
デバイスに関する。
【0002】
【従来の技術】従来、複数の超電導電極を備えた超電導
弱結合を含んで構成された超電導デバイスとしては、準
粒子注入型の超電導トランジスタ(QUITERON)
が知られている。この超電導デバイスについて例えば、
アイ イー イーイー トランザクション オン マグ
ネティックス、MAG19巻、第3号、第1293頁〜
第1295頁(IEEE TRANSACTION O
N MAGNETICS,1983,Vol.MAG−
19,No.3;1293〜1295)に開示されてい
る。この従来技術においては、例えばそのFig.1
(a)に示されているように、2重に積層されたジョセ
フソントンネル接合に接続された準粒子注入電極によっ
て構成される。
【0003】また、複数の超電導電極を備えた超電導弱
結合によって形成される2次元の超電導接合配列は、例
えば、フィジカル レヴユー B、第25巻、第3号、
第3446頁〜3449頁(PHYSICAL REV
IEW B,1982,Vol.25,No.5;34
46〜3449)に開示されている。この従来技術にお
いては、例えばそのFig.1(a)に示されているよ
うに、ニオブ/ニオブ酸化物/ニオブによる4つの端子
を備えた超電導弱結合によって超電導接合配列が構成さ
れている。
【0004】
【発明が解決しようとする課題】これらの従来技術のう
ちQUITERONにおいては、2重に積層されたジョ
セフソントンネル接合を用いるためデバイス作製の工程
が複雑であり、しかも準粒子注入電極とソース、ドレイ
ン電極はその形状から明らかに区別されるため、集積化
の際、デバイスのレイアウトが複雑になるという問題点
が明らかになった。また、2次元の超電導接合配列にお
いては、超電導弱結合が積層型に形成されるため、デバ
イス作製の工程が複雑であり、さらに入出力端子として
用いる超電導電極の数を増やすことができないという問
題点が明らかになった。
【0005】本発明の目的は、新規の動作原理を持っ
た、超高速、低消費電力で、かつ電流利得の大きい超電
導デバイスを提供することにある。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、本願発明の超電導デバイスは、同一平面に形成され
た入出力端子として用いる複数個の超電導電極を備えた
超電導弱結合と、上記複数の超電導電極の少なくとも一
つに導かれる電流を印加するための少なくとも一つの電
流源とを含んで構成される。
【0007】本願発明の超電導デバイスは複数の超電導
電極の少なくとも一つに電流が印加される。本願発明の
超電導デバイスに用いる超電導弱結合は超電導体と常伝
導体を接したときに生じる超電導近接効果を原理とする
超電導弱結合である。この超電導弱結合を用いることに
より、集積化に適した平坦構造のデバイスを実現でき
る。
【0008】
【作用】本願発明の超電導デバイスにおいては、複数個
の超電導体が常伝導体を介して対向する形であるいは隣
接する形で、同一平面上に形成される。従って複数個の
入出力端子を備え、しかも超電導近接効果によって超電
導波動関数が重なりあう複数の径路が存在するプレーナ
型の超電導弱結合が形成される。これらの対向する超電
導電極に弱結合の臨界電流以下のバイアス電流を流した
状態で、ある特定の超電導電極に適当な値の制御電流が
注入される。あるいは電界効果型のスイッチングデバイ
スとして用いる場合、制御電極に電圧が印加される。こ
れらのバイアス電流および制御電流の値の組合せ、ある
いはどの超電導電極に制御電流を印加するかによって、
ある特定の対向する超電導電極を選択的に電圧状態に転
移させることが可能となる。
【0009】本願発明の超電導デバイスにおいては、弱
結合部を構成する常伝導体の形状によって、デバイスの
形状を同一平面上に弱結合の中心部に対して回転対称
性、あるいは線対称性を有する形に形成できるので、例
えばスイッチングデバイスとしてこのデバイスを用いる
場合に各超電導電極をソース電極、ドレイン電極、およ
びゲート電極のいずれにも用いることが可能である。こ
れにより、本願発明の超電導デバイスは集積化が容易に
可能となる高集積性に優れた超電導デバイスとなる。
【0010】さらに本願発明の超電導デバイスにおいて
は、超電導弱結合を形成する結合径路が複数個存在する
ため、上記常伝導体中に超電導近接効果によってしみだ
した超電導波動関数の空間的な変化を、上記超電導電極
から印加される制御電流、あるいは電界によって局所的
に制御することによって従来の超電導弱結合よりも制御
性が高く、また性御可能な自由度の大きな超電導デバイ
スの実現が可能となる。
【0011】
【実施例】次に本願発明を実施例を用いて詳細に説明す
る。図1は本願発明の第1の実施例による超電導デバイ
スの上面図であり、図2は本願発明第1の実施例による
図1におけるA−A’断面を示す断面図である。本願発
明による超電導デバイスは、上記に説明したように対向
する複数の超電導電極101、102、103、104
とこれら全ての超電導電極を介する常伝導体201とに
よって構成される超電導弱結合1である。
【0012】まず図2によって本願発明による超電導デ
バイスの基本的な作成プロセスを説明する。シリコン単
結晶よりなる基板119の表面に熱酸化法によって厚さ
約200nmの二酸化シリコン膜190を形成した。次
に高真空中でモレキュラ ビーム法によってAlより成
る厚さ100nmの薄膜を形成した後、同様の高真空中
でモレキュラ ビーム法によって超電導体Nbよりなる
厚さ100nmの超電導体層101、103を形成し
た。以上の工程において常伝導体層201であるAlの
層と超電導電極101、103であるNbの層は空気中
に取りだすことなく連続して形成した。従って近接効果
を用いた弱結合を作成するために必要な常伝導体と超電
導体の良好な界面が得られる。
【0013】上記、常伝導層201と超電導体層10
1、103よりなる二層膜を電子線直接描画法によって
形成したレジストパターンをマスクとして、反応性イオ
ンエッチング法によって加工することにより対向した2
組の超電導電極を含んだ超電導弱結合が得られる。次に
弱結合の加工寸法の一例を示す。図1に示した、超電導
電極101、102、103、104の幅は1μmであ
る。また超電導電極が常伝導体を介して対向する弱結合
部1の間隔は0.2μmである。この寸法は一例であっ
てこれに限るものではない。推奨される寸法は各超電導
電極の幅の寸法が50〜0.2μmであり、超電導電極
が常伝導体を介して対向する弱結合部6の間隔の寸法は
50〜0.05μmである。より望ましい寸法は各超電
導電極の幅の寸法が2〜0.5μmであり、超電導電極
が常伝導体を介して対向する弱結合部6の間隔の寸法は
0.5〜0.1μmである。
【0014】次に図1の本願発明第1の実施例による超
電導デバイスの上面図によって、超電導体Nbを用いて
形成された超電導電極101、102、103、104
および、弱結合部1を含む超電導デバイスの構成を示
す。超電導電極101はバイアス電流を注入するために
設けられており超電導電極102は制御電流を注入する
ために設けられている。超電導電極101と103は常
伝導体201を介して超電導近接効果によって結合して
いる。さらに図1には示されていないが、超電導電極1
01は直流バイアス電流源に導かれ、また超電導電極1
02は制御電流源に導かれる構成となる。上記の構成に
することによりこのデバイスはバイアス電流源に導かれ
る超電導電極101と制御電流源に導かれる超電導電極
102および超電導電極103をそれぞれ入出力端子と
する三端子型の超電導デバイスとして用いることができ
る。
【0015】図3は本願発明の第1の実施例における超
電導デバイスの動作特性を表す電流−電圧特性である。
図3における特性曲線10は制御電流が注入されていな
い場合の、弱結合の電流−電圧特性である。この特性は
超電導弱結合に典型的な、ヒステリシスの生じない電流
−電圧特性である。図3における特性曲線11は制御電
流が印加された場合の電流電圧特性である。制御電流の
印加によって電圧状態に転移している。さらに図3に示
した負荷曲線12により制御電流が印加されている場合
と、印加されていない場合とで0状態および1状態の2
つの状態間をスイッチさせることが可能となる。
【0016】スイッチング動作は本願発明の超電導デバ
イスを液体ヘリウム中にいれて冷却し、電流−電圧特性
に現れている電圧状態に制御電流を用いて転移させるこ
とによって行なうことができた。
【0017】次に図4を用いて本願発明の第2の実施例
を説明する。本実施例の超電導デバイスの作製工程及び
使用材料は本願発明の第1の実施例と同様であってよ
い。但し本実施例においては、上記第1の実施例の超電
導デバイスが2個直列に集積化されて形成している点が
異なっている。上記第1の実施例において説明したよう
にこのデバイスは3端子構造のトランジスタ型デバイス
であるので本実施例に示した集積化も容易である。この
ように集積化することにより並列処理が可能となる。
【0018】次に図5を用いて本願発明の第3の実施例
を説明する。本実施例の超電導デバイスの作製工程及び
使用材料は本願発明の第1の実施例と同様であってよ
い。但し本実施例においては超電導弱結合部において、
超電導電極101ないし104に加えて、第5の超電導
体110が常伝導体層の上部に形成されている点が異な
っている。このデバイスの等価回路図を図6に示す。こ
の図に示すように超電導電極101と102はそれぞれ
独立な直流バイアス電流源301と302に導かれてい
る。このデバイスにおいては超電導体110の形状によ
って超電導電極102と103の間に2個直列の超電導
弱結合2、3が形成される。同様にして、超電導電極1
01と104の間に2個直列の超電導弱結合4、5が形
成される。超電導電極101、102、103、104
の相互の距離が超電導体110の形状によって異なるた
め、超電導弱結合2と4および3と5との結合は、超電
導弱結合2と3および4と5との結合に比べて非常に小
さい。このデバイスにおいては次のような基本動作をさ
せることが可能となる。超電導弱結合2と3をバイアス
電流源301からの電流によって駆動する。電流値が臨
界電流以下の値のときは超電導弱結合2と3に超電導電
流が流れる。臨界電流以上の電流で駆動すると超電導弱
結合4、5にも電流が流れはじめる。従ってバイアス電
流源302から超電導弱結合4と5に臨界電流よりわず
かに小さい値の電流を流しておくと、超電導弱結合2と
3が電圧状態になったことによる電流によって超電導弱
結合5も電圧状態に転移させることが可能となる。この
ような動作を、本願発明第1の実施例と同様な作製工
程、および材料によって作成したデバイスを液体ヘリウ
ム中にいれて冷却し、動作させたところ電極2に流す電
流の値によって超電導弱結合2、3、5の電圧状態への
転移を制御することができた。
【0019】次に図7を用いて本願発明の第4の実施例
を説明する。本実施例の超電導デバイスの作製工程及び
使用材料は本願発明の第1の実施例と同様であってよ
い。但し本実施例においては、上記第3の実施例におけ
る超電導電極102と103の間および101と104
の間に容量性の負荷が付け加えられている点が異なって
いる。超電導電極101と102は、独立にバイアス電
流を注入するために設けられている。超電導電極102
と103および101と104はコンデンサ410、4
20において、コンデンサとして機能させるため化学的
気相成長法で堆積した厚さ約50nmの例えばSi34
によって形成される絶縁層で分離されている。このデバ
イスの等価回路図を図8に示す。まず超電導電極1およ
び2に弱結合の臨界電流の0.9倍の電流値I1、I2
流す。その後、I1の値を弱結合の臨界電流以上にする
と、超電導弱結合2、3は電圧状態に転移する。このと
き容量性の負荷であるコンデンサ410があるため、交
流の負荷電流が流れる。さらにI1の値を増加させる
と、交流電流の振幅が増大し、超電導弱結合5にも交流
電流が流れ始める。この交流電流の振幅の値が弱結合の
臨界電流の0.1倍を超えると、弱結合5も電圧状態に
転移する。本願発明第1の実施例と同様な作製工程、お
よび材料によって作成したデバイスを液体ヘリウム中に
いれて冷却し、動作させたところ電極102に流す電流
の値によって超電導弱結合2、3、5の電圧状態への転
移を制御することができた。
【0020】次に図9を用いて本願発明の第5の実施例
を説明する。本実施例の超電導デバイスの作製工程及び
使用材料は本願発明の第1の実施例と同様であってよ
い。但し上記第1の実施例においては対向する2組の超
電導電極が互いに垂直に配置していたのに対し、本実施
例においては対向する3組の超電導電極が互いに平行に
配置している点が異なっている。
【0021】このデバイスにおいては次のような基本動
作をさせることが可能となる。超電導弱結合7は超電導
電極113と114から染み出した超電導波動関数が重
なり合うことによって結合している。この結合を隣接し
ている超電導弱結合に注入する準粒子によって制御す
る。図10に本実施例の電流−電圧特性を示す。超電導
電極111および115どちらにも準粒子を注入しない
場合には通常の弱結合の電流−電圧特性23を示す。と
ころで隣接する超電導電極111、115のどちらかに
弱結合の臨界電流以上の電流を流すと弱結合部の115
の超電導波動関数の重なりが小さくなるため弱結合部1
15の臨界電流の値は小さくなる。従って電流−電圧特
性は24のようになる。さらに隣接する超電導電極11
1、115のどちらにも弱結合の臨界電流以上の電流を
流すと弱結合部の115の超電導波動関数の重なりがな
くなるため電流−電圧特性は25のようになる。本願発
明第1の実施例と同様な作製工程、および材料によって
作成したデバイスを液体ヘリウム中にいれて冷却し、上
記の電流−電圧特性における特性曲線23によって特徴
づけられる状態と、特性曲線24によって特徴づけられ
る状態と、特性曲線25によって特徴づけられる状態間
の転移を、隣接する超電導電極に流す電流の値を変化さ
せることによって動作させることができた。
【0022】上記のような基本動作は、超電導電極11
3、114に平行に設けられた制御線に電流を流すこと
によって発生する磁場によって超電導弱結合7の臨界電
流値を制御することにより実現できる。同様な超電導弱
結合の臨界電流値の変調は、マイクロ波、あるいはレー
ザーを照射するための導波管を設け、マイクロ波、ある
いはレーザーを照射することによって実現できる。この
ように磁場、マイクロ波、レーザーなどの影響で超電導
弱結合7の電流−電圧特性は、上記特性曲線24のよう
になるので、本願発明第5の実施例と同様な基本動作を
させることができる。
【0023】次に図11を用いて本願発明の第6の実施
例を説明する。本実施例の超電導デバイスの作製工程及
び使用材料は本願発明の第1の実施例と同様であってよ
い。但し上記第1あるいは第5の実施例においては対向
する複数組の超電導電極が正方形あるいは長方形の常伝
導体に接していたのに対し、本実施例においては6個の
超電導電極131〜136が円形状の常伝導体に接続さ
れている点が異なっている。さらにこの常伝導体の上部
に超電導電極133と136によって形成される超電導
弱結合の結合径路に沿って制御電極500を形成する。
【0024】このデバイスにおいては次のような基本動
作をさせることが可能となる。制御電極に電圧を印加し
ない場合には、円周上において対抗するいずれの超電導
電極間の結合径路も等しい結合の強さを持つが、制御電
極に電圧を印加すると常伝導体中の超電導波動関数の空
間変化が局所的に変化し、超電導電極133と136の
間の結合の強さが他の超電導電極間の結合の強さより強
くなる。
【0025】図12に本実施例の電流−電圧特性を示
す。制御電極に電圧を印加していない場合の電流−電圧
特性は30のようになる。常電導体の円周上において対
向する超電導電極全ての組はこのような電流−電圧特性
を示す。制御電極に電圧を印加した場合、超電導電極1
33と136の間の結合の強さが増大するため、これら
の電極間の電流−電圧特性は31のようになる。この
時、制御電極が設けられていない超電導電極間の電流−
電圧特性は30のままである。一方、超電導電極131
と133、136の間はその径路の途中から制御電極の
電圧の影響を受けるので電流−電圧特性は32のように
なる。このような電流−電圧特性の変化は作製した超電
導デバイスを液体ヘリウム中に入れて冷却し制御電極に
電圧を印加することによって得られた。
【0026】次に図13および図14を用いて本願発明
の第7の実施例を説明する。本実施例の超電導デバイス
の作製工程及び使用材料は本願発明の第6の実施例と同
様であってよい。但し上記6の実施例においては円形の
常電導体の上部に制御電極が設けられているのに対し、
本実施例においては制御電極が常電導体の上部に設けら
れていない点が異なっている。
【0027】さてこの超電導デバイスにおいては図13
に示したような径路においてアンドレエフ反射が生じ
る。従ってある超電導電極例えば135から注入される
電子は超電導電極131、132、138でホールとし
て反射される。この現象は超電導電極135と131、
あるいは132あるいは138の電流−電圧特性に現わ
れる過剰電流として観測される。この超電導デバイスに
磁場を印加すると図に示したように注入された電子の径
路が変化するために過剰電流は超電導電極143と14
7の間ではもはや観測されない。しかしながら超電導電
極135と133の間にアンドレエフ反射が生じること
になる。また磁場の強さを変化させることによってアン
ドレエフ反射の生じる径路を図14に示したように13
5と132あるいは135と134とスイッチさせるこ
とが可能となる。したがって上記のような構造を備えた
超電導デバイスにおいてアンドレエフ反射が生じる径路
を磁場の強さの変調によってスイッチさせることが可能
であることがわかった。このような動作は作製した超電
導デバイスを液体ヘリウム中に入れて冷却し超電導デバ
イスに磁場を印加することによって得られた。
【0028】次に図15を用いて本願発明の第8の実施
例を説明する。本実施例の超電導デバイスの作製工程及
び使用材料は本願発明の第1の実施例と同様であってよ
い。但し上記第1あるいは第5の実施例においては対向
する複数組の超電導電極が正方形あるいは長方形の常伝
導体に接していたのに対し、本実施例においては超電導
電極121の先端を中心とした扇型状の常伝導体を介し
て対向する3つの超電導電極によって複数個の入出力端
子を備えた超電導弱結合が形成されている点が異なって
いる。この図に示されたデバイスは、超電導電極12
2、123、124は入力端子として、超電導電極12
1は出力端子として用いられる。このデバイスは次のよ
うにして、ニューロンデバイスとして動作させることが
可能である。入力端子である超電導電極122、12
3、124に信号として入る電流をそれぞれi2、i3
4とする。この弱結合の臨界電流をimとすると次の条
件i2+i3+i4≧imが満たされると超電導弱結合は電
圧状態に転移する。この電圧状態はニューロンデバイス
の興奮状態に対応させることができる。このようにして
作成した単体のニューロンデバイスとして用いることが
できる超電導デバイスを液体ヘリウム中にいれて冷却し
動作させたところ、超電導電極122、123、124
に注入する電流の値によって弱結合電圧状態を制御する
ことができた。
【0029】次に図16を用いて本願発明の第8の実施
例を説明する。本実施例の超電導デバイスの作製工程及
び使用材料は本願発明の第1の実施例と同様であってよ
い。但し本実施例においてはニューラルデバイスとして
動作可能な上記第6の実施例の超電導デバイスが集積化
されている点が異なっている。このように本願発明によ
る超電導デバイスは同一面上に形成される多端子のデバ
イスであるため集積化も容易であり、ニューラルネット
ワークの形成も極めて容易である。図17は本実施例に
よる超電導デバイスの等価回路図である。この図によっ
てニューラルデバイスの動作を説明する。
【0030】超電導弱結合8および9に入る電流の総
和(入力信号)が弱結合8の臨界電流を超えない場合、
電流はすべて弱結合に流れる。従って弱結合8および9
は超電導状態を保つ。
【0031】超電導弱結合8に入る電流の総和が弱結
合9の臨界電流を超えた場合、弱結合8は電圧状態に転
移し電流Ieが負荷抵抗を通じて弱結合9に流れる。
【0032】の場合に電流Ieと他の端子から弱結
合9に入力される電流の和が弱結合9の臨界電流を超え
ない場合、弱結合8は電圧状態であるが弱結合9は超電
導状態である。
【0033】の場合に電流Ieと他の端子から弱結
合9に入力される電流の和が弱結合9の臨界電流を超え
る場合、弱結合8と9のいずれも電圧状態となる。この
ようにして作成したニューロンネットワークとして用い
ることができる超電導デバイスを液体ヘリウム中にいれ
て冷却し動作させたところ、超電導電極122、12
3、124に注入する電流の値によってそれぞれの電圧
状態を独立に制御ししかも電圧状態(興奮状態)伝達す
ることもできた。
【0034】以上の実施例において超電導体としてNb
を用いたがこれに換えてPb,あるいはPbの合金、N
bの金属間化合物、例えばNbN,Nb3Sn,Nb3
e,Nb3Al,Nb3Siなどを用いても良いことは言
うまでもない。また常伝導体としてAlを用いたがこれ
に換えてAu,Ag,Cu,あるいは半導体や半導体化
合物例えばSi,GaAs,InAsなどを用いても本
願発明の目的を達成することができることは言うまでも
ない。
【0035】
【発明の効果】本願発明においては、入出力端子として
用いることのできる複数の超電導電極を備えた超電導弱
結合を構成し、超電導弱結合を形成する常伝導体の形状
によって超電導電極の配置の対称性を変化させることが
可能になるため、高集積化に適した超電導デバイスを実
現できる。また、この超電導デバイスを準粒子注入型の
デバイスとして用いる場合、複数の超電導電極をゲート
電極、ドレイン電極、制御電極のいずれの目的にも使用
することが可能な超電導デバイスを実現できる。さら
に、これらの特徴を生かして、高集積化が可能な、新機
能(例えばニューロンデバイスとしての動作)を備えた
超電導デバイスを実現できる。また超電導弱結合は、近
接効果型であるため超高速でかつ低消費電力のスイッチ
ングデバイスを実現できる利点がある。
【図面の簡単な説明】
【図1】本願発明の第1の実施例による超電導デバイス
の上面図。
【図2】本願発明第1の実施例による図1におけるA−
A’断面を示す断面図。
【図3】本願発明の第1の実施例における超電導デバイ
スの動作特性を表す電流−電圧特性。
【図4】本願発明の第2の実施例による超電導デバイス
の上面図。
【図5】本願発明の第3の実施例による超電導デバイス
の上面図。
【図6】本願発明の第3の実施例による超電導デバイス
の等価回路図。
【図7】本願発明の第4の実施例による超電導デバイス
の上面図。
【図8】本願発明の第4の実施例による超電導デバイス
の等価回路図。
【図9】本願発明の第5の実施例による超電導デバイス
の上面図。
【図10】本願発明の第5の実施例における超電導デバ
イスの動作特性を表す電流−電圧特性。
【図11】本願発明の第6の実施例による超電導デバイ
スの上面図。
【図12】本願発明の第6の実施例における超電導デバ
イスの動作特性を表す電流−電圧特性。
【図13】本願発明の第7の実施例による超電導デバイ
スの上面図。
【図14】本願発明の第7の実施例による超電導デバイ
スの等価回路図。
【図15】本願発明の第8の実施例による超電導デバイ
スの上面図。
【図16】本願発明の第8の実施例による超電導デバイ
スの上面図。
【図17】本願発明の第8の実施例による超電導デバイ
スの等価回路図。
【符号の説明】
101,102,103,104,111,112,1
13,114,115,116,121,122,12
3,124,125,126,127,128,13
1,132,133,134,135,136,13
7,138,141,142,143,144,14
5,146,147…超電導電極(Nb)、1,2,
3,4,5,6,7,8,9…弱結合部、301,30
2…直流電源、410,420…コンデンサ、119…
シリコン基板、120…二酸化シリコン膜、201,2
02,203,241,242…常伝導体層(Al)、
10,23,30…制御していない場合の電流電圧特
性、11,24,25,31,32…制御を加えた場合
の電流電圧特性、12、26…負荷曲線。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−142580(JP,A) 特開 昭61−206278(JP,A) 特開 平1−132178(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 39/22 - 39/24 H01L 39/00

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】基板と、上記基板上に形成された絶縁層
    と、上記絶縁層上に形成された常伝導体層と、上記常伝
    導体層上に形成された少なくとも3つの超電導電極とを
    有し、上記少なくとも3つの超電導電極は相互に超電導
    近接効果によって結合し、上記各電伝導電極の上記結合
    を構成する部分はほぼ同形状を有し、かつ上記少なくと
    も3つの超電導電極のうち対向する2つの超電導電極の
    間の中心点と上記各電導電極の上記結合を構成する部分
    とは、ほぼ等距離に位置することを特徴とする超電導デ
    バイス。
  2. 【請求項2】請求項1記載の超電導デバイスにおい
    て、上記少なくとも3つの超伝導電極の1つは制御電極
    であることを特徴とする超電導デバイス。
  3. 【請求項3】請求項1記載の超電導デバイスにおい
    て、上記超電導電極は、鉛、鉛の合金、ニオブ、ニオブ
    金属間化合物より選ばれた材料で形成されることを特徴
    とする超電導デバイス。
  4. 【請求項4】請求項1記載の超電導デバイスにおい
    て、上記常伝導体層は、金、銀、銅、アルミニウム、ア
    ルミニウム合金、Siなどの半導体、GaAs、InA
    sなどの半導体化合物より選ばれた少なくとも1つの材
    料によって形成されることを特徴とする超電導デバイ
    ス。
  5. 【請求項5】請求項1記載の超電導デバイスにおい
    て、上記超電導電極の上記結合を構成する部分の幅は、
    2〜0.5μmであり、上記超電導電極間の距離は0.
    5〜0.1μmであることを特徴とする超電導デバイ
    ス。
JP03330266A 1991-01-11 1991-12-13 超電導デバイス Expired - Fee Related JP3123164B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3-1911 1991-01-11
JP191191 1991-01-11

Publications (2)

Publication Number Publication Date
JPH0537037A JPH0537037A (ja) 1993-02-12
JP3123164B2 true JP3123164B2 (ja) 2001-01-09

Family

ID=11514767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03330266A Expired - Fee Related JP3123164B2 (ja) 1991-01-11 1991-12-13 超電導デバイス

Country Status (2)

Country Link
US (1) US5442195A (ja)
JP (1) JP3123164B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629889A (en) * 1995-12-14 1997-05-13 Nec Research Institute, Inc. Superconducting fault-tolerant programmable memory cell incorporating Josephson junctions
US5742073A (en) * 1996-09-27 1998-04-21 The United States Of America As Represented By The Secretary Of The Air Force Superconducting weak link array switch
US6607840B2 (en) * 2000-10-11 2003-08-19 The University Of Chicago Redundantly constrained laminar structure as weak-link mechanisms
US7615385B2 (en) 2006-09-20 2009-11-10 Hypres, Inc Double-masking technique for increasing fabrication yield in superconducting electronics
US8571614B1 (en) 2009-10-12 2013-10-29 Hypres, Inc. Low-power biasing networks for superconducting integrated circuits
US10222416B1 (en) 2015-04-14 2019-03-05 Hypres, Inc. System and method for array diagnostics in superconducting integrated circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5861664A (ja) * 1981-10-09 1983-04-12 Hitachi Ltd ジヨセフソン回路チツプ
JPS60254492A (ja) * 1984-05-31 1985-12-16 Fujitsu Ltd 量子干渉型ジヨセフソンメモリセル
JPS61206278A (ja) * 1985-03-11 1986-09-12 Hitachi Ltd 超電導デバイス
JPS63291464A (ja) * 1987-05-25 1988-11-29 Matsushita Electric Ind Co Ltd スイッチング装置
JPH01132178A (ja) * 1987-11-18 1989-05-24 Canon Inc 超伝導トランジスタおよびその製造方法
JPH01145878A (ja) * 1987-12-02 1989-06-07 Hitachi Ltd 酸化物超電導素子
JP2644284B2 (ja) * 1988-05-30 1997-08-25 株式会社東芝 超電導素子
JPH0232571A (ja) * 1988-07-22 1990-02-02 Fuji Electric Co Ltd 超電導制御素子
FR2638569B1 (fr) * 1988-10-25 1992-11-20 Seiko Epson Corp Transistor josephson du type a effet de champ et procede de fabrication d'une jonction josephson
JP2508259B2 (ja) * 1989-04-13 1996-06-19 日本電気株式会社 超伝導三端子素子およびその製造方法
US5019721A (en) * 1989-08-18 1991-05-28 Wisconsin Alumni Research Foundation Active superconducting devices formed of thin films
JPH07101759B2 (ja) * 1990-02-02 1995-11-01 株式会社日立製作所 超電導素子
US5101243A (en) * 1990-05-21 1992-03-31 International Business Machines Corporation Superconducting device structures employing anisotropy of the material energy gap

Also Published As

Publication number Publication date
US5442195A (en) 1995-08-15
JPH0537037A (ja) 1993-02-12

Similar Documents

Publication Publication Date Title
JP3123164B2 (ja) 超電導デバイス
US5304817A (en) Superconductive circuit with film-layered josephson junction and process of fabrication thereof
JP3212088B2 (ja) 超電導デバイス
JP2624666B2 (ja) 超伝導素子
JP2867956B2 (ja) 超電導トランジスタ
JPS60147179A (ja) 超電導多端子素子
JP2614940B2 (ja) 超電導素子および作製方法
JP3026482B2 (ja) 超電導素子とその製法および動作方法
JP3221037B2 (ja) 電流変調装置
JP2614939B2 (ja) 超電導素子および作製方法
CA2084551C (en) Connection of superconducting current paths formed of oxide superconductor material
JP2597747B2 (ja) 超電導素子および作製方法
JP3287743B2 (ja) 超伝導論理ゲート
JPH0590652A (ja) 超電導素子
JPH06151988A (ja) 超電導三端子素子
JP3281766B2 (ja) イントリンシック接合を用いた高速論理ゲート
JP3232642B2 (ja) 電流変調装置
JP2597743B2 (ja) 超電導素子の作製方法
JPS6124289A (ja) 超伝導増幅素子
JPH07101759B2 (ja) 超電導素子
JPH08236825A (ja) 超電導素子およびその作製方法
JPH02273975A (ja) 超電導スイッチング素子
JPH0786647A (ja) 超電導素子およびその製造方法
JPH0249481A (ja) 酸化物系ジョセフソン接合装置の製造方法
JPH0636440B2 (ja) 超電導スイッチング素子

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees