JP3212088B2 - 超電導デバイス - Google Patents

超電導デバイス

Info

Publication number
JP3212088B2
JP3212088B2 JP17005090A JP17005090A JP3212088B2 JP 3212088 B2 JP3212088 B2 JP 3212088B2 JP 17005090 A JP17005090 A JP 17005090A JP 17005090 A JP17005090 A JP 17005090A JP 3212088 B2 JP3212088 B2 JP 3212088B2
Authority
JP
Japan
Prior art keywords
superconducting
weak coupling
current
superconducting weak
coupling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17005090A
Other languages
English (en)
Other versions
JPH0461288A (ja
Inventor
和夫 齋藤
壽一 西野
睦子 波多野
晴弘 長谷川
英章 中根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP17005090A priority Critical patent/JP3212088B2/ja
Publication of JPH0461288A publication Critical patent/JPH0461288A/ja
Application granted granted Critical
Publication of JP3212088B2 publication Critical patent/JP3212088B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

【発明の詳細な説明】 【産業上の利用分野】
本発明は超電導体と常電導体を用いて形成されるデバ
イスに係り、特に超高速かつ低消費電力の超電導デバイ
スに関する。
【従来の技術】
従来、複数の超電導弱結合を含んで構成された超電導
デバイスについては、例えば、アプライド フィジック
ス レターズ、第50巻、第10、第621頁〜第623頁(Appl
ied Physics Letters,1987,Vol.50,No.10;621〜623に
開示されている。この従来技術においては、直列に接続
された3個の超電導弱結合と、この直列に接続された弱
結合と並列に接続されたコンデンサ及びインダクタから
成る負荷と、この直列に接続された弱結合にバイアスを
印加する電流源とによって構成されている。
【発明が解決しようとする課題】
従来技術において、バイアス電流は直列に接続された
3つの超電導弱結合を順次流れるものであり、したがっ
て各々の超電導弱結合を貫いて流れる電流は常に共通で
ある。このため、超電導弱結合間の電圧状態、すなわち
ヒステリシスの大きさと位置を制御することが出来ない
という問題点が存在する。 本発明の目的は、超高速、低消費電力であって電流利
得の大きい超電導デバイスを提供することにある。
【課題を解決するための手段】
上記目的を達成するために、本発明の超電導デバイス
は、第一の電流が印加される第一の超電導弱結合と第二
の電流が印加される第二の超電導弱結合と、負荷とを有
し、第一の超電導弱結合及び上記の超電導弱結合とは直
列に接続され、負荷は上記直列に接続された超電導弱結
合と並列に接続されたことを特徴として構成される。 本願発明の超電導デバイスは、第1、第2の超電導弱
結合に第1の電流が印加され、かつ、第1、第2の超電
導弱結合の接続点に第2の電流が印加される。本願発明
の超電導デバイスに用いる超電導弱結合は超電導体と常
電導体を接したときに生じる超電導近接効果を原理とす
る弱結合である。この超電導弱結合を用いることによ
り、上記第1、第2の超電導弱結合の臨界電流および常
電導抵抗の特性を同じにする事が出来る。
【作用】
本願発明の超電導デバイスにおいては、第1、第2の
超電導弱結合に第1の電流が印加され、かつ、第2の超
電導弱結合に第2の電流が印加される。これらの電流に
よってバイアスすることによりデバイスの電圧状態の転
移が制御される。特に第1の電流の印加のみによってバ
イアスされている第1の超電導弱結合の電圧状態の転移
が制御される。また第2の電流の印加によって第1の電
流と第2の電流によってバイアスされている第2の超電
導弱結合の電圧状態の転移が制御される。さらに本願発
明の超電導デバイスにおいて、超電導弱結合が、複数個
存在した場合は、超電導弱結合の単体では生じないある
特定の超電導弱結合を電圧状態に添加させることが、第
1の電流と第2の電流の値を適切に選んだことにより可
能となる。 本願発明の超電導デバイスにおいては、負荷がコンデ
ンサを含むため、負荷側に直流電流は流れる事は出来
ず、従って電圧状態になるとバイアス電流は交流成分を
もったものとなる。このことによりこの超電導デバイス
の電流−電圧特性にはヒステリシスが生じる。 さらに本発明の超電導デバイスにおいては、超電導弱
結合が複数個存在するため、上記第1の電流と第2の電
流の値を適切に選んだとき、ある特定の超電導弱結合を
電圧状態に転移させることが出来、また、電流−電圧特
性に生じる電圧状態の間を第1の電流と第2の電流を制
御することにより転移させることが可能となる。
【実施例】
次に本発明を実施例を用いて詳細に説明する。第1図
は本発明の第1の実施例による超電導デバイスの等価回
路図である。本願発明による超電導デバイスは、直列に
接続された第1、第2の超電導弱結合4、5と、この超
電導弱結合のうちの少なくとも1つと並列に接続され、
かつコンデンサ6を含む負荷と、上記第1、第2の超電
導弱結合に第1の電流を印加する第1の電流端子と1、
上記第2の超電導弱結合に第2の電流を印加する第2の
電流端子2と、第1の電流源12、第2の電流源13とを含
んで構成される。 第2図は本発明の第1の実施例による超電導デバイス
の上面図であり、第3図は本発明の第1の実施例による
超電導デバイスの第2図におけるA−A断面を示す断面
図である。 まず第3図によって本願発明による超電導デバイスの
基本的な作成プロセスを説明する。シリコン単結晶より
なる基板9の表面に熱酸化法によって厚さ約200nmの二
酸化シリコン膜10を形成した。次にアルゴン雰囲気中で
スパッタリング法によってAlより成る厚さ100nmの薄膜
を形成した後これをホトレジストマスクを用いて反応性
ドライエッチング法により加工し常電導体層11とした。
つづいて同じくアルゴン雰囲気中におけるスパッタリン
グ法によって超電導体Nbよりなる厚さ100nmの超電導電
極1、2および3を形成した。以上の工程において常電
導体層11であるAlの層の超電導電極1、2および3であ
るNbの層は空気中に取りだすことなく連続して形成し
た。従って近接効果を用いた超電導弱結合を作成するた
めに必要な常電導体と超電導体の良好な界面が得られ
る。 上記、常電導層11と超電導電極1、2および3よりな
る二層膜を電子線直接描画法によって形成したレジスト
パターンをマスクとして、反応性イオンエッチング法に
よって加工することにより2個の直列に接続された弱結
合4、5が得られる。 次に第2図を用いて、超電導弱結合の加工寸法の一例
を示す。各電極の幅は、5μmであり、対抗する部分の
超電導電極1、2、3が対抗する部分の間隔は0.2μm
である。さらに超電導弱結合4.5の直列部とコンデンサ
6とインダクタ7よりなる負荷の間隔71は1μmであ
る。この寸法は一例であってこれに限るものではない。
推奨される寸法は各電極の幅の寸法が0.2〜50μmであ
り、対向する部分の電極1、2、3の幅の寸法は0.05〜
50μmであり、また電極1、2、3が対向する部分の間
隔は0.02〜2.0μmである。さらに超電導弱結合4、5
の直列部とコンデンサ6とインダクタ7よりなる負荷の
間隔71は0.1〜5μmである。より望ましい寸法は各電
極の幅の寸法が0.5〜2μmであり、対向する部分の超
電導電極1、2、3の幅の寸法は0.5〜2μmであり、
また超電導電極1、2、3が対向する部分の間隔は0.2
〜0.5μmである。さらに超電導弱結合4、5の直列部
とコンデンサ6とインダクタ7よりなる負荷の間隔71は
0.5〜2μmである。 第2図に本願発明の第1の実施例による超電導デバイ
スの上面図によって、超電導体Nbを用いて形成された超
電導電極1、2、3及び超電導弱結合4、5を含むトラ
ンジスタ型の超電導デバイスの構成を示す。超電導電極
1はバイアス電流を注入するために設けられており超電
導電極2は制御電流を注入するためのものである。超電
導電極1と3はコンデンサ6において、コンデンサとし
て機能させるため化学的気相成長法で堆積した厚さ約50
nmの例えばSi3N4によって形成される絶縁層61で分離さ
れている。第2図に示したように本実施例の超電導デバ
イスは、直列につながれた二つの超電導弱結合4、5と
これに並列につながれるコンデンサ6とインダクタ7を
含んだ負荷、さらに第2図には示されていない直流バイ
アス電流源及び制御電流源によって構成される。上記の
構成によりこのデバイスはバイアス電流源に導かれる超
電導電極1と制御電流源に導かれる超電導電極2および
超電導電極3をそれぞれ入出力端子とする三端子型の超
電導デバイスとして用いることができる。 このようにして作成した超電導デバイスの動作特性お
よび電流−電圧特性について以下説明する。 この超電導デバイスの動作特性の特徴は2個の超電導
弱結合の電圧状態を別々に制御できるという点である。
バイアス電流をIB、制御電極をicとする。例えばまず、 (IB,ic)=(0.9,0.0) という状態にしておく。この時2個の超電導弱結合はど
ちらも電圧状態にはなっていない。この状態から (IB,ic)=(0.9,0.5)として電圧状態としその後 (IB,ic)=(1.0,0.5) とし最後に (IB,ic)=(0.9,0.5) とする。 〜の動作過程で、デバイス全体の電圧Vと同時に
各弱結合間の電圧をモニタすることによって、電圧状態
がどの弱結合によって主に維持されているかを調べる。
この結果を以下の第1表にまとめる。 この結果からの終状態における電圧は第2の超電導
弱結合によるものであることが分かる。従ってある一定
のバイアス電流に対していくつかの電圧状態が存在す
る。そこでIB,icを適当に選び上記の電圧状態間を転移
させることによりスイッチングが可能となる。 図4の特性曲線52は制御電流が超電導弱結合の臨界電
流の0.5倍であるとき(ic=0.5)の電流−電圧特性であ
る。この特性の主な特徴は、ヒステリシスが、バイアス
電流IBが超電導弱結合の臨界電流の0.5倍以下のところ
(IB≦0.5)とIBが超電導弱結合の臨界電流の近く(0.9
≦IB≦1.1)とに、2つ生じることである。前者は第2
の超電導弱結合には制御電流とバイアス電流の足された
ものがフィードされるため、もとの臨界電流より小さい
ところで電圧状態に転移することによって生じるヒステ
リシスである。バイアス電流がIB≦1の範囲にあると
き、すなわち超電導弱結合の臨界電流に達するまでは、
第1の超電導弱結合は電圧状態に転移しない。このこと
は上記第1表からも理解できる。電流−電圧特性におい
て0.9≦IB≦1.1の範囲に見られる電圧の急激な上昇はこ
の範囲で第一の超電導弱結合が電圧状態に転移するため
である。また0.9≦IB≦1.1の範囲に見られるヒステリシ
スも第1の超電導弱結合の電圧状態への転移によるもの
である。 第4図における特性曲線51は、制御電流が流れていな
い場合の電流−電圧特性を表す。制御電流がない場合も
考えると、動作特性で3つの電圧状態が存在する。制御
電流を用いることにより2個の超電導弱結合の電圧状態
を別々に制御でき、通常の超電導弱結合ができなかった
スイッチング動作が可能となる。 上記の状態を電圧の時間発展の様子から説明する。図
5に制御電流が流れていない場合(ic=0)と制御電流
が流れている場合(ic=0.3)の電圧の時間発展を示
す。この図から明らかなようにic=0のときには、それ
ぞれの超電導弱結合が担う電圧は半周期ずれた正弦波的
な時間発展をするが、ic=0.3のときは時間発展は、正
弦波的なものに変調を加えたような複雑な形のものとな
る。これは制御電流が注入されることにより各超電導弱
結合の位相差(φ、φ)の受けるバイアス電流の差
が相互作用の強さを変化させるためであると考えられ
る。従って制御電流icの値がある程度大きくなると位相
差φによって表される第2の超電導弱結合が全体の電
圧状態を支配するようになり、そのため二つの弱結合の
電圧状態への転移を独立に制御することが可能になると
考えられる。 スイッチング動作は本願発明の超電導デバイスを液体
ヘリウム中にいれて冷却し、電流−電圧特性に現れてい
る電圧状態に制御電流を用いて転移させることによって
行なうことができた。 次に第6図を用いて本発明の第2の実施例を説明す
る。本実施例の超電導デバイスの作製工程及び使用材料
は本発明の第1の実施例と同様であってよい。但し本実
施例においては、上記第1の実施例の超電導デバイスが
2個直列に集積化されて形成している点が異なってい
る。上記第1の実施例において説明したようにこのデバ
イスは3端子構造のトランジスタ型デバイスであるので
本実施例に示した集積化も容易である。このように集積
化することにより並列処理が可能となる。 次に第7図を用いて本発明の第3の実施例を説明す
る。本実施例の超電導デバイスの作製工程及び使用材料
は本発明の第1の実施例と同様であってよい。但し本実
施例においては制御電極2から流した制御電流の一部が
バイアス電流に加わる点が異なっている。制御電流は制
御電極2より超電導弱結合4と超電導弱結合5の間と、
超電導弱結合4とに注入される。このデバイスにおいて
も制御電流によって超電導弱結合間の電圧を制御する本
発明の目的を充分に達することができる。このようにし
て作成した超電導デバイスを液体ヘリウム中に入れて冷
却し、動作させたところ制御電極2に注入する電流によ
って2つの超電導弱結合の間の電圧の値を変化させ、ト
ランジスタ動作を得ることができた。 次に第8図を用いて本発明の第4の実施例を説明す
る。本実施例の超電導デバイスの作製工程及び使用材料
は本発明の第1の実施例と同様であってよい。但し本実
施例においては、上記第1の実施例においては2個であ
った超電導弱結合4、5が超電導弱結合4、5、8と3
個直列に形成されている点が異なっている。制御電流は
制御電極21により超電導弱結合4と超電導弱結合5の間
と、制御電極22により超電導弱結合5と超電導弱結合8
との間に注入される。制御電極21と制御電極22は同一の
制御電流源に導かれている。このようなデバイスの構成
であっても制御電流によって制御することにより本発明
の目的を充分に達することができる。このようにして作
成した超電導デバイスを液体ヘリウム中に入れて冷却
し、動作させたところ制御電極21、22に注入する制御電
流の値によって電圧の値を変化させ、トランジスタ動作
を得ることができた。 次に第9図を用いて本発明の第5の実施例を説明す
る。本実施例の超電導デバイスの作製工程及び使用材料
は本発明の第1の実施例と同様であってよい。但し本実
施例においては、上記第4の実施例においてはただひと
つの制御電流源に導かれていた制御電流電極21、22が、
それぞれ別な2つの制御電流源に導かれている点が異な
っている。制御電流は制御電極21弱結合4と弱結合5の
間と、制御電極22により弱結合5と弱結合8との間に注
入される。このデバイスにおいても第1と第2の超電導
弱結合の間と第2と第3の超電導弱結合の間の少なくと
も一方に制御電流を注入することにより本発明の目的を
充分に達することができる。このようにして作成した超
電導デバイスを液体ヘリウム中に入れて冷却し、動作さ
せたところ制御電極21、制御電極22の少なくとも一方に
注入する電流によって電圧の値を変化させ、トランジス
タ動作を得ることができた。 第10図は本発明の第6の実施例による超電導体Nbを用
いて形成された電極1、3及び弱結合4、5を含むトラ
ンジスタ型の超電導デバイスの部分の上面図を示す。電
極1はバイアス電流を注入するために設けられておりゲ
ート電極31、32はこれに電圧を印加することにより弱結
合4、5の臨界電流及び常電導抵抗を変調するために設
けられている。本実施例の超電導デバイスは、直列につ
ながれた二つの超電導弱結合と、これに並列につながれ
るコンデンサ6と、インダクタ7によって構成した負荷
及びゲート電極31、32、さらに第10図には示されていな
いが直流バイアス電流源によって構成される。 第11図は第10図におけるB−B断面を示す断面図であ
る。まずシリコン単結晶よりなる基板9の表面に超電導
体であるNbを分子線エピタキシャル蒸着法により蒸着し
た後電子線直接描画法によって形成したレジストパター
ンをマスクとして、反応性イオンエッチング法によって
加工することにより電極1、3を形成した。化学的気相
成長法で厚さ約50nmのSiO2を堆積した後に反応性イオン
エッチング法によって加工することにより二酸化シリコ
ン膜10を形成した。さらに化学的気相成長法で多結晶の
Siより成る厚さ100nmの薄膜を形成した後リンを1x1023/
cm3の濃度に熱拡散してゲート電極部31とした。本実施
例の超電導デバイスのその他の作製工程及び使用材料は
本発明の第1の実施例と同様であってよい。上記のゲー
ト電極に電圧をかけることにより本実施例において形成
された弱結合の臨界電流を制御できる。このようにして
作成した超電導デバイスを液体ヘリウム中に入れて冷却
し、動作させたところゲート電極31、ゲート電極32の少
なくとも一方に電圧を印加することによって弱結合4、
5の間の臨界電流が変調されるので弱結合4、5におけ
る相互作用が変わり、このことにより電圧の値を変化さ
せトランジスタ動作を得ることができる。 以上の実施例において、2つの超電導体の間に常伝導
体をはさんだ弱結合を用いたが第12図、および第13図に
示すような型の弱結合を用いても本発明の目的を達成す
ることができることは言うまでもない。 以上の実施例において、超電導体としてNbを用いたが
これに換えてPb,あるいはPbの合金、Nbの金属間化合
物、例えばNbN,Nb3Sn,Nb3Ge,Nb3Al,Nb3Siなどを用いて
も良いことは言うまでもない。また常電導体としてAlを
用いたがこれに換えてAu,Ag,Cu,あるいは半導体や半導
体化合物例えばSi,GaAs,InAsなどを用いても本発明の目
的を達成すること事が出来ることは言うまでもない。
【発明の効果】
本発明においては、超電導弱結合の間に生じる電圧が
各弱結合を構成する二つの超電導電極の超電導波動関数
の位相差の時間変化が相互に影響しあって生じるフェー
ズコヒーレンスによって引き起こされる電圧を、制御電
流源によって制御することの出来る新規の動作と新規の
デバイス構造を有する超電導デバイスを実現できる。特
に本発明の超電導デバイスは、電流制御で電流−電圧特
性を制御できるので、電流利得の大きな超電導デバイス
を実現出来る。また接合は近接効果型であるため超高速
でかつ低消費電力のスイッチングデバイスを実現できる
利点がある。さらにトランジスタ型のデバイスであるの
で、これを用いて超伝導集積回路を容易に作成できる利
点がある。
【図面の簡単な説明】
第1図は本発明の第1の実施例による超電導デバイスの
等価回路図、第2図は本発明の第1の実施例による超電
導デバイスを示す上面図、第3図は本発明の第1の実施
例による超電導デバイスの第2図におけるA−A断面
図、第4図は本発明の第1の実施例による電流−電圧特
性図、第5図は本発明の第1の実施例による制御電流の
電圧の時間発展に及ぼす影響を示す図、第6図は本発明
の第2の実施例による超電導デバイスを示す上面図、第
7図は本発明の第3の実施例による超電導デバイスを示
す上面図、第8図は本発明の第4の実施例による超電導
デバイスを示す正面図、第9図は本発明の第5の実施例
による超電導デバイスを示す上面図、第10図は本発明の
第6の実施例による超電導デバイスを示す正面図、第11
図は本発明の第6の実施例による超電導デバイスの第10
図におけるB−B断面の図、第12図は超電導弱結合の形
状の変形例であるマイクロブリッジ型の超電導弱結合の
形状を示した図、第13図は超電導弱結合の形状変形例で
あるバリアブルシックネスブリッジ型の超電導弱結合の
形状を示した図である。 符号の説明 1、3……超電導電極、2、21、22……制御電極、4、
5、8……弱結合部、6……コンデンサ、 61……絶縁体層、7……インダクタ、71……弱結合と負
荷の間隔、9……シリコン基板、 10……二酸化シリコン膜、11……常電導体層(Al)、3
1、32……ゲート電極、51……制御電流の流れていない
場合の電流電圧特性、 52……制御電流の流れている場合の電流電圧特性、12、
13……電流源 110、111……超電導体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷川 晴弘 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 中根 英章 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭57−99034(JP,A) 特開 昭59−124779(JP,A) 特開 平2−50522(JP,A) P.Hadley & M.R.Be asley ”Dynamical s tates and stabilit y of linear arrays of Josephson junc tions” Appl.Phys.L ett.50(10),pp.621−623(M arch 1987) (58)調査した分野(Int.Cl.7,DB名) H01L 39/22 - 39/24 H01L 39/00 H03K 17/92 H03K 19/195

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】直列に接続される第一の超電導弱結合と第
    二の超電導弱結合と,直列に接続される容量とインダク
    タとから構成される負荷であって,前記直列に接続され
    た超電導逆結合と並列に接続される負荷と,前記第一及
    び第二の超電導弱結合に第一の電流を印加する第一の端
    子と,前記第二の超電導弱結合に第二の電流を印加する
    第二の端子とを有し,前記第一の端子に印加された前記
    第一の電流によりバイアスされている前記第一の超電導
    弱結合の電圧状態の転移が制御され,前記第二の端子に
    前記第二の電流を印加することによって前記第一の電流
    及び前記第二の電流によりバイアスされている前記第二
    の超電導弱結合の電圧状態の転移が制御され,前記第一
    の端子に印加される前記第一の電流の値と前記第二の端
    子に印加される前記第二の電流の値を選択して,前記第
    一の超電導弱結合の電圧状態と前記第二の超電導弱結合
    の電圧状態とを独立に制御して,電流−電圧特性に生じ
    る電圧状態の間でデバイスの電圧状態の転移を制御する
    ことを特徴とする超電導デバイス。
  2. 【請求項2】直列に接続される第一の超電導弱結合と第
    二の超電導弱結合と,直列に接続される容量とインダク
    タとから構成される負荷であって,前記直列に接続され
    た超電導弱結合と並列に接続される負荷と,前記第一及
    び第二の超電導弱結合にバイアス電流を印加するバイア
    ス電極と,前記第二の超電導弱結合に制御電流を印加す
    る制御電極とを有し,前記制御電極に印加する前記制御
    電流を制御して,前記第一及び第二の超電導弱結合の各
    超電導弱結合の位相差の受ける前記制御電流の差が前記
    第一の超電導弱結合と前記第二の超電導弱結合との間の
    相互作用を変化させるようにして,前記第一の超電導弱
    結合の電圧状態と前記第二の超電導弱結合の電圧状態と
    を独立に制御して,電流−電圧特性に生じる電圧状態の
    間でデバイスの電圧状態の転移を制御することを特徴と
    する超電導デバイス。
  3. 【請求項3】直列に接続される第一の超電導弱結合,第
    二の超電導弱結合,及び第三の超電導弱結合と,直列に
    接続される容量とインダクタとから構成される負荷であ
    って,前記直列に接続された超電導弱結合と並列に接続
    される負荷と,前記第一,第二,及び第三の超電導弱結
    合にバイアスを印加するバイアス電極と,前記第一の超
    電導弱結合と前記第二の超電導弱結合との間に制御電流
    を印加する第一の制御電極と,前記第二の超電導弱結合
    と前記第三の超電導弱結合との間に制御電流を印加する
    第二の制御電極とを有し,前記第一の制御電極,前記第
    二の制御電極の少なくとも一方に印加する前記制御電流
    を変化させることを特徴とする超電導デバイス。
  4. 【請求項4】直列に接続される第一の超電導弱結合,第
    二の超電導弱結合,及び第三の超電導弱結合と,直列に
    接続される容量とインダクタとから構成される負荷であ
    って,前記直列に接続された超電導弱結合と並列に接続
    される負荷と,前記第一,第二,及び第三の超電導弱結
    合にバイアスを印加するバイアス電極と,前記第一の超
    電導弱結合と前記第二の超電導弱結合との間,及び,前
    記第二の超電導弱結合と前記第三の超電導弱結合との間
    に制御電流を印加する制御電極とを有し,前記制御電極
    に印加する前記制御電流を変化させることを特徴とする
    超電導デバイス。
  5. 【請求項5】直列に接続される第一の超電導弱結合と第
    二の超電導弱結合と,直列に接続される容量とインダク
    タとから構成される負荷であって,前記直列に接続され
    た超電導弱結合と並列に接続される負荷と,前記第一及
    び第二の超電導弱結合にバイアス電流を印加するバイア
    ス電極と,前記第二の超電導弱結合に制御電流を印加す
    る制御電極とを有し,前記バイアス電極に印加する前記
    バイアス電流と前記制御電極に印加する前記制御電流を
    制御して,前記第一の超電導弱結合の電圧状態と前記第
    二の超電導弱結合の電圧状態とを独立に制御して,電流
    −電圧特性に生じる電圧状態の間でデバイスの電圧状態
    の転移を制御することを特徴とする超電導デバイス。
JP17005090A 1990-06-29 1990-06-29 超電導デバイス Expired - Fee Related JP3212088B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17005090A JP3212088B2 (ja) 1990-06-29 1990-06-29 超電導デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17005090A JP3212088B2 (ja) 1990-06-29 1990-06-29 超電導デバイス

Publications (2)

Publication Number Publication Date
JPH0461288A JPH0461288A (ja) 1992-02-27
JP3212088B2 true JP3212088B2 (ja) 2001-09-25

Family

ID=15897693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17005090A Expired - Fee Related JP3212088B2 (ja) 1990-06-29 1990-06-29 超電導デバイス

Country Status (1)

Country Link
JP (1) JP3212088B2 (ja)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
P.Hadley & M.R.Beasley "Dynamical states and stability of linear arrays of Josephson junctions" Appl.Phys.Lett.50(10),pp.621−623(March 1987)

Also Published As

Publication number Publication date
JPH0461288A (ja) 1992-02-27

Similar Documents

Publication Publication Date Title
US5821557A (en) Josephson junctions and process for making same
Nishino et al. 0.1-mu m gate-length superconducting FET
US4831421A (en) Superconducting device
Lee et al. Fabrication of a self-aligned superconducting nanotransistor based NOR logic gate
JP3123164B2 (ja) 超電導デバイス
JP3212088B2 (ja) 超電導デバイス
JPS63239990A (ja) 超電導トランジスタ
JP2955407B2 (ja) 超電導素子
EP0371426A2 (en) Superconducting device
JP2624666B2 (ja) 超伝導素子
JP3221037B2 (ja) 電流変調装置
JP2867956B2 (ja) 超電導トランジスタ
JP3026482B2 (ja) 超電導素子とその製法および動作方法
JP3287743B2 (ja) 超伝導論理ゲート
Lee et al. Digital logic gates using hot-phonon controlled superconducting nanotransistors
JP2978738B2 (ja) 静電ジョセフソン干渉素子
JP3232642B2 (ja) 電流変調装置
JPH0294677A (ja) 超電導ショットキー接合構造および超電導素子
JPH02273975A (ja) 超電導スイッチング素子
JPH06151988A (ja) 超電導三端子素子
JPS5994481A (ja) ジヨゼフソン接合装置
JPS61110481A (ja) 超電導トランジスタ
JPS6329594A (ja) 超伝導トランジスタ集積回路
JPS63211688A (ja) 超電導トランジスタ
JPH0730160A (ja) 超伝導トランジスタ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees