JPH0730160A - 超伝導トランジスタ - Google Patents
超伝導トランジスタInfo
- Publication number
- JPH0730160A JPH0730160A JP5172797A JP17279793A JPH0730160A JP H0730160 A JPH0730160 A JP H0730160A JP 5172797 A JP5172797 A JP 5172797A JP 17279793 A JP17279793 A JP 17279793A JP H0730160 A JPH0730160 A JP H0730160A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- superconductor
- layer
- gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
体への近接効果を磁場によって制御する超高速のトラン
ジスタを提供する。 【構成】 超伝導体と接合の際、ポテンシャル障壁がな
い半導体(InAs)をチャネルとした量子井戸構造
(AlGaSb層1/InAs層2/AlGaSb層
3)を用い、ソース,ドレイン電極6,8として超伝導
体を用い、量子井戸の上側障壁層の上に、ゲートとして
電流を流すための配線をもうけた構造を有する。
Description
を用いた超伝導トランジスタに関する。
なものとして、ジョセフソン素子が知られており、2つ
の超伝導体を弱結合を介して接合した基本構造をもって
いる。しかし、ジョセフソン素子は電流利得があまりと
れないため、回路構成が複雑になるという欠点があっ
た。
効果を用いたトランジスタが提案されている。これは、
p型InAs15を基板に用い、ソース12,ドレイン
13として超伝導体であるNbを用い、超伝導近接効果
によりソース12からp型InAs15にしみだした超
伝導電流をゲート11によって制御していた(高柳他、
フィジカルレビューレター(Phisical Rev
iew Letters)第54巻、2449頁、19
85年)。制御方法は、p型InAs15の上に絶縁膜
14を例えば酸化珪素で構成して、その上にゲート11
を設け、このゲートに電圧をかけて電界効果によってチ
ャネル中の電子数を変え、電流値を変化させている。こ
の場合の問題点は、ソース,ドレイン間に必要な電圧は
数十mV程度の小さな電圧でよいが、ソース,ゲート間
には1Vまたはそれ以上の大きな電圧が必要となること
である。
果を用いたトランジスタは、電界効果によってチャネル
の電子数を変化させてスイッチングを行っていたため、
ソース,ドレイン間の電圧に比較して、ゲート,ソース
間に非常に大きな電圧が必要であった。
ソース,ドレイン間と同様に、ゲート,ソース間も数十
mVで動作する、超伝導近接効果を用いた、超伝導トラ
ンジスタを提供することにある。
スタは、第1の半導体と第2の半導体と第3の半導体と
の積層構造を有し、第1の半導体および第3の半導体
は、第2の半導体に対してポテンシャル障壁層となる特
性を有し、第2の半導体は超伝導体との接合の際、ポテ
ンシャル障壁がきわめて小さい特性を有し、第1,第2
および第3の半導体は互いに格子欠陥が発生しない程度
の格子定数,膜厚からなる特性を有し、第2の半導体を
チャネルとし、ソース,ドレイン電極として超伝導体を
第2の半導体と接合して形成し、第1の半導体の上、ま
たは第1の半導体の上に設けた絶縁層の上に、ゲートと
して電流を流し磁場を発生するための配線を設けたこと
を特徴とする。
テンシャル障壁が極めて小さい場合、近接効果により超
伝導体中のクーパーペアが半導体中にしみだし、そのし
みだした部分が超伝導特性を示すことはよく知られてい
る。また、しみだしたところに磁場をかければクーパー
ペアが破壊され、常伝導になることもよく知られてい
る。従って、このような特性をもった半導体に、ソー
ス,ドレイン電極として、超伝導体を各々接触し、ソー
スに対してドレインを正に電圧をかければ、ソースから
クーパーペアがしみだし、ドレイン側へと移動し、超伝
導電流が流れる。さらにゲートとして、電流を流し磁場
を発生するための配線を設け、そこに電流を流して半導
体中のソース,ドレインの間に磁場をかけると、ソー
ス,ドレイン間に流れているクーパーペアが破壊され、
超伝導電流を常伝導電流に変えることができる。すなわ
ち、ゲート電流の有無によって、ソース、ドレイン間の
電流を、常伝導と超伝導とに制御することができる。超
伝導電流が流れているときは、ソース,ドレイン間電圧
は0であり、常伝導電流のときは、電圧は有限となる。
ル障壁層として用いる半導体は、格子欠陥が入らない程
度に選択すれば、チャネル電子は高速であるため、素子
のスイッチングスピードは速い。動作電圧については、
ソース,ドレイン間電圧は、チャネル長,チャネル幅,
動作電流に依存するが、数十mV以下に選ぶことができ
る。またゲートに必要な電圧は、チャネル中に磁場を発
生させるための電流とゲート抵抗の大きさに依存する
が、金属配線や超伝導配線をつかって、数十mV以下に
選ぶことが可能である。従って、低電圧動作による低消
費電力動作が可能である。
の層構造を図1に示す。
1-z Sb層4、ポテンシャル障壁層としてAly Ga
1-y Sb層3、チャネル層としてInAs層2、上側の
ポテンシャル障壁層としてAlx Ga1-x Sb層1を順
に形成したものに、ソース6,ドレイン8をInAs層
2に接触して形成し、ゲート7をAlx Ga1-x Sb層
1の上に形成する。さらに素子分離のための素子分離絶
縁層9を形成して素子分離する。
例えばNbや酸化物超伝導体を用いる。ゲート材料は超
伝導体または金属、例えばAu,Alなどを用いる。素
子分離絶縁層9としては、例えば、酸化珪素または窒化
珪素を用いる。バッファー層やポテンシャル障壁層に用
いるAlGaSbのAl組成比x,y,zは、0から1
の範囲で変化することができる。チャネル層に用いるI
nAs材料は、超伝導体との接触の際、ポテンシャル障
壁が超伝導ギャップ程度に極めて小さいために、超伝導
体からInAs中へクーパーペアが容易に移動できる特
性をもっている。またAlGaSbはAl組成比が0か
ら1の範囲でInAsとの格子定数の違いが1%程度に
小さいため、InAs層2の膜厚が薄い場合には臨界膜
厚内で積層することができる。
層にAlGaSb層を用いたが、AlGaSbAsでI
nAs格子定数の近いものでもよい。またチャネルには
InAsを用いたが、他の半導体、例えばHgCdTe
などを用いてもよく、その場合にはポテンシャル障壁層
などは、チャネル材料に格子定数の近いもの、例えば、
Hg組成が少し少ないHgCdTeなどを用いることが
できる。基板5としては、GaSbまたはInAsまた
はGaAsなどを用いることができる。
ルを通して電流を流し、ゲート電流により発生する磁場
で、チャネル電流を超伝導と常伝導の間で変換する。ゲ
ート電流が0では、超伝導体電極からの近接効果によっ
て、チャネルには超伝導電流が流れ、ソース・ドレイン
間に電圧が発生しない。他方ゲート電流が流れた状態で
は、磁場によりチャネルの超伝導電流は常伝導電流に変
わる。この時、ソース・ドレイン間に電圧が発生する。
動作電圧としては、数十ミリボルト程度でよいために、
消費電力をきわめて小さくすることができる。
スからドレインまで走る時間できまり、チャネル材料の
InAsの電子速度は半導体の中でも特に速いため、高
速スイッチングが可能である。
係は、上側のAlx Ga1-x Sb層1の厚さやゲートサ
イズに依存するが、例えば、Alx Ga1-x Sb層1を
10ナノメータ、ゲート7の断面積を50ナノメータ角
にした場合、ゲート電流を200マイクロアンペア程度
にすると、チャネルに10ガウス程度の磁場を発生する
ことができる。チャネルにSi等をドープし、超伝導電
流が流れる臨界磁場を10ガウス程度にしておけば、ゲ
ート電流200マイクロアンペアでスイッチすることが
できる。
壁層であるAlx Ga1-x Sb層1の上にゲートを形成
したが、Alx Ga1-x Sb層1の上に薄い絶縁膜を形
成し、その上にゲートを形成してもよい。絶縁膜として
は、例えば、酸化珪素または窒化珪素を数十オングスト
ローム程度の厚さで用いることにより、ゲートとチャネ
ル間の絶縁性を図1の場合より高めることができる。
素子分離絶縁層9に囲まれた中に、ソース6,ドレイン
8等を形成している。ゲート7の両端にはゲートに電流
を流すためのゲート電極10を設けてある。実際の回路
のなかでは、ゲート電極10は必ずしも必要でなく,ゲ
ート7から直接他のトランジスタに接続される場合が多
い。
とにより、数十mVの低電圧で動作する、低消費電力、
かつ高速な動作が可能となる。
Claims (2)
- 【請求項1】超伝導体と接合の際、ポテンシャル障壁が
ない半導体をチャネルとした量子井戸構造を用い、ソー
ス,ドレイン電極として超伝導体を用い、量子井戸の上
側障壁層の上に、ゲートとして電流を流すための配線を
設けた構造を有することを特徴とする超伝導トランジス
タ。 - 【請求項2】第1の半導体と第2の半導体と第3の半導
体との積層構造を有し、第1の半導体および第3の半導
体は、第2の半導体に対してポテンシャル障壁層となる
特性を有し、第2の半導体は超伝導体との接合の際、ポ
テンシャル障壁がきわめて小さい特性を有し、第1,第
2および第3の半導体は互いに格子欠陥が発生しない程
度の格子定数,膜厚からなる特性を有し、第2の半導体
をチャネルとし、ソース,ドレイン電極として超伝導体
を第2の半導体と接合して形成し、第1の半導体の上、
または第1の半導体の上に設けた絶縁層の上に、ゲート
として電流を流し磁場を発生するための配線を設けたこ
とを特徴とする超伝導トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5172797A JPH0730160A (ja) | 1993-07-13 | 1993-07-13 | 超伝導トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5172797A JPH0730160A (ja) | 1993-07-13 | 1993-07-13 | 超伝導トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0730160A true JPH0730160A (ja) | 1995-01-31 |
Family
ID=15948546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5172797A Pending JPH0730160A (ja) | 1993-07-13 | 1993-07-13 | 超伝導トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0730160A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100293400B1 (ko) * | 1996-09-03 | 2001-07-12 | 포만 제프리 엘 | 초전도체구조및이의응용장치 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03196584A (ja) * | 1989-12-26 | 1991-08-28 | Casio Comput Co Ltd | 半導体装置 |
-
1993
- 1993-07-13 JP JP5172797A patent/JPH0730160A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03196584A (ja) * | 1989-12-26 | 1991-08-28 | Casio Comput Co Ltd | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100293400B1 (ko) * | 1996-09-03 | 2001-07-12 | 포만 제프리 엘 | 초전도체구조및이의응용장치 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5808344A (en) | Single-transistor logic and CMOS inverters | |
Baliga | Semiconductors for high‐voltage, vertical channel field‐effect transistors | |
JPH05110086A (ja) | トンネルトランジスタ | |
US20180182954A1 (en) | Apparatus for spin injection enhancement and method of making the same | |
JPS60142580A (ja) | トランジスタ装置 | |
JPH0541520A (ja) | 半導体装置 | |
Kleinsasser et al. | Superconducting InGaAs junction field‐effect transistors with Nb electrodes | |
Nguyen et al. | InAs‐AlSb quantum well as superconducting weak link with high critical current density | |
JP3258241B2 (ja) | 単一電子制御磁気抵抗素子 | |
JPH0730160A (ja) | 超伝導トランジスタ | |
Ono et al. | Single-electron transistor and current-switching device fabricated by vertical pattern-dependent oxidation | |
JPH0562474B2 (ja) | ||
JP3123164B2 (ja) | 超電導デバイス | |
JPH0217943B2 (ja) | ||
JPH07161965A (ja) | 半導体装置及び多値論理回路 | |
JP5092626B2 (ja) | スピントランジスタ | |
JP3519303B2 (ja) | 単一磁束量子ディジタル素子 | |
KR910003836B1 (ko) | 초전도장치 | |
JP2867956B2 (ja) | 超電導トランジスタ | |
JPS62500696A (ja) | 積層型論理ゲート | |
JPH06168961A (ja) | 半導体結合超伝導素子 | |
JPH07211948A (ja) | 微小トンネル接合超伝導トランジスタ | |
JPH05235057A (ja) | 半導体装置 | |
JP3212088B2 (ja) | 超電導デバイス | |
JP2000077648A (ja) | 機能素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Effective date: 20040308 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A621 | Written request for application examination |
Effective date: 20040308 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060420 |
|
A131 | Notification of reasons for refusal |
Effective date: 20060509 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20060710 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |
|
A521 | Written amendment |
Effective date: 20070219 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Effective date: 20070323 Free format text: JAPANESE INTERMEDIATE CODE: A911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20070827 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20100831 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20110831 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120831 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20130831 |