CN1906764A - 低kCVD材料的梯度沉积 - Google Patents

低kCVD材料的梯度沉积 Download PDF

Info

Publication number
CN1906764A
CN1906764A CNA2004800405074A CN200480040507A CN1906764A CN 1906764 A CN1906764 A CN 1906764A CN A2004800405074 A CNA2004800405074 A CN A2004800405074A CN 200480040507 A CN200480040507 A CN 200480040507A CN 1906764 A CN1906764 A CN 1906764A
Authority
CN
China
Prior art keywords
dielectric
dielectric layer
gradient zone
zone
medium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800405074A
Other languages
English (en)
Other versions
CN1906764B (zh
Inventor
M·翁焦尔
H·希什里
李加
D·麦克赫伦
H·A·奈三世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1906764A publication Critical patent/CN1906764A/zh
Application granted granted Critical
Publication of CN1906764B publication Critical patent/CN1906764B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种用于半导体器件的介质层(12)，具有低的整体介电常数，与半导体衬底的良好粘附性以及对由热循环引起的破裂的良好抵抗性。介质层(12)由包括连续变化的介质材料沉积条件的方法制造以提供具有介电常数梯度的介质层。

Description

低kCVD材料的梯度沉积
技术领域
本发明一般涉及半导体器件，更具体地说，涉及用于这样的器件的介质层，该介质层具有低的整体介电常数，与半导体衬底的良好粘附性以及对由热循环引起的破裂的良好抵抗性，以及涉及用于制造这样的介质层的方法。
背景技术
绝缘介质层，通常称为级间介质(ILD)，常被用来分隔半导体器件中的导体和半导体层。近年来，公知为“低k介质”的具有低介电常数k的介质材料广受欢迎，因为它们在导体之间和周围产生较小的电容，并且比具有更高介电常数的常规氧化硅介质更容易使用。低k材料如使用化学气相沉积(“CVD”)技术的最新进展，向先进的互连技术提供了更多可获得的并且有吸引力的可选介质。CVD是通过在气相中的组成元素的反应在衬底上沉积材料的薄膜的工艺；CVD工艺常用来制造称为外延膜的薄、单晶膜。通过在布线级使用介电常数约为2.7的CVD低k介质，可以显著降低总电容和RC延迟。
然而，使用低k介质时遇到的一个普遍问题是在低k介质和下面的衬底之间的粘附性较差。典型地，形成低k介质膜的常规方法是通过旋涂工艺或通过有机硅烷气体的等离子体增强化学气相沉积(PECVD)，以制造如非晶碳氢掺杂的氧化物(a-SiCO:H)的介质或其它本领域公知的含碳介质。这样的介质通常与如二氧化硅，氮化硅，碳化硅，硅，钨，铝和铜的衬底的粘附性较差。因为该低结构粘附性，低k介质层通常与下面的衬底层离，这导致互连工艺故障。
提高低k介质层和下面的衬底之间的粘附性的一个常规方法是使用粘附性增强剂。粘附性增强剂常用于旋涂介质(SOD)低k介质而不用于PECVD工艺，PECVD工艺要求使用如甲基硅烷(1MS)、三甲基硅烷(3MS)、四甲基硅烷(4MS)、四甲基环四硅氧烷(TMCTS)和/或原甲基环四硅氧烷(OMCTS)的前体。这样的低k介质膜通常具有与水的具有高浸润角的疏水表面。此特性导致这些膜与衬底层具有很差的粘附性。
在半导体器件的制造中也使用介质材料的混合叠层，其中ILD包括两个或更多不同介质材料的分离膜。这样的混合设计在沟槽级通常使用低k材料，并且在过孔级使用典型地比在沟槽级中使用的材料具有更高介电常数的强度和热兼容材料(低热膨胀)。以这样的方式结合的两个或更多分离介质膜增加了形成ILD工艺中要求的步骤数，并且导致器件出现膜之间的粘附性问题。
因此需要提供具有低的整体k的ILD并且提供好的ILD和衬底之间的粘附性的结构和方法，从而防止ILD的内部粘附性故障。
发明内容
为了解决这个和其它需求，并且考虑到其目的，本发明的一个方面提供位于衬底表面上的介质层。该介质层具有顶表面。该介质层包括第一介质梯度区域，其中介电常数k随着与衬底表面的距离从最大值连续减小到最小值。
另一方面，本发明提供制造位于衬底表面上的介质层的方法。该方法包括通过化学气相沉积向衬底提供连续变化组分的化学气相沉积前体以形成第一介质梯度区域，其中介电常数k随着与衬底表面的距离从最大值连续减小到最小值。
另一方面，本发明提供制造包括位于衬底表面上的介质层的半导体器件的方法。该方法包括通过化学气相沉积向衬底提供连续变化组分的化学气相沉积前体以形成第一介质梯度区域，其中介电常数k随着与衬底表面的距离从最大值连续减小到最小值。
应该明白，本发明的前述总体描述和后面的详细描述都是示意性的，而不是限制性的。
附图说明
当结合附图阅读时通过随后的详细描述将会更好地理解本发明。根据普通实践强调附图的各种特征没有按比例画出，相反地，为了清晰各种特征维度被任意放大或缩小。在附图中包括以下图形：
图1是根据本发明的衬底上的构图级间介质层的一部分的截面图；
图2是根据本发明的一个实施例在图1的级间介质层中介电常数的变化的分布示意图；
图3是根据本发明的第二实施例在图1的级间介质层中介电常数的变化的分布示意图；
图4是根据本发明的另一实施例在图1的级间介质层中介电常数的变化的分布示意图；
图5是根据本发明的另一实施例在图1的级间介质层中介电常数的变化的分布示意图；以及
图6是根据本发明的另一实施例在图1的级间介质层中介电常数的变化的分布示意图。
具体实施方式
现在参考附图，其中在所有附图中相似的标号代表相似的元件，图1示出了根据本发明的通常用10表示的构图级间介质层(ILD)的一部分的截面图。ILD包括位于衬底16的表面14上的介质层12。介质层12具有顶表面18，并且其中在每个过孔20和沟槽22处具有空洞。21和23分别示出了过孔20和沟槽22的深度。介质层12没有沟槽或过孔的部分在13处示出。衬底16可以是在集成电路芯片中使用的任何普通衬底。例如，衬底16可以包括纯硅(单晶或多晶)，二氧化硅，氮化硅，碳化硅，钨，铝，铜和其它类似材料。
图2是根据本发明的一个实施例，在图1的器件的没有过孔20或沟槽22的部分中(图1中的部分13)，图1的介质层12的介电常数k与衬底表面14的距离的函数变化的分布示意图。介质层12包括与衬底表面14相邻的可选初始介质区域24。虽然图2以具有整体恒定的k值示出了初始介质区域24，但是介电常数的值不必恒定。如在此文件中使用的，在介质区域中使用的术语“可选”表示为在该区域中的介质材料示出的介电常数的分布是可选的。应该明白，除了在存在过孔20或沟槽22的区域，在介质层12的所有区域中都需要介质材料，如图1所示。在本发明的一个实施例中，初始介质区域24从衬底表面14延伸并且具有与过孔20的深度21相等的厚度。
与初始介质区域24相邻的是介质梯度区域26，其中介电常数随着与衬底表面14的距离连续下降。与介质梯度区域26相邻的是可选介质区域28，其中k具有小于介质梯度区域26中的最高水平的可选变化值，接着是其中k随着与衬底表面14的距离增加的可选介质梯度区域30。
与介质梯度区域30相邻的是可选介质区域32，其中k可以等于或不等于介质梯度区域26中的k的最高水平，并且其中k可以变化。与介质区域32相邻的是可选介质梯度区域34，其中k随着与衬底表面14的距离下降。介质区域32和相邻介质区域30和34可以存在于不在沟槽22和过孔20的界面的位置，或者它们都可以不存在。然而，在一个实施例中，这些区域可以用作蚀刻停止以在双镶嵌工艺中，在过孔20形成之后促进沟槽22的形成。
镶嵌工艺是在半导体制造的一些方面使用的工艺。它是将金属镶嵌进预定图形特别是介质层中的工艺。该工艺典型地通过以下步骤执行：在介质膜中限定期望的图形；通过物理气相沉积，化学气相沉积或蒸发在整个表面上沉积金属；然后以这样的方式回抛光顶表面，以使顶表面平整化并且使金属图形仅位于介质层的预定区域中。此镶嵌工艺用于制造金属布线，包括用于动态随机存取存储器(“KRAM”)电容器的位线。
镶嵌技术是制造互连的普通方法。在此文中，镶嵌指以下步骤：构图绝缘体以形成凹槽，用金属填充凹槽，以及随后移除在凹槽上的多余金属。如果需要可以重复此工艺以形成期望数目的叠层互连。典型地，此镶嵌结构成对布置，称作双镶嵌工艺。
术语“镶嵌”起源于在大马士革城市中首次出现的用于制造一类内嵌金属珠宝的悠久工艺的名称。在集成电路领域中，镶嵌指镶嵌在另一层中或上的构图层的形成，以便两层的顶表面共面。平整化对精细间距互连级的形成是重要的，因为精细特征的光刻限定使用具有小聚焦深度的高分辨率步进器获得。在Chow的美国专利No.4,789,648中描述了导线和塞栓过孔金属接触同时形成的“双镶嵌”工艺。
与介质梯度区域34相邻的是可选介质区域36，其中k具有比在介质梯度区域26中的k的最高水平低的可选恒定值，并且可以与介质区域28中的k值相同或不同。与介质区域36相邻的是可选介质梯度区域38，其中k随着与衬底表面14的距离增加。与介质梯度区域38相邻的是可选介质区域40，其具有可以与介质梯度区域26中的k的最高水平或介质区域32中的k的值的任意一个相同或不同的可选恒定k。介质区域40可以用作例如用于介质层12的覆层，以将其密封。
虽然图2中示出的一些介质梯度区域具有线性分布，并且一些具有非线性分布，线性或非线性分布都可以用于任何梯度区域。根据本发明，仅要求存在第一介质梯度区域26。在本发明的一个实施例中，在第一介质梯度区域26中的k的最小值相对于介质梯度区域26中k的最高水平表现出至少0.2的减小，该最小值在图2示出的实施例中在介质区域28邻接介质区域26的点处。
典型地，在其整体的基本上每个位置，在第一介质梯度区域26中的k的瞬时减小速率在0.025和0.5每10nm介质厚度之间。此速率提供在介质层12和衬底16之间的良好粘附性，以及对介质层12中的例如由热循环引起的内部破裂的高抵抗性。有利地，因为相同的原因，其它介质梯度区域如30，34和38的k也可以具有在0.025和0.5每10nm介质厚度之间的瞬时增加或减小速率。
在本发明的一个实施例中，在任意或所有介质梯度区域中，瞬时增加或减小速率可以在0.05和0.1每10nm介质厚度之间。在此范围内的速率可以在提供整个介质层12的总的低平均介电常数和抑制粘附性损失或破裂之间提供好的平衡。如图2中24，28，32，36和40处示出的可选恒定k值的区域，可以具有任意厚度以方便地用于应用目的。
如技术人员所理解的，一般地优选介电常数k的最低实际水平，以减小线间的电容耦合和导致的串扰。因此，如果可能，典型地在所有区域都使用低介电常数材料。类似地，当为了粘附性，蚀刻停止性能或其它目的的原因要求使用较高k材料时，在介质梯度区域中介电常数增加或减小的速率将在不产生粘附性，破裂或其它问题的情况下尽可能的高，以便尽可能的使介质层12的总厚度为低k材料。然而，本发明没有限制在介质层12中使用低k材料，也没有限制在此文件的实例中使用的特定低k材料。
图3是根据本发明，在图1的介质层12中介电常数k变化的另一个示例性分布的示意图。介质层12包括介质梯度区域26，30，34和38以及介质区域28和36，所有这些都参考图2在上面进行了描述。如图3中示出的分布可以在介质梯度区域30和34的布置点处提供蚀刻停止，以及在26处提供粘附性增强区域和在38处提供覆层，从而在介质层12中保持大部分低k介质。
图4是根据本发明在介质层12中介电常数k变化的另一个示例性分布的示意图。介质层12包括由介质区域42分离的介质梯度区域26和38，如上所述，在介质区域42中随着与衬底表面14的距离k先减小后增加。
图5是根据本发明在介质层12中介电常数k变化的另一个示例性分布的示意图。介质层12包括介质梯度区域26和38以及介质区域24和28，如上所述。在本发明的此实施例中，介质层12的大部分包括低k值材料。
图6是根据本发明在介质层12中介电常数k变化的另一个示例性分布的示意图。介质层12包括如上所述的介质梯度区域38，以及随着与衬底表面14的距离分别具有减小和增加的k分布的介质梯度区域44和46。在本发明的此实施例中，介质层12的大部分包括低k值材料，而在介质梯度区域38中的高k材料为介质层12提供覆层。
构成上面关于图1-6公开的介质区域和介质梯度区域的材料由包括等离子体增强化学气相沉积(PECVD)的化学气相沉积(CVD)制造。在本发明的优选实施例中，介质梯度区域包括由CVD或PECVD沉积的材料，其中温度，压力，和/或组分材料的比率以连续方式变化以提供组分梯度，并且从而产生k梯度。技术上已公知，改变这些和其它参数以提供具有不同介电常数的材料，用于制造恒定k材料，但是目前还没有公开在给定的工艺中以连续方式的这种改变以制造具有k梯度的ILD。
根据本发明，可以使用任何数目的材料以制造具有介质梯度区域的ILD。这样的材料和用于提供它们的工艺包括例如由CVD沉积提供的介质材料。这样的材料在此文件中称作CVD前体。
本发明可以例如利用如在具有或不具有氧和/或二氧化碳作为氧化剂下使用的1MS，3MS，4MS，TMCTS，OMCTS等的公知材料。当在衬底16上形成介质材料时，本发明使用此气体的浓度逐渐增加的连续变化沉积工艺。此工艺制造一种结构，该结构具有伴随介电常数k减小而有机浓度增加的梯度结构。
更具体地，参考图5示出的示意性实施例，可以由引入第一量的一种或多种有机气体开始沉积，以在初始介质区域24处形成纯二氧化硅区域，使用技术上公知的在氧化条件下的原硅酸四乙酯或硅烷，其可以包括向氧化气体中添加惰性气体。然后，通过以连续增加量的方式引入1MS，3MS，4MS，TMCTS和OMCTS中的一种或多种，直到有机材料的全部流量而没有惰性气体供给给工艺，完成介质梯度区域26的形成。该工艺可以可选地修正以包括一种或多种能够产生纳米尺寸的空隙的材料，所使用的材料如在Grill等人发表的美国专利No.6,479,110中公开的材料。在此处，介质具有很低的k值，并且将这些沉积条件保持一段时间，产生介质区域28。最后，采用形成介质梯度区域26的基本上相反的顺序以制造k增加的介质梯度区域38。
在前述中，在反应室中的处理压力可以是任何标准操作的压力并且优选在约1Torr到约10Torr之间，更优选约4Torr。可以使用具有优选在300到1000瓦特，更优选约600瓦特的源功率的RF功率源。可以使用任何频率和RF功率的组合用于为溅射提供在0瓦特和约500瓦特范围内的偏置功率。温度范围优选约250℃-550℃。层24，26，28和38的厚度可以是任何设计厚度，并且典型地在约10nm和150nm之间。因此，如图1所示，介质层12的总厚度可以在约50nm和约5000nm之间。然而，可以根据技术上公知的实践和工艺，变化使用这些条件，以适应特殊情况的条件。
在介质层12最终形成后，可以采用常规的光刻和蚀刻工艺以形成如过孔和/或沟槽的蚀刻区域，用于形成接触，单镶嵌互连，双镶嵌互连或其它类型的互连。如本领域的技术人员所公知的，可以用钨，铜，铜合金，铝，铝合金或其它导体材料填充这样的蚀刻区域。半导体制造技术中公知的这些和其它步骤的适当组合可以获得结合介质梯度区域的完整半导体器件。
实例
包括下面的实例以更清楚地表明本发明的整个特性。这些实例是示范性的，不是对本发明的限制。在实例中使用下面的缩写。
OMCTS指原甲基环四硅氧烷。
SICON指非晶碳氢掺杂氧化硅。
“间距”指半导体晶片和等离子体电极之间的距离。
HFRF和LFRF分别是用于形成等离子体的高频和低频射频。等离子体是部分电离的气体。为了制造等离子体，器件用高射频或微波频率激发气体。然后等离子体发光，发射带电粒子(离子或电子)，和中性活性组分(原子，激发分子和自由原子团)。这些粒子和组分轰击衬底，引起等离子体环境。
在实例1和2中，通过PECVD技术在硅衬底上沉积介质层，使用示出的等离子体和组分条件。
  实例1   步骤1   第一转变   步骤2   第二转变   步骤3
  温度(℃)   350   350   350   350   350
压力(Torr) 5 斜向上 7 斜向下 4-5
  间距(mils)   450   450   450   450   450
  HFRF功率(瓦特)   500   注释1   500   注释2   500
  LFRF功率(瓦特)   150   注释1   150   注释2   150
  OMCTS供给速率(mg/分钟)   2500   斜向上   3500   斜向下   2000-2500
  氦供给速率(sccm)   1000   1000   1000   注释2   1000
  氧供给速率(sccm)   160   160   160   斜向下   0
  获得k的大约值   3   梯度   ≤2.7   梯度   3.3
注释1：可选逐渐减小30％，然后逐渐增加到步骤2的水平
注释2：可选逐渐增加30％，然后逐渐减小到步骤3的水平
  实例2   步骤1   第一转变   步骤2   第二转变   步骤3
  温度(℃)   350   350   350   350   350
  压力(Torr)   7   斜向下   1   斜向上   4-5
  间距(mils)   450   450   450   450   450
  HFRF功率(瓦特)   500   斜向下   300   斜向上   500
  LFRF功率(瓦特)   150   斜向下   0   斜向上   150
  OMCTS供给速率(mg/分钟)   3500   斜向下   150   斜向上   2000-2500
  氦供给速率(sccm)   1000   斜向下   100   斜向上   1000
  氧供给速率(sccm)   160   斜向下   0   0   0
  乙烯(mg/分钟)   0   斜向上   1800   斜向下   0
  获得k的大约值   ＜/＝2.7   梯度   2.2   梯度   3.3
在实例1和2中，在每个步骤1，2和3中制造基本上为恒定k的区域，而在第一和第二转变期间形成具有增加或减小的k梯度的区域。

Claims (21)

1.一种介质层(12)，位于衬底(16)的表面(14)上，所述介质层具有顶表面(18)，其中所述介质层包括第一介质梯度区域(26，44)，其中介电常数k随着与所述衬底表面的距离从最大值连续减小到最小值。
2.根据权利要求1的介质层(12)，其中在所述第一介质梯度区域(26)中k的瞬时下降速率在整个所述第一介质梯度区域(26)的基本上每个位置处介于0.025和0.5每10nm介质厚度(13)之间。
3.根据权利要求1的介质层(12)，其中在所述第一介质梯度区域(26)中k的瞬时下降速率在整个所述第一介质梯度区域(26)的基本上每个位置处介于0.05和0.1每10nm介质厚度(13)之间。
4.根据权利要求1的介质层(12)，其中在所述第一介质梯度区域(26)中k的所述最小值相对于所述最大值表现出至少0.2的减小。
5.根据权利要求1的介质层(12)，其中在所述第一介质梯度区域(26)中k的所述最小值相对于所述最大值表现出至少0.5的减小。
6.根据权利要求1的介质层(12)，其中在所述第一介质梯度区域(26)中k的瞬时下降速率与距所述衬底表面(14)的距离呈线性变化。
7.根据权利要求1的介质层(12)，其中在所述第一介质梯度区域(26)中k的瞬时下降速率与距所述衬底表面(14)的距离呈非线性变化。
8.根据权利要求1的介质层(12)，其中所述第一介质梯度区域(26)与所述衬底表面(14)相邻。
9.根据权利要求1的介质层(12)，其中所述第一介质梯度区域(26)不与所述衬底表面(14)相邻，所述介质层(12)还包括由所述衬底表面(14)和所述第一介质梯度区域(26)限定的初始介质区域(24)。
10.根据权利要求1的介质层(12)，其中所述第一介质梯度区域(26)基本上由化学气相沉积产物构成。
11.根据权利要求1的介质层(12)，其中所述介质层基本上由化学气相沉积产物构成。
12.根据权利要求1的介质层(12)，其中所述介质层还包括第二介质梯度区域(30，38，46)，其中k随着与所述衬底表面(14)的距离连续增加。
13.根据权利要求12的介质层(12)，其中所述第二介质梯度区域(30，38，46)形成所述介质层(12)的顶表面(18)。
14.根据权利要求12的介质层(12)，其中所述介质层还包括第三介质梯度区域(34)，其中k随着与所述衬底表面(14)的距离连续减小，所述第三介质梯度区域(34)与所述衬底表面的距离比所述第二介质梯度区域(30)远。
15.根据权利要求14的介质层(12)，其中所述第三介质梯度区域(34)与所述第二介质梯度区域(30)相邻。
16.根据权利要求14的介质层(12)其中所述第三介质梯度区域(34)不与所述第二介质梯度区域(30)相邻，所述介质层还包括由所述第二介质梯度区域(30)和所述第三介质梯度区域(34)限定的中间介质区域(32)。
17.一种半导体器件，包括根据权利要求1的介质层(12)。
18.一种制造位于衬底(16)的表面(14)上的介质层(12)的方法，所述方法包括在化学气相沉积条件下，向所述衬底直接或间接地提供连续变化组分的化学气相沉积前体，以形成第一介质梯度区域(26)，其中介电常数k随着与所述衬底表面的距离从最大值连续减小到最小值。
19.根据权利要求18的方法，还包括向所述衬底提供初始介质区域(24)，并随后向所述衬底提供所述第一介质梯度区域(26)。
20.一种制造半导体器件的方法，所述半导体器件包括位于衬底(16)的表面(14)上的介质层(12)，所述方法包括在化学气相沉积条件下，向所述衬底直接或间接地提供连续变化组分的化学气相沉积前体，以形成第一介质梯度区域(26)，其中介电常数k随着与所述衬底表面的距离从最大值连续减小到最小值。
21.根据权利要求20的方法，还包括向所述衬底提供初始介质区域(24)，并随后向所述衬底提供所述第一介质梯度区域(26)。
CN2004800405074A 2004-01-14 2004-01-14 低kCVD材料的梯度沉积 Expired - Fee Related CN1906764B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2004/000908 WO2005071752A1 (en) 2004-01-14 2004-01-14 Gradient deposition of low-k cvd materials

Publications (2)

Publication Number Publication Date
CN1906764A true CN1906764A (zh) 2007-01-31
CN1906764B CN1906764B (zh) 2010-09-22

Family

ID=34808767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800405074A Expired - Fee Related CN1906764B (zh) 2004-01-14 2004-01-14 低kCVD材料的梯度沉积

Country Status (6)

Country Link
US (1) US20090026587A1 (zh)
EP (1) EP1719181A4 (zh)
JP (1) JP4738349B2 (zh)
CN (1) CN1906764B (zh)
TW (1) TW200625517A (zh)
WO (1) WO2005071752A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393865B (zh) * 2007-09-17 2010-10-13 联华电子股份有限公司 超低介电常数介电层及其形成方法
WO2012152016A1 (zh) * 2011-05-11 2012-11-15 深圳光启高等理工研究院 一种介质基板的制备方法
CN103794717A (zh) * 2014-02-28 2014-05-14 北京航空航天大学 一种包含介电层的嵌入型磁隧道结器件的制造方法
CN105723013A (zh) * 2013-12-12 2016-06-29 波音公司 梯度薄膜

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4217870B2 (ja) * 2002-07-15 2009-02-04 日本電気株式会社 有機シロキサン共重合体膜、その製造方法、成長装置、ならびに該共重合体膜を用いた半導体装置
JP4296051B2 (ja) * 2003-07-23 2009-07-15 株式会社リコー 半導体集積回路装置
US7645681B2 (en) * 2003-12-02 2010-01-12 Bondtech, Inc. Bonding method, device produced by this method, and bonding device
JP5262144B2 (ja) * 2008-01-31 2013-08-14 日本電気株式会社 半導体デバイス及びその製造方法
JP5152093B2 (ja) * 2009-04-24 2013-02-27 富士通セミコンダクター株式会社 半導体装置の製造方法
US8349746B2 (en) * 2010-02-23 2013-01-08 Applied Materials, Inc. Microelectronic structure including a low k dielectric and a method of controlling carbon distribution in the structure
US20180344119A1 (en) * 2017-05-31 2018-12-06 Ablelome Mengstu Broom and mop combination systems
US10631693B2 (en) * 2017-07-06 2020-04-28 Omachron Intellectual Property Inc. Handheld surface cleaning apparatus

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
JPH10275804A (ja) * 1997-03-31 1998-10-13 Sony Corp 半導体装置およびその製造方法
US6670022B1 (en) * 1997-04-17 2003-12-30 Honeywell International, Inc. Nanoporous dielectric films with graded density and process for making such films
JPH11283976A (ja) * 1998-03-27 1999-10-15 Hitachi Ltd 半導体装置及びその製造方法
JP3986674B2 (ja) * 1998-08-04 2007-10-03 松下電器産業株式会社 半導体装置、その製造方法及び層間絶縁膜の形成方法
US6255233B1 (en) * 1998-12-30 2001-07-03 Intel Corporation In-situ silicon nitride and silicon based oxide deposition with graded interface for damascene application
US6312793B1 (en) * 1999-05-26 2001-11-06 International Business Machines Corporation Multiphase low dielectric constant material
US6251770B1 (en) * 1999-06-30 2001-06-26 Lam Research Corp. Dual-damascene dielectric structures and methods for making the same
JP2001044191A (ja) * 1999-07-27 2001-02-16 Sony Corp 積層絶縁膜とその製造方法および半導体装置とその製造方法
EP1123991A3 (en) * 2000-02-08 2002-11-13 Asm Japan K.K. Low dielectric constant materials and processes
US6737727B2 (en) * 2001-01-12 2004-05-18 International Business Machines Corporation Electronic structures with reduced capacitance
US6498112B1 (en) * 2001-07-13 2002-12-24 Advanced Micro Devices, Inc. Graded oxide caps on low dielectric constant (low K) chemical vapor deposition (CVD) films
US6570256B2 (en) * 2001-07-20 2003-05-27 International Business Machines Corporation Carbon-graded layer for improved adhesion of low-k dielectrics to silicon substrates
US6887780B2 (en) * 2001-08-31 2005-05-03 Intel Corporation Concentration graded carbon doped oxide
US20030119305A1 (en) * 2001-12-21 2003-06-26 Huang Robert Y. S. Mask layer and dual damascene interconnect structure in a semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101393865B (zh) * 2007-09-17 2010-10-13 联华电子股份有限公司 超低介电常数介电层及其形成方法
WO2012152016A1 (zh) * 2011-05-11 2012-11-15 深圳光启高等理工研究院 一种介质基板的制备方法
CN105723013A (zh) * 2013-12-12 2016-06-29 波音公司 梯度薄膜
CN105723013B (zh) * 2013-12-12 2018-01-16 波音公司 梯度薄膜
CN103794717A (zh) * 2014-02-28 2014-05-14 北京航空航天大学 一种包含介电层的嵌入型磁隧道结器件的制造方法

Also Published As

Publication number Publication date
WO2005071752A1 (en) 2005-08-04
TW200625517A (en) 2006-07-16
US20090026587A1 (en) 2009-01-29
JP2007518263A (ja) 2007-07-05
CN1906764B (zh) 2010-09-22
EP1719181A1 (en) 2006-11-08
JP4738349B2 (ja) 2011-08-03
EP1719181A4 (en) 2010-08-25

Similar Documents

Publication Publication Date Title
CN100550316C (zh) 半导体结构的形成方法及半导体结构
US7163889B2 (en) Film for copper diffusion barrier
CN102222641B (zh) 形成铜内连线结构的金属氧化障壁层的方法
CN102237272B (zh) 半导体装置和半导体装置制造方法
CN1933124A (zh) 制造半导体器件的方法
KR101144535B1 (ko) 전구체 함유 질소를 사용한 유전 장벽 증착
CN1906764B (zh) 低kCVD材料的梯度沉积
WO2007132879A1 (ja) 半導体装置、半導体装置の製造方法及び半導体製造装置
CN100517640C (zh) 半导体器件的制造方法和半导体器件
US20040058199A1 (en) Hexagonal boron nitride film with low dielectric constant, layer dielectric film and method of production thereof, and plasma CVD apparatus
CN101030552A (zh) 集成电路的制造方法、金属－绝缘层－金属电容形成方法
CN1627477A (zh) 具有金属－绝缘体－金属电容器的半导体器件及制造方法
TWI414042B (zh) 使用蝕刻阻劑硼及磷材料之電子結構及其形成方法
CN101736314B (zh) 氧化硅薄膜及金属-绝缘体-金属型电容的形成方法
CN1624883A (zh) 掺杂碳的二氧化硅膜的沉积方法与金属内连线的制造方法
CN102087993B (zh) 沟槽形成方法
CN1790661A (zh) 半导体结构及其形成方法
CN110957264A (zh) 铜扩散阻挡层的制备方法
CN1049764C (zh) 集成电路中介电层的制造方法
CN102054734B (zh) 提高晶圆沟道填充能力的方法
WO2001041203A1 (en) Improved flourine doped sio2 film
US7678661B2 (en) Method of forming an insulating layer in a semiconductor device
CN112038286A (zh) 改善铜互连工艺中丘状凸起缺陷的方法
CN101764083B (zh) 阻挡层的形成方法
TW447075B (en) Method for forming dielectric layer with low dielectric constant

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100922

Termination date: 20110114