CN102054734B - 提高晶圆沟道填充能力的方法 - Google Patents
提高晶圆沟道填充能力的方法 Download PDFInfo
- Publication number
- CN102054734B CN102054734B CN 200910198567 CN200910198567A CN102054734B CN 102054734 B CN102054734 B CN 102054734B CN 200910198567 CN200910198567 CN 200910198567 CN 200910198567 A CN200910198567 A CN 200910198567A CN 102054734 B CN102054734 B CN 102054734B
- Authority
- CN
- China
- Prior art keywords
- wafer channel
- filling capacity
- silicon oxide
- channel according
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
- Chemical Vapour Deposition (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提出一种提高晶圆沟道填充能力的方法，所述晶圆上形成有一沟道，该方法包括下列步骤：步骤S100：以第一沉积速率进行基于臭氧-四乙氧基硅烷化学组分的高深宽比制程技术沉积第一氧化硅薄膜层于所述沟道中；步骤S200：以第一基板直流偏压功率进行高密度电浆化学气相沉积以便对所述第一氧化硅薄膜层进行蚀刻；重复依次进行步骤S100和步骤S200，直至蚀刻完毕后第一氧化硅薄膜层的厚度达到2000埃，完成晶圆沟道填充。本发明提出的提高晶圆沟道填充能力的方法，其能够有效满足新工艺中较高深宽比的工艺要求。
Description
技术领域
本发明涉及半导体器件的制造领域，且特别涉及一种提高晶圆沟道填充能力的方法。
背景技术
在半导体制造领域，现通常采用具有良好填充能力、较好薄膜沉积特性和较高填充效率的高密度电浆化学气相沉积技术(High Density Plasma ChemicalVapor Deposition，HDP-CVD)在浅沟道中淀积氧化硅薄膜，以形成浅沟道隔离结构(Shallow Trench Isolation，STI)、金属制程前介电质层(Pre-Metal Dielectric，PMD)或者是金属层间介电质层(Inter-Metal Dielectric，IMD)。但随着半导体器件的最小特征尺寸的不断减小，STI的尺寸也相应减小，当半导体器件的最小特征尺寸减小到65纳米及其以下时，HDP-CVD工艺已无法满足STI沟道填充的需求，容易在STI中出现填充空隙。
为克服HDP-CVD工艺所面临的问题，应用材料遂提出了一种高深宽比制程技术(high aspect-ratio process，HARP)，其能满足半导体器件的最小特征尺寸为65纳米及其以下时填充STI沟道的需要，并能调整半导体器件的应力。
然而，对于高密度电浆化学气相沉积技术而言，仅能在深宽比小于6.0的STI制程或者是深宽比小于2.7的PMD制程应用中，填充沟道时才不会出现孔洞缺陷；对于高深宽比制程技术而言，也仅能在深宽比小于7.0的STI制程或者是深宽比小于3.0的PMD制程应用中，填充沟道时才不会出现孔洞缺陷。因此，现有技术中的沟道填充技术仅能保证在深宽比小于7.0时不会出现孔洞缺陷。
随着半导体制程技术的不断发展，晶圆上沟道的深宽比(aspect ratios)也在不断提高，例如在45纳米工艺中，晶圆上沟道的深宽比会相对于现有技术进一步提高，在STI制程中深宽比会大于8.0，因此需要新的沟道填充技术，以便满足较高深宽比的工艺要求。
发明内容
本发明提出一种提高晶圆沟道填充能力的方法，其能够有效满足新工艺中较高深宽比的工艺要求。
为了达到上述目的，本发明提出一种提高晶圆沟道填充能力的方法，所述晶圆上形成有一沟道，该方法包括下列步骤：
步骤S100：以第一沉积速率进行基于臭氧-四乙氧基硅烷化学组分的高深宽比制程技术沉积第一氧化硅薄膜层于所述沟道中；
步骤S200：以第一基板直流偏压功率进行高密度电浆化学气相沉积以便对所述第一氧化硅薄膜层进行蚀刻；
重复依次进行步骤S100和步骤S200，直至蚀刻完毕后第一氧化硅薄膜层的厚度达到2000埃，完成晶圆沟道填充。
进一步的，所述第一沉积速率为小于10埃/分钟。
进一步的，步骤S100中的处理温度为300～600摄氏度，压强为100～1000torr，四乙氧基硅烷的用量为100～300毫克/分，臭氧的流量为15000～30000sccm。
进一步的，所述第一氧化硅薄膜层的厚度为100埃～1000埃。
进一步的，所述第一基板直流偏压功率为100～500W。
进一步的，步骤S200中高密度电浆化学气相沉积处理基于Ar、He或H2的环境中。
进一步的，步骤S200中Ar、He或H2的流量为50～1000sccm。
进一步的，步骤S200中的处理温度为小于500摄氏度，压强为小于10mtorr。
进一步的，进行步骤S200之后的所述第一氧化硅薄膜层的厚度为50埃～500埃。
进一步的，应用于浅沟道隔离结构制程时，保持晶圆沟道的深宽比小于10。
进一步的，应用于金属制程前介电质层或金属层间介电质层制程时，保持晶圆沟道的深宽比小于5。
进一步的，在完成晶圆沟道填充之后依次进行步骤S300：以第二沉积速率进行基于臭氧-四乙氧基硅烷化学组分的高深宽比制程技术沉积第二氧化硅薄膜层于所述沟道中；
步骤S400：以第三沉积速率进行基于臭氧-四乙氧基硅烷化学组分的高深宽比制程技术沉积第三氧化硅薄膜层于所述沟道中；
重复进行步骤S300和步骤S400，直至多个氧化硅薄膜层的总厚度达到10000埃。
进一步的，所述第二沉积速率为小于10埃/分钟。
进一步的，所述第二氧化硅薄膜层的厚度为150埃～1500埃。
进一步的，所述第三沉积速率为大于300埃/分钟。
进一步的，所述第三氧化硅薄膜层的厚度为75埃～750埃。
进一步的，步骤S300中的处理温度为300～600摄氏度，压强为100～1000torr，四乙氧基硅烷的用量为大于800毫克/分，臭氧的流量为15000～30000sccm。
进一步的，步骤S400中的处理温度为300～600摄氏度，压强为100～1000torr，四乙氧基硅烷的用量为大于1200毫克/分，臭氧的流量为15000～30000sccm。
进一步的，当该方法应用于浅沟道隔离结构制程时，保持晶圆沟道的深宽比小于3。
进一步的，当该方法应用于金属制程前介电质层或金属层间介电质层制程时，保持晶圆沟道的深宽比小于3。
本发明提出的提高晶圆沟道填充能力的方法，首先以低沉积速率进行基于臭氧-四乙氧基硅烷化学组分的高深宽比制程技术沉积第一氧化硅薄膜层，并以低基板直流偏压功率进行高密度电浆化学气相沉积以便对所述第一氧化硅薄膜层进行蚀刻，之后重复依次进行沉积和蚀刻的处理步骤，直至蚀刻完毕后第一氧化硅薄膜层的厚度达到2000埃，完成晶圆沟道填充。由于以低沉积速率进行基于臭氧-四乙氧基硅烷化学组分的高深宽比制程技术沉积第一氧化硅薄膜层，在低沉积速率下，第一氧化硅薄膜层的原子和分子被逐步填入晶圆沟道中，排列较为整齐，并对第一层氧化硅薄膜层进行了蚀刻处理，重复依次进行沉积和蚀刻的处理步骤，能够满足较高深宽比的工艺要求，同时避免出现孔洞缺陷。
本发明在完成晶圆沟道填充之后，依次以低沉积速率和高低沉积速率进行基于臭氧-四乙氧基硅烷化学组分的高深宽比制程技术，分别沉积第二氧化硅薄膜层和第三氧化硅薄膜层，并重复进行上述两个步骤，直至多个氧化硅薄膜层的总厚度达到10000埃，从而形成具有高低差的图案。
附图说明
图1所示为本发明较佳实施例的提高晶圆沟道填充能力的方法流程图。
图2所示为本发明较佳实施例的形成具有高低差的图案的方法流程图。
具体实施方式
为了更了解本发明的技术内容，特举具体实施例并配合所附图说明如下。
本发明提出一种提高晶圆沟道填充能力的方法，其能够有效满足新工艺中较高深宽比的工艺要求。
请参考图1，图1所示为本发明较佳实施例的提高晶圆沟道填充能力的方法流程图。本发明提出一种提高晶圆沟道填充能力的方法，所述晶圆上形成有一沟道，该方法包括下列步骤：
步骤S100：以第一沉积速率进行基于臭氧-四乙氧基硅烷化学组分的高深宽比制程技术沉积第一氧化硅薄膜层于所述沟道中；
步骤S200：以第一基板直流偏压功率进行高密度电浆化学气相沉积以便对所述第一氧化硅薄膜层进行蚀刻；
重复依次进行步骤S100和步骤S200，直至蚀刻完毕后第一氧化硅薄膜层的厚度达到2000埃，完成晶圆沟道填充。
根据本发明较佳实施例，本发明首先进行步骤S100：以第一沉积速率进行基于臭氧-四乙氧基硅烷化学组分的高深宽比制程技术沉积第一氧化硅薄膜层。基于臭氧-四乙氧基硅烷(O3-TEOS)化学组分的化学气相沉积工艺，是一种高深宽比制程技术(high aspect-ratio process，HARP)。
步骤S100中的第一沉积速率为低沉积速率，为小于10埃/分钟。步骤S100中的处理温度为300～600摄氏度，压强为100～1000torr，TEOS的用量为100～300毫克/分，臭氧的流量为15000～30000sccm。在以上工艺条件下，以低沉积速率进行第一氧化硅薄膜层沉积，在沉积过程中，第一氧化硅薄膜层的原子和分子逐步被填充进入晶圆沟道中，并且排列整齐，因此能够满足较高深宽比的工艺要求。进行沉积处理之后的第一氧化硅薄膜层的厚度为100埃～1000埃。
接着进行步骤S200：以第一基板直流偏压功率进行高密度电浆化学气相沉积以便对所述第一氧化硅薄膜层进行蚀刻。在高密度电浆化学气相沉积反应室中有两个RF功率来源，一个是射频电浆源或称为RF power(source RF)，它主要是能在低压时，产生高密度的电浆，并透过感应式耦合来控制电浆密度；另一个是基板直流偏压功率或称为Bias power(Bias RF)，它主要是控制直流偏压以及离子轰击的能量，对薄膜表面产生离子轰击，造成物理性蚀刻。
步骤S200中的第一基板直流偏压功率为100～500W，所述高密度电浆化学气相沉积处理基于Ar、He或H2的环境中，其中Ar、He或H2的流量为50～1000sccm。步骤S200中的处理温度为小于500摄氏度，压强为小于10mtorr。在以上工艺条件下，对第一氧化硅薄膜层沉积进行蚀刻处理，处理后的第一氧化硅薄膜层的厚度为50埃～500埃。由于对第一氧化硅薄膜层进行了蚀刻，方便去除缺陷，因此能够有效避免出现孔洞缺陷。
之后重复依次进行步骤S100和步骤S200，直至蚀刻完毕后第一氧化硅薄膜层的厚度达到2000埃，完成晶圆沟道填充。由于分步以低沉积速率进行基于臭氧-四乙氧基硅烷化学组分的高深宽比制程技术沉积第一氧化硅薄膜层，并在每次沉积之后进行蚀刻处理，因此填充完毕后的晶圆沟道已经满足填充要求和较高深宽比的工艺要求。
本发明可应用于浅沟道隔离结构(Shallow Trench Isolation，STI)、金属制程前介电质层(Pre-Metal Dielectric，PMD)或者是金属层间介电质层(Inter-MetalDielectric，IMD)，当本发明的提高晶圆沟道填充能力的方法应用于STI制程时，保持晶圆沟道的深宽比小于10；当该方法应用于PMD或IMD制程时，保持晶圆沟道的深宽比小于5。
再请参考图2，图2所示为本发明较佳实施例的形成具有高低差的图案的方法流程图。本发明在完成图1中的晶圆沟道填充之后依次进行步骤S300：以第二沉积速率进行基于臭氧-四乙氧基硅烷化学组分的高深宽比制程技术沉积第二氧化硅薄膜层于所述沟道中；
步骤S400：以第三沉积速率进行基于臭氧-四乙氧基硅烷化学组分的高深宽比制程技术沉积第三氧化硅薄膜层于所述沟道中；
重复进行步骤S300和步骤S400，直至多个氧化硅薄膜层的总厚度达到10000埃。
在步骤S300中，第二沉积速率同样为低沉积速率，具体为小于10埃/分钟。步骤S300中的处理温度为300～600摄氏度，压强为100～1000torr，TEOS的用量为大于800毫克/分，臭氧的流量为15000～30000sccm。在以上工艺条件下，以低沉积速率进行第二氧化硅薄膜层沉积，进行沉积处理之后的第二氧化硅薄膜层的厚度为150埃～1500埃。
在步骤S400中，第三沉积速率为高沉积速率，具体为大于300埃/分钟。步骤S400中的处理温度为300～600摄氏度，压强为100～1000torr，TEOS的用量为大于1200毫克/分，臭氧的流量为15000～30000sccm。在以上工艺条件下，以高沉积速率进行第三氧化硅薄膜层沉积，进行沉积处理之后的第三氧化硅薄膜层的厚度为75埃～750埃。
本发明在完成晶圆沟道填充之后，依次以低沉积速率和高低沉积速率进行基于臭氧-四乙氧基硅烷化学组分的高深宽比制程技术，分别沉积第二氧化硅薄膜层和第三氧化硅薄膜层，并重复进行上述两个步骤，直至多个氧化硅薄膜层的总厚度达到10000埃，从而形成具有高低差的图案，进一步完成晶圆沟道填充。
本发明可应用于浅沟道隔离结构(Shallow Trench Isolation，STI)、金属制程前介电质层(Pre-Metal Dielectric，PMD)或者是金属层间介电质层(Inter-MetalDielectric，IMD)，当本发明的提高晶圆沟道填充能力的方法应用于STI制程时，保持晶圆沟道的深宽比小于3；当该方法应用于PMD或IMD制程时，同样保持晶圆沟道的深宽比小于3。
综上所述，本发明提出的提高晶圆沟道填充能力的方法，首先以低沉积速率进行基于臭氧-四乙氧基硅烷化学组分的高深宽比制程技术沉积第一氧化硅薄膜层，并以低基板直流偏压功率进行高密度电浆化学气相沉积以便对所述第一氧化硅薄膜层进行蚀刻，之后重复依次进行沉积和蚀刻的处理步骤，直至蚀刻完毕后第一氧化硅薄膜层的厚度达到2000埃，完成晶圆沟道填充。由于以低沉积速率进行基于臭氧-四乙氧基硅烷化学组分的高深宽比制程技术沉积第一氧化硅薄膜层，在低沉积速率下，第一氧化硅薄膜层的原子和分子被逐步填入晶圆沟道中，排列较为整齐，并对第一层氧化硅薄膜层进行了蚀刻处理，重复依次进行沉积和蚀刻的处理步骤，能够满足较高深宽比的工艺要求，同时避免出现孔洞缺陷。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。
Claims (19)
1.一种提高晶圆沟道填充能力的方法，所述晶圆上形成有一沟道，其特征在于，该方法包括下列步骤：
步骤S100：以第一沉积速率进行基于臭氧-四乙氧基硅烷化学组分的高深宽比制程技术沉积第一氧化硅薄膜层于所述沟道中；
步骤S200：以第一基板直流偏压功率进行高密度电浆化学气相沉积以便对所述第一氧化硅薄膜层进行蚀刻；
重复依次进行步骤S100和步骤S200，直至蚀刻完毕后第一氧化硅薄膜层的厚度达到2000埃，完成晶圆沟道填充；
步骤S 300：以第二沉积速率进行基于臭氧-四乙氧基硅烷化学组分的高深宽比制程技术沉积第二氧化硅薄膜层于所述沟道中；
步骤S400：以第三沉积速率进行基于臭氧-四乙氧基硅烷化学组分的高深宽比制程技术沉积第三氧化硅薄膜层于所述沟道中；
重复进行步骤S300和步骤S400，直至多个氧化硅薄膜层的总厚度达到10000埃。
2.根据权利要求1所述的提高晶圆沟道填充能力的方法，其特征在于，所述第一沉积速率为小于10埃/分钟。
3.根据权利要求1所述的提高晶圆沟道填充能力的方法，其特征在于，步骤S100中的处理温度为300～600摄氏度，压强为100～1000torr，四乙氧基硅烷的用量为100～300毫克/分，臭氧的流量为15000～30000sccm。
4.根据权利要求1所述的提高晶圆沟道填充能力的方法，其特征在于，所述第一氧化硅薄膜层的厚度为100埃～1000埃。
5.根据权利要求1所述的提高晶圆沟道填充能力的方法，其特征在于，所述第一基板直流偏压功率为100～500W。
6.根据权利要求1所述的提高晶圆沟道填充能力的方法，其特征在于，步骤S200中高密度电浆化学气相沉积处理基于Ar、He或H2的环境中。
7.根据权利要求6所述的提高晶圆沟道填充能力的方法，其特征在于，步骤S200中Ar、He或H2的流量为50～1000sccm。
8.根据权利要求1所述的提高晶圆沟道填充能力的方法，其特征在于，步骤S200中的处理温度为小于500摄氏度，压强为小于10mtorr。
9.根据权利要求1所述的提高晶圆沟道填充能力的方法，其特征在于，进行步骤S200之后的所述第一氧化硅薄膜层的厚度为50埃～500埃。
10.根据权利要求1所述的提高晶圆沟道填充能力的方法，其特征在于，应用于浅沟道隔离结构制程时，保持晶圆沟道的深宽比小于10。
11.根据权利要求1所述的提高晶圆沟道填充能力的方法，其特征在于，应用于金属制程前介电质层或金属层间介电质层制程时，保持晶圆沟道的深宽比小于5。
12.根据权利要求1所述的提高晶圆沟道填充能力的方法，其特征在于，所述第二沉积速率为小于10埃/分钟。
13.根据权利要求1所述的提高晶圆沟道填充能力的方法，其特征在于，所述第二氧化硅薄膜层的厚度为150埃～1500埃。
14.根据权利要求1所述的提高晶圆沟道填充能力的方法，其特征在于，所述第三沉积速率为大于300埃/分钟。
15.根据权利要求1所述的提高晶圆沟道填充能力的方法，其特征在于，所述第三氧化硅薄膜层的厚度为75埃～750埃。
16.根据权利要求1所述的提高晶圆沟道填充能力的方法，其特征在于，步骤S300中的处理温度为300～600摄氏度，压强为100～1000torr，四乙氧基硅烷的用量为大于800毫克/分，臭氧的流量为15000～30000sccm。
17.根据权利要求1所述的提高晶圆沟道填充能力的方法，其特征在于，步骤S400中的处理温度为300～600摄氏度，压强为100～1000torr，四乙氧基硅烷的用量为大于1200毫克/分，臭氧的流量为15000～30000sccm。
18.根据权利要求1所述的提高晶圆沟道填充能力的方法，其特征在于，应用于浅沟道隔离结构制程时，保持晶圆沟道的深宽比小于3。
19.根据权利要求1所述的提高晶圆沟道填充能力的方法，其特征在于，应用于金属制程前介电质层或金属层间介电质层制程时，保持晶圆沟道的深宽比小于3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910198567 CN102054734B (zh) | 2009-11-10 | 2009-11-10 | 提高晶圆沟道填充能力的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910198567 CN102054734B (zh) | 2009-11-10 | 2009-11-10 | 提高晶圆沟道填充能力的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102054734A CN102054734A (zh) | 2011-05-11 |
| CN102054734B true CN102054734B (zh) | 2013-01-30 |
Family
ID=43958923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910198567 Expired - Fee Related CN102054734B (zh) | 2009-11-10 | 2009-11-10 | 提高晶圆沟道填充能力的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102054734B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104795351B (zh) * | 2014-01-20 | 2018-03-30 | 中芯国际集成电路制造(上海)有限公司 | 隔离结构的形成方法 |
| CN106783535A (zh) * | 2016-11-28 | 2017-05-31 | 武汉新芯集成电路制造有限公司 | 一种改善peteos薄膜缺陷的方法和半导体结构 |
| CN116525488B (zh) * | 2023-04-26 | 2024-05-14 | 华中科技大学 | 一种晶圆沟道的直写填充装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1049764C (zh) * | 1996-02-14 | 2000-02-23 | 台湾茂矽电子股份有限公司 | 集成电路中介电层的制造方法 |
| US6846745B1 (en) * | 2001-08-03 | 2005-01-25 | Novellus Systems, Inc. | High-density plasma process for filling high aspect ratio structures |
| US6867086B1 (en) * | 2003-03-13 | 2005-03-15 | Novellus Systems, Inc. | Multi-step deposition and etch back gap fill process |
| CN101454877A (zh) * | 2006-05-30 | 2009-06-10 | 应用材料股份有限公司 | 新颖沉积-等离子硬化循环处理以提高二氧化硅膜品质方法 |
-
2009
- 2009-11-10 CN CN 200910198567 patent/CN102054734B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1049764C (zh) * | 1996-02-14 | 2000-02-23 | 台湾茂矽电子股份有限公司 | 集成电路中介电层的制造方法 |
| US6846745B1 (en) * | 2001-08-03 | 2005-01-25 | Novellus Systems, Inc. | High-density plasma process for filling high aspect ratio structures |
| US6867086B1 (en) * | 2003-03-13 | 2005-03-15 | Novellus Systems, Inc. | Multi-step deposition and etch back gap fill process |
| CN101454877A (zh) * | 2006-05-30 | 2009-06-10 | 应用材料股份有限公司 | 新颖沉积-等离子硬化循环处理以提高二氧化硅膜品质方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102054734A (zh) | 2011-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6211040B1 (en) | Two-step, low argon, HDP CVD oxide deposition process | |
| US6030881A (en) | High throughput chemical vapor deposition process capable of filling high aspect ratio structures | |
| CN101330035B (zh) | 浅沟槽隔离结构及其制造方法 | |
| US6794290B1 (en) | Method of chemical modification of structure topography | |
| CN102222641B (zh) | 形成铜内连线结构的金属氧化障壁层的方法 | |
| CN102237272B (zh) | 半导体装置和半导体装置制造方法 | |
| CN100550316C (zh) | 半导体结构的形成方法及半导体结构 | |
| CN100576491C (zh) | 浅沟槽隔离结构及其制造方法 | |
| CN101577244B (zh) | 层间介质层的平坦化方法及接触孔的形成方法 | |
| TW202006822A (zh) | 半導體結構的形成方法 | |
| CN101736314B (zh) | 氧化硅薄膜及金属-绝缘体-金属型电容的形成方法 | |
| CN102054734B (zh) | 提高晶圆沟道填充能力的方法 | |
| CN101459111A (zh) | 浅沟槽隔离区形成方法及介质层形成方法 | |
| CN100468687C (zh) | 隔离沟槽的填充方法 | |
| CN1906764B (zh) | 低kCVD材料的梯度沉积 | |
| CN103066014A (zh) | 一种铜/空气隙的制备方法 | |
| CN104752334B (zh) | 接触插塞的形成方法 | |
| CN1049764C (zh) | 集成电路中介电层的制造方法 | |
| CN101192559A (zh) | 隔离沟槽的填充方法 | |
| US20030209805A1 (en) | Flourine doped SiO2 film and method of fabrication | |
| CN115831750A (zh) | 半导体结构制备方法及半导体结构 | |
| CN104347490A (zh) | 硅通孔填充的方法 | |
| CN104810277B (zh) | 一种晶圆表面平坦化工艺 | |
| CN105514021A (zh) | 一种形成harp层间介质层的方法 | |
| JPH11220024A (ja) | 半導体集積回路の製造方法及びその製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130130 Termination date: 20191110 |