CN1949080A - 薄膜晶体管的制造装置和制造方法 - Google Patents
薄膜晶体管的制造装置和制造方法 Download PDFInfo
- Publication number
- CN1949080A CN1949080A CNA2005101003953A CN200510100395A CN1949080A CN 1949080 A CN1949080 A CN 1949080A CN A2005101003953 A CNA2005101003953 A CN A2005101003953A CN 200510100395 A CN200510100395 A CN 200510100395A CN 1949080 A CN1949080 A CN 1949080A
- Authority
- CN
- China
- Prior art keywords
- slit
- amorphous silicon
- film transistor
- light transmission
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 52
- 239000010409 thin film Substances 0.000 claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- 230000005540 biological transmission Effects 0.000 claims description 40
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 238000009434 installation Methods 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 10
- 238000005452 bending Methods 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 39
- 238000010586 diagram Methods 0.000 description 18
- 238000005530 etching Methods 0.000 description 8
- 239000004020 conductor Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种薄膜晶体管的制造装置和制造方法。该制造方法包括以下步骤：提供一绝缘基底；在该绝缘基底上形成一栅极；依序形成一栅极绝缘层、一非晶硅层、一掺杂非晶硅层和一源/漏极金属层；采用双狭缝光罩曝光；形成源/漏极金属图案；形成掺杂非晶硅图案和非晶硅图案；形成源/漏极和沟槽；其中形成源/漏极和沟槽的步骤中包括曝光过程，该曝光过程采用双狭缝光罩，该双狭缝光罩的狭缝包括多个透光部分，且至少一透光部分为弯曲透光部分，该弯曲透光部分较狭缝的其它透光部分狭窄。采用该制造方法和制造装置可以得到性能较佳的薄膜晶体管。
Description
【技术领域】
本发明涉及一种薄膜晶体管的制造装置和制造方法，尤其涉及一种用于液晶显示器的薄膜晶体管的制造装置和制造方法。
【背景技术】
传统的用于液晶显示器的薄膜晶体管在结构上一般包括一基底、一位于基底上的栅极、一栅极绝缘层、一位于栅极绝缘层上的非晶硅层、一位于非晶硅层二侧上的掺杂非晶硅层、一位于掺杂非晶硅层与栅极绝缘层上的源极与漏极。目前，业界流行采用四道光罩法制造薄膜晶体管，其与传统的五道光罩法相比较，减少一道光罩步骤，因此，该制造方法制程较为简单，而且成本较低。
请参阅图1，是一种薄膜晶体管制造流程图，该制造方法采用四道光罩制程，其包括以下步骤：
一、第一道光罩
(1)形成一栅极金属层(步骤10)；
请一起参阅图2，提供一绝缘基底31，在该绝缘基底31上依次形成一栅极金属层32和一第一光阻层33。
(2)形成栅极图案(步骤11)；
请一起参阅图3，以第一道光罩微影该第一光阻层33，从而形成一预定图案，再对该栅极金属层32蚀刻以形成具有预定图案的栅极42。
二、第二道光罩
(3)依序形成一栅极绝缘层、一非晶硅层、一掺杂非晶硅层、一源/漏极金属层(步骤12)；
请一起参阅图4，在上述具有预定图案的栅极金属层42上依次形成一栅极绝缘层51、一非晶硅层52、一掺杂非晶硅层53、一源/漏极金属层54和一第二光阻层55。
(4)双狭缝光罩(步骤13)；
请一起参阅图5和图6，利用如图5所示的光罩图案对第二光阻层55进行曝光显影以形成如图6所示的光阻层结构65和一凹槽66，该光罩为双狭缝光罩包括遮光区61、62、63和遮光区之间的透光狭缝。其中，该凹槽66是利用遮光区61与62间的狭缝和遮光区62与63间的狭缝对原第二光阻层55不完全曝光，显影后该凹槽66处的光阻层较其它剩余的光阻层结构65厚度较小。
(5)形成源/漏极金属图案(步骤14)；
请一起参阅图7，对该源/漏极金属层54进行蚀刻，移除光阻层结构65未覆盖的源/漏极金属层部分，形成一源/漏极金属图案74。
(6)形成掺杂非晶硅图案和非晶硅图案(步骤15)；
请一起参阅图8，对该掺杂非晶硅层53和非晶硅层52进行蚀刻，以移除部分掺杂非晶硅和非晶硅，同时形成掺杂非晶硅图案83和非晶硅图案82。
由于以上过程经过多次蚀刻，每次蚀刻过程均对该光阻层结构65造成一定的侵蚀，使得该光阻层结构65不断剥落，凹槽66处的光阻层不断变薄。当形成掺杂非晶硅图案83和非晶硅图案82时，凹槽66处所对应的光阻层已经完全消失，使对应于该凹槽66处的源/漏极金属图案74部分暴露出来，形成如图9所示的光阻层结构65和凹槽66。
(7)形成源/漏极和沟槽(步骤16)；
请一起参阅图10，对该源/漏极金属图案74和该掺杂非晶硅图案83进行蚀刻，移除凹槽66处所对应的金属，以形成源极84、漏极85，且进一步对凹槽66处的掺杂非晶硅图案83蚀刻，移除凹槽66处的掺杂非晶硅83，形成一沟槽86。移除剩余的光阻层结构65。
三、第三道光罩
(8)形成钝化层(步骤17)；
在具有该源极84、漏极85和沟槽86的基底31上形成一钝化层和一第三光阻层。
(9)形成钝化层图案(步骤18)；
以第三道光罩制程的图案对准该第三光阻层上方，对该第三光阻层曝光，从而可在该第三光阻层上形成一预定图案，对该钝化层蚀刻以形成预定图案的钝化层图案。移除剩余的第三光阻层。
四、第四道光罩
(10)形成导体层(步骤19)；
在具有该源极84、漏极85、沟槽86和钝化层图案的基底31上形成一导体层和一第四光阻层。该导体层通常为铟锡氧化物(Indium Tin Oxide，ITO)。
(11)形成像素电极(步骤20)；
以第四道光罩制程的图案对准该第四光阻层上方，对该第四光阻层曝光，从而可在该第四光阻层上形成一预定图案。对该导体层进行蚀刻以形成预定图案的导体层图案，即为像素电极。移除剩余的第四光阻层。
该薄膜晶体管制造方法，主要是在第二道光罩步骤中，利用双狭缝光罩对第二光阻层55部分曝光，显影后使对应形成沟槽区域86处的光阻层结构65会形成一凹槽66，即该部分的光阻层结构65较薄。因此在形成源/漏极金属图案(步骤14)和形成掺杂非晶硅图案和非晶硅图案(步骤15)过程中，如图8所示的凹槽66处所对应的金属74、掺杂非晶硅图案83和非晶硅图案82均不会被蚀刻。然而，在这一系列的蚀刻过程中，凹槽66处的光阻层结构65由于厚度较薄，因而会被蚀刻掉，从而露出部分金属74、掺杂非晶硅图案83和非晶硅图案82，进一步对金属74和掺杂非晶硅图案83进行蚀刻，可得到沟槽86，并且形成源/漏极。
请参阅图11，是一种现有技术的用于液晶显示器的像素区域平面结构示意图。该种薄膜晶体管的源极91采用U状结构，其漏极92与源极91间形成的沟槽93也是U状结构。
请参阅图12，为图11所示的薄膜晶体管的第二道光罩制程时采用的光罩120的放大示意图。该光罩图案91A对应于薄膜晶体管的源极，其采用U状结构。光罩图案92A对应于漏极92，光罩图案93A对应于沟槽93。光线从两个狭缝透射出去，照射第二光阻层55，形成如图6所示的凹槽66，显影后该凹槽66处的光阻层结构65厚度较薄。由于拐角处的透光区域D通常较其它透光区域透光的光强度大，可能导致拐角处的透光区域对应的光阻层曝光过度，降低薄膜晶体管的良率。
【发明内容】
为克服采用现有技术薄膜晶体管的制造装置制作的薄膜晶体管良率较低的缺陷，有必要提供一种薄膜晶体管的制造装置，采用该制造方法制作出来的薄膜晶体管具有较高的良率。
为克服采用现有技术薄膜晶体管的制造方法制作的薄膜晶体管良率较低的缺陷，有必要提供一种薄膜晶体管的制造方法，采用该制造方法制作出来的薄膜晶体管具有较高的良率。
一种薄膜晶体管的制造装置，包括一光罩，该光罩包括狭缝，该狭缝包括多个透光部分，且至少一透光部分为弯曲透光部分，该弯曲透光部分较该狭缝的其它透光部分狭窄。
一种薄膜晶体管的制造方法，包括以下步骤：提供一绝缘基底；在该绝缘基底上形成一栅极；依序形成一栅极绝缘层、一非晶硅层、一掺杂非晶硅层和一源/漏极金属层；采用双狭缝光罩曝光；形成源/漏极金属图案；形成掺杂非晶硅图案和非晶硅图案；形成源/漏极和沟槽；其中形成源/漏极和沟槽的步骤中包括曝光过程，该曝光过程采用双狭缝光罩，该双狭缝光罩的狭缝包括多个透光部分，且至少一透光部分为弯曲透光部分，该弯曲透光部分较狭缝的其它透光部分狭窄。
与现有技术相比，由于该制造方法采用的制造装置中，光罩的狭缝包括至少一弯曲透光部分，该狭缝的弯曲透光部分较其它透光部分狭窄，透过该弯曲透光部分的光能量减少，使该弯曲透光部分对应的光阻层的曝光强度降低，从而可使得该弯曲透光部分对应的曝光区域的曝光强度接近或等于其它曝光区域的曝光强度，进而使得该光罩的狭缝对应光阻的曝光宽度均匀，从而获得良率较高的薄膜晶体管。
【附图说明】
图1是一种现有技术薄膜晶体管的制造方法流程图。
图2是采用图1所示薄膜晶体管的制造方法的流程形成栅极金属层的示意图。
图3是采用图1所示薄膜晶体管的制造方法的流程形成栅极的示意图。
图4是采用图1所示薄膜晶体管的制造方法的流程依序形成栅极绝缘层、非晶硅层、掺杂非晶硅层和源/漏极金属层的示意图。
图5是现有技术中用于双狭缝光罩曝光的光罩图案示意图。
图6是采用图1所示薄膜晶体管的制造方法的流程狭缝光照的后所形成结构的示意图。
图7是采用图1所示薄膜晶体管的制造方法的流程形成源/漏极金属图案的示意图。
图8是采用图1所示薄膜晶体管的制造方法的流程形成掺杂非晶硅图案和非晶硅图案的示意图。
图9是采用图1所示薄膜晶体管的制造方法的流程光阻结构被多次侵蚀之后所形成结构的示意图。
图10是采用图1所示薄膜晶体管的制造方法的流程形成沟槽和源/漏极的示意图。
图11是一种现有技术的像素区域的示意图。
图12是图11所示的薄膜晶体管在第二道光罩时的放大光罩图案示意图。
图13是本实用新型薄膜晶体管基板的像素区域的示意图。
图14是本实用新型的薄膜晶体管的制造方法的流程图。
图15是图14所示薄膜晶体管在第二道光罩时的放大光罩图案示意图。
【具体实施方式】
所述现有技术中，双狭缝光罩拐角处的透光区域D对应的曝光宽度大于93A其它透光区域对应的曝光宽度，则显影后该拐角处所对应的凹槽66的第二光阻层厚度会更薄，甚至显影后该拐角处的第二光阻层完全消失。因此在形成源/漏极金属图案和形成掺杂非晶硅图案、非晶硅图案过程中，凹槽66所对应的金属、掺杂非晶硅图案和非晶硅图案将会被蚀刻掉。
本发明的薄膜晶体管基板包括多个像素区域，每个像素单元如图13所示，该像素单元130包括相邻的两条数据线138与相邻的两条栅极线137，该数据线138与该栅极线137互相交叉形成一像素区域。该像素单元还包括一位于该数据线138与该栅极线137交叉点处的薄膜晶体管。该薄膜晶体管包括与栅极线137相连接的栅极(未标示)、与数据线138相连接的源极131以及与像素电极135相连接的漏极132。该薄膜晶体管的源极131采用U状结构，其漏极132与源极131间形成的沟槽133也是U状结构。
请参阅图14，是本发明的制造薄膜晶体管的方法的流程图，该方法包括以下步骤：提供一绝缘基底，在该绝缘基底上形成一栅极金属层；形成栅极图案；依序形成一栅极绝缘层、一非晶硅层、一掺杂非晶硅层和一源/漏极金属层；采用双狭缝光罩曝光；形成源/漏极金属图案；形成掺杂非晶硅图案和非晶硅图案；形成源/漏极和沟槽；形成钝化层；形成钝化层图案；形成导体层；形成像素电极。
在形成源/漏极和沟槽的步骤中，对于该U形区域的形成，可采用图15所示的光罩150。该光罩150为U形结构，包括对应于沟槽133的透光区域(狭缝)133A、对应于源极131的不透光区域131A和对应于漏极132的不透光区域132A。透光区域133A包括边缘区域E1、拐角区域D1和其它透光区域。该拐角区域D1的宽度比其它透光区域，如E1的宽度狭窄。当曝光机的光经该拐角区域D1射向位于光罩的另一侧的光阻层时，由于该拐角区域D1处较其它透光部分狭窄，因而透过的光能量减少，从而使得拐角区域D1处对应的光阻层的曝光区域的曝光强度降低。根据入射光的波长适当调整该光罩150的拐角区域D1的宽度与其它透光区域、边缘区域E1的宽度的关系，最终的曝光结果可使得该拐角区域D1对应的光阻的曝光强度与其它透光区域如边缘区域E1对应的光阻层的曝光强度基本相同，即获得较好的曝光效果，显影后可获得结构与性能较佳的薄膜晶体管，提高薄膜晶体管的良率。
上述制造薄膜晶体管的方法，采用所述结构的光罩，由于该U形曝光区的拐角区域D1处较其它透光部分狭窄，因而透过的光能量减少，使得拐角区域D1处对应的光阻层的曝光强度降低，从而使得该U形曝光区域的曝光强度接近或等于其它曝光区域的曝光强度，获得的薄膜晶体管性能较佳，从而提高薄膜晶体管的良率。
该薄膜晶体管的制造方法，不仅适用于包括U形区域曝光的情况，也可以用于包括其它形状的拐角结构，如包括连续的多次弯折结构的拐角区域的曝光步骤。当然，该方法不限于薄膜晶体管的制造，也可以用于其它需要此类曝光显影的方法，如半导体组件的制造方法中。
Claims (10)
1.一种薄膜晶体管的制造装置，其包括一光罩，该光罩包括狭缝，该狭缝包括多个透光部分，且至少一透光部分为弯曲透光部分，其特征是：该狭缝的弯曲透光部分较其它透光部分狭窄。
2.如权利要求1所述的制造装置，其特征是：该狭缝为U形。
3.如权利要求2所述的制造装置，其特征是：该狭缝的弯曲部分为多次弯折结构。
4.如权利要求2所述的制造装置，其特征是：该狭缝的弯曲部分为弧形结构。
5.一种薄膜晶体管的制造方法，其包括以下步骤：
提供一绝缘基底；
在该绝缘基底上形成一栅极；
依序形成一栅极绝缘层、一非晶硅层、一掺杂非晶硅层和一源/漏极金属层；
采用双狭缝光罩曝光；
形成源/漏极金属图案；
形成掺杂非晶硅图案和非晶硅图案；
形成源/漏极和沟槽；
其中形成源/漏极和沟槽的步骤中包括曝光过程，该曝光过程采用双狭缝光罩，该双狭缝光罩的狭缝包括多个透光部分，且至少一透光部分为弯曲透光部分，该弯曲透光部分较狭缝的其它透光部分狭窄。
6.如权利要求5所述的制造方法，其特征是：进一步包括在具有该源极、漏极和沟槽的绝缘基底上形成钝化层的步骤。
7.如权利要求6所述的制造方法，其特征是：进一步包括在具有该源极、漏极、沟槽和该钝化层图案的绝缘基底上形成像素电极的步骤。
8.如权利要求5所述的制造方法，其特征是：该狭缝为U形。
9.如权利要求8所述的制造方法，其特征是：该狭缝的弯曲部分为多次弯折结构。
10.如权利要求8所述的制造方法，其特征是：该狭缝的弯曲部分为弧形结构。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200510100395A CN1949080B (zh) | 2005-10-13 | 2005-10-13 | 薄膜晶体管的制造装置和制造方法 |
| US11/580,610 US7445970B2 (en) | 2005-10-13 | 2006-10-12 | Method for manufacturing thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200510100395A CN1949080B (zh) | 2005-10-13 | 2005-10-13 | 薄膜晶体管的制造装置和制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1949080A true CN1949080A (zh) | 2007-04-18 |
| CN1949080B CN1949080B (zh) | 2010-05-12 |
Family
ID=37948634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200510100395A Active CN1949080B (zh) | 2005-10-13 | 2005-10-13 | 薄膜晶体管的制造装置和制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7445970B2 (zh) |
| CN (1) | CN1949080B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101382728B (zh) * | 2007-09-07 | 2010-07-28 | 北京京东方光电科技有限公司 | 灰阶掩膜版结构 |
| CN101387825B (zh) * | 2007-09-10 | 2011-04-06 | 北京京东方光电科技有限公司 | 补偿型灰阶掩膜版结构 |
| KR101614092B1 (ko) * | 2009-12-24 | 2016-04-21 | 삼성디스플레이 주식회사 | 포토 마스크 및 상기 포토 마스크를 이용하여 제조된 박막 트랜지스터 |
| TWI445180B (zh) * | 2011-09-28 | 2014-07-11 | E Ink Holdings Inc | 陣列基板及使用其之顯示裝置 |
| CN102655175B (zh) * | 2012-04-06 | 2014-07-02 | 京东方科技集团股份有限公司 | Tft、阵列基板及显示装置、制备该tft的掩模板 |
| CN104916651B (zh) | 2015-07-07 | 2018-06-15 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2651371B1 (fr) * | 1989-08-29 | 1991-10-18 | France Etat | Procede de realisation d'un ecran d'affichage a matrice active et a structure inversee. |
| JP3177404B2 (ja) * | 1995-05-31 | 2001-06-18 | シャープ株式会社 | フォトマスクの製造方法 |
| JP4593094B2 (ja) * | 2003-08-21 | 2010-12-08 | 日本電気株式会社 | 液晶表示装置及びその製造方法 |
| TWI220534B (en) * | 2003-09-16 | 2004-08-21 | Ind Tech Res Inst | Method of fabricating thin film transistor (TFT) array |
| KR20050033473A (ko) * | 2003-10-06 | 2005-04-12 | 마츠시타 덴끼 산교 가부시키가이샤 | 포토마스크 및 패턴형성방법 |
| JP4221314B2 (ja) * | 2004-02-10 | 2009-02-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法 |
| CN2862120Y (zh) * | 2005-10-13 | 2007-01-24 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管的制造装置和其所使用的光罩 |
-
2005
- 2005-10-13 CN CN200510100395A patent/CN1949080B/zh active Active
-
2006
- 2006-10-12 US US11/580,610 patent/US7445970B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN1949080B (zh) | 2010-05-12 |
| US20070087495A1 (en) | 2007-04-19 |
| US7445970B2 (en) | 2008-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1773356A (zh) | 液晶显示装置及其制造方法 | |
| CN1949080A (zh) | 薄膜晶体管的制造装置和制造方法 | |
| CN1932622A (zh) | 透反射式液晶显示器件及其制造方法 | |
| CN1637530A (zh) | 透反射型液晶显示装置及其制造方法 | |
| CN1928677A (zh) | 透射反射式液晶显示器件及其制造方法 | |
| CN1684273A (zh) | 薄膜晶体管及其制造方法 | |
| CN1866083A (zh) | 液晶显示器件的阵列基板及其制造方法 | |
| CN101078843A (zh) | 一种tft lcd阵列基板结构及其制造方法 | |
| CN2862120Y (zh) | 薄膜晶体管的制造装置和其所使用的光罩 | |
| CN1828832A (zh) | 激光设备和用其制造薄膜晶体管的方法 | |
| CN1828871A (zh) | 像素结构的制造方法 | |
| CN1255701C (zh) | 有源矩阵型液晶显示装置及其制造方法 | |
| CN1832177A (zh) | 像素结构和液晶显示器及其制作方法 | |
| CN1740882A (zh) | 液晶显示器的阵列基板及其制造方法 | |
| CN1278166C (zh) | 具有凹形反射层的液晶显示装置的制造方法 | |
| CN1154174C (zh) | 平面显示器制造方法 | |
| CN1976046A (zh) | 像素结构及其制造方法 | |
| CN1949039A (zh) | 阵列基板及制造方法、具有它的显示面板及液晶显示装置 | |
| CN1815321A (zh) | 液晶显示装置用下基板的制造方法 | |
| CN1324665C (zh) | 自对准式薄膜晶体管的制造方法 | |
| CN1716632A (zh) | 双栅极薄膜电晶体与像素结构及其制造方法 | |
| CN1949069A (zh) | 液晶显示器阵列基板及其制造方法 | |
| CN1959511A (zh) | 像素结构及其制造方法 | |
| CN1384394A (zh) | 液晶显示器及其制造方法 | |
| CN101079428A (zh) | 薄膜晶体管数组基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |