KR20160034184A - 상호접속부 라우팅 구성들 및 연관된 기술 - Google Patents

상호접속부 라우팅 구성들 및 연관된 기술 Download PDF

Info

Publication number
KR20160034184A
KR20160034184A KR1020150115429A KR20150115429A KR20160034184A KR 20160034184 A KR20160034184 A KR 20160034184A KR 1020150115429 A KR1020150115429 A KR 1020150115429A KR 20150115429 A KR20150115429 A KR 20150115429A KR 20160034184 A KR20160034184 A KR 20160034184A
Authority
KR
South Korea
Prior art keywords
trace
traces
routing layer
routing
width
Prior art date
Application number
KR1020150115429A
Other languages
English (en)
Other versions
KR101754630B1 (ko
Inventor
지구오 치안
케말 아이군
대우 김
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20160034184A publication Critical patent/KR20160034184A/ko
Application granted granted Critical
Publication of KR101754630B1 publication Critical patent/KR101754630B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Ceramic Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시의 실시예들은 상호접속부 라우팅 구성들 및 그와 연관된 기술들을 지향한다. 일 실시예에서, 장치는 기판, 기판 상에 배치되고 또한 제1 복수의 트레이스를 갖는 제1 라우팅 층, 및 제1 라우팅 층에 직접적으로 인접하여 배치되고 또한 제2 복수의 트레이스를 갖는 제2 라우팅 층 -제 1 복수의 트레이스 중 제1 트레이스는 제2 복수의 트레이스 중 제2 트레이스의 폭보다 더 큰 폭을 가짐- 을 포함한다. 기타 실시예들이 설명되고 및/또는 청구될 수 있다.

Description

상호접속부 라우팅 구성들 및 연관된 기술{INTERCONNECT ROUTING CONFIGURATIONS AND ASSOCIATED TECHNIQUES}
본 개시의 실시예들은 일반적으로 집적 회로(IC) 조립체 분야에 관한 것으로, 보다 구체적으로는 상호접속부 라우팅 구성들 및 연관된 기술에 관한 것이다.
다이들과 같은 집적 회로(IC) 조립체들의 소형화를 위한 적극적 노력은 패키지 조립체에서 다이들 간의 밀집된 상호접속부들을 제공하기 위해 비슷한 노력을 하게 만들었다. 예를 들어, EMIB(Embedded Multi-die Interconnect Bridge) 기술들과 같은 인터포저들(interposers) 및 브리지들이 다이들 또는 기타 전기적 컴포넌트들 간의 밀집된 상호접속부 라우팅을 제공하는 데에 떠오르고 있다. 그와 같은 인터포저들 및 브리지들은 밀집된 상호접속부 라우팅 피처들을 형성하기 위해 반도체 제조(예를 들어, CMOS) 기술을 활용할 수 있다. 그러나, 그와 같은 상호접속부 라우팅 피처들은 손실성 및 용량성이 매우 클 수 있고, 이것은 신호 상승 시간이 라우팅 길이의 제곱으로 감소하도록 야기하고 전력 효율성을 저하시킬 수 있다. 예를 들어, 몇몇의 경우에, 커패시턴스의 매 0.16pF 마다 0.1 pJ/b(picojoules per bit)만큼 전력 효율성을 저하시킬 수 있다. 더 두꺼운 유전체 물질들 및 더 낮은 유전율들이 이 효과를 완화하는 것을 도울 수 있기는 하지만, 현행의 제조 시나리오들에 대한 그런 변화들은 위험하고 및/또는 비용이 많이 들 수 있다. 더 높은 시그널링 레이트들 및 전력 효율성을 달성하기 위해 상호접속부들의 커패시턴스 및 시상수를 감소시키기 위한 다른 기술이 필요하다. 인터포저들 및 브리지들에서의 라우팅 구성들은 DFM(Design For Manufacturing)을 위한 레이아웃 설계 규칙에 기초할 수 있는데, 이것은 향상된 수율들로 제조하는 것을 용이하게 할 수 있다.
실시예들이 첨부 도면들과 연계하여 후속하는 상세한 설명에 의해 용이하게 이해될 것이다. 이러한 설명을 용이하게 하기 위해, 유사한 참조 번호들은 유사한 구조적 요소들을 지정한다. 실시예들은 첨부 도면들의 그림들에서 제한이 아닌 예로서 도해된다.
도 1은 몇몇 실시예들에 따른 예시적 IC(integrated circuit) 패키지 조립체의 측면 단면도를 도식적으로 도해한다.
도 2는 몇몇 실시예들에 따른 라우팅 구성의 측면 단면도를 도식적으로 도해한다.
도 3은 몇몇 실시예들에 따은 도 2의 라우팅 구성의 접지 평면 배치의 평면 단면도를 도해한다.
도 4는 몇몇 실시예들에 따른 또 다른 라우팅 구성의 측면 단면도를 도식적으로 도해한다.
도 5는 몇몇 실시예들에 따른 또 다른 라우팅 구성의 측면 단면도를 도식적으로 도해한다.
도 6은 몇몇 실시예들에 따라 라우팅 구조를 제조하는 방법을 위한 흐름도를 도식적으로 도해한다.
도 7은 몇몇 실시예들에 따른 본 명세서에 개시되는 바와 같은 IC 패키지 조립체를 포함하는 컴퓨팅 디바이스를 도식적으로 도해한다.
본 개시의 실시예들은 상호접속부 라우팅 구성들과 연관된 기술들을 설명한다. 후속하는 설명에서, 예시적 구현들의 다양한 양태들이 통상의 기술자들의 작업의 실체를 다른 통상의 기술자들에게 전달하기 위해 이 기술자들에 의해 일반적으로 채택되는 용어들을 이용하여 설명될 것이다. 그러나, 통상의 기술자들에게는 본 개시의 실시예들이 설명된 양태들의 일부만으로 실시될 수 있다는 점이 명백할 것이다. 설명 목적상, 예시적 실시예들의 철저한 이해를 제공하기 위해 특정 수들, 물질들, 및 구성들이 제시된다. 그러나, 통상의 기술자에게는 본 개시의 실시예들이 특정 상세 사항들 없이도 실시될 수 있다는 점이 명백할 것이다. 다른 경우들에서는, 예시적 구현들을 모호하게 하지 않도록 하기 위해 공지된 특징부들은 생략 또는 단순화된다.
후속하는 상세한 설명에서, 본 개시의 일부를 형성하고 - 그 전체에 걸쳐서 유사한 번호들이 유사한 부분들을 지정함- 또한 본 개시의 청구 대상이 실시될 수 있는 실시예들이 예시에 의해 도시되는 첨부 도면들에 대한 참조가 이루어진다. 기타 실시예들이 활용될 수 있으며 또한 구조적 또는 논리적 변경들이 본 개시의 범위에서 벗어나지 않고서 이루어질 수 있다는 점이 이해될 것이다. 따라서, 후속하는 상세한 설명은 제한적인 의미로 취해서는 안되며, 실시예들의 범위는 첨부된 청구항들 및 이들의 균등물에 의해 정의된다.
본 개시의 목적을 위해, 문구 "A 및/또는 B"는 (A), (B), 또는 (A 및 B)를 의미한다. 본 개시의 목적을 위해, 문구 "A, B, 및/또는 C"는 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는 (A, B 및 C)를 의미한다.
본 설명은 상부/하부(top/bottom), 내/외(in/out), 위/아래(over/under), 및 그와 유사한 것과 같은 원근 기반 서술들을 사용할 수 있다. 이러한 설명들은 단지 논의를 용이하게 하기 위해 사용되는 것이고 본 명세서에 설명되는 실시예들의 적용을 임의의 특정 방향으로만 제한하고자 의도하지 않는다.
본 설명은 문구 "실시예에서" 또는 "실시예들에서"를 사용할 수 있는데, 이는 각각이 동일 또는 상이한 실시예들 중 하나 이상을 참조할 수 있다. 더욱이, 용어 "포함하는(comprising)”, “구비하는(including)”, "갖는(having)”, 및 그와 유사한 것은 본 개시의 실시예들과 관련하여 사용되는 바로는 유의어이다.
용어 "와 결합되는"은 그 파생어들과 함께 본 명세서에 사용될 수 있다. "결합되는"은 다음 중 하나 이상을 의미할 수 있다. "결합되는"은 둘 이상의 요소들이 직접적인 물리적 또는 전기적 접촉을 이루는 것을 의미할 수 있다. 하지만, "결합되는"은 또한 둘 이상의 요소들이 서로 간접적으로 접촉하지만, 여전히 서로 협조하거나 상호 작용함을 의미할 수 있고, 또한 하나 이상의 다른 요소들이 서로 결합되는 것으로 언급되는 요소들 간에 결합 또는 연결되는 것을 의미할 수 있다. 용어 "직접 결합되는"은 둘 이상의 요소들이 직접 접촉함을 의미할 수 있다.
다양한 실시예들에서, 문구 "제2 특징부 상에 형성되거나, 피착되거나, 다른 방식으로 배치되는 제1 특징부"는 제1 특징부가 제2 특징부 위에 형성되거나, 피착되거나, 배치되고, 제1 특징부의 적어도 일부가 제2 특징부의 적어도 일부와 직접 접촉(예를 들어, 직접 물리적 및/또는 전기적 접촉)할 수 있거나 간접 접촉(예를 들어, 제1 특징부와 제2 특징부 사이에 하나 이상의 다른 특징부들을 가짐)할 수 있음을 의미할 수 있다.
본 명세서에서 사용되는 대로는, 용어 "모듈"은 ASIC(Application Specific Integrated Circuit), 전자 회로, SoC(system-on-chip), 및/또는 하나 이상의 소프트웨어 또는 펌웨어 프로그램들을 실행하는 프로세서(공유, 전용, 또는 그룹) 및 메모리(공유, 전용, 또는 그룹), 조합 논리 회로, 및/또는 기술된 기능성을 제공하는 다른 적합한 컴포넌트들을 가리키거나, 그것의 일부이거나, 그것을 포함할 수 있다.
도 1은, 몇몇 실시예들에 따른 예시적 IC(integrated circuit) 패키지 조립체(이하 "패키지 조립체(100)")의 측면 단면도를 도식적으로 도해한다. 다양한 실시예들에 따라, 패키지 조립체(100)는, 예를 들어 범프들, 기둥들 또는 다른 다이 레벨 상호접속부 구조들와 같은 1차 레벨 상호접속부(first-level interconnect: FLI) 구조들(103a)을 이용하여 패키지 기판(104)과 결합되는 다이들(102a, 102b)을 포함할 수 있다. 패키지 기판(104)은, 예를 들어 땜납 볼들(108) 또는 다른 적절한 패키지 레벨 상호접속부 구조들과 같은 2차 레벨 상호접속부(second-level interconnect: SLI) 구조를 이용하여 회로 보드(106)와 결합될 수 있다. 묘사된 실시예에서, 다이들(102a, 102b)은 패키지 기판(104)상에 플립칩 구성으로 탑재된다. 다이들은 기타 실시예들에서 다른 적절한 기술 및 구성들을 이용하여 패키지 기판(104)과 결합될 수 있다.
패키지 기판(104)은, 몇몇 실시예들에서 패키지 기판(104)의 제1 측 S1과 제 2 측 S2 간을 포함하여, 패키지 기판(104)을 통해 다이들(102a, 102b)의 전기적 신호들을 라우팅하기 위한, 예를 들어, 도전성 트레이스들, 비아들, 및 그와 유사한 것과 같은 하나 이상의 라우팅 구조들(103b)을 포함할 수 있다. 하나 이상의 라우팅 구조들(103b)은 예를 들어 구리와 같은 금속을 포함하는 임의의 적합한 전기적 도전성 물질로 구성될 수 있다. 몇몇 실시예들에서, 하나 이상의 라우팅 구조들(103b)은 다이들(102a, 102b) 중 하나 또는 양쪽과 예를 들어 회로 보드(106)와 같은 패키지 기판(104)의 외부에 있는 전기적 디바이스 사이에서 전기적 신호들을 라우팅하도록 구성될 수 있다.
몇몇 실시예들에서, 브리지 상호접속부 구조(이하에 "브리지(105)")가 패키지 기판(104)에 내장될 수 있고 또한 다이들(102a, 102b) 사이에서 전기적 신호들을 라우팅하도록 구성될 수 있다. 예를 들어, 몇몇 실시예들에서 각각의 다이들(102a, 102b)은 FLI 구조들(103a) 및/또는 브리지(105)의 다이 콘택트들(105a)과 결합되는 라우팅 구조들(103b)을 이용하여 브리지(105)와 전기적으로 결합될 수 있다. 다이 콘택트들(105a)은, 예를 들어, 브리지(105)의 면 상의 패드들 또는 트레이스들을 포함할 수 있다.
브리지(105)는, 브리지(105)를 통해 다이들(102a, 102b) 사이의 전기적 신호들을 위한 전기적 통로를 제공하는 다이 콘택트들(105a) 사이에 배치되는, 예를 들어 트레이스들 또는 기타 적절한 피처들과 같은 고밀도 전기적 라우팅 피처들을 갖는 하나 이상의 라우팅 층들(105b)을 포함할 수 있다. 예를 들어, 하나 이상의 라우팅 층들(105b)은 도 2-5와 연계하여 기술되는 실시예들과 부합할 수 있다. 브리지(105)는, 예를 들어 다이들(102a, 102b)의 동작과 연관되는 입력/출력(I/O) 신호들 및/또는 전원/접지와 같은 전기적 신호들을 위한 라우팅을 제공할 수 있다. 몇몇 실시예들에서, 다이들(102a, 102b) 중 하나는 CPU와 같은 프로세서일 수 있고 다이들(102a, 102b) 중 다른 것은 메모리일 수 있다. 기타 실시예들에서, 다이 (102a) 또는 (102b)는 프로세서, 메모리, SoC(system-on-chip), 또는 ASIC을 포함하거나 그 일부일 수 있고, 또는 또 다른 적절한 기능을 실행하도록 구성될 수 있다. 브리지(105)는, 예를 들어 반도체 물질들 또는 유리를 포함하여 다양한 적절한 물질들을 구성될 수 있다. 일 실시예에서, 브리지(105)는 실리콘으로 구성될 수 있고, 다이의 형태를 가질 수 있다. 브리지(105)를 가로지르는 A에서 B로의 파선은 도 2-5의 라우팅 구성에서 더 상세하게 묘사되고 기술되는 단면 부분을 나타낼 수 있다.
몇몇 실시예들에서, 패키지 기판(104)은 전기적 절연성 물질들(104a)로 구성될 수 있다. 몇몇 실시예들에서, 전기적 절연성 물질들(104a)은 적어도 부분적으로 브리지(105)를 캡슐화하는 하나 이상의 빌드업 층들의 물질(예를 들어, 에폭시 기반 물질)을 포함할 수 있다. 몇몇 실시예들에서, 브리지(105)와 패키지 기판(104)의 제1 측 S1 사이에 배치되는 전기적 절연성 물질(104a)은 패키지 기판(104)의 전기적 절연 층(예를 들어, 빌드업 층)이다. 몇몇 실시예들에서, 패키지 기판(104)은, 예를 들어 ABF(Ajinomoto Build-up Film) 기판과 같은 코어 및/또는 빌드업 층들을 갖는 에폭시 기반 라미네이트 기판이다. 전기적 절연성 물질(104a)은 기타 실시예들에서 다른 적절한 물질들을 포함시킬 수 있다.
패키지 기판(104)은 묘사되는 것보다 더 많은 또는 더 적은 라우팅 구조들(103b)을 포함할 수 있다. 몇몇 실시예들에서, 예를 들어 몰딩 복합물 또는 언더필 물질(도시 안됨)과 같은 전기적 절연성 물질이 다이(102a) 및/또는 FLI들 (103a)의 일부를 적어도 부분적으로 캡슐화할 수 있다.
회로 보드(106)는 에폭시 라미네이트와 같은 전기적 절연성 물질로 구성되는 PCB(printed circuit board)일 수 있다. 예를 들어, 회로 보드(106)는, 예를 들어 폴리테트라플루오로에틸렌(polytetrafluoroethylene), FR-4(Flame Retardant 4), FR-1과 같은 페놀 코튼지(phenolic cotton paper) 물질들, CEM-1 또는 CEM-3와 같은 코튼지 및 에폭시 물질들, 또는 에폭시 수지 프리프레그 물질을 이용하여 함께 라미네이트되는 직조 유리 물질과 같은 물질들로 구성되는 전기적 절연 층들을 포함할 수 있다. 트레이스들, 트렌치들, 비아들 및 그와 유사한 것과 같은 구조들이 회로 보드(106)를 통하여 다이(102a, 102b)의 전기적 신호들을 라우팅하기 위해 전기적 절연 층들을 관통해 형성될 수 있다. 회로 보드(106)는 기타 실시예들에서 다른 적절한 물질들로 구성될 수 있다. 몇몇 실시예들에서, 회로 보드(106)는 머더보드(예를 들어, 도 7의 머더보드(702))이다.
예를 들어, BGA(ball-grid array) 구성으로 배열될 수 있는 납땜 볼들(108)과 같은 패키지 상호접속부들이, 알 수 있는 것처럼, 패키지 기판(104)과 회로 보드(106) 사이에서 다이들(102a, 102b)의 전기적 신호들을 추가로 라우팅하기 위해 구성되는 대응 납땜 접합부들을 형성하도록, 패키지 기판(104)의 제2 측 S2 상의 하나 이상의 패드들(110) 및 회로 보드(106) 상의 하나 이상의 패드들(110)에 결합될 수 있다. 패드들은 예를 들어 니켈(Ni), 팔라듐(Pd), 금(Au), 은(Ag), 구리(Cu), 또는 이것들의 조합을 포함하는 금속과 같은 임의의 적절한 물질로 구성될 수 있다. 물리적으로 및/또는 전기적으로 패키지 기판(104)을 회로 보드(106)와 결합시키기 위한 다른 적절한 기술들이 기타 실시예들에 사용될 수 있다. 예를 들어, 패키지 상호접속부들은 LGA(land-grid array) 또는 다른 적절한 구조들을 포함할 수 있다.
도 2는 몇몇 실시예들에 따른 라우팅 구성(200)의 측면 단면도를 도식적으로 도해한다. 몇몇 실시예들에서, 라우팅 구성(200)은 도 1의 파선 AB 에 의해 묘사된 브리지(105)의 단면 부분을 나타낼 수 있다. 라우팅 구성(200) 또는 구조는 브리지(105)의 기판(202) 및 기판(202) 상에 형성되는 복수의 라우팅 층(예를 들어, 라우팅 층들 210, 212, 214 및 216)을 포함할 수 있다. 몇몇 실시예들에서, 기판(202)은 실리콘 또는 유리와 같은 반도체 물질로 구성될 수 있다. 기판(202)은 기타 실시예들에서 다른 적절한 물질들로 구성될 수 있다.
라우팅 층들(210, 212, 214 및 216)은, 예를 들어 반도체 제조 기술을 이용하여 기판 상에 형성될 수 있다. 예를 들어, 몇몇 실시예들에서 라우팅 층들(210, 212, 214 및 216)은 고밀도 라우팅 구조들을 형성하기 위해 박막 피착, 에칭 및/또는 리소그래피 공정들과 같은 CMOS(complementary metal-oxide-semiconductor) 공정 기술을 이용하여 형성되는 라우팅 구조들(예를 들어, 트렌치들 및/또는 비아들)을 포함할 수 있다. 이 기술은 다이상의 백 엔드 상호접속부 라우팅(예를 들어, 트렌치들 및/또는 비아들)을 제조하는데 사용되는 것들과 유사할 수 있다. 라우팅 층들(210, 212, 214 및 216)은, 예를 들어 실리콘 산화물(SiO2) 또는 다른 공지된 유전체 물질들과 같은 전기적 절연성 물질들(204) 내에 배치될 수 있다. 몇몇 실시예들에서, 라우팅 층들(210, 212, 214 및 216)은 제각기 금속 1(MT1), 금속 2(MT2), 금속 3(MT3), 및 금속 4(MT4) 층들로서 지칭될 수 있다.
다양한 실시예들에 따라, 각각의 라우팅 층들(210, 212, 214 및 216)은 서로 평행하게 연장할 수 있는 도전성 라인들(예를 들어, 트레이스들(206, 209))을 이용하여 브리지(예를 들어, 105)를 가로질러 공통 방향으로(예로, 도 2의 페이지 내부 및 외부로) 전기적 신호들을 라우팅하도록 구성될 수 있다. 예를 들어, 도전성 라인들은 접지 접속을 라우팅하도록 구성되는 접지 트레이스들(206) 및 다이들의 I/O 신호들을 라우팅하도록 구성되는 신호 트레이스들(209)을 포함할 수 있다. 라우팅 구성(200)은 어떠한 전기적 신호들도 라우팅하지 않도록 구성되는 (예를 들어, 접지 또는 I/O 신호들에 전기적으로 접속되지 않은) 더미 트레이스들(208)을 추가로 포함할 수 있다. 더미 트레이스들은 제조를 용이하게 하는 소정 밀도의 물질(예를 들어, 금속)을 제공하도록 형성될 수 있다. 트레이스들(206, 208, 209)은 금속과 같은 전기적 도전성 물질로 구성될 수 있다. 일 실시예에서, 트레이스들(206, 208, 209)은 구리로 구성된다.
묘사된 실시예에서, 알 수 있는 바와 같이, 복수의 트레이스를 갖는 제1 라우팅 층(210)은 기판(202) 상에 형성될 수 있고 복수의 트레이스를 갖는 제2 라우팅 층(212)은 제1 라우팅 층(210) 상에 형성될 수 있다. 알 수 있는 것처럼, 제1 라우팅 층(210)은 교호하는 배열로 배치되는 접지 트레이스들(206) 및 더미 트레이스들(208)을 포함할 수 있다. 제1 라우팅 층(210)에서의 접지 트레이스들(206)의 폭, W1은 제1 라우팅 층(210)에서의 더미 트레이스들(208)의 폭, W2보다 더 클 수 있다.
알 수 있는 것처럼, 제2 라우팅 층(212)은 교호하는 배열로 배치되는 접지 트레이스들(206) 및 신호 트레이스들(209)을 포함할 수 있어서, 제2 라우팅 층(212)에서의 접지 트레이스들(206)이 제1 라우팅 층(210)에서의 접지 트레이스들(206)의 직접적으로 위에 및 그에 인접하여 배치되도록 한다. 즉, 제1 라우팅 층(210)과 제2 라우팅 층(212)의 접지 트레이스들(206)은 트레이스들의 동일 열(예를 들어, 열 C1)로 수직으로 정렬될 수 있는 한편, 제1 라우팅 층(210)의 더미 트레이스들(208)과 제2 라우팅 층(212)의 신호 트레이스들은 동일 열(예를 들어, 열 C2)로 수직으로 정렬될 수 있다. 알 수 있는 것처럼, 제1 라우팅 층(210)의 개별 접지 트레이스들(206)은 제2 라우팅 층(212)의 개별 접지 트레이스들(206)과 기판(202) 사이에 직접적으로 배치될 수 있다.
알 수 있는 것처럼, 신호 트레이스들(209)의 폭, W3은 제2 라우팅 층(212)에서의 접지 트레이스들(206)의 폭, W4보다 더 클 수 있다. 몇몇 실시예들에서, 폭들 W1 및 W3이 동일할 수 있고 폭들 W2 및 W4가 동일할 수 있다. 몇몇 실시예들에서, 폭들 W1 및 W3은 1 미크론 내지 3 미크론의 범위를 가질 수 있고 폭들 W2 및 W4는 0.5 미크론 내지 1 미크론의 범위를 가질 수 있다. 몇몇 실시예들에서, 폭들 W1 또는 W3은 폭들 W2 또는 W4보다 1.5 배 이상 클 수 있다. 몇몇 실시예들에서, 더미 트레이스들(208)은 동일 라우팅 층(예를 들어, 제1 라우팅 층(210) 및 제3 라우팅 층(214))에서 접지 트레이스들(206)에 직접 인접하여 배치될 수 있고, 신호 트레이스들(209)은 동일 라우팅 층(예를 들어, 제2 라우팅 층(212) 및 제4 라우팅 층(216))에서 접지 트레이스들(206)에 직접 인접하여 배치될 수 있다. 폭들 W1, W2, W3 및 W4는 기타 실시예들에서 다른 적절한 값들 또는 관계성들을 가질 수 있다.
몇몇 실시예들에서, 다른 라우팅 층들이 제1 라우팅 층(210) 및 제2 라우팅 층(212) 상에 형성될 수 있다. 예를 들어, 묘사된 실시예에서, 제3 라우팅 층(214)이 제2 라우팅 층(212) 상에 형성될 수 있고 제4 라우팅 층(216)이 제3 라우팅 층(214) 상에 형성될 수 있다. 제3 라우팅 층(214)은 제1 라우팅 층(210)에서의 대응하는 트레이스들과 연계하여 기술되고 묘사된 것과 비슷한 구성으로 배치되는 접지 트레이스들(206) 및 더미 트레이스들(208)을 가질 수 있고, 제4 라우팅 층(216)은 제2 라우팅 층(212)에서의 대응하는 트레이스들과 연계하여 기술되고 묘사된 것과 비슷한 구성을 배치되는 접지 트레이스들(206) 및 신호 트레이스들(209)을 가질 수 있다.
라우팅 구성(200)은, 예를 들어 여전히 고밀도 라우팅을 제공하는 한편으로 개선된 전기적 성능을 포함하여 다양한 혜택들을 제공할 수 있다. 예를 들어, 신호 트레이스들(209)은 기판(202)과 신호 트레이스들(209) 사이의 거리를 증가시키기 위해 제1 라우팅 층(210)에 배치되지 않을 수 있다. 예를 들어, 기판(202)이 높은 유전율(permittivity)을 갖는 벌크 실리콘으로 구성되는 경우에, 제1 라우팅 층(210)에서 신호 트레이스들(209)을 제외(remove)하는 것은 기판(202)으로 인한 더 큰 커패시턴스를 회피할 수 있다. 그러므로, 제2 라우팅 층(212)은 신호 트레이스들(209)을 위한 더 낮은 커패시턴스 환경을 제공할 수 있다. 더미 트레이스들(208)은 접지에의 신호 트레이스들(209)의 거리를 실효적으로 증가시킬 수 있고, 그러므로 접지에 대한 신호 트레이스들(209)의 커패시턴스를 감소시킬 수 있다. 바라는 저항 및/또는 커패시턴스에 따라 신호 트레이스들(209)과 접지 트레이스들(206) 사이의 폭 및 공간 배치가 설계될 수 있다. 예를 들어, 더 넓은 폭(또는 더 작은 공간 배치)은 저항을 감소시키고 커패시턴스를 증가시킬 수 있는 반면, 더 작은 폭(또는 더 넓은 공간 배치)은 커패시턴스를 감소시키고 저항을 증가시킬 수 있다. 제2 라우팅 층(212)과 제4 라우팅 층(216)에서의 접지 트레이스들(206)은 최소 트레이스 폭 설계 규칙을 만족시키고 및/또는 제조를 용이하게 하기 위해 최소 금속 밀도를 제공하도록 설계되는 폭, W4를 가질 수 있다. 더미 트레이스들(208) 및/또는 접지 트레이스들(206)의 더 좁은 폭들 W2, W4는 동일 라우팅 층 또는 상이한 라우팅 층들 내에서의 인접 트레이스들의 더 가까운 설치를 허용할 수 있다. 제1 라우팅 층(210)과 제3 라우팅 층(214)에서의 더미 트레이스들(208)은 더미 트레이스들을 포함하지 않는 구성과 비교해 반도체 공정 기술을 이용하는 제조를 용이하게 하는 금속 밀도를 제공할 수 있다. 더미 트레이스들(208)은 전기적 부유 상태(예를 들어, 전기적으로 접속되지 않은 상태)일 수 있는데, 이것은 인접 신호 트레이스들(209)의 커패시턴스를 감소시킬 수 있다.
몇몇 실시예들에서, 라우팅 구성(200)은 밀리미터당 300개의 입력/출력 트레이스(IO)(예를 들어, 신호 트레이스들(209))의 라우팅 밀도(IO/mm)를 갖는 4 층 EMIB(Embedded Multi-Die Interconnect Bridge)에 사용된다. 라우팅 구성(200)은, 예를 들어 능동 다이를 위한 라우팅(예를 들어, 다이의 능동 디바이스 층 상의 상호접속부 층의 일부) 또는 또 다른 유형의 인터포저를 포함하는 기타 실시예들에서 다른 적절한 상호접속부 응용들에서 구현될 수 있다. 라우팅 구성(200)은 기타 실시예들에서 묘사된 것보다 더 많은 또는 더 적은 라우팅 층들을 포함할 수 있다.
몇몇 실시예들에서, 라우팅 구성(200)은 동일 열(예를 들어, 열 C1 또는 열 C2)에서 인접한 접지 트레이스들(206) 사이에 배치되는 하나 이상의 비아들(213)을 포함할 수 있다. 비아들(213)은 메시 구조를 형성하기 위해 접지 트레이스들(206)을 함께 전기적으로 결합할 수 있다. 일 실시예에서, 동일 라우팅 층에서의 인접한 접지 트레이스들(206) 사이의 피치는 반도체 공정 기술을 이용하는 라우팅 구성(200)의 제조를 용이하게 하는 비아들(213)의 밀도를 제공하기 위해 약 6.88 미크론일 수 있다.
몇몇 실시예들에서, 트레이스들(206, 208, 209)은 약 1.4 미크론인 수직 방향에서의 두께를 가질 수 있고 비아들(213)은 약 0.6 미크론인 두께를 가질 수 있다. 트레이스들(206, 208, 209) 및 비아들(213)은 기타 실시예들에서 다른 적절한 두께들을 가질 수 있다. 일 실시예에서, 라우팅 구성(200)은 종래의 마이크로스트립/스트립라인 구성들보다 약 5%를 넘는 아이 마진(eye margin)을 달성할 수 있고, 이는 약 1 ㎜ 만큼의 라우팅 길이의 증가와 동등할 수 있다.
도 3은 몇몇 실시예들에 따라서, 도 2의 라우팅 구성(200)의 접지 평면 배열(300)의 단면 평면도를 도식적으로 도해한다. 접지 평면 배열(300)은, 예를 들어 도 2의 제1 라우팅 층(210) 또는 제3 라우팅 층(214)의 단면 평면도를 나타낼 수 있다. 몇몇 실시예들에서, 도 2의 라우팅 구성(200)의 측면 단면도는 C로부터 D로의 파선을 따른 도 3의 접지 평면 배열(300)의 측면 단면도를 포함할 수 있다.
다양한 실시예들에 따라, 접지 평면 배열(300)은, 도 2의 페이지상에서 좌측으로부터 우측으로의 세로 방향으로 연장하고 및 접지 트레이스들(206)에 대해 직교하며 연장하고 또한 횡 방향 접지 접속을 형성하는 도전성 라인들(206a)에 의해 함께 전기적으로 결합되는 접지 트레이스들(206)에 의해 형성되는 메시 구조를 포함할 수 있다. 도전성 라인들(206a)은 접지 트레이스들(206)을 형성하는데 사용되는 공정과 동일한 제조 공정 동안 형성되는 트렌치들과 같은 금속 피처들을 포함할 수 있다.
알 수 있는 것처럼, 더미 트레이스들(208)은 인접한 접지 트레이스들(206) 사이에 및 인접한 도전성 라인들(206a) 사이에 배치될 수 있다. 몇몇 실시예들에서, 각각의 더미 트레이스들(208)은 SiO2 또는 다른 유전체 물질과 같은 전기적 절연성 물질들(204) 내에 캡슐화될 수 있다. 알 수 있는 것처럼, 더미 트레이스들(208)은 세로 방향으로 연장할 수 있다. 몇몇 실시예들에서, 개별 더미 트레이스들(208)은 약 50 미크론의 세로 방향으로의 길이를 갖는다. 더미 트레이스들(208)은 기타 실시예들에서 다른 적절한 치수들을 가질 수 있다.
도 4는 몇몇 실시예들에 따른 또 다른 라우팅 구성(400)의 측면 단면도를 도식적으로 도해한다. 도 4의 라우팅 구성(400)은 도 2의 제1 라우팅 층(210)이 도 2의 제2 라우팅 층(212)에 의해 교환되는 도 2의 라우팅 구성(200)을 묘사할 수 있다. 몇몇 실시예들에서, 알 수 있는 것처럼, 라우팅 구성(400)은 제1 라우팅 층(210)과 제2 라우팅 층(212)에서의 트레이스들(206, 208, 209)의 배열의 미러 이미지들인 제3 라우팅 층(214)과 제4 라우팅 층(216)에서의 트레이스들(206, 208, 209)의 배열을 제공할 수 있다.
몇몇 실시예들에서, 제1 라우팅 층(210)은 교호하는 배열로 배치되는 접지 트레이스들(206) 및 신호 트레이스들(209)을 포함할 수 있다. 접지 트레이스들(206)은 제1 라우팅 층(210)과 제4 라우팅 층(216)에서의 신호 트레이스들(209)에 직접적으로 인접하여 배치될 수 있다. 제1 라우팅 층(210)에서의 접지 트레이스들(206)은 신호 트레이스들(209)의 폭 W3보다 작은 폭 W4를 갖는다.
제2 라우팅 층(212)은 교호하는 배열로 배치되는 접지 트레이스들(206) 및 더미 트레이스들(208)을 포함할 수 있어서, 각각의 라우팅 층에서의 접지 트레이스들(206)이 동일 열(예를 들어, 열 C1)을 공유하고 또한 각각의 라우팅 층에서의 신호 트레이스들(209) 및 더미 트레이스들(208)이 동일 열(예를 들어, 열 C2)을 공유하도록 한다. 접지 트레이스들(206)은 제2 라우팅 층(212) 및 제3 라우팅 층(214)에서 더미 트레이스들(208)에 직접적으로 인접하여 배치될 수 있다.
몇몇 실시예들에서, 제1 라우팅 층(210) 및 제4 라우팅 층(216)은 트레이스들(206, 208)의 동일 배열을 가질 수 있다. 제2 라우팅 층(212) 및 제3 라우팅 층(214)은 트레이스들(206, 209)의 동일 배열을 가질 수 있다. 몇몇 실시예들에서, 알 수 있는 것처럼, 제2 라우팅 층(212)과 제3 라우팅 층(214)에서 폭 W1을 갖는 접지 트레이스들(206)은 서로 직접적으로 인접하여 배치될 수 있고, 제2 라우팅 층(212)과 제3 라우팅 층(214)에서 폭 W2를 갖는 더미 트레이스들(208)은 서로 직접적으로 인접하여 배치될 수 있다. 라우팅 구성(400)은 동일 열에 있는 두 개의 신호가 라우팅 구성(300)과 관련하여 수직 방향으로 더 멀리 떨어지도록 만듦으로써 동일 열에 있는 두 개의 신호 간의 누화를 감소시킬 수 있다.
도 5는 몇몇 실시예들에 따른 또 다른 라우팅 구성(500)의 측면 단면도를 도식적으로 도해한다. 알 수 있는 것처럼, 다양한 실시예들에 따라, 라우팅 구성(500)에서, 각각의 제1 라우팅 층(210), 제2 라우팅 층(212), 제3 라우팅 층(214) 및 제4 라우팅 층(216)은 접지 트레이스들(206)과 신호 트레이스들(209)의 동일한 교호 구성을 가질 수 있다.
몇몇 실시예들에서, 알 수 있는 것처럼, 접지 트레이스들(206)과 신호 트레이스들(209)은 접지 트레이스들(206)의 제각기 열들(예를 들어, 열 C1)과 신호 트레이스들(209)의 제각기 열들(예를 들어, 열 C2)를 형성하도록 배열된다. 몇몇 실시예들에서, 접지 트레이스들(206)은 신호 트레이스들(209)의 폭 W2보다 더 큰 폭 W1을 가질 수 있다.
몇몇 실시예들에서, 알 수 있는 것처럼, 라우팅 층들(210, 212, 214 및 216)에서의 접지 트레이스들(206)은 비아들(213)을 이용하여 함께 결합될 수 있다. 몇몇 실시예들에서, 상이한 라우팅 층들에서의 신호 트레이스들(209)의 쌍들은 비아들(213)을 이용하여 함께 결합될 수 있다. 예를 들어, 묘사된 실시예에서, 제1 라우팅 층(210)에서의 신호 트레이스들(209)은, 제1 라우팅 층(210)과 제2 라우팅 층(212)에 걸쳐서 동일 신호를 라우팅하기 위해 비아들(213)에 의해 제2 라우팅 층(212)에서의 직접적으로 인접한 신호 트레이스들(209)과 전기적으로 결합된다. 유사하게, 제3 라우팅 층(214)에서의 신호 트레이스들은, 제3 라우팅 층(214)과 제4 라우팅 층(216)에 걸쳐서 동일 신호를 라우팅하기 위해 비아들(213)에 의해 제4 라우팅 층(216)에서의 직접적으로 인접한 신호 트레이스들(209)과 전기적으로 결합된다.
다양한 실시예들에 따라, 제1 라우팅 층(210)에서의 접지 트레이스(206)는 제2 라우팅 층(212), 제3 라우팅 층(214)과 제4 라우팅 층(216)에서 동일 열(예를 들어, 열 C1) 내에 포함되는 접지 트레이스들(206) 중 임의의 것과 기판(202) 사이에 직접적으로 배치된다. 다양한 실시예들에 따라, 제1 라우팅 층(210)에서의 신호 트레이스(209)는 제2 라우팅 층(212), 제3 라우팅 층(214)과 제4 라우팅 층(216)에서 동일 열(예를 들어, 열 C2) 내에 포함되는 신호 트레이스들(209) 중 임의의 것과 기판(202) 사이에 직접적으로 배치된다. 라우팅 구성(500)은 동일 신호를 위한 두 개의 병렬 트레이스를 활용할 수 있으며, 이는 중복성을 부가하여서 트레이스들 중 하나가 제조 시에 깨뜨려진다 하더라도 신호가 여전히 기능하도록 할 수 있고, 이는 라우팅 구성(500)을 포함하는 제품들의 수율을 향상시킬 수 있다.
몇몇 실시예들에서, 라우팅 구성들(200, 400 또는 500)은 묘사되는 것보다 더 많은 또는 더 적은 라우팅 층들을 포함할 수 있다. 몇몇 실시예들에서, 라우팅 구성들(200, 400 또는 500)은 함께 적절히 조합될 수 있거나, 또는 동일 상호접속부 조립체상의 다른 라우팅 구성들과 적절히 조합될 수 있다.
도 6은 몇몇 실시예들에 따라 라우팅 구조(예를 들어, 도 2, 4 또는 5의 라우팅 구성(200, 400 또는 500))를 제조하는 방법 600을 위한 흐름도를 도식적으로 도해한다. 본 방법 600은 도 1-5와 관련하여 설명된 실시예들에 부합할 수 있으며 그 역도 성립한다.
602에서, 방법 600은 기판(예를 들어, 기판(202))을 제공하는 단계를 포함할 수 있다. 기판은, 예를 들어 실리콘과 같은 반도체 물질 또는 유리 또는 다른 적절한 물질을 포함할 수 있다. 몇몇 실시예들에서, 상호접속부 회로를 산출하는 데에 공지된 반도체 제조 기술(예를 들어, CMOS 기술)에 따라 기판이 가공될 수 있다.
604에서, 방법 600은 기판 상에 제1 라우팅 층(예를 들어, 도 2, 4 또는 5의 제1 라우팅 층(210))을 형성하는 단계를 포함할 수 있고, 제1 라우팅 층은 제1 복수의 트레이스(예를 들어, 도 2의 트레이스들(206, 208), 도 4의 트레이스들(206, 209) 또는 도 5의 트레이스들(206, 209))를 갖는다. 제1 라우팅 층은 기판 상에 전기적 절연성 물질(예를 들어, 전기적으로 도 2, 3, 4 또는 5의 전기적 절연성 물질들(204))의 층을 피착하기 위한 막 피착 및 복수의 트레이스를 형성하기 위해 금속 피착용의 전기적 절연성 물질들의 부분들을 선택적으로 제거하기 위한 리소그래피 및/또는 에칭와 같은 패터닝 공정들과 같은 반도체 공정 기술을 이용하여 형성될 수 있다. 트레이스들의 상이한 폭들(예를 들어, 도 2, 4 또는 5의 폭들 W1, W2, W3, 또는 W4)이 패터닝 공정들의 일환으로서 트레이스들을 위한 상이한 사이즈들을 가진 마스크들을 이용하여 달성될 수 있다.
606에서, 방법은 제1 라우팅 층 상에 및 이것에 직접적으로 인접하여 제2 라우팅 층(예를 들어, 도 2, 4 또는 5의 제2 라우팅 층(212))을 형성하는 단계를 포함할 수 있는데, 제2 라우팅 층은 제2 복수의 트레이스(예를 들어, 도 2의 트레이스들(206, 209), 도 4의 트레이스들(208, 209) 또는 도 5의 트레이스들(206, 209))을 가지며, 여기서 제 1 복수의 트레이스 중 제1 트레이스가 제2 복수의 트레이스 중 제2 트레이스의 폭보다 더 큰 폭을 갖는다. 예를 들어, 제각기의 도 2, 4 또는 5의 각각의 구성들(200, 400, 또는 500)에서, 제1 라우팅 층에서의 적어도 하나의 트레이스는 제2 라우팅 층에서의 트레이스의 폭보다 더 큰 폭을 갖는다. 제1 및 제2 라우팅 층들에서의 트레이스들은 도 2, 4 또는 5와 관련하여 기술되는 구성들(200, 400, 또는 500)을 제공하기 위해 형성될 수 있다.
제2 라우팅 층이 제1 라우팅 층과 관련하여 설명되는 기술에 따라 형성될 수 있다. 몇몇 실시예들에서, 제2 라우팅 층을 형성하는 단계는 제2 라우팅 층의 트레이스들을 제1 라우팅 층의 트레이스들과 전기적으로 결합시키기 위해 하나 이상의 비아들(예를 들어, 도 2, 4 및/또는 5의 비아들(213) 또는 도 5의 비아들(213))를 형성하는 단계를 포함할 수 있다. 몇몇 실시예들에서, 동일 라우팅 층의 비아들 및 트레이스들은 이중 다마신 공정의 일환으로서 함께 형성될 수 있거나, 또는 이들은 종래의 기술에 따른 별개의 패터닝 및 채움(fill) 공정들에 의해 독립적으로 형성될 수 있다.
608에서, 방법 600은 제2 라우팅 층 상에 추가적 라우팅 층들을 형성하는 단계를 포함할 수 있다. 예를 들어, 제3 및 제4 라우팅 층들(예를 들어, 도 2, 4, 또는 5의 제3 및 제4 라우팅 층들(214 및 216))은 제1 및 제2 라우팅 층들과 관련하여 설명된 기술에 따라 제1 및 제2 라우팅 층들 상에 형성될 수 있다. 몇몇 실시예들에서, 기판은 IC 패키지 조립체 내로 내장되는 것을 용이하게 하기 위해 제조 후에 실질적으로 얇아질 수 있다. 다양한 동작들이 청구된 발명의 주제를 이해하는 데 있어서 가장 도움이 되는 방식으로 차례로 다중의 이산 동작들로서 설명되었다. 그러나, 설명의 순서는 이들 동작들이 반드시 순서 의존적임을 함의하는 것으로 해석하지 말아야 한다.
본 개시의 실시예들은 바라는 대로 구성하기 위해 임의의 적절한 하드웨어 및/또는 소프트웨어를 이용하여 시스템으로 실행될 수 있다. 도 7은 몇몇 실시예들에 따라서, 본 명세서에서 기술되는 바와 같은 IC 패키지 조립체(예를 들어, 도 1의 IC 패키지 조립체(100) 또는 브리지(105))를 포함하는 컴퓨팅 디바이스를 도식적으로 도해한다. 컴퓨팅 디바이스(700)는 머더보드(702)와 같은 보드를 (예로, 하우징(708) 내에) 수용할 수 있다. 머더보드(702)는 프로세서(704) 및 적어도 하나의 통신 칩(706)을 포함하지만 이것들에만 한정되지는 않는 다수의 컴포넌트를 포함할 수 있다. 프로세서(704)는 머더보드(702)에 물리적으로 및 전기적으로 결합된다. 일부 구현들에서, 적어도 하나의 통신 칩(706)은 또한 머더보드(702)에 물리적으로 및 전기적으로 결합될 수 있다. 추가 구현들에서, 통신 칩(706)은 프로세서(704)의 일부일 수 있다.
그 응용들에 의존하여, 컴퓨팅 디바이스(700)는 머더보드(702)에 물리적으로 및 전기적으로 결합될 수 있거나 결합되지 않을 수 있는 기타 컴포넌트들을 포함할 수 있다. 이들 기타 컴포넌트들은, 휘발성 메모리(예를 들어, DRAM), 비휘발성 메모리(예를 들어, ROM), 플래시 메모리, 그래픽 프로세서, 디지털 신호 처리기, 암호 프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 컨트롤러, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(global positioning system) 장치, 컴퍼스, 가이거 계수기(Geiger counter), 가속도계, 자이로스코프, 스피커, 카메라, (하드 디스크 드라이브, CD, DVD, 및 등등과 같은) 대용량 저장 장치를 포함할 수 있지만, 이것들에만 한정되는 것은 아니다.
통신 칩(706)은 컴퓨팅 디바이스(700)에게의 및 이것으로부터의 데이터의 전송을 위한 무선 통신을 가능케 할 수 있다. 용어 "무선(wireless)" 및 그 파생어들은 비 고체 매체를 통하여 변조된 전자기 복사(electromagnetic radiation)를 이용하는 것에 의해 데이터를 통신할 수 있는, 회로, 장치, 시스템, 방법, 기술, 통신 채널, 기타 등등을 기술하는데 이용될 수 있다. 이 용어는 연관된 장치들이 어떤 유선도 포함하지 않는 것을 함의하지는 않는데, 일부 실시예들에서는 그렇게 함의할 수도 있다. 통신 칩(706)은 Wi-Fi(IEEE 802.11 계열), IEEE 802.16 표준들(예로, IEEE 802.16-2005 보정), 임의의 보정들, 업데이트들, 및/또는 개정들(예로, 진보된 LTE 프로젝트, UMB(ultra mobile broadband) 프로젝트("3GPP2"로도 지칭됨, 기타 등등)을 수반하는 LTE(long term evolution) 프로젝트를 포함하는 IEEE(Electrical and Electronic Engineers) 표준들을 포함하지만 이것들에만 한정되지는 않는 다수의 무선 표준들 또는 프로토콜들 중 임의의 것을 구현할 수 있다. IEEE 802.16 호환 BWA(broadband wireless access) 네트워크들은 IEEE 802.16 표준들에 대한 순응성 및 상호 운용성 테스트를 통과한 제품들에 대한 인증 마크인, 범세계적 마이크로웨이브 액세스 상호 운용성(Worldwide Interoperability for Microwave Access)을 상징하는 두문자어인 WiMAX로 일반적으로 지칭된다. 통신 칩(706)은 GSM(Global System for Mobile Communication), GPRS(General Packet Radio Service), UMTS(Universal Mobile Telecommunications System), HSPA(High Speed Packet Access), E-HSPA(Evolved HSPA), 또는 LTE 네트워크에 따라 동작할 수 있다. 통신 칩(706)은 EDGE(Enhanced Data for GSM Evolution), GERAN(GSM EDGE Radio Access Network), UTRAN(Universal Terrestrial Radio Access Network), 또는 E-UTRAN(Evolved UTRAN)에 따라 동작할 수 있다. 통신 칩(706)은 CDMA(Code Division Multiple Access), TDMA(Time Division Multiple Access), DECT(Digital Enhanced Cordless Telecommunications), EV-DO(Evolution-Data Optimized), 이것들의 파생물들뿐만 아니라, 3G, 4G, 5G, 및 이를 넘어선 것들로서 지정되는 임의의 기타 무선 프로토콜들에 따라 동작할 수 있다. 통신 칩(706)은 기타 실시예들에서 기타 무선 프로토콜들에 따라 동작할 수 있다.
컴퓨팅 디바이스(700)는 복수의 통신 칩(706)을 포함할 수 있다. 예를 들어, 제1 통신 칩(706)은 Wi-Fi 및 블루투스와 같은 단거리의 무선 통신에 전용될 수 있고, 제2 통신 칩(706)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO, 및 기타 등등과 같은 장거리의 무선 통신에 전용될 수 있다.
컴퓨팅 디바이스(700)의 프로세서(704)는 IC 조립체(예를 들어, 도 1의 IC 패키지 조립체(100))에 패키징될 수 있고 및/또는 본 명세서에서 기술되는 바와 같은 브리지(예를 들어, 도 1의 브리지(105))와 결합될 수 있다. 예를 들어, 도 1과 도 7을 간략히 참조하면, 도 1의 회로 보드(106)는 머더보드(702)일 수 있고, 프로세서(704)는 도 1의 패키지 기판(104) 상에 장착되거나 그 내에 내장되고 및 본 명세서에서 기술되는 라우팅 구성(도 2, 4 또는 5의 구성(200, 400 또는 500)을 갖는 브리지(105)와 결합되는 다이(102a)일 수 있다. 브리지(105)는 제품 두께를 감소시키고 및/또는 전기적 성능을 개선하기 위해 패키지 기판(104)에 내장되기 전에 얇아질 수 있다. 패키지 기판(104) 및 머더보드(702)는 납땜 볼들(108)과 같은 패키지 레벨 상호접속부들을 이용하여 함께 결합될 수 있다. 다른 적절한 구성들도 본 명세서에서 기술된 실시예들에 따라 구현될 수 있다. "프로세서(processor)"라는 용어는, 레지스터들 및/또는 메모리로부터의 전자적 데이터를 처리하여 해당 전자적 데이터를 레지스터들 및/또는 메모리에 저장될 수 있는 다른 전자적 데이터로 변환하는 임의의 장치 또는 장치의 일부를 지칭할 수 있다.
통신 칩(706)은 IC 조립체(예를 들어, 도 1의 IC 패키지 조립체(100))에 패키징될 수 있고 및/또는 본 명세서에서 기술되는 바와 같은 브리지(예를 들어, 도 1의 브리지(105))와 결합될 수 있는 다이를 또한 포함할 수 있다. 추가적 구현들에서, 컴퓨팅 디바이스(700) 내에 수용되는 또 다른 컴포넌트(예를 들어, 메모리 소자 또는 다른 집적 회로 장치)는 IC 조립체(예를 들어, 도 1의 IC 패키지 조립체(100))에 패키징될 수 있고 및/또는 본 명세서에서 기술되는 바와 같은 브리지(예를 들어, 도 1의 브리지(105))와 결합될 수 있는 다이를 포함할 수 있다.
다양한 구현들에서, 컴퓨팅 디바이스(700)는 랩톱, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, 개인 휴대 단말기(PDA), 울트라 모바일 PC, 휴대폰, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 휴대용 음악 플레이어, 또는 디지털 비디오 리코더일 수 있다. 컴퓨팅 디바이스(700)는 몇몇 실시예들에서 모바일 컴퓨팅 디바이스일 수 있다. 추가 구현들에서, 컴퓨팅 디바이스(700)는 데이터를 처리하는 임의의 다른 전자적 장치일 수 있다.
예들
다양한 실시예들에 따라, 본 개시는 장치를 설명한다. 장치의 예 1은 기판, 기판 상에 배치되고 또한 제1 복수의 트레이스를 갖는 제1 라우팅 층 및 제1 라우팅 층에 직접적으로 인접하여 배치되고 또한 제2 복수의 트레이스를 갖는 제2 라우팅 층을 포함할 수 있는데, 여기서 제 1 복수의 트레이스 중 제1 트레이스는 제2 복수의 트레이스 중 제2 트레이스의 폭보다 더 큰 폭을 갖는다. 예 2는 예 1의 장치를 포함할 수 있는데, 여기서 제1 트레이스는 제2 트레이스와 기판 사이에 직접적으로 배치된다. 예 3은 예 2의 장치를 포함할 수 있는데, 여기서 제1 트레이스는 비아를 통해 제2 트레이스와 결합된다. 예 4는 예 2의 장치를 포함할 수 있는데, 여기서 제1 트레이스 및 제2 트레이스는 접지 트레이스들이다. 예 5는 예 4의 장치를 포함할 수 있는데, 여기서 제1 복수의 트레이스 중 제3 트레이스는 제2 복수의 트레이스 중 제4 트레이스의 폭보다 작은 폭을 가지고, 제3 트레이스는 제1 트레이스에 직접적으로 인접하고, 제4 트레이스는 제2 트레이스에 직접적으로 인접한다. 예 6은 예 5의 장치를 포함할 수 있는데, 여기서 제3 트레이스는 더미 트레이스이고 제4 트레이스는 신호 트레이스이다. 예 7은 예 2의 장치를 포함할 수 있는데, 여기서 제1 트레이스는 신호 트레이스이고 제2 트레이스는 더미 트레이스이다. 예 8은 예 7의 장치를 포함할 수 있는데, 여기서 제1 복수의 트레이스 중 제3 트레이스는 제2 복수의 트레이스 중 제4 트레이스의 폭보다 작은 폭을 가지고, 제3 트레이스는 제1 트레이스에 직접적으로 인접하고, 제4 트레이스는 제2 트레이스에 직접적으로 인접하고, 제3 트레이스와 제4 트레이스는 함께 전기적으로 결합되는 접지 트레이스들이다. 예 9는 예 1의 장치를 포함할 수 있는데, 여기서 제1 복수의 트레이스는 제3 트레이스를 포함하고, 제2 복수의 트레이스는 제4 트레이스를 포함하고, 제3 트레이스는 제2 트레이스와 반도체 기판 사이에 직접적으로 배치되고, 제1 트레이스는 제4 트레이스와 반도체 기판 사이에 직접적으로 배치된다. 예 10은 예 9의 장치를 포함할 수 있는데, 여기서 제2 트레이스와 제3 트레이스는 동일 폭을 갖는 신호 트레이스들이고 제1 트레이스와 제4 트레이스는 동일 폭을 갖는 접지 트레이스들이다. 예 11은 예 10의 장치를 포함할 수 있는데, 여기서 제2 트레이스와 제3 트레이스는 제1 라우팅 층과 제2 라우팅 층에 걸쳐서 동일 신호를 라우팅하도록 함께 전기적으로 결합된다.
다양한 실시예들에 따라, 본 개시는 방법을 설명한다. 방법의 예 12는 기판을 제공하는 단계, 기판 상에 제1 라우팅 층을 형성하는 단계 - 제1 라우팅 층은 제1 복수의 트레이스를 가짐-, 및 제1 라우팅 층 상에 및 이것에 직접적으로 인접하여 제2 라우팅 층을 형성하는 단계 -제2 라우팅 층은 제2 복수의 트레이스를 가짐- 를 포함할 수 있는데, 여기서 제1 복수의 트레이스 중 제1 트레이스는 제2 복수의 트레이스 중 제2 트레이스의 폭보다 더 큰 폭을 갖는다. 예 13은 예 12의 방법을 포함할 수 있는데, 여기서 제2 라우팅 층을 형성하는 단계는 제1 트레이스가 제2 트레이스와 기판 사이에 직접적으로 배치되도록 제2 트레이스를 형성하는 단계를 포함한다. 예 14는 예 12의 방법을 포함할 수 있는데, 비아를 형성함으로써 제1 트레이스를 제2 트레이스와 결합하는 단계를 추가로 포함한다. 예 15는 예 12의 방법을 포함할 수 있는데, 여기서 제1 트레이스와 제2 트레이스는 접지 트레이스들이다. 예 16은 청구항 15의 방법을 포함할 수 있는데, 여기서 제1 복수의 트레이스 중 제3 트레이스는 제2 복수의 트레이스 중 제4 트레이스의 폭보다 작은 폭을 가지고, 제3 트레이스는 제1 트레이스에 직접적으로 인접하고 제4 트레이스는 제2 트레이스와 직접 인접한다. 예 17은 청구항 16의 방법을 포함할 수 있는데, 여기서 제3 트레이스는 더미 트레이스이고 제4 트레이스는 신호 트레이스이다. 예 18은 청구항 13의 방법을 포함할 수 있는데, 여기서 제1 트레이스는 신호 트레이스이고 제2 트레이스는 더미 트레이스이다. 예 19는 청구항 18의 방법을 포함할 수 있는데, 여기서 제1 복수의 트레이스 중 제3 트레이스는 제2 복수의 트레이스 중 제4 트레이스의 폭보다 작은 폭을 가지고, 제3 트레이스는 제1 트레이스에 직접적으로 인접하고, 제4 트레이스는 제2 트레이스에 직접적으로 인접하고, 제3 트레이스와 제4 트레이스는 함께 전기적으로 결합되는 접지 트레이스들이다. 예 20은 청구항 18의 방법을 포함할 수 있는데, 여기서 제1 복수의 트레이스는 제3 트레이스를 포함하고, 제2 복수의 트레이스는 제4 트레이스를 포함하고, 제3 트레이스는 제2 트레이스와 반도체 기판 사이에 직접적으로 배치되고, 제1 트레이스는 제4 트레이스와 반도체 기판 사이에 직접적으로 배치된다.
다양한 실시예들에 따라, 본 개시는 패키지 기판 및 패키지 기판에 내장되는 브리지 상호접속부를 포함하는 패키지 조립체를 설명하는 것일 수 있는데, 브리지 상호접속부는 기판, 기판 상에 배치되고 또한 제1 복수의 트레이스를 갖는 제1 라우팅 층, 및 제1 라우팅 층에 직접적으로 인접하여 배치되고 또한 제2 복수의 트레이스를 갖는 제2 라우팅 층을 포함하고, 여기서 제1 복수의 트레이스 중 제1 트레이스는 제2 복수의 트레이스 중 제2 트레이스의 폭보다 더 큰 폭을 갖는다. 예 22는 청구항 21의 패키지 조립체를 포함할 수 있는데, 브리지 상호접속부와 전기적으로 결합되는 제1 다이 및 브리지 상호접속부와 전기적으로 결합되는 제2 다이를 추가로 포함하며, 여기서 제1 라우팅 층과 제2 라우팅 층 중 적어도 하나는 제1 다이와 제2 다이 사이에서 전기적 신호들을 라우팅하도록 구성된다.
다양한 실시예들이 상기에서 (및) 접속사 형태(예를 들어, "및"은 "및/또는"일 수도 있음)로 설명되는 실시예들의 (또는) 대안적 실시예들을 포함하는 상술된 실시예들의 임의의 적합한 조합을 포함할 수 있다. 더욱이, 몇몇 실시예들은, 실행될 때 상술된 실시예들 중 임의의 것의 행동들을 초래하는, 그 상에 저장된 명령어들을 갖는 하나 이상의 제조 물품들(예를 들어, 비일시적 컴퓨터 판독가능 매체)을 포함할 수 있다. 또한, 몇몇 실시예들은 상술된 실시예들의 다양한 동작들을 수행해 내는 데에 적합한 임의의 수단을 갖는 장치들 또는 시스템들을 포함할 수 있다.
요약서에 기술되는 것을 포함하여, 예시된 실시예들에 대한 이상의 설명은 하나도 빠짐없이 제시된 것도 아니고, 본 개시의 실시예들을 개시되는 그 정확한 형태로만 제한하고자 의도된 것도 아니다. 예시적 목적을 위해 특정 구현들 및 예들이 본 명세서에 설명되었지만, 통상의 기술자가 인식할 수 있듯이, 본 개시의 범위 내에서 다양한 수정들이 가능하다.
이들 수정들은 상기 상세한 설명에 비추어 보아 본 개시의 실시예들에 대해 이뤄질 수 있다. 하기 청구항들에 사용되는 용어들은 본 개시의 다양한 실시예들을 상세한 설명 및 청구항에 개시되는 특정 구현들로만 제한하는 것으로 해석해서는 안 된다. 오히려, 그 범위는 완전히 하기 청구항에 의해서만 결정되어야 하고, 청구항들은 특허청구범위 해석의 확립된 원칙들에 따라서 해석해야 한다.

Claims (22)

  1. 장치로서:
    기판;
    상기 기판 상에 배치되고 제1 복수의 트레이스를 갖는 제1 라우팅 층; 및
    상기 제1 라우팅 층에 직접적으로 인접하여 배치되고 제2 복수의 트레이스를 갖는 제2 라우팅 층 - 상기 제1 복수의 트레이스 중 제1 트레이스는 상기 제2 복수의 트레이스 중 제2 트레이스의 폭보다 더 큰 폭을 가짐-
    을 포함하는 장치.
  2. 제1항에 있어서, 상기 제1 트레이스는 상기 제2 트레이스와 상기 기판 사이에 직접적으로 배치되는 장치.
  3. 제2항에 있어서, 상기 제1 트레이스는 비아를 통해 상기 제2 트레이스와 결합되는 장치.
  4. 제2항에 있어서, 상기 제1 트레이스와 상기 제2 트레이스는 접지 트레이스들인 장치.
  5. 제4항에 있어서,
    상기 제1 복수의 트레이스 중 제3 트레이스는 상기 제2 복수의 트레이스 중 제4 트레이스의 폭보다 작은 폭을 가지며;
    상기 제3 트레이스는 상기 제1 트레이스와 직접적으로 인접하며; 및
    상기 제4 트레이스는 상기 제2 트레이스와 직접적으로 인접하는 장치.
  6. 제5항에 있어서, 상기 제3 트레이스는 더미 트레이스이고 상기 제4 트레이스는 신호 트레이스인 장치.
  7. 제2항에 있어서, 상기 제1 트레이스는 신호 트레이스이고 상기 제2 트레이스는 더미 트레이스인 장치.
  8. 제7항에 있어서,
    상기 제1 복수의 트레이스 중 제3 트레이스는 상기 제2 복수의 트레이스 중 제4 트레이스의 폭보다 작은 폭을 가지고,
    상기 제3 트레이스는 상기 제1 트레이스에 직접적으로 인접하고;
    상기 제4 트레이스는 상기 제2 트레이스에 직접적으로 인접하고; 및
    상기 제3 트레이스와 상기 제4 트레이스는 함께 전기적으로 결합되는 접지 트레이스들인 장치.
  9. 제1항에 있어서,
    상기 제1 복수의 트레이스는 제3 트레이스를 포함하고;
    상기 제2 복수의 트레이스는 제4 트레이스를 포함하고;
    상기 제3 트레이스는 상기 제2 트레이스와 상기 반도체 기판 사이에 직접적으로 배치되고;
    상기 제1 트레이스는 상기 제4 트레이스와 상기 반도체 기판 사이에 직접적으로 배치되는 장치.
  10. 제9항에 있어서,
    상기 제2 트레이스와 상기 제3 트레이스는 동일 폭을 갖는 신호 트레이스들이고; 및
    상기 제1 트레이스와 상기 제4 트레이스는 동일 폭을 갖는 접지 트레이스들인 장치.
  11. 제10항에 있어서, 상기 제2 트레이스와 상기 제3 트레이스는 상기 제1 라우팅 층과 상기 제2 라우팅 층에 걸쳐서 동일 신호를 라우팅하도록 함께 전기적으로 결합되는 장치.
  12. 방법으로서:
    기판을 제공하는 단계;
    상기 기판 상에 제1 라우팅 층을 형성하는 단계 - 상기 제1 라우팅 층은 제1 복수의 트레이스를 가짐-; 및
    상기 제1 라우팅 층 상에 및 이것에 직접적으로 인접하여 제2 라우팅 층을 형성하는 단계 - 상기 제2 라우팅 층은 제2 복수의 트레이스를 가지고, 상기 제1 복수의 트레이스 중 제1 트레이스는 상기 제2 복수의 트레이스 중 제2 트레이스의 폭보다 더 큰 폭을 가짐-;
    를 포함하는 방법.
  13. 제12항에 있어서, 상기 제2 라우팅 층을 형성하는 단계는 상기 제1 트레이스가 상기 제2 트레이스와 상기 기판 사이에 직접적으로 배치되도록 상기 제2 트레이스를 형성하는 단계를 포함하는 방법.
  14. 제12항에 있어서, 비아를 형성함으로써 상기 제1 트레이스를 상기 제2 트레이스와 결합하는 단계를 더 포함하는 방법.
  15. 제12항에 있어서, 상기 제1 트레이스와 상기 제2 트레이스는 접지 트레이스들인 방법.
  16. 제15항에 있어서,
    상기 제1 복수의 트레이스 중 제3 트레이스는 상기 제2 복수의 트레이스 중 제4 트레이스의 폭보다 작은 폭을 가지고;
    상기 제3 트레이스는 상기 제1 트레이스에 직접적으로 인접하고; 및
    상기 제4 트레이스는 상기 제2 트레이스에 직접적으로 인접하는 방법.
  17. 제16항에 있어서, 상기 제3 트레이스는 더미 트레이스이고 상기 제4 트레이스는 신호 트레이스인 방법.
  18. 제13항에 있어서, 상기 제1 트레이스는 신호 트레이스이고 상기 제2 트레이스는 더미 트레이스인 방법.
  19. 제18항에 있어서,
    상기 제1 복수의 트레이스 중 제3 트레이스는 상기 제2 복수의 트레이스 중 제4 트레이스의 폭보다 작은 폭을 가지고;
    상기 제3 트레이스는 상기 제1 트레이스에 직접적으로 인접하고;
    상기 제4 트레이스는 상기 제2 트레이스에 직접적으로 인접하고; 및
    상기 제3 트레이스와 상기 제4 트레이스는 함께 전기적으로 결합되는 접지 트레이스들인 방법.
  20. 제18항에 있어서,
    상기 제1 복수의 트레이스는 제3 트레이스를 포함하고;
    상기 제2 복수의 트레이스는 제4 트레이스를 포함하고;
    상기 제3 트레이스는 상기 제2 트레이스와 상기 반도체 기판 사이에 직접적으로 배치되고; 및
    상기 제1 트레이스는 상기 제4 트레이스와 상기 반도체 기판 사이에 직접적으로 배치되는 방법.
  21. 패키지 조립체로서:
    패키지 기판; 및
    상기 패키지 기판에 내장되는 브리지 상호접속부 - 상기 브리지 상호접속부는:
    기판,
    상기 기판 상에 배치되고 제1 복수의 트레이스를 갖는 제1 라우팅 층, 및
    상기 제1 라우팅 층에 직접적으로 인접하여 배치되고 제2 복수의 트레이스를 갖는 제2 라우팅 층을 포함하고,
    상기 제1 복수의 트레이스 중 제1 트레이스는 상기 제2 복수의 트레이스 중 제2 트레이스의 폭보다 더 큰 폭을 가짐 -
    를 포함하는 패키지 조립체.
  22. 제21항에 있어서,
    상기 브리지 상호접속부와 전기적으로 결합되는 제1 다이; 및
    상기 브리지 상호접속부와 전기적으로 결합되는 제2 다이 -상기 제1 라우팅 층과 상기 제2 라우팅 층 중 적어도 하나는 상기 제1 다이와 상기 제2 다이 사이에서 전기적 신호들을 라우팅하도록 구성됨-
    를 더 포함하는 패키지 조립체.
KR1020150115429A 2014-09-19 2015-08-17 상호접속부 라우팅 구성들 및 연관된 기술 KR101754630B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/491,693 US9542522B2 (en) 2014-09-19 2014-09-19 Interconnect routing configurations and associated techniques
US14/491,693 2014-09-19

Publications (2)

Publication Number Publication Date
KR20160034184A true KR20160034184A (ko) 2016-03-29
KR101754630B1 KR101754630B1 (ko) 2017-07-07

Family

ID=55525979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150115429A KR101754630B1 (ko) 2014-09-19 2015-08-17 상호접속부 라우팅 구성들 및 연관된 기술

Country Status (5)

Country Link
US (2) US9542522B2 (ko)
JP (1) JP6067802B2 (ko)
KR (1) KR101754630B1 (ko)
CN (1) CN106206539B (ko)
TW (1) TWI600114B (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9679862B2 (en) * 2014-11-28 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having conductive bumps of varying heights
US9443824B1 (en) * 2015-03-30 2016-09-13 Qualcomm Incorporated Cavity bridge connection for die split architecture
US10438881B2 (en) * 2015-10-29 2019-10-08 Marvell World Trade Ltd. Packaging arrangements including high density interconnect bridge
KR101966328B1 (ko) * 2016-03-29 2019-04-05 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20170287838A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Electrical interconnect bridge
US10276403B2 (en) * 2016-06-15 2019-04-30 Avago Technologies International Sales Pe. Limited High density redistribution layer (RDL) interconnect bridge using a reconstituted wafer
US10170428B2 (en) * 2016-06-29 2019-01-01 Intel Corporation Cavity generation for embedded interconnect bridges utilizing temporary structures
US20190252321A1 (en) * 2016-09-28 2019-08-15 Intel Corporation Interconnector with bundled interconnects
US11277922B2 (en) 2016-10-06 2022-03-15 Advanced Micro Devices, Inc. Circuit board with bridge chiplets
US10833052B2 (en) * 2016-10-06 2020-11-10 Micron Technology, Inc. Microelectronic package utilizing embedded bridge through-silicon-via interconnect component and related methods
US9773753B1 (en) * 2016-11-18 2017-09-26 Advanced Semiconductor Engineering, Inc. Semiconductor devices and methods of manufacturing the same
US10109616B2 (en) * 2016-12-22 2018-10-23 Intel Corporation High bandwidth, low profile multi-die package
US11222847B2 (en) 2016-12-28 2022-01-11 Intel Corporation Enabling long interconnect bridges
DE112016007575T5 (de) 2016-12-29 2019-10-17 Intel IP Corporation Smarte ungehäuster-die-brücke, verbunden mit kupfersäulen für system-in-gehäuse-vorrichtung
US11430740B2 (en) * 2017-03-29 2022-08-30 Intel Corporation Microelectronic device with embedded die substrate on interposer
US10217719B2 (en) * 2017-04-06 2019-02-26 Micron Technology, Inc. Semiconductor device assemblies with molded support substrates
EP3636055B1 (en) * 2017-05-15 2022-11-30 Samtec Inc. Printed circuit board having commoned ground plane
US10510721B2 (en) 2017-08-11 2019-12-17 Advanced Micro Devices, Inc. Molded chip combination
US10515178B2 (en) 2017-08-30 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Merged pillar structures and method of generating layout diagram of same
DE102018107077A1 (de) 2017-08-30 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Zusammengeführte Säulenstrukturen und Verfahren zum Erzeugen von Layoutdiagrammen davon
KR20200041876A (ko) * 2017-09-13 2020-04-22 인텔 코포레이션 능동 실리콘 브리지
US10651126B2 (en) * 2017-12-08 2020-05-12 Applied Materials, Inc. Methods and apparatus for wafer-level die bridge
US10163798B1 (en) * 2017-12-22 2018-12-25 Intel Corporation Embedded multi-die interconnect bridge packages with lithotgraphically formed bumps and methods of assembling same
TWI670824B (zh) 2018-03-09 2019-09-01 欣興電子股份有限公司 封裝結構
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
US10593628B2 (en) * 2018-04-24 2020-03-17 Advanced Micro Devices, Inc. Molded die last chip combination
US10593620B2 (en) 2018-04-27 2020-03-17 Advanced Micro Devices, Inc. Fan-out package with multi-layer redistribution layer structure
US11469206B2 (en) 2018-06-14 2022-10-11 Intel Corporation Microelectronic assemblies
US11075151B2 (en) * 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package with controllable standoff
US10672712B2 (en) 2018-07-30 2020-06-02 Advanced Micro Devices, Inc. Multi-RDL structure packages and methods of fabricating the same
TWI662676B (zh) 2018-08-31 2019-06-11 欣興電子股份有限公司 具有內埋基板的線路載板及其製作方法與晶片封裝結構
US10770398B2 (en) * 2018-11-05 2020-09-08 Micron Technology, Inc. Graphics processing unit and high bandwidth memory integration using integrated interface and silicon interposer
US10756019B1 (en) * 2018-11-27 2020-08-25 Xilinx, Inc. Systems providing interposer structures
US11264332B2 (en) 2018-11-28 2022-03-01 Micron Technology, Inc. Interposers for microelectronic devices
US11289424B2 (en) * 2018-11-29 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package and method of manufacturing the same
US11282761B2 (en) * 2018-11-29 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of manufacturing the same
CN111372369B (zh) 2018-12-25 2023-07-07 奥特斯科技(重庆)有限公司 具有部件屏蔽的部件承载件及其制造方法
US20200395300A1 (en) * 2019-06-13 2020-12-17 Intel Corporation Substrateless double-sided embedded multi-die interconnect bridge
US11133256B2 (en) 2019-06-20 2021-09-28 Intel Corporation Embedded bridge substrate having an integral device
US10923430B2 (en) 2019-06-30 2021-02-16 Advanced Micro Devices, Inc. High density cross link die with polymer routing layer
US11367628B2 (en) 2019-07-16 2022-06-21 Advanced Micro Devices, Inc. Molded chip package with anchor structures
US11569172B2 (en) * 2019-08-08 2023-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
DE102020115288A1 (de) * 2019-08-08 2021-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtungen und herstellungsverfahren
US11742301B2 (en) 2019-08-19 2023-08-29 Advanced Micro Devices, Inc. Fan-out package with reinforcing rivets
TW202111907A (zh) 2019-09-05 2021-03-16 力成科技股份有限公司 以矽中介層作為互連橋的封裝晶片結構
US11270992B2 (en) 2019-11-05 2022-03-08 Samsung Electronics Co., Ltd. Semiconductor devices
US12074102B2 (en) * 2020-03-23 2024-08-27 Intel Corporation Structural elements for application specific electronic device packages
US11302643B2 (en) 2020-03-25 2022-04-12 Intel Corporation Microelectronic component having molded regions with through-mold vias
US11233009B2 (en) 2020-03-27 2022-01-25 Intel Corporation Embedded multi-die interconnect bridge having a molded region with through-mold vias
WO2021244530A1 (zh) * 2020-06-02 2021-12-09 苏州旭创科技有限公司 一种电路板组件及组装方法和光模块
US11302645B2 (en) * 2020-06-30 2022-04-12 Western Digital Technologies, Inc. Printed circuit board compensation structure for high bandwidth and high die-count memory stacks
CN113257782B (zh) * 2021-07-14 2021-10-01 北京壁仞科技开发有限公司 半导体封装结构及封装方法
JP2023043038A (ja) * 2021-09-15 2023-03-28 キオクシア株式会社 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246112B1 (en) * 1998-06-11 2001-06-12 Intel Corporation Interleaved signal trace routing
JP4346410B2 (ja) * 2003-10-28 2009-10-21 東芝メモリシステムズ株式会社 半導体集積回路の配線設計方法及び半導体集積回路
JP5089850B2 (ja) * 2003-11-25 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置
JP4191110B2 (ja) * 2004-07-26 2008-12-03 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4581768B2 (ja) 2005-03-16 2010-11-17 ソニー株式会社 半導体装置の製造方法
JP2007005536A (ja) * 2005-06-23 2007-01-11 Renesas Technology Corp 半導体装置
KR20080099717A (ko) * 2007-05-10 2008-11-13 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US8227904B2 (en) * 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
JP5479227B2 (ja) 2010-05-28 2014-04-23 株式会社東芝 半導体装置
US20120007211A1 (en) * 2010-07-06 2012-01-12 Aleksandar Aleksov In-street die-to-die interconnects
US8736065B2 (en) * 2010-12-22 2014-05-27 Intel Corporation Multi-chip package having a substrate with a plurality of vertically embedded die and a process of forming the same
US9059179B2 (en) 2011-12-28 2015-06-16 Broadcom Corporation Semiconductor package with a bridge interposer
US8937389B2 (en) * 2012-08-07 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices comprising GSG interconnect structures
US8946900B2 (en) * 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
JP2015220291A (ja) * 2014-05-15 2015-12-07 株式会社ソシオネクスト 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US9542522B2 (en) 2017-01-10
JP6067802B2 (ja) 2017-01-25
JP2016063218A (ja) 2016-04-25
CN106206539B (zh) 2019-10-22
KR101754630B1 (ko) 2017-07-07
TWI600114B (zh) 2017-09-21
CN106206539A (zh) 2016-12-07
US20160085899A1 (en) 2016-03-24
US20170040264A1 (en) 2017-02-09
US10283453B2 (en) 2019-05-07
TW201618232A (zh) 2016-05-16

Similar Documents

Publication Publication Date Title
KR101754630B1 (ko) 상호접속부 라우팅 구성들 및 연관된 기술
US11901280B2 (en) Ground via clustering for crosstalk mitigation
US9147638B2 (en) Interconnect structures for embedded bridge
US9640485B2 (en) Bridge interconnection with layered interconnect structures
US9119313B2 (en) Package substrate with high density interconnect design to capture conductive features on embedded die
US10276483B2 (en) Coaxial vias
US9230900B1 (en) Ground via clustering for crosstalk mitigation
EP3314651A1 (en) Package assembly with gathered insulated wires

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal