JP2634516B2 - 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール - Google Patents

反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール

Info

Publication number
JP2634516B2
JP2634516B2 JP3266412A JP26641291A JP2634516B2 JP 2634516 B2 JP2634516 B2 JP 2634516B2 JP 3266412 A JP3266412 A JP 3266412A JP 26641291 A JP26641291 A JP 26641291A JP 2634516 B2 JP2634516 B2 JP 2634516B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
group
wires
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3266412A
Other languages
English (en)
Other versions
JPH05109979A (ja
Inventor
一成 道井
博司 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3266412A priority Critical patent/JP2634516B2/ja
Priority to US07/956,104 priority patent/US5303120A/en
Priority to SG1996001624A priority patent/SG52264A1/en
Priority to DE69223906T priority patent/DE69223906T2/de
Priority to EP92309354A priority patent/EP0538003B1/en
Priority to KR1019920018980A priority patent/KR960002498B1/ko
Publication of JPH05109979A publication Critical patent/JPH05109979A/ja
Priority to US08/494,065 priority patent/USRE36077E/en
Application granted granted Critical
Publication of JP2634516B2 publication Critical patent/JP2634516B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、高密度実装用の反転
型ＩＣの製造方法、反転型ＩＣ及び反転型ＩＣを実装し
たＩＣモジュールに関する。
【０００２】
【従来の技術】従来の樹脂封止型ＩＣ８の構造を図１８
に示す。ダイパッド１１の上に半導体チップ１が搭載さ
れ、半導体チップ１の表面１ａ上に形成された電極パッ
ド２とこれに対応するリード４のインナーリード部とが
ワイヤ３により電気的に接続されている。リード４のア
ウターリード部６が露出するように半導体チップ１、ワ
イヤ３、リード４のインナーリード部及びダイパッド１
１が樹脂からなるパッケージ本体５により封止されてい
る。各リード４のアウターリード部６は、このＩＣを実
装するために通常半導体チップ１の裏面１ｂ方向に曲げ
加工されている。このような構造の複数のＩＣを一つの
実装基板上に実装して例えば大容量の記憶装置等を構成
する場合、複数のＩＣの同一機能を有するリードすなわ
ち同一のピン番号のリード同士を互いに接続する必要が
ある。このとき、例えば複数のＩＣを実装基板の両面に
実装する場合には、実装基板の表面に実装されたＩＣの
ピン配列と裏面に実装されたＩＣのピン配列とが互いに
重ならないため、同一機能を有するリード同士が離れて
しまう。また、複数のＩＣを実装基板の一つの面上に実
装する場合においても、互いに隣接するＩＣにおいて同
一機能を有するリードは互いに離れた位置になってしま
う。従って、同一機能のリード同士を接続するために、
実装基板上の配線が複雑になるという問題があった。
【０００３】この問題を解決する手段として、図１９に
示すような方法が実開昭６２−１６８６５号公報に提案
されている。この方法では、ＩＣ８のようにアウターリ
ード部６が半導体チップ１の裏面１ｂ側に折り曲げられ
た標準型のＩＣに対して、ＩＣ９のようにアウターリー
ド部６を半導体チップ１の表面１ａ側に折り曲げること
によりピン接続が反転されたＩＣが作成される。そし
て、実装基板７の表面７ａ上に標準型のＩＣ８が、裏面
７ｂ上に反転型のＩＣ９がそれぞれ搭載される。このよ
うにすることにより、双方のＩＣ８及び９の同一ピン番
号のリードが実装基板７を挟んで互いに重なる位置にく
るため、実装基板７にスルーホール１０を設けるだけで
互いに対応するリードを容易に接続することができる。
【０００４】
【発明が解決しようとする課題】しかしながら、パッケ
ージ厚さが１ｍｍ程度のＴＳＯＰ（Thin Small Outline
Package）等の超薄型パッケージを図１９のように実装
すると、次のような問題が生じる。すなわち、パッケー
ジ厚さが薄いため、パッケージ本体５から外部に露出し
ているアウターリード部６が短く、ヒートサイクル等の
熱ストレスを加えるとアウターリード部６と実装基板７
との半田接合部が短サイクルで破壊してしまう。このた
め、熱ストレスを吸収できるように、例えばＩＣ８のリ
ード導出面を高くしてこのリード導出面から導出してか
ら実装基板７までの長さＬ１を長くすることも考えられ
るが、この場合反転型のＩＣ９では逆にリード導出面か
ら基板７までの長さＬ２が短くなり、性能がより悪化し
てしまう。さらに、ＩＣ８とＩＣ９とではリード折り曲
げ形状が異なるため、標準型と反転型のＩＣを製造する
ためには曲げ加工用の金型が２種必要となり、生産性が
劣化するという問題もある。
【０００５】この発明は、このような問題点を解消する
ためになされたもので、簡単な配線で高密度実装が可能
で且つ信頼性の優れた反転型ＩＣが得られる反転型ＩＣ
の製造方法を提供することを目的とする。また、この発
明は、このような反転型ＩＣ、さらにこれを用いた高信
頼性のＩＣモジュールを提供することもまた目的として
いる。
【０００６】
【課題を解決するための手段】上記の目的に鑑み、この
発明の第１の発明は、半導体チップの表面上に形成され
た第１及び第２の電極パッド群と第１及び第２のリード
群とがそれぞれワイヤにより接続されると共に各リード
のアウターリード部がそれぞれ半導体チップの裏面方向
に折り曲げられた標準型のＩＣと同一の半導体チップを
用いてピン接続が反転された反転型のＩＣを製造する方
法であって、半導体チップをダイパッド上に搭載し、半
導体チップの第１の電極パッド群と第２のリード群とを
ワイヤにより接続し、半導体チップの第２の電極パッド
群と第１のリード群とをワイヤにより接続し、各リード
のアウターリード部が露出するように半導体チップ、第
１及び第２のリード群、ワイヤ及びダイパッドを樹脂封
止し、各リードのアウターリード部を半導体チップの裏
面方向に折り曲げる、ことを特徴とする反転型ＩＣの製
造方法にある。 この発明の第２の発明は、半導体チップ
の表面上に形成された第１及び第２の電極パッド群と第
１及び第２のリード群とがそれぞれワイヤにより接続さ
れると共に各リードのアウターリード部が半導体チップ
の裏面方向に折り曲げられた標準型のＩＣに対してピン
接続が反転された反転型のＩＣであって、標準型のＩＣ
に用いられた半導体チップと同一の半導体チップと、こ
の半導体チップの裏面上のダイパッドと、第１及び第２
のリード群と、前記半導体チップの第１の電極パッド群
と前記第２のリード群とを接続すると共に前記半導体チ
ップの第２の電極パッド群と前記第１のリード群とを接
続する複数のワイヤと、各リードのアウターリード部が
露出するように前記半導体チップ、第１及び第２のリー
ド群及びワイヤを樹脂封止するパッケージ本体と、を備
え、各リードのアウターリード部を前記半導体チップの
裏面方向に折り曲げたことを特徴とする反転型ＩＣにあ
る。 この発明の第３の発明は、半導体チップの表面上に
形成された第１及び第２の電極パッド群と第１及び第２
のリード群とがそれぞれワイヤにより接続されると共に
各リードのアウターリード部が半導体チップの裏面方向
に折り曲げられた標準型のＩＣに対してピン接続が反転
された反転型のＩＣであって、一辺に沿って第１の電極
群、この一辺と反対側の他辺に沿って第２の電極群を設
けた、標準型 のＩＣに用いられた半導体チップと同一の
半導体チップと、前記半導体チップの裏面側で前記他辺
側から一辺を通って外部に延びその端部にアウターリー
ド部を有する第１のリード群と、前記半導体チップの裏
面側で前記一辺側から他辺を通って外部に延びその端部
にアウターリード部を有する第２のリード群と、前記半
導体チップの第１の電極パッド群と前記第２のリード群
とを前記一辺側で接続すると共に前記半導体チップの第
２の電極パッド群と前記第１のリード群とを前記他辺側
で接続する複数のワイヤと、前記第１及び第２のリード
群と半導体チップの裏面との間に介在する絶縁部材と、
各リードのアウターリード部が露出するように前記半導
体チップ、第１及び第２のリード群、ワイヤ及び絶縁部
材を樹脂封止するパッケージ本体と、を備え、各リード
のアウターリード部を前記半導体チップの裏面方向に折
り曲げたことを特徴とする反転型ＩＣにある。
【０００７】この発明の第４の発明は、実装基板と、前
記実装基板の表面上に搭載され且つ裏面にダイパッドを
有する半導体チップの表面上に形成された第１及び第２
の電極パッド群と第１及び第２のリード群とがそれぞれ
ワイヤにより接続されていると共に各リードのアウター
リード部がそれぞれ半導体チップの裏面方向に折り曲げ
られた標準型のＩＣと、前記標準型のＩＣと同一機能を
有するリード同士が前記実装基板を挟んで重なるように
前記実装基板の裏面上に搭載され且つ裏面にダイパッド
を有する半導体チップの表面上に形成された第１及び第
２の電極パッド群と第２及び第１のリード群とがそれぞ
れワイヤにより接続されると共に各リードのアウターリ
ード部がそれぞれ半導体チップの裏面方向に折り曲げら
れた前記標準型のＩＣに対してピン接続が反転された反
転型のＩＣと、前記実装基板に設けられると共に前記標
準型のＩＣと前記反転型のＩＣの同一機能を有するリー
ド同士を電気的に接続する複数の接続部材と、を備えた
ことを特徴とするＩＣモジュールにある。 この発明の第
５の発明は、実装基板と、前記実装基板の表面上に搭載
され且つ半導体チップの表面上に形成された第１及び第
２の電極パッド群と第１及び第２のリード群とがそれぞ
れワイヤにより接続されていると共に各リードのアウタ
ーリード部がそれぞれ半導体チップの裏面方向に折り曲
げられた標準型のＩＣと、前記標準型のＩＣと同一機能
を有するリード同士が前記実装基板を挟んで重なるよう
に前記実装基板の裏面上に搭載され且つ半導体チップの
表面上に形成された第１及び第２の電極パッド群と第２
及び第１のリード群とがそれぞれワイヤにより接続され
ると共に各リードのアウターリード部がそれぞれ半導体
チップの裏面方向に折り曲げられた前記標準型のＩＣに
対してピン接続が反転された反転型のＩＣと、前記実装
基板に設けられると共に前記標準型のＩＣと前記反転型
のＩＣの同一機能を有するリード同士を電気的に接続す
る複数の接続部材と、を備え、前記標準型のＩＣにおい
て、上記半導体チップの一辺に沿って設けられた第１の
電極群とこの一辺側から外部に延びその端部にアウター
リード部を有する第１のリード群が前記一辺側でワイヤ
により接続され、前記一辺と反対側の他辺に沿って設け
られた第２の電極群とこの他辺側から外部に延びその端
部にアウターリー ド部を有する第２のリード群が前記他
辺側でワイヤにより接続され、前記反転型のＩＣにおい
て、上記半導体チップの一辺に沿って設けられた第１の
電極群と半導体チップの裏面側で前記一辺側から他辺を
通って外部に延びその端部にアウターリード部を有する
第２のリード群が前記一辺側でワイヤにより接続され、
前記一辺側と反対側の他辺に沿って設けられた第２の電
極群と半導体チップの裏面側で前記他辺側から一辺を通
って外部に延びその端部にアウターリード部を有する第
１のリード群が前記他辺側でワイヤにより接続され、前
記第１及び第２のリード群と半導体チップの裏面との間
に絶縁部材を介在させていることを特徴とするＩＣモジ
ュールにある。
【０００８】この発明の第６の発明は、実装基板と、前
記実装基板の表面上に搭載され且つ裏面にダイパッドを
有する半導体チップの表面上に形成された第１及び第２
の電極パッド群と第１及び第２のリード群とがそれぞれ
ワイヤにより接続されると共に各リードのアウターリー
ド部がそれぞれ半導体チップの裏面方向に折り曲げられ
た標準型のＩＣと、前記実装基板の表面上に搭載され且
つ裏面にダイパッドを有する半導体チップの表面上に形
成された第１及び第２の電極パッド群と第２及び第１の
リード群とがそれぞれワイヤにより接続されると共に各
リードのアウターリード部がそれぞれ半導体チップの裏
面方向に折り曲げられた前記標準型のＩＣに対してピン
接続が反転された反転型のＩＣと、を備えたことを特徴
とするＩＣモジュールにある。 この発明の第７の発明
は、実装基板と、前記実装基板の表面上に搭載され且つ
半導体チップの表面上に形成された第１及び第２の電極
パッド群と第１及び第２のリード群とがそれぞれワイヤ
により接続されると共に各リードのアウターリード部が
それぞれ半導体チップの裏面方向に折り曲げられた標準
型のＩＣと、前記実装基板の表面上に搭載され且つ半導
体チップの表面上に形成された第１及び第２の電極パッ
ド群と第２及び第１のリード群とがそれぞれワイヤによ
り接続されると共に各リードのアウターリード部がそれ
ぞれ半導体チップの裏面方向に折り曲げられた前記標準
型のＩＣに対してピン接続が反転された反転型のＩＣ
と、を備え、前記標準型のＩＣにおいて、上記半導体チ
ップの一辺に沿って設けられた第１の電極群とこの一辺
側から外部に延びその端部にアウターリード部を有する
第１のリード群が前記一辺側でワイヤにより接続され、
前記一辺と反対側の他辺に沿って設けられた第２の電極
群とこの他辺から外部に延びその端部にアウターリード
部を有する第２のリード群が前記他辺側でワイヤにより
接続され、前記反転型のＩＣにおいて、上記半導体チッ
プの一辺に沿って設けられた第１の電極群と半導体チッ
プの裏面側で前記一辺側から他辺を通って外部に延びそ
の端部にアウターリード部を有する第２のリード群が前
記一辺側でワイヤにより接続され、前記一辺側と反対側
の他辺に沿って設けられた第２の電極群と半導体チップ
の裏面側で前記他辺側から一辺を通って外部に延びその
端部にアウターリード部を有 する第１のリード群が前記
他辺側でワイヤにより接続され、前記第１及び第２のリ
ード群と半導体チップの裏面との間に絶縁部材を介在さ
せていることを特徴とするＩＣモジュールにある。
【０００９】
【作用】第１の発明による反転型ＩＣの製造方法におい
ては、半導体チップの表面上に形成された第１及び第２
の電極パッド群が標準型のＩＣとは逆にそれぞれ第２及
び第１のリード群にワイヤにより接続され、各リードの
アウターリード部は標準型ＩＣと同様に半導体チップの
裏面方向に折り曲げられる。第２及び第３の発明による
反転型ＩＣにおいては、半導体チップの表面上に形成さ
れた第１及び第２の電極パッド群が標準型のＩＣとは逆
にそれぞれ第２及び第１のリード群にワイヤにより接続
され、各リードのアウターリード部が標準型ＩＣと同様
に半導体チップの裏面方向に折り曲げられている。特に
第３の発明では、リードの上に半導体チップが載る構造
でこれを実現させている。 第４及び第５の発明によるＩ
Ｃモジュールにおいては、標準型のＩＣが実装基板の表
面上に搭載される一方、反転型のＩＣが実装基板の裏面
上に搭載され、標準型のＩＣと反転型のＩＣの同一機能
を有するリード同士が実装基板を挟んで重なるように配
置されて互いに接続部材により電気的に接続される。特
に第５の発明では、リードの上に半導体チップが載る構
造の第３の発明の反転型ＩＣを使用してこれを実現させ
ている。 第６及び第７の発明によるＩＣモジュールにお
いては、標準型のＩＣと反転型のＩＣとが共に実装基板
の表面上に搭載され、標準型のＩＣと反転型のＩＣの同
一機能を有するリード同士が電気的に接続される。特に
第５の発明では、リードの上に半導体チップが載る構造
の第３の発明の反転型ＩＣを使用してこれを実現させて
いる。
【００１０】
【実施例】以下、この発明の実施例を添付図面に基づい
て説明する。図１はこの発明の第１実施例に係るＩＣモ
ジュールを示す断面図である。実装基板２８の表面上に
標準型のＩＣ２０が、裏面上に反転型のＩＣ３０がそれ
ぞれ搭載されている。標準型のＩＣ２０は、図２及び図
３に示されるようにダイパッド２６を有し、ダイパッド
２６の上に半導体チップ２１が搭載されている。半導体
チップ２１の表面２１ａ上には、半導体チップ２１の一
対の長辺に沿ってそれぞれ第１及び第２の電極パッド群
２２ａ及び２２ｂが形成され、半導体チップ２１の一対
の長辺の近傍には第１番目〜第１３番目のリードからな
る第１のリード群２４ａと第１４番目〜第２６番目のリ
ードからなる第２のリード群２４ｂとがそれぞれ配列さ
れている。半導体チップ２１の第１の電極パッド群２２
ａの各電極パッドとこれに対応する第１のリード群２４
ａのリードのインナーリード部とがワイヤ２３により電
気的に接続され、同様に第２の電極パッド群２２ｂの各
電極パッドとこれに対応する第２のリード群２４ｂのリ
ードのインナーリード部とがワイヤ２３により電気的に
接続されている。そして、第１及び第２のリード群２４
ａ及び２４ｂの各リードのアウターリード部２５が露出
するように半導体チップ２１、ワイヤ２３、各リードの
インナーリード部及びダイパッド２６が樹脂からなるパ
ッケージ本体２７により封止されている。各リードのア
ウターリード部２５は、半導体チップ２１の裏面２１ｂ
の方向に折り曲げられている。
【００１１】一方、反転型のＩＣ３０は、図４及び図５
に示されるようにダイパッド３６を有し、ダイパッド３
６の上に標準型ＩＣ２０で用いられたものと同様の半導
体チップ２１が搭載されている。半導体チップ２１の上
方には、第１番目〜第１３番目のリードからなる第１の
リード群３４ａと第１４番目〜第２６番目のリードから
なる第２のリード群３４ｂとが交互に配列されている。
そして、標準型ＩＣ２０とは逆に、半導体チップ２１の
第１の電極パッド群２２ａの各電極パッドとこれに対応
する第２のリード群３４ｂのリードのインナーリード部
とがワイヤ３３により電気的に接続され、第２の電極パ
ッド群２２ｂの各電極パッドとこれに対応する第１のリ
ード群３４ａのリードのインナーリード部とがワイヤ３
３により電気的に接続されている。第１及び第２のリー
ド群３４ａ及び３４ｂの各リードのアウターリード部３
５が露出するように半導体チップ２１、ワイヤ３３、各
リードのインナーリード部及びダイパッド３６が樹脂か
らなるパッケージ本体２７により封止されている。各リ
ードのアウターリード部３５は、標準型ＩＣ２０と同様
に半導体チップ２１の裏面２１ｂの方向に折り曲げられ
ている。
【００１２】なお、ＩＣ２０及び３０はそれぞれ４Ｍダ
イナミックＲＡＭを例示したものであり、図２及び図４
において、各リードの近傍に丸印を付して記された数字
はそのリードのリード番号を示している。また、半導体
チップ２１の各電極パッドの近傍に記された記号は、そ
れぞれその電極パッドの機能を示したもので、例えば、
Ｄはデータ入力、Ｑはデータ出力、Ｗバーはライト制御
入力、Ａ０〜Ａ10はアドレス入力、ＶCCは電源５Ｖ、Ｖ
SSは基準電圧０Ｖを表している。
【００１３】以上のように、標準型ＩＣ２０と反転型Ｉ
Ｃ３０とでは、半導体チップ２１の第１及び第２の電極
パッド群２２ａ及び２２ｂが接続されるリード群が逆に
なっている、すなわち標準型ＩＣ２０では第１及び第２
の電極パッド群２２ａ及び２２ｂがそれぞれ第１及び第
２のリード群２４ａ及び２４ｂに接続され、反転型ＩＣ
３０では第１及び第２の電極パッド群２２ａ及び２２ｂ
がそれぞれ第２及び第１のリード群３４ｂ及び３４ａに
接続されている。このため、例えば標準型ＩＣ２０の第
１番目のリードにはデータ入力用電極パッドが、第２６
番目のリードには基準電圧０Ｖ用の電極パッドがそれぞ
れ接続され、一方反転型ＩＣ３０の第１番目のリードに
は基準電圧０Ｖ用の電極パッドが、第２６番目のリード
にはデータ入力用の電極パッドがそれぞれ接続されてい
る。
【００１４】従って、これらのＩＣ２０及び３０を図１
のように実装基板２８の両面に配置すれば、双方のＩＣ
２０及び３０の同一機能を有するリード同士が実装基板
２８を挟んで互いに重なる位置にくることになる。互い
に対応するこれらのリードのアウターリード部２５及び
３５が実装基板２８に設けられたスルーホール２９を介
して互いに電気的に接続されている。このスルーホール
２９が接続部材を形成している。
【００１５】上述した反転型のＩＣ３０は、次のように
して製造することができる。まず、半導体チップ２１を
ダイパッド３６上に搭載し、第１の電極パッド群２２ａ
の各電極パッドとこれに対応する第２のリード群３４ｂ
のリードとをワイヤ３３により接続すると共に第２の電
極パッド群２２ｂの各電極パッドとこれに対応する第１
のリード群３４ａのリードとをワイヤ３３により接続す
る。次に、各リードのアウターリード部３５が露出する
ように半導体チップ２１、ワイヤ３３、各リードのイン
ナーリード部及びダイパッド３６を樹脂からなるパッケ
ージ本体２７により封止する。その後、リード曲げ用の
金型を用いて各リードのアウターリード部３５を、標準
型ＩＣ２０と同様に半導体チップ２１の裏面２１ｂ方向
に折り曲げ加工する。
【００１６】また、図１に示されるように、ＩＣ２０及
び３０の各リードはパッケージ本体２７の高さ方向中央
部よりも半導体チップ２１の表面２１ａが臨む方向に偏
った位置から外部に導出され、半導体チップ２１の裏面
２１ｂ側に折り曲げられているので、パッケージ本体２
７の外部に露出しているリードの長さを大きくとること
ができる。このため、実装後の熱ストレスに対する信頼
性が改善される。さらに、反転型ＩＣ３０の各リードの
アウターリード３５は、標準型ＩＣ２０のアウターリー
ド２５と同様に半導体チップ２１の裏面２１ｂ方向に曲
げられるので、曲げ加工用の金型は標準型ＩＣ２０と反
転型ＩＣ３０とで共通のものを使用することができ、作
業性及び生産性が改善される。
【００１７】図６にこの発明の第２実施例に係るＩＣモ
ジュールを示す。実装基板２８の表面上に標準型のＩＣ
４０が、裏面上に反転型のＩＣ５０がそれぞれ搭載され
ている。標準型のＩＣ４０を図７及び図８に、反転型の
ＩＣ５０を図９及び図１０にそれぞれ示す。これらのＩ
Ｃ４０及び５０は、共に同一の半導体チップ４１、第１
及び第２のリード群４４ａ及び４４ｂ、ダイパッド４６
及びパッケージ本体４７を有している。半導体チップ４
１の表面４１ａ上には、その長手方向中心線上に沿って
第１及び第２の電極パッド群４２ａ及び４２ｂが交互に
且つ一直線上に形成されており、これらのパッド群４２
ａ及び４２ｂの両側にそれぞれ第１及び第２のリード群
４４ａ及び４４ｂのインナーリード部が配列されてい
る。
【００１８】そして、図７に示されるように標準型ＩＣ
４０においては、半導体チップ４１の第１の電極パッド
群４２ａの各電極パッドとこれに対応する第１のリード
群４４ａのリードのインナーリード部とがワイヤ４３に
より電気的に接続されると共に第２の電極パッド群４２
ｂの各電極パッドとこれに対応する第２のリード群４４
ｂのリードのインナーリード部とがワイヤ４３により電
気的に接続されている。一方、図９に示されるように、
反転型ＩＣ５０においては、半導体チップ４１の第１の
電極パッド群４２ａの各電極パッドとこれに対応する第
２のリード群４４ｂのリードのインナーリード部とがワ
イヤ５３により電気的に接続されると共に第２の電極パ
ッド群４２ｂの各電極パッドとこれに対応する第１のリ
ード群４４ａのリードのインナーリード部とがワイヤ５
３により電気的に接続されている。双方のＩＣ４０及び
５０において、各リードのアウターリード部４５は、半
導体チップ４１の裏面４１ｂの方向に折り曲げられてい
る。このように、中心線上に電極パッドを有する半導体
チップを用いる場合には、ワイヤ４３及び５３の接続を
変えるだけで、容易に反転型のＩＣ５０を得ることがで
きる。
【００１９】第３実施例に用いられる標準型ＩＣ６０を
図１１及び図１２に示す。このＩＣ６０では、パッケー
ジ本体６７の四辺からそれぞれリードが導出されてい
る。ダイパッド６６上に半導体チップ６１が搭載され、
半導体チップ６１の上方にリード番号１〜６、１５及び
１６の各リードからなる第１のリード群６４ａとリード
番号７〜１４の各リードからなる第２のリード群６４ｂ
とが配置されている。半導体チップ６１の表面６１ａ上
には第１の電極パッド群６２ａと第２の電極パッド群６
２ｂとが互いに平行に配列されており、第１の電極パッ
ド群６２ａの各パッドとこれに対応する第１のリード群
６４ａのリードのインナーリード部とがワイヤ６３によ
り電気的に接続されると共に第２の電極パッド群６２ｂ
の各パッドとこれに対応する第２のリード群６４ｂのリ
ードのインナーリード部とがワイヤ６３により電気的に
接続されている。また、各リードのアウターリード部６
５は、半導体チップ６１の裏面６１ｂの方向に折り曲げ
られている。
【００２０】これに対し、反転型のＩＣ７０では、図１
３及び図１４に示されるように、半導体チップ６１の第
１の電極パッド群６２ａの各パッドとこれに対応する第
２のリード群７４ｂのリードのインナーリード部とがワ
イヤ７３により電気的に接続され、第２の電極パッド群
６２ｂの各パッドとこれに対応する第１のリード群７４
ａのリードのインナーリード部とがワイヤ７３により電
気的に接続されている。各リードのアウターリード部７
５は、標準型ＩＣ６０と同様に半導体チップ６１の裏面
６１ｂの方向に折り曲げられている。上記の標準型ＩＣ
６０及び反転型ＩＣ７０を組み合わせることにより、第
１実施例及び第２実施例と同様に簡単な配線で信頼性の
高いＩＣモジュールを得ることができる。
【００２１】なお、第１実施例で用いられた反転型のＩ
Ｃ３０では、図４及び図５に示されるように、半導体チ
ップ２１の表面２１ａの上方に第１及び第２のリード群
３４ａ及び３４ｂを配置したが、これに限るものではな
い。例えば、図１５及び図１６に示される反転型ＩＣ８
０のように、半導体チップ２１の裏面２１ｂを横切るよ
うに第１及び第２のリード群８４ａ及び８４ｂを配置し
てもよい。この場合、半導体チップ２１の裏面２１ｂを
支持する専用のダイパッドを設けることができないの
で、半導体チップ２１の裏面２１ｂに絶縁フィルム８８
を接合し、この絶縁フィルム８８を介して半導体チップ
２１を第１及び第２のリード群８４ａ及び８４ｂ上に搭
載する。そして、半導体チップ２１の第１の電極パッド
群２２ａの各パッドと第２のリード群８４ｂの各リード
とをワイヤ８３により接続すると共に第２の電極パッド
群２２ｂの各パッドと第１のリード群８４ａの各リード
とをワイヤ８３により接続し、各リードのアウターリー
ド部８５が露出するようにこれらをパッケージ本体８７
で樹脂封止する。
【００２２】また、第１実施例では実装基板２８の両面
にそれぞれ標準型ＩＣ２０と反転型ＩＣ３０とを実装し
たが、これに限るものではなく、図１７に示されるよう
に、実装基板３８の表面上に標準型ＩＣ２０と反転型Ｉ
Ｃ３０とを隣接して搭載してもよい。双方のＩＣ２０及
び３０の同一機能を有するリード同士、例えば標準型Ｉ
Ｃ２０の第２のリード群２４ｂの各リードと反転型ＩＣ
３０の第１のリード群３４ａの各リードとが互いに隣接
し、電気的に接続されている。この場合には、実装基板
３８にスルーホールを設ける必要はなくなる。
【００２３】
【発明の効果】以上説明したように、第１の発明の反転
型ＩＣの製造方法は、半導体チップの表面上に形成され
た第１及び第２の電極パッド群と第１及び第２のリード
群とがそれぞれワイヤにより接続されると共に各リード
のアウターリード部がそれぞれ半導体チップの裏面方向
に折り曲げられた標準型のＩＣと同一の半導体チップを
用いてピン接続が反転された反転型のＩＣを製造する方
法であって、半導体チップの第１の電極パッド群と第２
のリード群とをワイヤにより接続し、半導体チップの第
２の電極パッド群と第１のリード群とをワイヤにより接
続し、各リードのアウターリード部が露出するように半
導体チップ、第１及び第２のリード群及びワイヤを樹脂
封止し、各リードのアウターリード部を半導体チップの
裏面方向に折り曲げるので、簡単な配線により高密度実
装が可能で且つ信頼性の優れた反転型ＩＣを得ることが
できる。第２の発明の反転型ＩＣは第１の発明の製造方
法により形成されたもので、構造が簡単で、ＩＣのより
高密度な実装を可能にし、さらに信頼性の優れた反転型
ＩＣを提供できる。 第３の発明の反転型ＩＣでは特に、
リードの上に半導体チップが載る構造としたので、ダイ
パッドが不要となり、さらに構造が簡単な信頼性の優れ
た反転型ＩＣを提供できる。
【００２４】第４の発明のＩＣモジュールは、第２の発
明の反転型ＩＣを使用して、実装基板の一方の面に標準
型のＩＣ、他方の面に反転型のＩＣを実装し、実装基板
に設けられた接続部材で両者の同一機能を有するリード
同士を電気的に接続するようにしたので、配線が簡単で
ＩＣのより高密度な実装を可能にし、さらに信頼性の優
れたＩＣモジュールを提供できる。 第５の発明のＩＣモ
ジュールは、第３の発明の反転型ＩＣを使用して、実装
基板の一方の面に標準型のＩＣ、他方の面に反転型のＩ
Ｃを実装し、両者の同一機能を有するリード同士を電気
的に接続するようにしたので、ダイパッドのない構造が
簡単な反転型ＩＣを使用して、配線が簡単でＩＣのより
高密度な実装を可能にし、さらに信頼性の優れたＩＣモ
ジュールを提供できる。
【００２５】第６の発明のＩＣモジュールは、第２の発
明の反転型ＩＣを使用して、実装基板の同一面上に標準
型のＩＣと反転型のＩＣを実装し、両者の同一機能を有
するリード同士を電気的に接続するようにしたので、配
線が簡単でＩＣのより高密度な実装を可能にし、さらに
信頼性の優れたＩＣモジュールを提供できる。 第７の発
明のＩＣモジュールは、第３の発明の反転型ＩＣを使用
して、実装基板の同一面上に標準型のＩＣと反転型のＩ
Ｃを実装し、両者の同一機能を有するリード同士を電気
的に接続するようにしたので、ダイパッドのない構造が
簡単な反転型ＩＣを使用して、配線が簡単でＩＣのより
高密度な実装を可能にし、さらに信頼性の優れたＩＣモ
ジュールを提供できる。
【図面の簡単な説明】
【図１】この発明の第１実施例に係るＩＣモジュールを
示す断面図である。
【図２】第１実施例に用いられた標準型ＩＣを示す透視
平面図である。
【図３】図２のＡ−Ａ線矢視断面図である。
【図４】第１実施例に用いられた反転型ＩＣを示す透視
平面図である。
【図５】図４のＢ−Ｂ線矢視断面図である。
【図６】この発明の第２実施例に係るＩＣモジュールを
示す断面図である。
【図７】第２実施例に用いられた標準型ＩＣを示す透視
平面図である。
【図８】図７のＣ−Ｃ線矢視断面図である。
【図９】第２実施例に用いられた反転型ＩＣを示す透視
平面図である。
【図１０】図９のＤ−Ｄ線矢視断面図である。
【図１１】この発明の第３実施例に用いられた標準型Ｉ
Ｃを示す透視平面図である。
【図１２】図１１のＥ−Ｅ線矢視断面図である。
【図１３】第３実施例に用いられた反転型ＩＣを示す透
視平面図である。
【図１４】図１３のＦ−Ｆ線矢視断面図である。
【図１５】第１実施例の変形例に用いられた反転型ＩＣ
を示す透視平面図である。
【図１６】図１５のＧ−Ｇ線矢視断面図である。
【図１７】この発明の第４実施例に係るＩＣモジュール
を示す断面図である。
【図１８】従来のＩＣを示す断面図である。
【図１９】従来のＩＣモジュールを示す断面図である。
【符号の説明】
２０ 標準型ＩＣ ２１ 半導体チップ ２２ａ 第１の電極パッド群 ２２ｂ 第２の電極パッド群 ２３ ワイヤ ２４ａ 第１のリード群 ２４ｂ 第２のリード群 ２５ アウターリード部 ２８ 実装基板 ２９ スルーホール ３０ 反転型ＩＣ ３３ ワイヤ ３４ａ 第１のリード群 ３４ｂ 第２のリード群 ３５ アウターリード部 ３８ 実装基板 ４０ 標準型ＩＣ ４１ 半導体チップ ４２ａ 第１の電極パッド群 ４２ｂ 第２の電極パッド群 ４３ ワイヤ ４４ａ 第１のリード群 ４４ｂ 第２のリード群 ４５ アウターリード部 ５０ 反転型ＩＣ ５３ ワイヤ ６０ 標準型ＩＣ ６１ 半導体チップ ６２ａ 第１の電極パッド群 ６２ｂ 第２の電極パッド群 ６３ ワイヤ ６４ａ 第１のリード群 ６４ｂ 第２のリード群 ６５ アウターリード部 ７０ 反転型ＩＣ ７３ ワイヤ ７４ａ 第１のリード群 ７４ｂ 第２のリード群 ７５ アウターリード部 ８０ 反転型ＩＣ ８３ ワイヤ ８４ａ 第１のリード群 ８４ｂ 第２のリード群 ８５ アウターリード部

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップの表面上に形成された第１
    及び第２の電極パッド群と第１及び第２のリード群とが
    それぞれワイヤにより接続されると共に各リードのアウ
    ターリード部がそれぞれ半導体チップの裏面方向に折り
    曲げられた標準型のＩＣと同一の半導体チップを用いて
    ピン接続が反転された反転型のＩＣを製造する方法であ
    って、 半導体チップをダイパッド上に搭載し、 半導体チップの第１の電極パッド群と第２のリード群と
    をワイヤにより接続し、 半導体チップの第２の電極パッド群と第１のリード群と
    をワイヤにより接続し、 各リードのアウターリード部が露出するように半導体チ
    ップ、第１及び第２のリード群、ワイヤ及びダイパッド
    を樹脂封止し、 各リードのアウターリード部を半導体チップの裏面方向
    に折り曲げる、 ことを特徴とする反転型ＩＣの製造方法。
  2. 【請求項２】 半導体チップの表面上に形成された第１
    及び第２の電極パッド群と第１及び第２のリード群とが
    それぞれワイヤにより接続されると共に各リードのアウ
    ターリード部が半導体チップの裏面方向に折り曲げられ
    た標準型のＩＣに対してピン接続が反転された反転型の
    ＩＣであって、 標準型のＩＣに用いられた半導体チップと同一の半導体
    チップと、 この半導体チップの裏面上のダイパッドと、 第１及び第２のリード群と、 前記半導体チップの第１の電極パッド群と前記第２のリ
    ード群とを接続すると共に前記半導体チップの第２の電
    極パッド群と前記第１のリード群とを接続する複数のワ
    イヤと、 各リードのアウターリード部が露出するように前記半導
    体チップ、第１及び第２のリード群及びワイヤを樹脂封
    止するパッケージ本体と、 を備え、各リードのアウターリード部を前記半導体チッ
    プの裏面方向に折り曲げたことを特徴とする反転型Ｉ
    Ｃ。
  3. 【請求項３】 半導体チップの表面上に形成された第１
    及び第２の電極パッド群と第１及び第２のリード群とが
    それぞれワイヤにより接続されると共に各リードのアウ
    ターリード部が半導体チップの裏面方向に折り曲げられ
    た標準型のＩＣに対してピン接続が反転された反転型の
    ＩＣであって、 一辺に沿って第１の電極群、この一辺と反対側の他辺に
    沿って第２の電極群を設けた、標準型のＩＣに用いられ
    た半導体チップと同一の半導体チップと、 前記半導体チップの裏面側で前記他辺側から一辺を通っ
    て外部に延びその端部にアウターリード部を有する第１
    のリード群と、 前記半導体チップの裏面側で前記一辺側から他辺を通っ
    て外部に延びその端部にアウターリード部を有する第２
    のリード群と、 前記半導体チップの第１の電極パッド群と前記第２のリ
    ード群とを前記一辺側で接続すると共に前記半導体チッ
    プの第２の電極パッド群と前記第１のリード群とを前記
    他辺側で接続する複数のワイヤと、 前記第１及び第２のリード群と半導体チップの裏面との
    間に介在する絶縁部材と、 各リードのアウターリード部が露出するように前記半導
    体チップ、第１及び第２のリード群、ワイヤ及び絶縁部
    材を樹脂封止するパッケージ本体と、 を備え、各リードのアウターリード部を前記半導体チッ
    プの裏面方向に折り曲げたことを特徴とする反転型Ｉ
    Ｃ。
  4. 【請求項４】 実装基板と、 前記実装基板の表面上に搭載され且つ裏面にダイパッド
    を有する半導体チップの表面上に形成された第１及び第
    ２の電極パッド群と第１及び第２のリード群とがそれぞ
    れワイヤにより接続されていると共に各リードのアウタ
    ーリード部がそれぞれ半導体チップの裏面方向に折り曲
    げられた標準型のＩＣと、 前記標準型のＩＣと同一機能を有するリード同士が前記
    実装基板を挟んで重なるように前記実装基板の裏面上に
    搭載され且つ裏面にダイパッドを有する半導体チップの
    表面上に形成された第１及び第２の電極パッド群と第２
    及び第１のリード群とがそれぞれワイヤにより接続され
    ると共に各リードのアウターリード部がそれぞれ半導体
    チップの裏面方向に折り曲げられた前記標準型のＩＣに
    対してピ ン接続が反転された反転型のＩＣと、 前記実装基板に設けられると共に前記標準型のＩＣと前
    記反転型のＩＣの同一機能を有するリード同士を電気的
    に接続する複数の接続部材と、 を備えたことを特徴とするＩＣモジュール。
  5. 【請求項５】 実装基板と、 前記実装基板の表面上に搭載され且つ半導体チップの表
    面上に形成された第１及び第２の電極パッド群と第１及
    び第２のリード群とがそれぞれワイヤにより接続されて
    いると共に各リードのアウターリード部がそれぞれ半導
    体チップの裏面方向に折り曲げられた標準型のＩＣと、 前記標準型のＩＣと同一機能を有するリード同士が前記
    実装基板を挟んで重なるように前記実装基板の裏面上に
    搭載され且つ半導体チップの表面上に形成された第１及
    び第２の電極パッド群と第２及び第１のリード群とがそ
    れぞれワイヤにより接続されると共に各リードのアウタ
    ーリード部がそれぞれ半導体チップの裏面方向に折り曲
    げられた前記標準型のＩＣに対してピン接続が反転され
    た反転型のＩＣと、 前記実装基板に設けられると共に前記標準型のＩＣと前
    記反転型のＩＣの同一機能を有するリード同士を電気的
    に接続する複数の接続部材と、 を備え、 前記標準型のＩＣにおいて、上記半導体チップの一辺に
    沿って設けられた第１の電極群とこの一辺側から外部に
    延びその端部にアウターリード部を有する第１のリード
    群が前記一辺側でワイヤにより接続され、前記一辺と反
    対側の他辺に沿って設けられた第２の電極群とこの他辺
    側から外部に延びその端部にアウターリード部を有する
    第２のリード群が前記他辺側でワイヤにより接続され、 前記反転型のＩＣにおいて、上記半導体チップの一辺に
    沿って設けられた第１の電極群と半導体チップの裏面側
    で前記一辺側から他辺を通って外部に延びその端部にア
    ウターリード部を有する第２のリード群が前記一辺側で
    ワイヤにより接続され、前記一辺側と反対側の他辺に沿
    って設けられた第２の電極群と半導体チップの裏面側で
    前記他辺側から一辺を通って外部に延びその端部にアウ
    ターリード部を有する第１のリード群が前記他辺側でワ
    イヤにより接続され、前記第１及 び第２のリード群と半
    導体チップの裏面との間に絶縁部材を介在させているこ
    とを特徴とするＩＣモジュール。
  6. 【請求項６】 実装基板と、 前記実装基板の表面上に搭載され且つ裏面にダイパッド
    を有する半導体チップの表面上に形成された第１及び第
    ２の電極パッド群と第１及び第２のリード群とがそれぞ
    れワイヤにより接続されると共に各リードのアウターリ
    ード部がそれぞれ半導体チップの裏面方向に折り曲げら
    れた標準型のＩＣと、 前記実装基板の表面上に搭載され且つ裏面にダイパッド
    を有する半導体チップの表面上に形成された第１及び第
    ２の電極パッド群と第２及び第１のリード群とがそれぞ
    れワイヤにより接続されると共に各リードのアウターリ
    ード部がそれぞれ半導体チップの裏面方向に折り曲げら
    れた前記標準型のＩＣに対してピン接続が反転された反
    転型のＩＣと、 を備えたことを特徴とするＩＣモジュール。
  7. 【請求項７】 実装基板と、 前記実装基板の表面上に搭載され且つ半導体チップの表
    面上に形成された第１及び第２の電極パッド群と第１及
    び第２のリード群とがそれぞれワイヤにより接続される
    と共に各リードのアウターリード部がそれぞれ半導体チ
    ップの裏面方向に折り曲げられた標準型のＩＣと、 前記実装基板の表面上に搭載され且つ半導体チップの表
    面上に形成された第１及び第２の電極パッド群と第２及
    び第１のリード群とがそれぞれワイヤにより接続される
    と共に各リードのアウターリード部がそれぞれ半導体チ
    ップの裏面方向に折り曲げられた前記標準型のＩＣに対
    してピン接続が反転された反転型のＩＣと、 を備え、 前記標準型のＩＣにおいて、上記半導体チップの一辺に
    沿って設けられた第１の電極群とこの一辺側から外部に
    延びその端部にアウターリード部を有する第１のリード
    群が前記一辺側でワイヤにより接続され、前記一辺と反
    対側の他辺に沿って設けられた第２の電極群とこの他辺
    から外部に延びその端部にアウターリード部を有する第
    ２のリード群が前記他辺側でワイヤにより接続され、 前記反転型のＩＣにおいて、上記半導体チップの一辺に
    沿って設けられた第１の電極群と半導体チップの裏面側
    で前記一辺側から他辺を通って外部に延びその端部にア
    ウターリード部を有する第２のリード群が前記一辺側で
    ワイヤにより接続され、前記一辺側と反対側の他辺に沿
    って設けられた第２の電極群と半導体チップの裏面側で
    前記他辺側から一辺を通って外部に延びその端部にアウ
    ターリード部を有する第１のリード群が前記他辺側でワ
    イヤにより接続され、前記第１及び第２のリード群と半
    導体チップの裏面との間に絶縁部材を介在させているこ
    とを特徴とするＩＣモジュール。
JP3266412A 1991-10-15 1991-10-15 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール Expired - Fee Related JP2634516B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP3266412A JP2634516B2 (ja) 1991-10-15 1991-10-15 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール
US07/956,104 US5303120A (en) 1991-10-15 1992-10-02 Method of manufacturing inversion type IC's and IC module using same
DE69223906T DE69223906T2 (de) 1991-10-15 1992-10-14 Verfahren zur Herstellung invertierter IC's und IC-Moduln mit einem solcher IC's
EP92309354A EP0538003B1 (en) 1991-10-15 1992-10-14 Method of manufacturing inversion type ICs and IC module using same
SG1996001624A SG52264A1 (en) 1991-10-15 1992-10-14 Method of manufacturing inversion type ics and ic module using the same
KR1019920018980A KR960002498B1 (ko) 1991-10-15 1992-10-15 반전형 IC의 제조방법 및 그것을 사용한 IC모듈(module)
US08/494,065 USRE36077E (en) 1991-10-15 1995-06-23 Method of manufacturing inversion type IC's and IC module using same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3266412A JP2634516B2 (ja) 1991-10-15 1991-10-15 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール

Publications (2)

Publication Number Publication Date
JPH05109979A JPH05109979A (ja) 1993-04-30
JP2634516B2 true JP2634516B2 (ja) 1997-07-30

Family

ID=17430578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3266412A Expired - Fee Related JP2634516B2 (ja) 1991-10-15 1991-10-15 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール

Country Status (6)

Country Link
US (2) US5303120A (ja)
EP (1) EP0538003B1 (ja)
JP (1) JP2634516B2 (ja)
KR (1) KR960002498B1 (ja)
DE (1) DE69223906T2 (ja)
SG (1) SG52264A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2960560B2 (ja) * 1991-02-28 1999-10-06 株式会社日立製作所 超小型電子機器
JP2634516B2 (ja) * 1991-10-15 1997-07-30 三菱電機株式会社 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール
JPH0715122A (ja) * 1993-06-23 1995-01-17 Matsushita Electric Ind Co Ltd 接合用フィルム構体および電子部品実装方法
KR100292036B1 (ko) * 1993-08-27 2001-09-17 윤종용 반도체패키지의제조방법및그에 따른반도체패키지
JP3034180B2 (ja) * 1994-04-28 2000-04-17 富士通株式会社 半導体装置及びその製造方法及び基板
US6091608A (en) * 1995-02-08 2000-07-18 Compaq Computer Corporation Method and apparatus for simplified and compact component addition to a printed circuit board
US6008996A (en) 1997-04-07 1999-12-28 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US6271582B1 (en) * 1997-04-07 2001-08-07 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
US6144089A (en) * 1997-11-26 2000-11-07 Micron Technology, Inc. Inner-digitized bond fingers on bus bars of semiconductor device package
US6052289A (en) * 1998-08-26 2000-04-18 Micron Technology, Inc. Interdigitated leads-over-chip lead frame for supporting an integrated circuit die
JP3886659B2 (ja) * 1999-01-13 2007-02-28 東芝マイクロエレクトロニクス株式会社 半導体装置
GB2364440B (en) * 1999-05-07 2004-05-26 Seagate Technology Llc Surface mount ic stacking method and device
US6849480B1 (en) 1999-05-07 2005-02-01 Seagate Technology Llc Surface mount IC stacking method and device
JP2001156237A (ja) * 1999-11-25 2001-06-08 Mitsubishi Electric Corp リードフレーム及びそれを用いた樹脂封止型半導体装置
SG102591A1 (en) * 2000-09-01 2004-03-26 Micron Technology Inc Dual loc semiconductor assembly employing floating lead finger structure
KR100445073B1 (ko) * 2001-08-21 2004-08-21 삼성전자주식회사 듀얼 다이 패키지
US20050245062A1 (en) * 2004-04-29 2005-11-03 Jeff Kingsbury Single row bond pad arrangement
US7352058B2 (en) 2005-11-01 2008-04-01 Sandisk Corporation Methods for a multiple die integrated circuit package
US7511371B2 (en) * 2005-11-01 2009-03-31 Sandisk Corporation Multiple die integrated circuit package
JP2008102345A (ja) * 2006-10-19 2008-05-01 Nec Electronics Corp 半導体集積回路装置
US8228679B2 (en) * 2008-04-02 2012-07-24 Spansion Llc Connections for electronic devices on double-sided circuit board
EP2390909A1 (en) * 2010-05-24 2011-11-30 Jerry Hu Miniature packaging for discrete circuit components
JP2012114241A (ja) * 2010-11-25 2012-06-14 Renesas Electronics Corp 半導体チップおよび半導体装置
US8310098B2 (en) 2011-05-16 2012-11-13 Unigen Corporation Switchable capacitor arrays for preventing power interruptions and extending backup power life
US9601417B2 (en) * 2011-07-20 2017-03-21 Unigen Corporation “L” shaped lead integrated circuit package
JP2015076440A (ja) * 2013-10-07 2015-04-20 トヨタ自動車株式会社 半導体モジュール

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3303165C2 (de) * 1982-02-05 1993-12-09 Hitachi Ltd Halbleitervorrichtung mit Gehäusekörper und Verbindungsleitern
JPS59144155A (ja) * 1983-02-08 1984-08-18 Nec Corp 集積回路パツケ−ジ
JPS6046581A (ja) * 1983-08-24 1985-03-13 シャープ株式会社 フラットディスプレイパネル
JPH0671059B2 (ja) * 1984-03-26 1994-09-07 株式会社日立製作所 メモリモジュール
JPS62168652A (ja) * 1986-01-20 1987-07-24 Kobe Steel Ltd 連鋳機における鋳型内湯面レベル制御方法
JP2541532B2 (ja) * 1987-01-16 1996-10-09 株式会社日立製作所 半導体モジュ―ル
JPS63296292A (ja) * 1987-05-27 1988-12-02 Mitsubishi Electric Corp 半導体装置
US4796078A (en) * 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
JPS6476748A (en) * 1987-09-17 1989-03-22 Nec Corp Semiconductor circuit device
JPS6480032A (en) * 1987-09-21 1989-03-24 Hitachi Maxell Semiconductor device and manufacture thereof
US4891789A (en) * 1988-03-03 1990-01-02 Bull Hn Information Systems, Inc. Surface mounted multilayer memory printed circuit board
US4937656A (en) * 1988-04-22 1990-06-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JPH01304795A (ja) * 1988-06-02 1989-12-08 Fujitsu Ltd プリント板の配線方法
JPH01305562A (ja) * 1988-06-03 1989-12-08 Nec Corp 半導体メモリ
KR0158868B1 (ko) * 1988-09-20 1998-12-01 미다 가쓰시게 반도체장치
JPH02114544A (ja) * 1988-10-24 1990-04-26 Mitsubishi Electric Corp 半導体装置
JPH02250389A (ja) * 1989-03-24 1990-10-08 Hitachi Medical Corp 基板における電子部品の搭載構造
US5432127A (en) * 1989-06-30 1995-07-11 Texas Instruments Incorporated Method for making a balanced capacitance lead frame for integrated circuits having a power bus and dummy leads
JPH0373578A (ja) * 1989-08-14 1991-03-28 Nec Corp 光半導体素子
JPH0693469B2 (ja) * 1989-11-28 1994-11-16 株式会社東芝 樹脂封止型半導体装置
JP2859360B2 (ja) * 1990-02-27 1999-02-17 株式会社日立製作所 半導体装置、半導体装置の製造方法及び半導体装置の実装構造
JPH0456347A (ja) * 1990-06-26 1992-02-24 Hitachi Ltd 半導体装置
JP2568748B2 (ja) * 1990-10-30 1997-01-08 三菱電機株式会社 半導体装置
JPH04188860A (ja) * 1990-11-22 1992-07-07 Ibiden Co Ltd 表面実装用ｉｃパッケージの実装方法
JPH04256351A (ja) * 1991-02-08 1992-09-11 Nec Corp Ｉｃパッケージ
JPH04267546A (ja) * 1991-02-22 1992-09-24 Hitachi Ltd 半導体集積回路装置
US5229329A (en) * 1991-02-28 1993-07-20 Texas Instruments, Incorporated Method of manufacturing insulated lead frame for integrated circuits
JPH04291787A (ja) * 1991-03-20 1992-10-15 Toshiba Corp 両面実装回路装置
JPH04335561A (ja) * 1991-05-13 1992-11-24 Mitsubishi Electric Corp 半導体装置
JP2634516B2 (ja) * 1991-10-15 1997-07-30 三菱電機株式会社 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール
US5297107A (en) * 1992-04-24 1994-03-22 Digital Equipment Corporation Interconnect arrangement for electronic components disposed on a circuit board
JPH0637136A (ja) * 1992-05-22 1994-02-10 Nec Ic Microcomput Syst Ltd 半導体装置
EP0608440A1 (en) * 1992-12-18 1994-08-03 Fujitsu Limited Semiconductor device having a plurality of chips having identical circuit arrangements sealed in package

Also Published As

Publication number Publication date
KR930009036A (ko) 1993-05-22
JPH05109979A (ja) 1993-04-30
EP0538003B1 (en) 1998-01-07
USRE36077E (en) 1999-02-02
DE69223906T2 (de) 1998-08-27
SG52264A1 (en) 1998-09-28
KR960002498B1 (ko) 1996-02-17
US5303120A (en) 1994-04-12
DE69223906D1 (de) 1998-02-12
EP0538003A1 (en) 1993-04-21

Similar Documents

Publication Publication Date Title
JP2634516B2 (ja) 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール
KR100619208B1 (ko) 반도체장치및그제조방법
US6576498B2 (en) Semiconductor device and a method of manufacturing the same
TW571420B (en) Stack semiconductor chip package and lead frame suitable for such a stack package
KR100381979B1 (ko) 반도체 장치 및 그 제조방법
JPH0322544A (ja) 半導体装置
JPH047867A (ja) 半導体装置及びその製造方法
JPS6010651A (ja) 半導体装置
JP3272079B2 (ja) 半導体モジュール
JPS60200559A (ja) メモリモジュール
JPS628529A (ja) 半導体装置の製造方法
JP3957722B2 (ja) 半導体装置の製造方法
JP2555991B2 (ja) パッケージ
JPH04372161A (ja) 半導体装置
JPH04133464A (ja) 樹脂封止型半導体装置
JPH03250637A (ja) 半導体装置、半導体装置の製造方法及び半導体装置の実装構造
JPH0311643A (ja) 樹脂封止型半導体装置
JPH07336014A (ja) Ｉｃパッケージの実装構造
JP2000357698A (ja) 半導体装置の製造方法
JPH0536890A (ja) 半導体装置
JPH03150869A (ja) メモリモジュール
JPH0513664A (ja) 半導体装置
JPH1027821A (ja) 半導体装置
JPH04294554A (ja) 半導体装置

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080425

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090425

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100425

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees