JPS628529A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS628529A JPS628529A JP60147161A JP14716185A JPS628529A JP S628529 A JPS628529 A JP S628529A JP 60147161 A JP60147161 A JP 60147161A JP 14716185 A JP14716185 A JP 14716185A JP S628529 A JPS628529 A JP S628529A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor pellet
- resin
- semiconductor
- semiconductor device
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野）
本発明は半導体装置の製造方法に関し、特にフレームペ
ント°の両面の半導体ペレットを樹脂封止した外囲器の
形成に改良を施したものである。
ント°の両面の半導体ペレットを樹脂封止した外囲器の
形成に改良を施したものである。
現在、高集積度のＬＳＩ開発が盛んに行なわれ、１テッ
プ当り２５万６千個の素子や１００万個の素子を搭載す
るといつに高集積度のＩＣが開発するに至っている。
プ当り２５万６千個の素子や１００万個の素子を搭載す
るといつに高集積度のＩＣが開発するに至っている。
ところで、従来、半導体装置としては、第２図に示すも
のが知ら几ている。図中の１は、フレームベッド２上に
マウントされた半導体ペレットである。この半導体ペレ
ット１の表面には。
のが知ら几ている。図中の１は、フレームベッド２上に
マウントされた半導体ペレットである。この半導体ペレ
ット１の表面には。
？ンデイングワイヤ３ｔ−介して複数のリード４に接続
されている。前記半導体ペレット１、フレームベッド２
、ゲンデイングワイヤ３、及びリード４の一部は、樹脂
製の外囲器５により封止されている。
されている。前記半導体ペレット１、フレームベッド２
、ゲンデイングワイヤ３、及びリード４の一部は、樹脂
製の外囲器５により封止されている。
しかしながら、従来の半導体装置によ几ば、素子の集積
度を十分に向上することができないという欠点を有する
。
度を十分に向上することができないという欠点を有する
。
本発明は上記事情に鑑みてなされたもので、素子の集積
度を従来の２倍まで向上し得る半導体装置の製造方法を
提供することを目的とする。
度を従来の２倍まで向上し得る半導体装置の製造方法を
提供することを目的とする。
本発明は、フレームベッドの両面に半導体ペレットを夫
々取り付け、これらの半導体ペレットを同一外囲器内に
封込めた半導体装置を製造する方法において、前記外囲
器ｔ−２度の樹脂封止工程により形成することを特徴と
するもので、コスト高を招い次り、余分なスペースを必
要とせず、素子の集積度を従来の２倍まで向上すること
を図っ友ことを骨子とする。
々取り付け、これらの半導体ペレットを同一外囲器内に
封込めた半導体装置を製造する方法において、前記外囲
器ｔ−２度の樹脂封止工程により形成することを特徴と
するもので、コスト高を招い次り、余分なスペースを必
要とせず、素子の集積度を従来の２倍まで向上すること
を図っ友ことを骨子とする。
以下、本発明の一実施Ｖｉ′ｆＵを第１図１ａｌ 、
ｌｂｌを参照して説明する。なお、第２図と同部材は同
符号を付して説明を省略する。
ｌｂｌを参照して説明する。なお、第２図と同部材は同
符号を付して説明を省略する。
Ｉｆ、フレームベッド２の表面上に半導体ペレット１を
接着した後、ダンディングワイヤ３を用いて前記半導体
ペレット１の表面と９ ）１１４とを電気的に接続さ
せた。なお、ＩＣを動作させる際、半導体ペレットには
テンプセレクタとアウトイネーブルを用いるため、既存
のＩＣのリード数より４ピン多くする。例えば、１６
ｋ Ｘ １６ ｋ ＝ ２５６ ｋＤＲＡＭでは１８ビ
ン＋４ピン＝２４ビンとする。
接着した後、ダンディングワイヤ３を用いて前記半導体
ペレット１の表面と９ ）１１４とを電気的に接続さ
せた。なお、ＩＣを動作させる際、半導体ペレットには
テンプセレクタとアウトイネーブルを用いるため、既存
のＩＣのリード数より４ピン多くする。例えば、１６
ｋ Ｘ １６ ｋ ＝ ２５６ ｋＤＲＡＭでは１８ビ
ン＋４ピン＝２４ビンとする。
つづいて、前記半導体ベレットｌ及び＋ｊｌ／ｆイング
ワイヤ３等を樹脂封止し樹脂層５を形成した（第１図１
ａｌ図示）。なお、第１図１ａｌにおいて点線部分は後
の２度目の樹脂封止の工程で形成される外囲器の外形の
一部を示す。次いで、前記フレームベット９２の裏面上
に別の半導体ペレット１１ｔ″前記半導体ペレット１と
線対称となるように接着した後、ボンディングワイヤ１
２を用いて半導体ベレット１１の表面と９−ド４とを電
気的に接続させた。更に、前記半導体ペレット１１及び
ダンディングワイヤ１２等を樹脂封止して樹脂層１３ｆ
：形成し、前記樹脂層５とからなる外囲器１４ｆ：、形
成して半導体装置を製造しｔ（第１図１ｂ１図示）。
ワイヤ３等を樹脂封止し樹脂層５を形成した（第１図１
ａｌ図示）。なお、第１図１ａｌにおいて点線部分は後
の２度目の樹脂封止の工程で形成される外囲器の外形の
一部を示す。次いで、前記フレームベット９２の裏面上
に別の半導体ペレット１１ｔ″前記半導体ペレット１と
線対称となるように接着した後、ボンディングワイヤ１
２を用いて半導体ベレット１１の表面と９−ド４とを電
気的に接続させた。更に、前記半導体ペレット１１及び
ダンディングワイヤ１２等を樹脂封止して樹脂層１３ｆ
：形成し、前記樹脂層５とからなる外囲器１４ｆ：、形
成して半導体装置を製造しｔ（第１図１ｂ１図示）。
しかして、本発明によれば、フレームペラｒ２の両面に
夫々半導体ペレット１．ｌｌｆ形成。
夫々半導体ペレット１．ｌｌｆ形成。
し、これらを２度の樹脂封止工程により外囲器１４を形
成するため、以下に示す効果を有する。
成するため、以下に示す効果を有する。
■ 素子の集積度が２倍になる。
■ １ケのＩＣに２個の半導体ペレットｉ、１１を積載
するので、１ケのＩＣに１個の半導体ペレットのものを
２個分製作するよりも材料費を安価にできる。
するので、１ケのＩＣに１個の半導体ペレットのものを
２個分製作するよりも材料費を安価にできる。
■ ２個のＩＣのスペースが１ケのＩＣ分のスペース分
で賄える。
で賄える。
鵞お、本発明に係る半導体装置は、第３図に示す如く、
リーｆフレーム１５を２枚張り合わせて使って形成して
もよい。同半導体装置によれば、実施例のものと比べ一
層強固となる。
リーｆフレーム１５を２枚張り合わせて使って形成して
もよい。同半導体装置によれば、実施例のものと比べ一
層強固となる。
また、上記実施例では、上側の樹脂層を形成した後、下
側の樹脂層を形成したが、これと逆にしてもよいことは
勿論のことである・〔発明の効果〕 以上詳述した如く本発明によれば、素子０集造方法を提
供できる。
側の樹脂層を形成したが、これと逆にしてもよいことは
勿論のことである・〔発明の効果〕 以上詳述した如く本発明によれば、素子０集造方法を提
供できる。
第１図（ａ） 、 ｌｂｌは本発明の一実施例に係る半
導体装置の製造方法を工程順に示す断面図、第２図は従
来の半導体装置の断面図、第３図は本発明の他の実施例
に係る半導体装置の断面図である。 １１１１・・・半導体ペレット、２・・・フレームベッ
ド、３．１２・・・ボンディングワイヤ、４・・・リ−
ｈ’、５．１３−・・樹脂層、１４−・−外囲器、１５
゛°・リーｒフレーム。
導体装置の製造方法を工程順に示す断面図、第２図は従
来の半導体装置の断面図、第３図は本発明の他の実施例
に係る半導体装置の断面図である。 １１１１・・・半導体ペレット、２・・・フレームベッ
ド、３．１２・・・ボンディングワイヤ、４・・・リ−
ｈ’、５．１３−・・樹脂層、１４−・−外囲器、１５
゛°・リーｒフレーム。
Claims (2)
- （１）フレームベッドの両面に半導体ペレットを夫々取
り付け、これらの半導体ペレットを同一外囲器内に封込
めた半導体装置を製造する方法において、前記外囲器を
２度の樹脂封止工程により形成することを特徴とする半
導体装置の製造方法。 - （２）フレームベッドの片面側の半導体ペレットを樹脂
封止した後、フレームベッドの反対面側の半導体ペレッ
トを樹脂封止することにより、外囲器を形成することを
特徴とする特許請求の範囲第１項記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60147161A JPS628529A (ja) | 1985-07-04 | 1985-07-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60147161A JPS628529A (ja) | 1985-07-04 | 1985-07-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS628529A true JPS628529A (ja) | 1987-01-16 |
Family
ID=15423967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60147161A Pending JPS628529A (ja) | 1985-07-04 | 1985-07-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS628529A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0287661A (ja) * | 1988-09-26 | 1990-03-28 | Nec Corp | 半導体記憶装置 |
| US5273938A (en) * | 1989-09-06 | 1993-12-28 | Motorola, Inc. | Method for attaching conductive traces to plural, stacked, encapsulated semiconductor die using a removable transfer film |
| US5295045A (en) * | 1990-11-14 | 1994-03-15 | Hitachi, Ltd. | Plastic-molded-type semiconductor device and producing method therefor |
-
1985
- 1985-07-04 JP JP60147161A patent/JPS628529A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0287661A (ja) * | 1988-09-26 | 1990-03-28 | Nec Corp | 半導体記憶装置 |
| US5273938A (en) * | 1989-09-06 | 1993-12-28 | Motorola, Inc. | Method for attaching conductive traces to plural, stacked, encapsulated semiconductor die using a removable transfer film |
| US5295045A (en) * | 1990-11-14 | 1994-03-15 | Hitachi, Ltd. | Plastic-molded-type semiconductor device and producing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5463253A (en) | Semiconductor device having a plurality of chips | |
| JP2634516B2 (ja) | 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール | |
| US5530292A (en) | Semiconductor device having a plurality of chips | |
| US20020187586A1 (en) | Multi chip semiconductor package and method of construction | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| JP2003516637A (ja) | 二重ダイ集積回路パッケージ | |
| JPS628529A (ja) | 半導体装置の製造方法 | |
| JPS62142341A (ja) | 半導体装置およびその製造方法 | |
| JPH0221139B2 (ja) | ||
| JPS58219757A (ja) | 半導体装置 | |
| JPH0194636A (ja) | 半導体装置 | |
| JPS62113459A (ja) | フイルムキヤリア | |
| JPH0461152A (ja) | 半導体装置 | |
| JPH1084011A (ja) | 半導体装置及びこの製造方法並びにその実装方法 | |
| JP2001110981A (ja) | 半導体装置及びその製造方法 | |
| JPS6276753A (ja) | 半導体装置およびその製造方法 | |
| JPH02143449A (ja) | 半導体封止容器 | |
| JPH04196381A (ja) | マルチチップ半導体装置及びその製造方法 | |
| JPH04350961A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH053284A (ja) | 樹脂封止型半導体装置 | |
| JPH11111910A (ja) | マルチチップマウント半導体装置及びその製造方法 | |
| JPS62219531A (ja) | 半導体集積回路装置 | |
| JPS62291156A (ja) | 混成集積回路装置 | |
| JPH0266965A (ja) | 半導体装置の製造方法 | |
| JPS6364054B2 (ja) |