JPS62291156A - 混成集積回路装置 - Google Patents

混成集積回路装置

Info

Publication number
JPS62291156A
JPS62291156A JP13663286A JP13663286A JPS62291156A JP S62291156 A JPS62291156 A JP S62291156A JP 13663286 A JP13663286 A JP 13663286A JP 13663286 A JP13663286 A JP 13663286A JP S62291156 A JPS62291156 A JP S62291156A
Authority
JP
Japan
Prior art keywords
resin
bonded
integrated circuit
hybrid integrated
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13663286A
Other languages
English (en)
Inventor
Shigemi Nakamura
中村　茂美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13663286A priority Critical patent/JPS62291156A/ja
Publication of JPS62291156A publication Critical patent/JPS62291156A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 〔産業上の利用分野〕 本発明は混成集積回路装置に関１〜、特に、両面実装混
成集積回路装置の構造に関する。
〔従来の技術〕
従来、個別半導体素子またはＩＣ素子などの実装密度を
上けるため、これらの素子を配線基板の両面に搭載する
場合、フラットパック素子を両面に半田付実装、または
、第２図の断面図に示すように、配線基板ｌの下面にフ
ラットパック素子８の半田付は実装、上面にＩＣチップ
３のワイヤボンディング実装を行い、ＩＣＣベアト３の
周囲を樹脂７で包喧保饅していた３゜ 〔発明が解決しようとする問題点〕 しかしながら、上記従来の混成集積回路装置では、両面
実装により成る程度の実装密度の向上は得られているが
、しかし、片面はフラットパック素子を使用しているの
で、完全なベアチップの両面実装に比べ、実装密度が低
いのは免れない。
〔問題点を解決するための手段〕
本発明の混成集積回路装置では、チップ状態の半導体素
子（ベアチップ）をワイヤボンティングにより配線基板
の両面に実装している。この場合少なくとも一方の面は
、チップを囲も・樹脂枠全配線基板に接着し、樹脂封止
を行っている。このように、樹脂枠を使用し、半導体素
子を樹脂封止することにより、封止した樹脂面が配線基
板と平行に、かつ、平坦になるため、両面ワイヤボンデ
ィングが可能となる。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の断面図である。第１図にお
いて、配線基板１０両面にＩＣ素子がワイヤボンディン
グにより、実装されているが、下面は樹脂枠５が接着さ
れ、封止樹脂は樹脂枠を越えないように充てんされてい
る。工程順に説明すると、はじめに、下面側を上にして
ＩＣチップ２のマウントボンディングがなされ、つぎに
、ワイヤ４のボンディング後、チップ２の周囲に樹脂枠
５が接着され、それから制止樹脂６が充てんされる。こ
れにより、下面側は樹脂枠の高さの位置で平坦となり、
次に、裏返して上面に、ＩＣチップ３．３がマウントボ
ンディング、ワイヤ４がボンディングされる。最後に、
上面側が樹脂７で封止されて、両面ワイヤボンディング
の混成集積回路が完成する。ここで重要な点は、下面側
の樹脂封止面が樹脂枠を用いることによシ、平坦として
いる点にある。
なお上側は下面側にだけ樹脂枠を用いているが、上面側
の封止樹脂の高さを制限するために、上面にも樹脂枠を
用いて全体の厚みを助くすることもできる。
〔発明の効果〕
以上説明したように、本発明は、半導体累子分ワイヤボ
ンティングによって配線Ａｔ板の両面に実装することに
より、 （１）両面に実装することにより、高密度実装となる。
（２）　　さらに、両面ともワイヤボンディングによる
ベアチップ搭載であることにより、更に高密度実装とな
る。
（３）従って、より小形となシ、低コスト化が期待でき
る。
等の効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の断面図、第２図は従来の混
成集積回路装置の断面図である。 ■・・・・・・配ｆｉ！基板、２，３・・・・・・ＩＣ
チップ、４・・・・°°ボンディングワイヤ、５・・・
・・・樹脂枠、６・・・・・・充てん封止１７４脂、７
・・・・・・制止樹脂、８・・０９０．フラットパック
ＩＣ６ 第　１０ 躬／　図

Claims (1)

    【特許請求の範囲】
  1. 配線基板の両面にベアチップの半導体素子が実装され、
    かつ、前記半導体素子のうち、少くとも前記配線基板の
    片面の半導体素子は樹脂枠により囲まれ、この枠内が樹
    脂により充てんされていることを特徴とする混成集積回
    路装置。
JP13663286A 1986-06-11 1986-06-11 混成集積回路装置 Pending JPS62291156A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13663286A JPS62291156A (ja) 1986-06-11 1986-06-11 混成集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13663286A JPS62291156A (ja) 1986-06-11 1986-06-11 混成集積回路装置

Publications (1)

Publication Number Publication Date
JPS62291156A true JPS62291156A (ja) 1987-12-17

Family

ID=15179846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13663286A Pending JPS62291156A (ja) 1986-06-11 1986-06-11 混成集積回路装置

Country Status (1)

Country Link
JP (1) JPS62291156A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5337467A (en) * 1990-11-28 1994-08-16 Fujitsu Limited Method of producing wire-bonded substrate assembly
US7521778B2 (en) 2005-11-15 2009-04-21 Nec Electronics Corporation Semiconductor device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5337467A (en) * 1990-11-28 1994-08-16 Fujitsu Limited Method of producing wire-bonded substrate assembly
US7521778B2 (en) 2005-11-15 2009-04-21 Nec Electronics Corporation Semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US5245215A (en) Multichip packaged semiconductor device and method for manufacturing the same
US6091143A (en) Stacked leads-over chip multi-chip module
US6476474B1 (en) Dual-die package structure and method for fabricating the same
TWI495082B (zh) 多層半導體封裝
US5811879A (en) Stacked leads-over-chip multi-chip module
KR100926002B1 (ko) 반도체 패키지 디바이스와 그의 형성 및 테스트 방법
JP2003516637A (ja) 二重ダイ集積回路パッケージ
JPH02174255A (ja) 半導体集積回路装置
JP2007005800A (ja) スタックドチップスケール半導体パッケージを有するモジュール
JPS5892230A (ja) 半導体装置
JPS62142341A (ja) 半導体装置およびその製造方法
JPS62291156A (ja) 混成集積回路装置
JPH04144269A (ja) 混成集積回路装置
JP2682200B2 (ja) 半導体装置
JPS6276753A (ja) 半導体装置およびその製造方法
JPH01220837A (ja) 半導体集積回路装置
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
JP2595803B2 (ja) 混成集積回路装置
JPS62219531A (ja) 半導体集積回路装置
JP2822990B2 (ja) Ｃｓｐ型半導体装置
JPH02143449A (ja) 半導体封止容器
JPS61284951A (ja) 半導体装置
JPS6056297B2 (ja) 集積回路素子の気密実装構造
JPH03236245A (ja) 半導体装置
JPH04302209A (ja) 中空素子構造