JPS63246858A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63246858A JPS63246858A JP8151987A JP8151987A JPS63246858A JP S63246858 A JPS63246858 A JP S63246858A JP 8151987 A JP8151987 A JP 8151987A JP 8151987 A JP8151987 A JP 8151987A JP S63246858 A JPS63246858 A JP S63246858A
- Authority
- JP
- Japan
- Prior art keywords
- leads
- semiconductor device
- printed wiring
- printed
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 229910000679 solder Inorganic materials 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/225—Correcting or repairing of printed circuits
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に内部回路に接続されて
いないリードを有する半導体装置に関する。
いないリードを有する半導体装置に関する。
一般に、半導体装置においては、リードの数は内部回路
以外にパッケージの大きさや形状等により決定されるが
、内部回路に非導通なリードが存在する場合がある。
以外にパッケージの大きさや形状等により決定されるが
、内部回路に非導通なリードが存在する場合がある。
従来、この種の半導体装置のリードは他の内部回路に接
続されているリードと同様の形状となっている。また、
このようなリードが複数本存在する場合は互いにも非導
通となっている。
続されているリードと同様の形状となっている。また、
このようなリードが複数本存在する場合は互いにも非導
通となっている。
かかる半導体装置をプリント配線基板に実装する際は、
プリント配線の構造が実装された半導体装置を横切らな
い様に配線基板にスルーホールを開けて裏面へ配線して
いる。
プリント配線の構造が実装された半導体装置を横切らな
い様に配線基板にスルーホールを開けて裏面へ配線して
いる。
上述した従来の半導体装置は、このような裏面配線によ
り構造が複雑になるという欠点がある。
り構造が複雑になるという欠点がある。
また、樹脂材料を用いた配線基板にスルーホールを開け
た場合、熱的ストレスによりスルーホール内壁にクラッ
クが入ったりするという欠点がある。
た場合、熱的ストレスによりスルーホール内壁にクラッ
クが入ったりするという欠点がある。
本発明の目的は、かかるプリント配線構造を簡単にする
とともに、配線基板のスルーホール内壁にクラックが入
ることも防止した半導体装置を提供することにある。
とともに、配線基板のスルーホール内壁にクラックが入
ることも防止した半導体装置を提供することにある。
本発明の半導体装置は、内部回路に非導通な複数のリー
ド相互を電気的に接続し互いに導通しているように構成
される。
ド相互を電気的に接続し互いに導通しているように構成
される。
すなわち、本発明は電気的に半導体装置としての働きに
全く寄与しなかったリード、要するに内部回路に非導通
なリードをプリント配線基板に実装する際にプリント配
線の一部として使用するものである。
全く寄与しなかったリード、要するに内部回路に非導通
なリードをプリント配線基板に実装する際にプリント配
線の一部として使用するものである。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の第一の実施例を説明するための半導体
装置の実装断面図である。
装置の実装断面図である。
第1図に示すように、半導体装置1をプリント配線基板
10に実装する際、内部回路に非導通なリード2および
3を半導体装置1の下側で接続し、この状態で本来接続
されるべきプリント配線6および7上に搭載する。この
リード2.3とプリント配線6.7を夫々はんだで接続
することにより、プリント配線6,7間を接続すること
が出来、半導体装置1に妨げられることがない。また、
かかるリード2,3を基板10にもうけたスルーホール
に入れる必要がないため、基板10内にクラックが発生
することもない。
10に実装する際、内部回路に非導通なリード2および
3を半導体装置1の下側で接続し、この状態で本来接続
されるべきプリント配線6および7上に搭載する。この
リード2.3とプリント配線6.7を夫々はんだで接続
することにより、プリント配線6,7間を接続すること
が出来、半導体装置1に妨げられることがない。また、
かかるリード2,3を基板10にもうけたスルーホール
に入れる必要がないため、基板10内にクラックが発生
することもない。
また、第2図は本発明の第二の実施例を説明するための
半導体装置の実装斜視図である。
半導体装置の実装斜視図である。
第2図に示すように、プリント配線基板10に搭載され
る半導体装置1は内部回路に非導通なリード2,3,4
.5が半導体装置1の上表面で折り曲げ接続されている
。この折り曲げられた非導通リード2,3,4.5はプ
リント配線6,7゜8.9上に置かれる。また、11は
両リード対間に接続されたコンデンサである。
る半導体装置1は内部回路に非導通なリード2,3,4
.5が半導体装置1の上表面で折り曲げ接続されている
。この折り曲げられた非導通リード2,3,4.5はプ
リント配線6,7゜8.9上に置かれる。また、11は
両リード対間に接続されたコンデンサである。
この第二の実施例ではプリント配線6,7はリード2,
3を通して導通し、プリント配線8,9はリード4,5
を通して導通される。この例においては、半導体装置1
の表面がプリント配線の一部として使用されるため、上
述のとおりコンデンサ11をリード2,3及び4,5間
に実装することも必要に応じて可能となり、プリント基
板10の面積の節約が出来るという利点もある。
3を通して導通し、プリント配線8,9はリード4,5
を通して導通される。この例においては、半導体装置1
の表面がプリント配線の一部として使用されるため、上
述のとおりコンデンサ11をリード2,3及び4,5間
に実装することも必要に応じて可能となり、プリント基
板10の面積の節約が出来るという利点もある。
以上説明したように、本発明は内部回路に非導通なリー
ド相互を接続することにより、プリント配線基板に実装
する際に、半導体ICを横切るプリント配線と接続しそ
の一部として使い、プリント配線構造を簡単にすること
ができる効果がある。また、プリント配線基板にあきリ
ード用のスルーホールを設けないで済むので、スルーホ
ール内壁にクラックが入ることも防止できる効果がある
。
ド相互を接続することにより、プリント配線基板に実装
する際に、半導体ICを横切るプリント配線と接続しそ
の一部として使い、プリント配線構造を簡単にすること
ができる効果がある。また、プリント配線基板にあきリ
ード用のスルーホールを設けないで済むので、スルーホ
ール内壁にクラックが入ることも防止できる効果がある
。
第1図は本発明の第一の実施例を説明するための半導体
装置の断面図、第2図は本発明の第二の実施例を説明す
るための半導体装置の実装斜視図である。 1・・・半導体装置、2〜5・・・内部回路に非導通な
リード、6〜9・・・プリント配線、10・・・プリン
ト第1 図 第?図
装置の断面図、第2図は本発明の第二の実施例を説明す
るための半導体装置の実装斜視図である。 1・・・半導体装置、2〜5・・・内部回路に非導通な
リード、6〜9・・・プリント配線、10・・・プリン
ト第1 図 第?図
Claims (1)
- 内部回路との電気的導通を有していない複数のリード相
互を電気的に接続することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62081519A JP2723514B2 (ja) | 1987-04-01 | 1987-04-01 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62081519A JP2723514B2 (ja) | 1987-04-01 | 1987-04-01 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63246858A true JPS63246858A (ja) | 1988-10-13 |
JP2723514B2 JP2723514B2 (ja) | 1998-03-09 |
Family
ID=13748592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62081519A Expired - Lifetime JP2723514B2 (ja) | 1987-04-01 | 1987-04-01 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2723514B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04192389A (ja) * | 1990-11-24 | 1992-07-10 | Melco:Kk | 電子回路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5298363U (ja) * | 1976-01-21 | 1977-07-25 | ||
JPS5832656U (ja) * | 1981-08-28 | 1983-03-03 | 日立電子株式会社 | 集積回路装置 |
-
1987
- 1987-04-01 JP JP62081519A patent/JP2723514B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5298363U (ja) * | 1976-01-21 | 1977-07-25 | ||
JPS5832656U (ja) * | 1981-08-28 | 1983-03-03 | 日立電子株式会社 | 集積回路装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04192389A (ja) * | 1990-11-24 | 1992-07-10 | Melco:Kk | 電子回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2723514B2 (ja) | 1998-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4437141A (en) | High terminal count integrated circuit device package | |
US6501157B1 (en) | Substrate for accepting wire bonded or flip-chip components | |
JP2004319991A (ja) | パワー半導体モジュール | |
JP2568748B2 (ja) | 半導体装置 | |
JPH01261849A (ja) | 半導体装置の製造方法 | |
US5691569A (en) | Integrated circuit package that has a plurality of staggered pins | |
JPS63246858A (ja) | 半導体装置 | |
KR100735838B1 (ko) | 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈 | |
JPH05102621A (ja) | 導電パターン | |
JP2935356B2 (ja) | 半導体装置および基板ならびに半導体装置の実装構造 | |
JP3184090B2 (ja) | 集積回路搭載用基板 | |
JPS63182845A (ja) | 半導体装置 | |
JPS5944798B2 (ja) | 電子部品の配線装置 | |
JPS6318688A (ja) | セラミツクパツケ−ジ | |
JPH0722577A (ja) | 混成集積回路装置 | |
JP2985836B2 (ja) | 電子回路部品 | |
JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
JPS60218864A (ja) | 電子部品パツケ−ジの実装方法、及び、電子部品パツケ−ジの構造 | |
JPH0332093A (ja) | 半導体装置 | |
JPH0714030B2 (ja) | 表面実装部品用パツケ−ジ | |
JPH0548239A (ja) | 回路基板の形成方法 | |
JPH08181241A (ja) | チップキャリア及びこのチップキャリアを用いた半導体装置 | |
JPS63272059A (ja) | 半導体装置および半導体装置を基板に実装した装置 | |
KR19980030136A (ko) | 시간대 배선율을 높일 수 있는 인쇄 회로 기판 | |
JPH0344994A (ja) | プリント配線基板 |