JPH0810951Y2 - 電力半導体装置 - Google Patents

電力半導体装置

Info

Publication number
JPH0810951Y2
JPH0810951Y2 JP11482190U JP11482190U JPH0810951Y2 JP H0810951 Y2 JPH0810951 Y2 JP H0810951Y2 JP 11482190 U JP11482190 U JP 11482190U JP 11482190 U JP11482190 U JP 11482190U JP H0810951 Y2 JPH0810951 Y2 JP H0810951Y2
Authority
JP
Japan
Prior art keywords
power semiconductor
opening
outer frame
semiconductor device
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11482190U
Other languages
English (en)
Other versions
JPH0470755U (ja
Inventor
達也 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP11482190U priority Critical patent/JPH0810951Y2/ja
Publication of JPH0470755U publication Critical patent/JPH0470755U/ja
Application granted granted Critical
Publication of JPH0810951Y2 publication Critical patent/JPH0810951Y2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、2枚の電子部品実装用基板を向かい合わせ
に配置してそれらの間をモールド樹脂の充填により封止
した構造の電力半導体装置に関するものである。
〈従来の技術〉 この種の従来の一般的な電力半導体装置は、電力半導
体素子等が搭載され且つ外部接続用端子を設けた金属絶
縁基板と、該電力半導体素子を駆動制御する種々の電子
部品が搭載され且つ外部接続用端子を備えた制御回路基
板とが、各々の実装面を相対向させ且つ各外部接続用端
子を外部に突出させた状態で樹脂製外枠ケースに接着さ
れて一面開口した函状に組み合わされ、この内部空間を
モールド樹脂の充填により封止した構造になっている。
〈考案が解決しようとする課題〉 然し乍ら、このような電力半導体装置では、2種の基
板を相対向させる構造であるから、装置自体の厚みを薄
くしてパッケージをコンパクトにするために、2種の基
板の間隔を狭くすることが考えられるが、それに伴って
外部接続用のコネクタと端子との間隔も狭くなることに
起因して以下のような問題が生じる。即ち、電力半導体
素子が給電されて発熱すると、この熱が外部出力用端子
に伝導し、更に、この端子に近接しているコネクタにも
伝導してその樹脂部分が溶融する危険性があり、信頼性
が極めて低下する。
また、製造上においても、モールド樹脂を注入するた
めの開口において、これから外部導出されているコネク
タと外部出力用端子とが近接しているためにセールド樹
脂の注入作業が困難となる。
更に、使用上においてもコネクタおよび外部出力用端
子へのコネクタ雌型やファストン端子の接続のための差
し込み作業が行ない難いという欠点が生じる。これが装
置自体の薄型化およびパッケージのコンパクト化を阻害
しており、間隔が比較的広いことにより多くのモールド
樹脂を要してコスト高の要因になっていた。
そこで、本出願人は、前述の種々の問題点が悉く解消
し、信頼性の低下や製造工程および使用時の各作業性の
低下を来すことなく薄型化およびコストダウンを達成す
ることのできる電力半導体装置を案出し、且つ出願して
いる。
この電力半導体装置は、それの製造工程におけるモー
ルド樹脂注入状態の縦断面を示す第6図、平面を示す第
7図、左側面を示す第8図および背面を示す第9図のよ
うな構成になっている。即ち、金属絶縁基板6上に、パ
ワートランジスタチップ等の電力半導体素子7a,7bが、
放熱用ヒートスプレッダ8a,8b上にダイボンドして搭載
され、且つワイヤ10をボンディングして電気的接続さ
れ、また外部接続用端子5が側方に突設されている。
一方、制御回路基板2には、種々の電子部品3a,3bや
マイクロコンピュータ(図示せず)が搭載され、且つ接
続用端子11により金属絶縁基板6に接続されて前述の電
力半導体素子7a,7bの駆動制御回路が形成され、また、
外部接続用のコネクタ4が側方に突設されている。
両基板2,6は、各々の実装面を相対向させ且つコネク
タ4および外部接続用端子5を外部に突出させた状態で
外枠ケース1に接着剤12で接着されて一面開口した函状
に組み合わされ、この内部空間をモールド樹脂9の充填
により封止した構造になっている。
そして、外枠ケース1が、両基板2,6を、コネクタ4
や外部接続用端子5を設けた一端開口側において既存装
置と同程度の間隔であって、且つ他端側において可及的
に近接させた状態で取り付けられる形状になっている。
従って、両基板2,6の他端部側の間隔が狭くなっている
分だけ薄型化でき、両基板2,6の一端部側の間隔が広い
状態になっていることにより、電力半導体素子7a,7bの
発熱によって外部接続用部材としてのコネクタ4が溶融
することがなく、モールド樹脂9の注入作業も注入口が
広いことにより容易に行うことができ、更にまた、使用
上においても外部接続用部材の接続作業を円滑に行うこ
とができ、前述の種々の問題点を悉く解消できる。
ところが、製造時においてモールド樹脂9を注入する
際に、第6図に示すように、外枠ケース1と金属絶縁基
板6からなる函体の開口部を、モールド樹脂9を上方か
ら注入することから必然的に上方に向ける必要がある
が、この時に底面つまり載置面となる外枠ケース1の他
端平坦面の面積が狭く、第6図の状態に安定に保持する
には治具等を使用する必要があり、作業能率の低下を来
す危惧がある。
本考案は、前述の本出願人による電力半導体装置をこ
れの特徴が消失することなく且つモールド樹脂の注入作
業を治具等を使用することなく行える形状に改良するこ
とを技術的課題とするものである。
〈課題を解決するための手段〉 本考案は、上記した課題を達成するための技術的手段
として、電力半導体装置を次のように構成した。即ち、
2枚の電子部品実装基板がそれらの各実装面を向かい合
わせて配置され、且つ外枠にて一端開口状態で取り付け
られ、前記両基板の各外部接続用部材がそれぞれ前記開
口から外部突出されているとともに、前記両基板間が前
記開口から注入充填されたモールド樹脂で封止された電
力半導体装置において、前記2枚の基板の間隔を、前記
開口を有する一端部側間に対し反対側の他端部側間を狭
くし、前記外枠の外面に、前記外枠の他端側端面と面一
に前記開口の面に平行に突出する複数本の支持杆を一体
に延設するとともに、この各支持杆の根幹部に、切断用
除去部を形成したことを特徴として構成されている。
〈作用〉 2枚の基板の間隔が他端部側間において狭くなってい
る分だけ薄型化でき、それに伴ってパッケージがコンパ
クトになってコストダウンを達成することができ、しか
も、両基板の一端部側の間隔が広い状態になっていて両
基板の各々の外部接続用部材の間隔が広くなっているの
で、例えば電力半導体素子の発熱によって外部接続用部
材としてのコネクタの樹脂部分が溶融することがなく、
使用上においても外部接続用部材の接続作業を円滑に行
うことができる。
また、製造時のモールド樹脂の注入作業に際しては、
開口を上方に向けて載置した時に、底面となる外枠の他
端側端面の面積は狭いが、前記外枠の外面から前記他端
側端面と面一に且つ開口の面に平行に突出する複数本の
支持杆により補助して治具等を用いることなく安定に保
持でき、また、注入口が広いことにより注入作業を安定
に且つ容易に行うことができる。そして、モールド樹脂
が硬化した後に、各支持杆の根幹部に設けた切断用除去
部により各支持杆を除外できるので、薄型化を保持でき
る。
〈実施例〉 以下、本考案の好ましい一実施例について図面を参照
しながら詳細に説明する。
第1図乃至第5図は、何れも駆動回路内蔵型パワート
ランジスタモジュールに適用した場合の本考案の一実施
例で、第1図は製造時の樹脂注入状態の縦断面図、第2
図は平面図、第3図は正面図、第4図は左側面図、第5
図は背面図をそれぞれ示し、これらの図において第6図
乃至第9図と同一若しくは同等のものには同一の符号を
付してその説明を省略する。
そして、相違する点は外枠ケース13の形状が異るのみ
である。即ち、外枠ケース13は、本体部分は第6図乃至
第9図のものと同様の形状であって、外枠ケース外面か
ら5本の支持杆14がモールド樹脂9注入用前面側開口面
に対し平行であって背面側平坦面と面一に一体に突設さ
れているとともに、この各支持杆14の根幹部に環状溝か
らなる切断用除去部15が形成された形状になっている。
従って、背面側において両基板2,6の間隔が従来に比
し格段に狭くなっているので、その分だけ薄型化を達成
でき、パッケージがコンパクトになり、且つモールド樹
脂9の量が大幅に減少してコストダウンを達成すること
ができる。
また、正面側においては両基板2,6の間隔が従来と同
程度になっているが、制御回路基板2が金属絶縁基板6
に対し正面側に向けて拡がる状態に斜めに対向している
ことにより、コネクタ4と外部接続用端子5との間隔が
既存装置に比し僅かではあるが広くなるので、電力半導
体素子7a,7bの発熱によってコネクタ4が溶融すること
がない。更に、使用上においてもコネクタ4および外部
接続用端子5の差し込み作業を円滑に行うことができ
る。
そして、製造上において、各基板2,6を外枠ケース13
に接着剤12で接着した後にモールド樹脂9を注入する場
合、第1図に示すように外枠ケース13と金属絶縁基板6
とにより形設された函体の開口を上方に向けて載置す
る。この時に載置面となる外枠ケース13背面側平坦面の
面積は狭いが、この平坦面と面一に延設した5本の支持
杆14により載置面が恰も前面側開口面と略同様の面積と
なり、モールド樹脂9の注入時にも第1図の状態に治具
等を何ら用いることなく安定に保持することができ、ま
た、注入口が広いことにより注入作業も容易に行うこと
ができる。そして、モールド樹脂9が硬化した後に、各
支持杆14を、根幹部に設けた切断用除去部15をガイドと
して容易に切断して除外できるので、薄型化を保持でき
る。
尚、前記実施例では切断用除去部15として環状溝を例
示したが、複数個の切欠きや薄肉部を形成してもよい。
〈考案の効果〉 以上のように本考案の電力半導体装置によると、薄型
化および相当のコストダウンを達成することができ、電
子部品の発熱によって外部接続用部材が溶融することが
なく、更にまた、使用上においても外部接続用部材の接
続作業を円滑に行うことができる。
以上の効果を得ながらも、製造時においてモールド樹
脂の注入作業を行うに際し、開口を上方に向けて載置し
た時に、底面となる外枠の他端側端面の面積は狭いが、
前記外枠の外面から前記他端側端面と面一に開口の面に
平行に突出する複数本の支持杆により補助できるので、
治具等を用いることなく安定に保持でき、作業能率の低
下を来す恐れがあい。また、注入口が広いことにより注
入作業を安定に且つ容易に行うことができる。しかも、
モールド樹脂が硬化した後に、各支持杆の根幹部に設け
た切断用除去部により各支持杆を除外できるので、薄型
化を保持できる。
【図面の簡単な説明】
第1図は本考案の一実施例の製造時の樹脂注入状態時の
縦断面図、 第2図はそれの平面図、 第3図はそれの正面図、 第4図はそれの左側面図、 第5図はそれの背面図、 第6図は本考案の基本となる従来装置の製造時の樹脂注
入状態時の縦断面図、 第7図はそれの平面図、 第8図はそれの左側面図、 第9図はそれの背面図である。 2,6……基板 3a,3b……電子部品 4……コネクタ(外部接続用部材) 5……端子(外部接続用部材) 7a,7b……電力半導体素子 9……モールド樹脂 13……外枠ケース 14……支持杆 15……切断用除去部

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】2枚の電子部品実装基板がそれらの各実装
    面を向かい合わせて配置され、且つ外枠にて一端開口状
    態で取り付けられ、前記両基板の各外部接続用部材がそ
    れぞれ前記開口から外部突出されているとともに、前記
    両基板間が前記開口から注入充填されたモールド樹脂で
    封止された電力半導体装置において、 前記2枚の基板の間隔を、前記開口を有する一端部側間
    に対し反対側の他端部側間を狭くし、前記外枠の外面
    に、前記外枠の他端側端面と面一に前記開口の面に平行
    に突出する複数本の支持杆を一体に延設するとともに、
    この各支持杆の根幹部に、切断用除去部を形成したこと
    を特徴とする電力半導体装置。
JP11482190U 1990-10-31 1990-10-31 電力半導体装置 Expired - Fee Related JPH0810951Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11482190U JPH0810951Y2 (ja) 1990-10-31 1990-10-31 電力半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11482190U JPH0810951Y2 (ja) 1990-10-31 1990-10-31 電力半導体装置

Publications (2)

Publication Number Publication Date
JPH0470755U JPH0470755U (ja) 1992-06-23
JPH0810951Y2 true JPH0810951Y2 (ja) 1996-03-29

Family

ID=31862538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11482190U Expired - Fee Related JPH0810951Y2 (ja) 1990-10-31 1990-10-31 電力半導体装置

Country Status (1)

Country Link
JP (1) JPH0810951Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017063066A (ja) * 2014-01-30 2017-03-30 パナソニックIpマネジメント株式会社 半導体装置及び半導体パッケージ

Also Published As

Publication number Publication date
JPH0470755U (ja) 1992-06-23

Similar Documents

Publication Publication Date Title
JP5696780B2 (ja) 半導体装置およびその製造方法
US6258630B1 (en) Resin-sealed semiconductor device having island for mounting semiconductor element coupled to heat spreader
TWI441300B (zh) 具堆疊式中介層的引線架
US7919854B2 (en) Semiconductor module with two cooling surfaces and method
JP3901038B2 (ja) 半導体装置およびそれを用いたインバータ装置
JP2015536579A (ja) 切換モジュールおよび付属の格子モジュールを作製する方法ならびに付属の格子モジュールおよび対応した電子ユニット
US5445995A (en) Method for manufacturing plastic-encapsulated semiconductor devices with exposed metal heat sink
JP2560909Y2 (ja) 複合半導体装置
JPH0810951Y2 (ja) 電力半導体装置
JPH0661372A (ja) ハイブリッドic
JP4543542B2 (ja) 半導体装置
JPH0810950Y2 (ja) 電力半導体装置
JPH02266557A (ja) 半導体装置
JP2765277B2 (ja) 電子装置
CN113284871B (zh) 一种dbc基板框架结构及其成型治具、成型方法
JP2759523B2 (ja) 半導体装置の製造方法
JPH0278265A (ja) リードフレームおよびそのリードフレームを使用した複合半導体装置
JP2680110B2 (ja) 放熱体を有する半導体装置用パッケージ
JPH01120856A (ja) リードフレーム
JPH01133329A (ja) 樹脂封止型半導体装置の製造方法
JPH07321285A (ja) 半導体装置およびその組立方法
JP2917556B2 (ja) 絶縁物封止型電子部品の製造方法
JPH0710552Y2 (ja) 電子デバイス
JP2803334B2 (ja) 半導体装置
JPH118336A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees