DE112005003802B4 - Verfahren zum Herstellen eines elektronischen Bauteils - Google Patents

Verfahren zum Herstellen eines elektronischen Bauteils Download PDF

Info

Publication number
DE112005003802B4
DE112005003802B4 DE112005003802T DE112005003802T DE112005003802B4 DE 112005003802 B4 DE112005003802 B4 DE 112005003802B4 DE 112005003802 T DE112005003802 T DE 112005003802T DE 112005003802 T DE112005003802 T DE 112005003802T DE 112005003802 B4 DE112005003802 B4 DE 112005003802B4
Authority
DE
Germany
Prior art keywords
insert
flat conductor
conductor device
mounting hole
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112005003802T
Other languages
English (en)
Other versions
DE112005003802T5 (de
Inventor
Khai Huat Jeffrey Low
Chai Wei Heng
Wae Chet YONG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE112005003802T5 publication Critical patent/DE112005003802T5/de
Application granted granted Critical
Publication of DE112005003802B4 publication Critical patent/DE112005003802B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

Verfahren zum Herstellen eines elektronischen Bauteils (35), wobei das Verfahren die folgenden Schritte umfaßt: Bereitstellen eines Halbleiterchips (8) auf einer Flachleitervorrichtung (16), wobei die Flachleitervorrichtung (16) ein Montageloch (7; 40), eine Chip-Kontaktfläche (20), mehrere Bondingfinger (11) und mehrere Flachleiter (12; 41) aufweist, Bereitstellen von Kontaktmitteln (13) zwischen Kontaktbereichen des Halbleiterchips und der Bondingfinger (11), Bereitstellen eines Einsatzes (6) mit einer hohlen Mitte (28) in dem Montageloch (7; 40), wobei der Einsatz (6) elastisches Material mit einem Schmelzpunkt von über 200 Grad Celsius umfaßt und/oder wobei die Oberfläche der hohlen Mitte (28) konkav ist, Bedecken des Halbleiterchips (8), mindestens eines Teils des Einsatzes (6) und der Flachleitervorrichtung (16) mit Verkapselungsmasse (15), wobei das Verfahren weiterhin den Schritt das Festklemmens der Flachleiter (12; 41) und Zusammendrückens des Einsatzes (6) durch eine Mouldvorrichtung (1) zur Verhinderung des Neigens der Flachleitervorrichtung (16) durch die von den Flachleitern (12; 41) und dem Einsatz (6) vermittelte Stütze während des Schritts des Bedeckens des Halbleiterchips (8) und mindestens eines Teils des Einsatzes (6) und der Flachleitervorrichtung (16) mit Verkapselungsmasse (15) umfaßt.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zum Verkapseln eines Halbleiterchips und insbesondere für einen Halbleiterbaustein, der Flachleiter auf nur einer Seite des Bausteins aufweist und der ein Montageloch enthält.
  • Aus US 6 821 822 B1 ist ein Verfahren zum Formen eines Halbleiterchips bekannt, bei dem ein oder mehrere Stützpins den Formhohlraum betreten oder verlassen. Der Stützpin steht mit einer Systemträgergruppe in Kontakt, um die Systemträgergruppe während des Formverkapselungsprozesses zu stützen. Der Stützpin verläßt die Mouldvorrichtung, wenn die Verkapselungsmasse zu härten beginnt.
  • Das oben erwähnte Verfahren leidet darunter, daß der mit der geschmolzenen Verkapselungsmasse in Kontakt stehende Stützpin starker Abnutzung unterliegt.
  • Aus der JP 59 215 751 A ist ein Verfahren bekannt, bei welchem eine isolierende Hohlschraube in ein Loch zur Befestigung eines externen Gehäuses an einem metallischen Träger eingesetzt wird, während ein Halbleiterchip direkt mit dem metallischen Träger durch eine Lötschicht verbunden wird. Ein Dichtharz wird derart ausgebildet, dass es den gesamte Körper mit Ausnahme eines Teils der Schraube und einer externen Leitung, die aus einer weiteren externen Leitung und dem Träger extrudiert ist, abdeckt.
  • Aus der US 3 629 672 A ist ein Halbleiterbauelement mit einer, einen Halbleiterkörper stützenden Metallkühlplatte und einer Anzahl elektrisch mit dem Halbleiterkörper verbundenen Leitern, die aus einer Kunststoffhülle herausragen, bekannt. Die Kühlplatte liegt auf einer Außenseite der Hülle und in der Kühlplatte und in der Hülle ist eine Öffnung vorgesehen, durch die ein Befestigungsbolzen geführt werden kann, während der über der Kühlplatte liegende Teil der Öffnung durch einen druckbeständigen Metallring gebildet wird.
  • Aus der EP 0 257 681 A2 ist ein Verfahren zum Herstellen eines in Kunststoff gekapselten Halbleiterbauelements bekannt, bei welchem während der Verkapselung die korrekte Position einer die Halbleiterchips tragenden Platte in der Gießform durch mindestens ein Paar von Positionierstiften und in der Gießform vorhandenen Lokatoren bereitgestellt wird.
  • Aus der JP 01 133 329 A ist ein Verfahren zum Herstellen eines in Epoxidharz gekapselten Halbleiterbauelements bekannt, bei welchem ein Positionierungsstift zur Fixierung eines Substratträgers in eine obere Mouldform und eine untere Mouldform eingeschoben wird, um den Träger durch eine auf der Oberfläche und der Rückseite des Substratträgers bereitgestellte isolierende Schicht zu fixieren.
  • Die Aufgabe der Erfindung besteht in der Bereitstellung eines verbesserten Verfahrens zum Verkapseln eines Halbleiterchips und insbesondere ein verbessertes Verfahren der Verkapselung für einen einseitigen Baustein mit einem Kühlkörpermontageloch.
  • Diese Aufgabe wird durch ein Verfahren zum Herstellen eines elektronischen Bauteils gemäß einem der Ansprüche 1, 7 und 13 gelöst.
  • Ein elektronisches Bauteil umfaßt eine Flachleitervorrichtung, einen Einsatz, einen Halbleiterchip, mehrere elektrische Kontaktmittel und einen Körper aus Verkapselungsmasse. Die Flachleitervorrichtung enthält ein Montageloch, eine Chip-Kontaktfläche, mehrere Bondfinger und mehrere Flachleiter. Die Chip-Kontaktfläche ist zwischen dem Montageloch und den Bondfingern plaziert.
  • Ein Flachleiter ist an einen Bondfinger angeschlossen. Ein Einsatz mit einer hohlen Mitte ist bei dem Montageloch der Flachleitervorrichtung vorgesehen. Ein Halbleiterchip ist über eine Klebeschicht an der Chip-Kontaktfläche der Flachleitervorrichtung angebracht. Der Halbleiterchip besitzt eine aktive Oberfläche und eine passive Oberfläche. Die passive Oberfläche des Halbleiterchips ist auf der Chip-Kontaktfläche angebracht. Auf der aktiven Oberfläche des Halbleiterchips gibt es mehrere Kontaktflächen und elektrische Schaltungen, die mit den Kontaktflächen verbunden sind. Die Kontaktflächen des Halbleiterchips sind über elektrische Leitermittel wie etwa Bonddrähte mit den Bondingfingern der Flachleitervorrichtung verbunden. Eine Verkapselungsmasse bedeckt den Halbleiterchip, die elektrischen Kontaktmittel und den Einsatz, lassen aber die hohle Mitte des Einsatzes unbedeckt.
  • Flachleiter und ein Einsatz stützen die Systemträgerbaugruppe während des Bausteinverkapselungsprozesses. Die durch den Einsatz bereitgestellte Stütze ist von besonderer Wichtigkeit für eine elektronische Einrichtung, die Flachleiter nur auf einer Seite des Bausteins besitzt.
  • Während des Bausteinverkapselungsprozesses befindet sich die Flachleitervorrichtung mit Ausnahme der Flachleiter innerhalb des Formhohlraums. Geschmolzene Verkapselungsmasse wird während des Bausteinverkapselungsprozesses unter Druck in den Formhohlraum eingespritzt. Der Strom der geschmolzenen Verkapselungsmasse in dem Formhohlraum übt eine Neigungskraft auf die Flachleitervorrichtung aus. Die Flachleitervorrichtung wird durch die von den Flachleitern und dem Einsatz vermittelte Stütze am Neigen gehindert. Gemäß der Erfindung klemmt die Mouldvorrichtung den Einsatz und die Flachleiter während des Bausteinverkapselungsprozesses fest, und dies verhindert, daß sich der Einsatz und die Flachleiter verschieben. Ein geneigter Halbleiterchip würde eine Schicht aus Verkapselungsmasse über einer Seite des Halbleiterchips aufweisen, die dicker ist als die Schicht auf der anderen Seite des Halbleiterchips. Dies würde die Feuchtigkeitsbeständigkeit, die Rißbeständigkeit und die Wärmeleitfähigkeit des verkapselten Bausteins verschlechtern.
  • Da sich innerhalb des Formhohlraums keine beweglichen Teile befinden, leidet der verkapselte Baustein nicht unter durch bewegliche Teile verursachten Oberflächenmarkierungen, noch führt er zu Wartungskosten hinsichtlich beweglicher Teile.
  • Der Einsatz ist aus einem Material wie etwa einem Elastomer hergestellt, das elastisch ist und das einer Temperatur bis zu 200 Grad Celsius standhalten kann. Die Elastikeigenschaft des Einsatzes gestattet, daß sich der Einsatz biegt, wenn er während des Verkapselungsprozesses unter Druckkraft steht. Die Eigenschaft des Einsatzes bezüglich Hochtemperaturtoleranz gestattet, daß der Einsatz der den Einsatz während der Bausteinverkapselung umgebenden Verkapselungsmasse widersteht. Geschmolzene Verkapselungsmasse besitzt eine Temperatur von etwa 175 Grad Celsius.
  • Wenn der Einsatz in dem Montageloch einer Flachleitervorrichtung plaziert wird, ragen der obere und untere Abschnitt des Einsatzes außerhalb des Montagelochs der Flachleitervorrichtung hervor. Der Einsatz besitzt v-förmige Nuten auf der äußeren Oberfläche des oberen Abschnitts und unteren Abschnitts des Einsatzes. Diese Nuten gestatten, daß der Einsatz mit der Verkapselungsmasse haftet, die der Einsatz während der Bausteinverkapselung umgibt.
  • Der Einsatz besitzt eine hohle Mitte, und die Oberfläche der hohlen Mitte ist konkav. Dieses Merkmal des Einsatzes hindert den Einsatz daran, zu knicken, wenn eine Druckkraft auf die obere und untere Oberfläche des Einsatzes ausgeübt wird. Eine Druckkraft wird während des Bausteinverkapselungs-prozesses auf den Einsatz ausgeübt, wenn sich die Mouldvorrichtung schlieft und die inneren Oberflächen der Mouldvorrichtung gegen die obere und untere Oberfläche des Einsatzes drücken.
  • Der Einsatz besitzt einen unteren Abschnitt mit einem Außendurchmesser, der geringfügig größer ist als der Durchmesser des Montagelochs. Dadurch kann der Einsatz ausgebildet und dann vertikal in dem Montageloch plaziert werden. Das Montageloch kann auch eine Öffnung auf der Seite für die Plazierung des Einsatzes durch diese Öffnung besitzen.
  • Ein Verfahren zum Herstellen eines elektronischen Bauteils umfaßt die Bereitstellung eines Halbleiterchips auf der Flachleitervorrichtung. Elektrische Kontaktmittel, wie etwa Bonddrähte werden dann zwischen den Kontaktgebieten des Halbleiterchips und den Bondingfingern der Flachleitervorrichtung bereitgestellt. Der Einsatz kann unter Verwendung eines Prozesses wie etwa Formen ausgebildet und dann in das Montageloch der Flachleitervorrichtung eingesetzt werden. Alternativ kann der Einsatz direkt auf dem Montageloch ausgebildet werden. Als nächstes wird eine Verkapselungsmasse über dem Halbleiterchip, den Bonddrähten und dem Einsatz bereitgestellt, wobei aber die hohle Mitte des Einsatzes ausgelassen wird.
  • 1 zeigt eine Querschnittsansicht einer offenen Mouldvorrichtung mit einer Flachleitervorrichtung und einem Halbleiterchip,
  • 2 zeigt eine Querschnittsansicht der Mouldvorrichtung in einem geschlossenen Zustand, mit Verkapselungsmasse gefüllt,
  • 3 zeigt eine Draufsicht auf eine Flachleitervorrichtung mit einem Einsatz,
  • 4 zeigt eine Querschnittsansicht eines Einsatzes für die Flachleitervorrichtung gemäß 3 und
  • 5 zeigt ein elektronisches Bauteil.
  • 1 und 2 zeigen eine Querschnittsansicht einer Mouldvorrichtung 1. Die Mouldvorrichtung 1 umfaßt eine Unterform 2 und eine Oberform 3 auf der Unterform 2. Die Unterform 2 ist in 1 von der Oberform 3 getrennt plaziert. Der Raum zwischen der Unterform 2 und der Oberform 3 bildet einen Formhohlraum 4. Ein Anguß 5 ist als ein Kanal an der Peripherie der Oberform 3 ausgebildet, was auf der linken Seite der Oberform 3 ist.
  • Innerhalb des Formhohlraums 4 ist eine Flachleitervorrichtung 16 mit einem Einsatz 6 und mit einem Halbleiterchip 8 bereitgestellt. Der Einsatz 6 wird auf der oberen Oberfläche der Unterform 2 plaziert. Der Einsatz 6 ist mit einem Montageloch 7 der Flachleitervorrichtung 16 verbunden. Die Flachleitevorrichtung 16 ist seitlich über der Unterform 2 plaziert, und sie umfaßt ein Montageloch 7, eine Chipinsel 9, eine Metallverbindung 10, Bondingfinger 11 und Flachleiter 12. Die Chipinsel 9 befindet sich rechts von dem Einsatz 6. Die Metallverbindung 10 ist auf der rechten Seite der Chipinsel 9 positioniert. Die Metallverbindung 10 verbindet die Chipinsel 9 mit den Bondingfingern 11. Der Bondingfinger 11 ist mit einem Flachleiter 12 verbunden. Die Flachleiter 12 sind über der Peripherie der rechten Seite der Unterform 2 plaziert. Die Flachleiter 12 sind durch Metallverbindungen miteinander verbunden, was in 1 nicht gezeigt ist. Die Flachleiter 12 stehen außerhalb der Mouldvorrichtung 1 vor. Auf der Chipinsel 9 ist ein Halbleiterchip 8 vorgesehen. Der Halbleiterchip 8 umfaßt eine elektrische Schaltungsanordnung und mehrere mit der elektrischen Schaltungsanordnung verbundene Verbindungspads. Die Verbindungspads und die elektrische Schaltungsanordnung sind in 1 nicht gezeigt. Bonddrähte 13 verbinden die Verbindungspads des Halbleiterchips 8 mit den Bondingfingern 11 der Flachleitervorrichtung.
  • 2 zeigt die Mouldvorrichtung 1 von 1 in einem geschlossenen Zustand. Die Oberform 3 ist dicht über der Unterform 2 plaziert. Die Peripherie aus der Oberform 3 und der Unterform 4 bildet eine Klemme über dem Flachleiter 12. Zudem üben die innere obere und innere untere Oberfläche der Mouldvorrichtung 14 eine Druckkraft auf den Einsatz 6 aus. Der Formhohlraum 4 ist mit einer Verkapselungsmasse 15 gefüllt.
  • Der Anguß 5, der sich auf der linken Seite der Mouldvorrichtung 1 befindet, ist ein Durchgang für das Einspritzen geschmolzener Verkapselungsmasse 15 durch einen Hydraulikkolben, der in 2 nicht gezeigt ist, in den Formhohlraum 4, um einen Verkapselungskörper über dem Halbleiterchip 8 zu bilden. Die Verkapselungsmasse schmilzt bei einer Temperatur von etwa 175 Grad Celsius. Während die geschmolzene Verkapselungsmasse 15 in den Formhohlraum 4 fließt, verliert sie Wärme und nimmt an Viskosität zu. Die Strömungsrate und die Viskosität der geschmolzenen Verkapselungsmasse 15 üben eine Neigungskraft auf den Halbleiterchip 8 und die Flachleitervorrichtung 16 in der Strömungsrichtung der Verkapselungsmasse aus. Der Halbleiterchip 8 und die Flachleitervorrichtung 16 innerhalb der Mouldvorrichtung 1 sind durch den Einsatz 6 und durch die Flachleiter 12 gegenüber dieser Neigungskraft verankert. Der Einsatz 6 ist mit der Flachleitervorrichtung 16 verbunden, und der Einsatz 6 wird am Verschieben durch die Druckkraft gehindert, die auf die obere und untere Oberfläche des Einsatzes 6 durch die Oberform 3 und die Unterform 2 ausgeübt wird. Die Flachleiter 12 sind mit der Flachleitervorrichtung 16 verbunden und werden deshalb am Verschieben durch die K1emkraft gehindert, die die geschlossene Mouldvorrichtung 1 auf die Flachleiter 12 ausübt.
  • 3 zeigt eine Draufsicht auf die Flachleitervorrichtung 16. Der obere Abschnitt der Flachleitervorrichtung 16 besitzt ein Montageloch 7 mit einem innerhalb des Montagelochs 7 plazierten elastischen Einsatz 6. Unter dem Montageloch 7 ist eine Chipinsel 9 vorgesehen. Auf der vorderen Oberfläche der Chipinsels 9 befindet sich eine Chip-Kontaktfläche 20. Bondingfinger 12 erstrecken sich von der Chipinsel 9 aus. Der zentrale Bondingfinger 11 liefert eine Verbindung zwischen der Chipinsel 9 und dem Flachleiter 12. Unter jedem Bondingfinger 11 ist ein vertikaler Flachleiter 12 angeschlossen. Am Boden der Flachleiter 12 ist eine Anschlußleitungsspitze 23 vorgesehen. Die Anschlußleitungsspitzen 23 sind an einen seitlichen unteren Metallstreifen 24 angeschlossen, der sich am Boden der Flachleitervorrichtung 16 befindet. Metallverbindungen 25, die sich unter den Bondingfingern 11 befinden, verbinden die benachbarten Flachleiter 12 miteinander. Diese Metallverbindungen 25 bilden eine Dammleiste 26. Diese Flachleitervorrichtung 16 ist Teil eines Systemträgerstreifens, der in 3 nicht gezeigt ist, Der Systemträgerstreifen umfaßt fünfzehn Flachleitervorrichtungen 16.
  • Gemäß der Erfindung wird der Einsatz 6 in das Montageloch 7 eingeführt. Das Montageloch 7 ist von einer besonderen kreisförmigen Gestalt, die den Einsatz 6 in den Griff nimmt. Das Montageloch 7 ist für das Montieren eines Kühlkörpers in einer Endbenutzeranwendung gedacht. Die Chip-Kontaktfläche 20 wird für eine spätere Plazierung eines Halbleiterchips verwendet. Der Bondingfinger 11 dient als ein Landing-Pad für einen Banddraht, der dem Bondingfinger 11 mit einer Kontaktfläche des Halbleiterchips verbindet. Während des Bausteinverkapselungsprozesses bedeckt geschmolzene Verkapselungsmasse den oberen Abschnitt der Flachleitervorrichtung 16. Die Dammleiste 26 verhindert, daß geschmolzene Formmasse die unter der Dammleiste 26 liegenden Flachleiter 12 erreicht. Nach dem Verkapselungsprozeß werden die Metallverbindungen 25 zwischen benachbarten Flachleiter 12 und der seitliche untere Metallstreifen 24 entfernt. Die Flachleitervorrichtung 16 wird in der Mouldvorrichtung 11 von 1 und 2 verwendet.
  • 4 zeigt einen Querschnitt des Einsatzes 6 von 3. Der Einsatz 6 besitzt eine vertikale hohle Mitte 28. Die innere Oberfläche 29 des Einsatzes 6 ist konkav. Der Einsatz 6 umfaßt einen oberen Abschnitt 31, einen mittleren Abschnitt 32 und einen unteren Abschnitt 33. Der oberen Abschnitt 31 und der untere Abschnitt 33 des Einsatzes 6 besitzen v-förmige Nuten 34 an ihren äußeren Oberflächen 30. Der mittlere Abschnitt 32 besitzt eine flache äußere Oberfläche 46. Der obere Abschnitt 31 des Einsatzes 6 umfaßt einen breiteren Außendurchmesser De als der Außendurchmesser Dk des unteren Abschnitts 33. Der Einsatz 6 besitzt eine Höhe h von etwa 4,7 Millimetern und einen Durchmesser d des mittleren Abschnitts von etwa 2,95 Millimetern.
  • Der Einsatz 6 ist elastisch und besteht aus einem Elastomermaterial, das Temperaturen bis zu etwa 200 Grad Celsius toleriert. Die interne konkave Gestalt de Einsatzes 6 hindert es daran, zu knicken, wenn eine Druckkraft auf seine obere Oberfläche und untere Oberfläche ausgeübt wird. Die v-förmigen Nuten 34 an dem oberen Abschnitt 31 und dem unteren Abschnitt 33 des Einsatzes 6 gestatten, daß der Einsatz 6 an einer Verkapselungsmasse haftet, die den Einsatz 6 während des Aufbringens umgibt. Wenn der Einsatz 6 in das Montageloch 7 der Flachleitervorrichtung 16 gesteckt wird, stehen der obere Abschnitt 31 und der untere Abschnitt 33 außerhalb der Flachleitervorrichtung 16 vor. Der Außendurchmesser d des mittleren Abschnitts 32 des Einsatzes 6 und der Durchmesser des Montagelochs 7 der Flachleitervorrichtung 16 sind etwa die gleichen, um etwaiges Spiel zwischen dem Einsatz 6 und dem Montageloch 7 zu eliminieren.
  • 5 zeigt ein elektronisches Bauteil 35, das gemäß der Erfindung hergestellt wird. Der obere Abschnitt des elektronischen Bauteils 35 zeigt einen verkapselten Körper 36. Der verkapselte Körper 36 weist einen oberen Abschnitt 37 und einen unteren Abschnitt 38 auf. Der obere Abschnitt 37 des verkapselten Körpers 36 besitzt eine Dicke, die geringer ist als die Dicke des unteren Abschnitts 38. Die hintere Oberfläche 39 des verkapselten Körpers 36 ist flach. Der obere Abschnitt 37 des verkapselten Körpers 36 besitzt ein Montageloch 40. Flachleiter 41 befinden sich unter dem unteren Abschnitt 38 des elektronischen Bauteils 35. Der Flachleiter 41 ist elektrisch von den anderen Flachleitern 41 isoliert.
  • Das Montageloch 40 ist zum Anbringen eines Kühlkörpers an der flachen hinteren Oberfläche 39 des verkapselten Körpers 36 bestimmt. In dem verkapselten Körper 36 sind ein Halbleiterchip, eine Chipinsel und Bonddrähte eingebettet. Das elektronische Bauteil ist in 5 teilweise geschnitten. Man kann eine Querschnittsansicht eines Teils der Flachleitervorrichtung 16 und des Einsatzes 6 sehen. Die vordere Oberfläche und die hintere Oberfläche des Einsatzes 6 sind mit der vorderen Oberfläche und hinteren Oberfläche des oberen Abschnitts 37 eben.
  • Bezugszeichenliste
    • 1
    Mouldvorrichtung
    2
    Unterform
    3
    Oberform
    4
    Formhohlraum
    5
    Anguß
    6
    Einsatz
    7
    Montageloch
    8
    Halbleiterchip
    9
    Chipinsel
    10
    Metallverbindung
    11
    Bondingfinger
    12
    Flachleiter
    13
    Banddraht
    15
    Verkapselungsmasse
    16
    Flachleitervorrichtung
    20
    Chip-Kontaktfläche
    23
    Anschlußleitungsspitze
    24
    untere Metallstreifen
    25
    Metallverbindung
    26
    Dammleiste
    28
    hohle Mitte
    29
    innere Obrfläche
    30
    äußere Oberfläche
    31
    oberer Abschnitt
    32
    mittlerer Abschnitt
    33
    unterer Abschnitt
    34
    Nuten
    35
    Elektronisches Bauteil
    36
    verkapselter Körper
    37
    oberer Abschnitt
    38
    unterer Abschnitt
    39
    hintere Oberfläche
    40
    Montageloch
    41
    Flachleiter
    46
    Oberfläche

Claims (17)

  1. Verfahren zum Herstellen eines elektronischen Bauteils (35), wobei das Verfahren die folgenden Schritte umfaßt: Bereitstellen eines Halbleiterchips (8) auf einer Flachleitervorrichtung (16), wobei die Flachleitervorrichtung (16) ein Montageloch (7; 40), eine Chip-Kontaktfläche (20), mehrere Bondingfinger (11) und mehrere Flachleiter (12; 41) aufweist, Bereitstellen von Kontaktmitteln (13) zwischen Kontaktbereichen des Halbleiterchips und der Bondingfinger (11), Bereitstellen eines Einsatzes (6) mit einer hohlen Mitte (28) in dem Montageloch (7; 40), wobei der Einsatz (6) elastisches Material mit einem Schmelzpunkt von über 200 Grad Celsius umfaßt und/oder wobei die Oberfläche der hohlen Mitte (28) konkav ist, Bedecken des Halbleiterchips (8), mindestens eines Teils des Einsatzes (6) und der Flachleitervorrichtung (16) mit Verkapselungsmasse (15), wobei das Verfahren weiterhin den Schritt das Festklemmens der Flachleiter (12; 41) und Zusammendrückens des Einsatzes (6) durch eine Mouldvorrichtung (1) zur Verhinderung des Neigens der Flachleitervorrichtung (16) durch die von den Flachleitern (12; 41) und dem Einsatz (6) vermittelte Stütze während des Schritts des Bedeckens des Halbleiterchips (8) und mindestens eines Teils des Einsatzes (6) und der Flachleitervorrichtung (16) mit Verkapselungsmasse (15) umfaßt.
  2. Verfahren zum Herstellen eines elektronischen Bauteils (35) nach Anspruch 1, dadurch gekennzeichnet, daß der Einsatz (6) einen oberen Abschnitt (31), einen mittleren Abschnitt (32) und einen unteren Abschnitt (33) umfaßt, wobei der obere (31) und untere (33) Abschnitt des Einsatzes (6) außerhalb des Montagelochs (7; 40) der Flachleitervorrichtung (16) hervorragen.
  3. Verfahren zum Herstellen eines elektronischen Bauteils (35) nach Anspruch 2, dadurch gekennzeichnet, daß der Einsatz (6) v-förmige Nuten (34) auf der äußeren Oberfläche des oberen Abschnitts (31) und unteren Abschnitts (33) des Einsatzes (6) besitzt.
  4. Verfahren zum Herstellen eines elektronischen Bauteils (35) nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß der untere Abschnitt (33) einen Außendurchmesser hat, der geringfügig größer ist als der Durchmesser des Montagelochs (7; 40).
  5. Verfahren zum Herstellen eines elektronischen Bauteils (35) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Einsatz (6) unter Verwendung eines Prozesses des Formens ausgebildet und dann in das Montageloch (7; 40) der Flachleitervorrichtung (16) eingesetzt wird.
  6. Verfahren zum Herstellen eines elektronischen Bauteils (35) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Einsatz (6) direkt auf dem Montageloch (7; 40) ausgebildet wird.
  7. Verfahren zum Herstellen eines elektronischen Bauteils (35), wobei das Verfahren die folgenden Schritte umfaßt; Bereitstellen eines Halbleiterchips (8) auf einer Flachleitervorrichtung (16), wobei die Flachleitervorrichtung (16) ein Montageloch (7; 40), eine Chip-Kontaktfläche (20), mehrere Bondingfinger (11) und mehrere Flachleiter (12; 41) aufweist, Bereitstellen von Kontaktmitteln (13) zwischen Kontaktbereichen des Halbleiterchips und der Bondingfinger (11), Bereitstellen eines Einsatzes (6) mit einer hohlen Mitte (28) in dem Montageloch (7; 40), wobei der Einsatz (6) einen oberen Abschnitt (31), einen mittleren Abschnitt (32) und einen unteren Abschnitt (33) umfaßt und wobei der obere (31) und untere (33) Abschnitt des Einsatzes (6) außerhalb des Montagelochs (7; 40) der Flachleitervorrichtung (16) hervorragen und wobei der untere Abschnitt (33) einen Außendurchmesser hat, der geringfügig größer ist als der Durchmesser des Montagelochs (7; 40), Bedecken des Halbleiterchips (8), mindestens eines Teils des Einsatzes (6) und der Flachleitervorrichtung (16) mit Verkapselungsmasse (15), wobei das Verfahren weiterhin den Schritt des Festklemmens der Flachleiter (12; 41) und Zusammendrückens des Einsatzes (6) durch eine Mouldvorrichtung (1) zur Verhinderung des Neigens der Flachleitervorrichtung (16) durch die von den Flachleitern (12; 41) und dem Einsatz (6) vermittelte Stütze während des Schritts des Bedeckens des Halbleiterchips (8) und mindestens eines Teils des Einsatzes (6) und der Flachleitervorrichtung (16) mit Verkapselungsmasse (15) umfaßt.
  8. Verfahren zum Herstellen eines elektronischen Bauteils (35) nach Anspruch 7, dadurch gekennzeichnet, daß der Einsatz (6) elastisches Material mit einem Schmelz punkt von über 200 Grad Celsius umfaßt.
  9. Verfahren zum Herstellen eines elektronischen Bauteils (35) nach Anspruch 7 oder Anspruch 8, dadurch gekennzeichnet, daß der Einsatz (6) v-förmige Nuten (34) auf der äußeren Oberfläche des oberen Abschnitts (31) und unteren Abschnitts (33) des Einsatzes (6) besitzt.
  10. Verfahren zum Herstellen eines elektronischen Bauteils (35) nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß die Oberfläche der hohlen Mitte (28) konkav ist.
  11. Verfahren zum Herstellen eines elektronischen Bauteils (35) nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß der Einsatz (6) unter Verwendung eines Prozesses des Formens ausgebildet und dann in das Montageloch (7; 40) der Flachleitervorrichtung (16) eingesetzt wird.
  12. Verfahren zum Herstellen eines elektronischen Bauteils (35) nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß der Einsatz (6) direkt auf dem Montageloch (7; 40) ausgebildet wird.
  13. Verfahren zum Herstellen eines elektronischen Bauteils (35), wobei das Verfahren die folgenden Schritte umfaßt: Bereitstellen eines Halbleiterchips (8) auf einer Flachleitervorrichtung (16), wobei die Flachleitervorrichtung (16) ein Montageloch (7; 40), eine Chip-Kontaktfläche (20), mehrere Bondingfinger (11) und mehrere Flachleiter (12; 41) aufweist, Bereitstellen von Kontaktmitteln (13) zwischen Kontaktbereichen des Halbleiterchips und der Bondingfinger (11), Bereitstellen eines Einsatzes (6) mit einer hohlen Mitte (28) in dem Montageloch (7; 40), wobei der Einsatz (6) direkt auf dem Montageloch (7; 40) ausgebildet wird, Bedecken des Halbleiterchips (8), mindestens eines Teils des Einsatzes (6) und der Flachleitervorrichtung (16) mit Verkapselungsmasse (15), wobei das Verfahren weiterhin den Schritt des Festklemmens der Flachleiter (12; 41) und Zusammendrückens des Einsatzes (6) durch eine Mouldvorrichtung (1) zur Verhinderung des Neigens der Flachleitervorrichtung (16) durch die von den Flachleitern (12; 41) und dem Einsatz (6) vermittelte Stütze während des Schritts des Bedeckens des Halbleiterchips (8) und mindestens eines Teils des Einsatzes (6) und der Flachleitervorrichtung (16) mit Verkapselungsmasse (15) umfaßt.
  14. Verfahren zum Herstellen eines elektronischen Bauteils (35) nach Anspruch 13, dadurch gekennzeichnet, daß der Einsatz (6) einen oberen Abschnitt (31), einen mittleren Abschnitt (32) und einen unteren Abschnitt (33) umfaßt, wobei der obere (31) und untere (33) Abschnitt des Einsatzes (6) außerhalb des Montagelochs (7; 40) der Flachleitervorrichtung (16) hervorragen.
  15. Verfahren zum Herstellen eines elektronischen Bauteils (35) nach Anspruch 14, dadurch gekennzeichnet, daß der Einsatz (6) v-förmige Nuten (34) auf der äußeren Oberfläche des oberen Abschnitts (31) und unteren Abschnitts (33) des Einsatzes (6) besitzt.
  16. Verfahren zum Herstellen eines elektronischen Bauteils (35) nach Anspruch 14 oder Anspruch 15, dadurch gekennzeichnet, daß der untere Abschnitt (33) einen Außendurchmesser hat, der geringfügig größer ist als der Durchmesser des Montagelochs (7; 40).
  17. Verfahren zum Herstellen eines elektronischen Bauteils (35) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß sich die Flachleiter (12; 41) auf einer Seite des elektronischen Bauteils (35) befinden.
DE112005003802T 2005-12-29 2005-12-29 Verfahren zum Herstellen eines elektronischen Bauteils Expired - Fee Related DE112005003802B4 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2005/003907 WO2007074352A1 (en) 2005-12-29 2005-12-29 Electronic component and a method of fabricating an electronic component

Publications (2)

Publication Number Publication Date
DE112005003802T5 DE112005003802T5 (de) 2008-10-16
DE112005003802B4 true DE112005003802B4 (de) 2013-12-12

Family

ID=36698712

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112005003802T Expired - Fee Related DE112005003802B4 (de) 2005-12-29 2005-12-29 Verfahren zum Herstellen eines elektronischen Bauteils

Country Status (3)

Country Link
US (1) US8207601B2 (de)
DE (1) DE112005003802B4 (de)
WO (1) WO2007074352A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12009287B2 (en) * 2017-03-28 2024-06-11 Rohm Co., Ltd. Semiconductor device with packaging material and metal member protruding from the packaging material
US10790220B2 (en) * 2018-10-18 2020-09-29 Nxp B.V. Press-fit semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3629672A (en) * 1969-03-01 1971-12-21 Philips Corp Semiconductor device having an improved heat sink arrangement
JPS59215751A (ja) * 1983-05-23 1984-12-05 Nec Corp 樹脂封止形半導体装置
EP0257681A2 (de) * 1986-08-27 1988-03-02 STMicroelectronics S.r.l. Verfahren zur Herstellung von in Kunststoff eingeschmolzenen Halbleiterbauelementen und damit hergestellte Bauelemente
JPH01133329A (ja) * 1987-11-19 1989-05-25 Sanyo Electric Co Ltd 樹脂封止型半導体装置の製造方法
US6821822B1 (en) 1998-03-26 2004-11-23 Seiko Epson Corporation Method of manufacturing semiconductor device, molding device for semiconductor device, and semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3649944A (en) * 1970-05-25 1972-03-14 Richard E Caddock Film-type power resistor
IT1252624B (it) * 1991-12-05 1995-06-19 Cons Ric Microelettronica Dispositivo semiconduttore incapsulato in resina e elettricamente isolato di migliorate caratteristiche di isolamento,e relativo processo di fabbricazione
JP4540884B2 (ja) * 2001-06-19 2010-09-08 三菱電機株式会社 半導体装置
US6860731B2 (en) * 2001-07-09 2005-03-01 Asm Technology Singapore Pte Ltd. Mold for encapsulating a semiconductor chip
JP2003324116A (ja) 2002-04-26 2003-11-14 Sanken Electric Co Ltd 樹脂封止金型および樹脂封止装置
DE10247610A1 (de) * 2002-10-11 2004-04-29 Micronas Gmbh Elektronisches Bauelement mit einem Systemträger
DE10305610A1 (de) * 2003-02-11 2004-08-19 Ejot Gmbh & Co. Kg Kunststoffmutter zur Aufnahme an einem einen Durchbruch aufweisenden Bauteil
DE112005000168T5 (de) * 2004-01-13 2006-11-30 Mitsui Mining & Smelting Co., Ltd. Verfahren zur Herstellung eines Kunstharzformgehäuses, Alkoholkonzentrationssensor und Vorrichtung zum Messen einer Alkoholkonzentration

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3629672A (en) * 1969-03-01 1971-12-21 Philips Corp Semiconductor device having an improved heat sink arrangement
JPS59215751A (ja) * 1983-05-23 1984-12-05 Nec Corp 樹脂封止形半導体装置
EP0257681A2 (de) * 1986-08-27 1988-03-02 STMicroelectronics S.r.l. Verfahren zur Herstellung von in Kunststoff eingeschmolzenen Halbleiterbauelementen und damit hergestellte Bauelemente
JPH01133329A (ja) * 1987-11-19 1989-05-25 Sanyo Electric Co Ltd 樹脂封止型半導体装置の製造方法
US6821822B1 (en) 1998-03-26 2004-11-23 Seiko Epson Corporation Method of manufacturing semiconductor device, molding device for semiconductor device, and semiconductor device

Also Published As

Publication number Publication date
WO2007074352A1 (en) 2007-07-05
US8207601B2 (en) 2012-06-26
US20090001536A1 (en) 2009-01-01
DE112005003802T5 (de) 2008-10-16

Similar Documents

Publication Publication Date Title
DE102008058835B4 (de) Elektronikbauelement, Verfahren zur Herstellung und Halbleiterbaustein
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE102008025705B4 (de) Leistungshalbleitervorrichtung
DE102016109853B4 (de) Chipträger und Halbleitervorrichtung mit Umverteilungsstrukturen sowie Verfahren zur Herstellung einer Umverteilungsstruktur
DE4421077B4 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE69627565T2 (de) Verpacken von Multi-Chip-Modulen ohne Drahtverbindung
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE102009042399B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE102004043523B4 (de) Halbleitervorrichtung mit Wärmeabstrahlplatte und Anheftteil
DE102015116152B4 (de) Elektronische Vorrichtung mit Kapselungsstruktur mit verbesserter elektrischer Zugänglichkeit und Verfahren zum Herstellen der elektronischen Vorrichtung
DE112014007140B4 (de) Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE19708002A1 (de) Halbleiterbauelement und Anschlußrahmen dafür
DE102006056363B4 (de) Halbleitermodul mit mindestens zwei Substraten und Verfahren zur Herstellung eines Halbleitermoduls mit zwei Substraten
DE19837336B4 (de) Verfahren zur Herstellung einer Platte von gekapselten integrierten Schaltkreisen und Form zum Kapseln eines plattenförmigen Substrats von integrierten Schaltkreisen
EP2044627B1 (de) Elektronikanordnung
DE102005050330A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE10229692A1 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE102011082781B4 (de) Halbleitervorrichtung mit einer plattenelektrode zum verbinden einer mehrzahl an halbleiterchips
DE102005041451A1 (de) Elektronische Steckeinheit
DE112014006653B4 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102017203360A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE19929606A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung
DE102010043839B4 (de) Halbleitervorrichtung mit einem Isoliersubstrat
DE10232788A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE112005003802B4 (de) Verfahren zum Herstellen eines elektronischen Bauteils

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023495000

Ipc: H01L0021560000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023495000

Ipc: H01L0021560000

Effective date: 20130807

R082 Change of representative
R020 Patent grant now final

Effective date: 20140313

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee