KR20140047097A - 반도체 파워 모듈, 반도체 파워 모듈의 제조 방법, 회로 기판 - Google Patents

반도체 파워 모듈, 반도체 파워 모듈의 제조 방법, 회로 기판 Download PDF

Info

Publication number
KR20140047097A
KR20140047097A KR1020147002291A KR20147002291A KR20140047097A KR 20140047097 A KR20140047097 A KR 20140047097A KR 1020147002291 A KR1020147002291 A KR 1020147002291A KR 20147002291 A KR20147002291 A KR 20147002291A KR 20140047097 A KR20140047097 A KR 20140047097A
Authority
KR
South Korea
Prior art keywords
bonding
semiconductor element
junction
multilayer substrate
conductive
Prior art date
Application number
KR1020147002291A
Other languages
English (en)
Inventor
야스시 다카야마
Original Assignee
니뽄 도쿠슈 도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011168296A external-priority patent/JP5715002B2/ja
Priority claimed from JP2012061859A external-priority patent/JP2013051389A/ja
Application filed by 니뽄 도쿠슈 도교 가부시키가이샤 filed Critical 니뽄 도쿠슈 도교 가부시키가이샤
Priority claimed from PCT/JP2012/004865 external-priority patent/WO2013018357A1/ja
Publication of KR20140047097A publication Critical patent/KR20140047097A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/2039—Modifications to facilitate cooling, ventilating, or heating characterised by the heat transfer by conduction from the heat generating element to a dissipating body
    • H05K7/205—Heat-dissipating body thermally connected to heat generating element via thermal paths through printed circuit board [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29188—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29286—Material of the matrix with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29288—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/81424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8389—Bonding techniques using an inorganic non metallic glass type adhesive, e.g. solder glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Materials Engineering (AREA)

Abstract

(과제) 반도체 소자로부터 다층 기판으로의 열 확산 성능의 향상, 및, 다층 기판과 반도체 소자의 접합 강도의 향상.
(해결 수단) 반도체 파워 모듈 (10) 은, 세라믹스 다층 기판 (100) 과, 접합층 (110) 과, 확산층 (120) 과, 반도체 소자 (130) 를 구비한다. 접합층 (110) 은, 세라믹스 다층 기판 (100) 의 제 1 면 (105) 상에 배치되고, 반도체 소자 (130) 와 세라믹스 다층 기판 (100) 을 전기적으로 접속하는 도전 접합부 (111) 와, 반도체 소자 (130) 와 세라믹스 다층 기판 (100) 을 절연하는 절연 접합부 (112) 를 구비하는 평면상의 박막층이다. 이렇게 하면, 반도체 소자 (130) 와 세라믹스 다층 기판 (100) 사이에 있어서의 공극의 발생을 억제하면서 접합할 수 있고, 반도체 소자 (130) 로부터 세라믹스 다층 기판 (100) 으로의 열 확산 성능, 및, 세라믹스 다층 기판 (100) 과 반도체 소자 (130) 의 접합 강도를 향상시킬 수 있다.

Description

반도체 파워 모듈, 반도체 파워 모듈의 제조 방법, 회로 기판{SEMICONDUCTOR POWER MODULE, METHOD FOR MANUFACTURING SEMICONDUCTOR POWER MODULE, AND CIRCUIT BOARD}
본 발명은, 회로 기판에 반도체 소자가 탑재된 반도체 파워 모듈, 반도체 파워 모듈의 제조 방법, 및, 회로 기판에 관한 것이다.
최근 파워 모듈 패키지에 있어서는 소형, 저배 (低背), 고밀도 실장화가 진행되어, 그 실현을 위해서, 종래의 와이어 본드에 의한 실장 방식으로부터, 세라믹스 다층 기판 등을 사용하여 반도체 소자를 플립 칩 접속하는 실장 방식을 이용한 반도체 모듈이 제안되어 있다. 플립 칩 접속이란, 반도체 소자 상에 범프라고 불리는 도전성 돌기를 배치하고, 세라믹스 다층 기판 상의 반도체 소자를 탑재하는 위치에 범프를 맞추어 세라믹스 다층 기판에 직접 접합하는 접합 방법이며, 반도체 소자의 실장에 필요한 면적을 20 ∼ 30 ％ 정도 줄일 수 있어, 고밀도 실장에 기여할 수 있다.
이와 같은 플립 칩 실장 방식을 이용한 반도체 모듈에는, 세라믹스 다층 기판과 반도체 소자 사이의 범프간의 공극에, 종래의 유기 재료를 봉지재로서 사용한 것에 더하여, 무기계 재료가 충전된 것이 있다 (예를 들어, 특허문헌 1).
일본 공개특허공보 2004-253579호 일본 공개특허공보 2006-066582호 일본 공개특허공보 2010-287869호 일본 공개특허공보 2009-170930호
플립 칩 실장에 의해 더욱 고밀도 실장화가 진행되는 반도체 소자 파워 모듈에 있어서는, 방열 면적의 저하에 의해 사이즈 효과에 의한 방열 특성이 열화하기 때문에, 반도체 소자로부터 세라믹 다층 기판으로의 추가적인 열 확산 성능의 향상이 필요하다. 그러나, 종래의 반도체 소자 파워 모듈에서는, 봉지재 충전 공정에 있어서의 기포 발생이나, 사용시의 열 응력에서 기인하는 접합 부분으로의 크랙 발생 등에 의해 세라믹스 다층 기판과 반도체 소자 사이에 공간이 발생하여, 공기가 들어가는 등의 문제가 있다. 그 때문에, 종래의 반도체 소자 파워 모듈에서는, 반도체 소자로부터 세라믹스 다층 기판으로의 열 확산 성능의 저하에 의한 반도체 소자의 방열 성능의 저하, 세라믹스 다층 기판과 반도체 소자 사이의 접합 강도의 저하, 및, 신뢰 특성의 열화라는 과제가 있었다. 또, 종래의 반도체 소자 파워 모듈에서는, 세라믹스 다층 기판의 미소한 휨 등에서 기인하는 구성 부재의 제조 편차에 의한, 전기 접속 불량 등의 신뢰성 열화를 일으키기 어려운 모듈 구조, 및 제조 프로세스를 제공하는 것이 요망되고 있다.
본 발명은, 상기 서술한 과제의 적어도 일부를 해결하기 위해서 이루어진 것이며, 이하의 형태로서 실현하는 것이 가능하다.
(1) 본 발명의 일 형태에 의하면, 반도체 파워 모듈이 제공된다. 이 반도체 파워 모듈은, 비아 및 배선 패턴이 형성된 다층 기판과,；상기 다층 기판의 제 1 면 측에 배치되는 반도체 소자와,；상기 다층 기판의 제 1 면 상에 형성되고, 상기 다층 기판과 반도체 소자를 접합하는 접합층；을 구비하며, 상기 접합층은, 상기 비아에 대응하는 제 1 부위에 배치되어 있는 평면상의 도전 접합부로서, 상기 반도체 소자에 형성되어 있는 도전성 돌상부 (突狀部) 와, 상기 돌상부와 상기 다층 기판을 도통하는 도전 접속부로 이루어지는 도전 접합부와,；상기 제 1 부위와는 상이한 제 2 부위에 배치되고, 무기계 재료를 주성분으로 하는 평면상의 절연 접합부를 갖는다. 이 형태의 반도체 파워 모듈에 의하면, 접합층이 평면상으로 형성되어 있으므로, 다층 기판과 반도체 소자의 접합시에, 다층 기판과 반도체 소자 사이에 있어서의 공극의 발생을 억제할 수 있다. 따라서, 반도체 소자로부터 다층 기판으로의 열 확산 성능, 및, 다층 기판과 반도체 소자의 접합 강도를 향상시킬 수 있다.
(2) 상기 형태의 반도체 파워 모듈에 있어서, 상기 다층 기판과 상기 접합층 및 상기 반도체 소자와 상기 접합층은 확산 접합에 의해 접합되고,；상기 반도체 파워 모듈은, 추가로, 상기 다층 기판과 상기 접합층 및 상기 반도체 소자와 상기 접합층 사이에, 상기 확산 접합시에 형성되는 확산층을 구비해도 된다. 이 형태의 반도체 파워 모듈에 의하면, 다층 기판과 접합층, 및, 접합층과 반도체 소자의 확산 접합시에, 다층 기판과 접합층의 접합면, 및, 접합층과 반도체 소자의 접합면에서 발생하는 원자의 확산에 의해 확산층이 형성된다. 따라서, 다층 기판과 접합층, 및, 접합층과 반도체 소자의 접합 강도를 향상시킬 수 있다.
(3) 상기 형태의 반도체 파워 모듈에 있어서, 상기 도전 접합부를 구성하는 재료의 접합 개시 온도인 제 1 접합 개시 온도는, 상기 절연 접합부를 구성하는 재료의 접합 개시 온도인 제 2 접합 개시 온도보다 낮아도 된다. 이 형태의 반도체 모듈에 의하면, 절연 접합부보다 먼저 도전 접합부의 접합이 실시된다. 따라서, 도전 접속부와 반도체 소자의 돌상부, 및, 도전 접합부와 배선 기판이 접합된 상태, 즉, 도전 접속부와 반도체 소자의 돌상부 사이, 및, 도전 접합부와 배선 기판 사이에 공극이 존재하지 않는 상태로, 절연 접합부의 연화 변형이 개시되고, 절연 접합부와 반도체 소자, 및, 절연 접합부와 배선 기판의 접합이 실시된다. 따라서, 절연 접합부를 구성하는 재료가, 도전 접속부와 전극 패드 사이에 침입하는 것, 바꾸어 말하면, 도전 접합부에 혼입하는 것에 의한, 도전 접합부의 도전 성능의 저하를 억제할 수 있다.
(4) 상기 형태의 반도체 파워 모듈에 있어서, 상기 제 1 접합 개시 온도는, 상기 도전 접합부를 구성하는 재료의 적어도 일부가 소결 반응을 개시하는 온도인 소결 개시 온도 이상이고,；상기 제 2 접합 개시 온도는, 상기 절연 접합부를 구성하는 재료의 적어도 일부가 소결 반응을 개시하는 온도인 소결 개시 온도 이상이어도 된다. 이 형태의 반도체 모듈에 의하면, 제 1 접합 개시 온도는, 도전 접합부를 구성하는 재료의 적어도 일부가 소결 반응을 개시하는 온도 이상으로 되고, 제 2 접합 개시 온도는, 절연 접합부를 구성하는 재료의 적어도 일부가 소결 반응을 개시하는 온도 이상으로 되어 있다. 따라서, 도전 접합부, 절연 접합부의 각각에 대해, 융점까지 가열하지 않고 다른 부재와의 접합을 실시할 수 있다. 또, 제 1 접합 개시 온도를 도전 접합부를 구성하는 재료의 용융 개시 온도로 하고, 제 2 접합 개시 온도는, 절연 접합부를 구성하는 재료의 용융 개시 온도로 해도 된다. 이렇게 하면, 도전 접합부 및 절연 접합부를 확실히 용융시킬 수 있어, 도전 접합부 및 절연 접합부의 각각과 다른 부재의 접합 강도를 향상시킬 수 있다.
(5) 본 발명의 일 형태에 의하면, 반도체 파워 모듈의 제조 방법이 제공된다. 이 반도체 파워 모듈의 제조 방법은, 비아 및 배선 패턴을 갖는 다층 기판을 제조하는 기판 제조 공정과,；상기 비아에 대응하는 제 1 부위에, 상기 배선 패턴과 반도체 소자를 도통하는 평면상의 도전 접속부를 갖고, 상기 제 1 부위와는 상이한 제 2 부위에, 평면상의 절연 접합부를 갖는 접합부를, 상기 다층 기판의 제 1 면 상에 배치하는 제 1 배치 공정과,；상기 접합부 상에, 상기 반도체 소자를, 상기 반도체 소자에 형성되어 있는 도전성 돌상부와 상기 도전 접속부가 도통 가능해지도록 배치하는 제 2 배치 공정과,；상기 다층 기판, 상기 접합부 및 상기 반도체 소자를 가열 압착하고, 상기 다층 기판과 상기 접합부, 및, 상기 접합부와 상기 반도체 소자를 확산 접합하는 접합 공정；을 구비한다. 이 형태의 반도체 파워 모듈의 제조 방법에 의하면, 다층 기판과 반도체 소자 사이에, 접합부와 돌상부에 의해, 다층 기판과 반도체 소자를 접합하기 위한 평면상의 접합층이 형성된다. 따라서, 다층 기판과 반도체 소자 사이에 있어서의 공극의 발생을 억제할 수 있다. 따라서, 반도체 소자로부터 다층 기판으로의 열 확산 성능, 및, 다층 기판과 반도체 소자의 접합 강도를 향상시킬 수 있다.
(6) 상기 형태의 반도체 파워 모듈의 제조 방법에 있어서, 상기 도전 접속부를 구성하는 재료가 상기 반도체 소자와 접합을 개시하는 온도를 제 1 접합 개시 온도로 하고,；상기 절연 접합부를 구성하는 재료가 상기 다층 기판 및 상기 반도체 소자와 접합을 개시하는 온도로서, 상기 제 1 접합 개시 온도보다 높은 온도를 제 2 접합 개시 온도로 하고,；상기 접합 공정은, 상기 다층 기판, 상기 접합부 및 상기 반도체 소자를 상기 제 1 접합 개시 온도에서 가열 압착함으로써, 상기 도전 접속부와 상기 반도체 소자의 상기 돌상부를 접합하는 공정과,；상기 도전 접속부와 상기 반도체 소자의 상기 돌상부의 접합 후에, 상기 다층 기판, 상기 접합부 및 상기 반도체 소자를 상기 제 2 접합 개시 온도에서 가열 압착함으로써, 상기 다층 기판과 상기 접합부, 및, 상기 접합부와 상기 반도체 소자를 접합하는 공정을 포함해도 된다. 이 형태의 반도체 모듈의 제조 방법에 의하면, 절연 접합부보다 먼저 도전 접합부의 접합이 실시된다. 따라서, 도전 접속부와 반도체 소자의 돌상부, 및, 도전 접속부와 배선 기판이 접합된 상태, 즉, 도전 접속부와 반도체 소자의 돌상부 사이, 및, 도전 접속부와 배선 기판 사이에 공극이 존재하지 않는 상태로, 절연 접합부의 연화 변형이 개시되고, 절연 접합부와 반도체 소자, 및, 절연 접합부와 배선 기판의 접합이 실시된다. 따라서, 절연 접합부를 구성하는 재료가, 도전 접속부와 돌상부 사이에 침입하는 것, 도전 접속부에 혼입하는 것에 의한, 도전 접속부의 도전 성능의 저하를 억제할 수 있다.
(7) 상기 형태의 반도체 파워 모듈의 제조 방법에 있어서, 상기 제 1 접합 개시 온도는, 상기 도전 접속부를 구성하는 재료의 적어도 일부가 소결 반응을 개시하는 소결 개시 온도 이상이고, 상기 제 2 접합 개시 온도는, 상기 절연 접합부를 구성하는 재료의 적어도 일부가 소결 반응을 개시하는 소결 개시 온도 이상이어도 된다. 이 형태의 반도체 모듈의 제조 방법에 의하면, 제 1 접합 개시 온도는, 도전 접속부를 구성하는 재료의 적어도 일부가 소결 반응을 개시하는 온도 이상으로 되고, 제 2 접합 개시 온도는, 절연 접합부를 구성하는 재료의 적어도 일부가 소결 반응을 개시하는 온도 이상으로 되어 있다. 따라서, 도전 접속부, 절연 접합부의 각각에 대해, 융점까지 가열하지 않고 다른 부재와의 접합을 실시할 수 있다. 또, 제 1 접합 개시 온도를 도전 접속부를 구성하는 재료의 용융 개시 온도로 하고, 제 2 접합 개시 온도는 절연 접합부를 구성하는 재료의 용융 개시 온도로 해도 된다. 이렇게 하면, 도전 접속부 및 절연 접합부를 확실히 용융시킬 수 있어, 도전 접속부 및 절연 접합부의 각각과 다른 부재의 접합 강도를 향상시킬 수 있다.
(8) 상기 형태의 반도체 모듈의 제조 방법에 있어서, 상기 도전 접속부를 구성하는 재료가 상기 반도체 소자와 접합을 개시하는 온도를 제 1 접합 개시 온도로 하고, 상기 절연 접합부를 구성하는 재료가 상기 다층 기판 및 상기 반도체 소자와 접합을 개시하는 온도로서, 상기 제 1 접합 개시 온도보다 높은 온도를 제 2 접합 개시 온도로 하고, 상기 접합 공정에 있어서, 상기 제 1 접합 개시 온도가 소정 시간 유지된 후, 상기 제 2 접합 개시 온도가 소정 시간 유지되도록 설정되어 있는 온도 프로파일에 기초하여, 상기 가열을 실시해도 된다. 이 형태의 반도체 모듈의 제조 방법에 의하면, 단계적인 온도 변화를 갖는 온도 프로파일에 기초하여, 접합부, 배선 기판 및 반도체 소자의 접합이 실시된다. 따라서, 간단한 구성으로, 다단계의 온도 변화를 실시하면서 확산 접합을 실시할 수 있어, 제조 효율을 향상시킬 수 있다.
(9) 상기 형태의 반도체 파워 모듈의 제조 방법으로서, 상기 제 1 배치 공정은, 상기 제 1 부위에 개구부를 갖는 절연 접합부를 상기 제 1 면 상에 배치하는 공정과, 상기 절연 접합부보다 얇은 상기 도전 접속부를 상기 개구부 내에 배치하는 공정을 포함하고, 상기 제 2 배치 공정은, 상기 반도체 소자의 상기 돌상부와 상기 도전 접속부가 도통 가능해지도록 상기 개구부 내에 상기 돌상부를 끼워 넣어, 상기 반도체 소자를 상기 접합부 상에 배치하는 공정을 포함하며, 상기 도전 접속부의 두께를 나타내는 d1, 상기 절연 접합부의 두께를 나타내는 d2, 및, 상기 돌상부의 높이를 나타내는 d3 이 d3 ＞ d2 － d1 을 만족해도 된다. 상기 형태의 반도체 파워 모듈의 제조 방법에 의하면, 도전 접속부 및 절연 접합부는, 도전 접속부의 두께를 d1, 절연 접합부의 두께를 d2, 돌상부의 두께를 d3 으로 나타냈을 때에, d3 ＞ d2 － d1 을 만족하도록 형성되어 있다. 따라서, 돌상부와 도전 접속부의 전기적 접속을 확실히 담보한 상태로 반도체 소자를 패임부 내에 배치할 수 있다. 또한, 접합층 상으로의 반도체 소자의 배치시에, 반도체 소자가 접합층의 표면으로부터 뜬 상태가 되지만, 접합시의 가열에 의해, 돌상부는 용융하고, 용융된 상태로 가압되어, 반도체 소자와 접합층은 공극이 없는 면으로 접합된다.
(10) 상기 형태의 반도체 파워 모듈의 제조 방법으로서, 상기 절연 접합부를 배치하는 공정에 있어서, 상기 절연 접합부를, 상기 반도체 소자가 접합되는 단부 (端部) 로부터 상기 다층 기판이 접합되는 단부를 향해 끝이 가는 형상이 되도록 배치해도 된다. 이 형태의 반도체 파워 모듈의 제조 방법에 의하면, 절연 접합부는 반도체 소자측으로부터 다층 기판측을 향해 가늘어지는 형상으로 형성되어 있다. 따라서, 절연 접합부와 반도체 소자의 접촉 면적은, 절연 접합부가 대략 기둥상으로 형성되어 있는 경우의 절연 접합부와 반도체 소자의 접촉 면적에 비해 넓게 할 수 있다. 따라서, 다층 기판과 반도체 소자의 접합 강도, 절연 성능을 확보하면서, 반도체 소자로부터 다층 기판으로의 열 확산 성능을 향상시킬 수 있다.
(11) 상기 형태의 반도체 파워 모듈의 제조 방법으로서, 상기 절연 접합부를 배치하는 공정에 있어서, 상기 절연 접합부가 테이퍼 형상이 되도록 상기 절연 접합부를 배치해도 된다. 이 형태의 반도체 파워 모듈의 제조 방법에 의하면, 절연 접합부는 테이퍼 형상으로 형성되어 있다. 따라서, 절연 접합부를 간이하게, 반도체 소자측으로부터 다층 기판측을 향해 가늘어지는 형상으로 형성할 수 있다.
(12) 본 발명의 일 형태에 의하면, 회로 기판이 제공된다. 이 회로 기판은, 비아 및 배선 패턴이 형성된 다층 기판과,；상기 다층 기판의 제 1 면 상에 배치되고, 상기 다층 기판에 반도체 소자를 접합하기 위한 접합층；을 구비하며, 상기 접합층은, 상기 비아에 대응하는 제 1 부위에 배치되고, 상기 배선 패턴과 상기 반도체 소자와 도통하고, 적어도 상기 제 1 면 측이 평면상으로 형성되어 있는 도전 접속부와,；상기 제 1 부위와는 상이한 제 2 부위에 배치되고, 무기계 재료를 주성분으로 하며, 적어도 상기 제 1 면 측이 평면상으로 형성되어 있는 절연 접합부；를 갖는다. 이 형태의 회로 기판에 의하면, 반도체 소자와 다층 기판이 평면으로 접합되므로, 다층 기판과 반도체 소자 사이에 있어서의 공극의 발생을 억제할 수 있다. 따라서, 반도체 소자로부터 다층 기판으로의 열 확산 성능, 및, 다층 기판과 반도체 소자의 접합 강도를 향상시킬 수 있다.
(13) 상기 형태의 회로 기판에 있어서, 상기 도전 접속부는, 상기 절연 접합부보다 얇게 형성되어 있고, 상기 접합층은, 상기 절연 접합부와 상기 도전 접속부에 의해 형성되는 패임부를 가지며, 상기 반도체 소자에 형성되어 있는 도전성 돌상부가 상기 패임부에 끼워 넣어지기 전에 있어서, 상기 도전 접속부의 두께를 나타내는 d1, 상기 절연 접합부의 두께를 나타내는 d2, 및, 상기 돌상부의 높이를 나타내는 d3 이 d3 ＞ d2 － d1 을 만족해도 된다. 이 형태의 회로 기판에 의하면, 패임부로의 돌상부의 끼워 넣기에 있어서, 도전 접속부, 절연 접합부는, 도전 접속부의 두께를 d1, 절연 접합부의 두께를 d2, 돌상부의 두께를 d3 으로 나타냈을 때에, d3 ＞ d2 － d1 을 만족하도록 형성되어 있다. 따라서, 패임부 내로의 반도체 소자의 배치시, 돌상부와 도전 접속부의 전기적 접속을 확실히 담보할 수 있다.
(14) 상기 형태의 회로 기판에 있어서, 상기 절연 접합부는, 상기 반도체 소자가 접합되는 단부로부터 상기 다층 기판이 접합되는 단부를 향해 끝이 가는 형상으로 형성되어 있어도 된다. 이 형태의 회로 기판에 의하면, 절연 접합부는, 반도체 소자측으로부터 다층 기판측을 향해 가늘어지는 형상으로 형성되어 있다. 따라서, 절연 접합부와 반도체 소자의 접촉 면적은, 절연 접합부가 대략 기둥상으로 형성되어 있는 경우의 절연 접합부와 반도체 소자의 접촉 면적에 비해 넓게 할 수 있다. 따라서, 다층 기판과 반도체 소자의 접합 강도, 절연 성능을 확보하면서, 반도체 소자로부터 다층 기판으로의 열 확산 성능을 향상시킬 수 있다.
(15) 상기 형태의 회로 기판에 있어서, 상기 절연 접합부는 테이퍼 형상으로 형성되어 있어도 된다. 이 형태의 회로 기판에 의하면, 절연 접합부는 테이퍼 형상으로 형성되어 있다. 따라서, 절연 접합부를 간이하게, 반도체 소자측으로부터 다층 기판측을 향해 가늘어지는 형상으로 형성할 수 있다.
상기 서술한 본 발명의 각 형태가 갖는 복수의 구성 요소는 모두가 필수적인 것은 아니고, 상기 서술한 과제의 일부 또는 전부를 해결하기 위해서, 혹은, 본 명세서에 기재된 효과의 일부 또는 전부를 달성하기 위해서, 적절히, 상기 복수의 구성 요소의 일부의 구성 요소에 대해, 그 변경, 삭제, 새로운 다른 구성 요소와의 교체, 한정 내용의 일부 삭제를 실시하는 것이 가능하다. 또, 상기 서술한 과제의 일부 또는 전부를 해결하기 위해서, 혹은, 본 명세서에 기재된 효과의 일부 또는 전부를 달성하기 위해서, 상기 서술한 본 발명의 일 형태에 포함되는 기술적 특징의 일부 또는 전부를 상기 서술한 본 발명의 다른 형태에 포함되는 기술적 특징의 일부 또는 전부와 조합하여, 본 발명의 독립된 일 형태로 하는 것도 가능하다.
도 1 은, 제 1 실시예에 있어서의 반도체 파워 모듈 (10) 의 개략 구성을 나타내는 단면도이다.
도 2 는, 제 1 실시예에 있어서의 회로 기판 (20) 에 대하여 설명하는 설명도이다.
도 3 은, 제 1 실시예에 있어서의 반도체 파워 모듈 (10) 의 제조 방법을 설명하는 공정도이다.
도 4 는, 단계 S12 에 있어서의 도전 접속부 (111a) 의 배치 공정을 설명하는 설명도이다.
도 5 는, 단계 S14 에 있어서의 절연 접합부 (112) 의 스크린 인쇄에 대하여 설명하는 설명도이다.
도 6 은, 제 1 실시예에 있어서의 반도체 파워 모듈 (10) 의 접합 공정을 설명하는 설명도이다.
도 7 은, 제 2 실시예에 있어서의 반도체 파워 모듈 (30) 을 나타내는 평면도이다.
도 8 은, 제 2 실시예에 있어서의 반도체 파워 모듈 (30) 을 나타내는 단면도이다.
도 9 는, 제 4 실시예에 있어서의 반도체 파워 모듈 (40) 을 나타내는 단면도이다.
도 10 은, 제 5 실시예에 있어서의 반도체 파워 모듈 (1010) 의 개략 구성을 나타내는 단면도이다.
도 11 은, 제 5 실시예에 있어서의 반도체 파워 모듈 (1010) 에 대하여 설명하는 설명도이다.
도 12 는, 제 5 실시예에 있어서의 반도체 파워 모듈 (1010) 의 제조 방법을 설명하는 공정도이다.
도 13 은, 단계 S102 에 있어서의 절연 접합부 (512) 의 배치 공정에 대하여 설명하는 설명도이다.
도 14 는, 단계 S104 에 있어서의 개구부 (515) 의 형성 공정에 대하여 설명하는 설명도이다.
도 15 는, 단계 S106 에 있어서의 도전 접합부 (511) 의 배치 공정을 설명하는 설명도이다.
도 16 은, 제 5 실시예에 있어서의 반도체 파워 모듈 (1010) 의 접합 공정을 설명하는 설명도이다.
도 17 은, 제 6 실시예에 있어서의 반도체 파워 모듈 (1030) 의 구성을 설명하는 단면도이다.
도 18 은, 제 6 실시예에 있어서의 반도체 파워 모듈 (1030) 의 구성을 설명하는 단면도이다.
도 19 는, 변형예 5 에 있어서의 반도체 파워 모듈 (1040) 의 개략 구성을 나타내는 설명도이다.
도 20 은, 변형예 5 에 있어서의 접합층 (810) 의 배치 공정에 대하여 설명하는 설명도이다.
도 21 은, 변형예 6 에 있어서의 반도체 파워 모듈 (1050) 을 나타내는 평면도이다.
도 22 는, 변형예 6 에 있어서의 반도체 파워 모듈 (1050) 을 나타내는 단면도이다.
A. 제 1 실시예：
A1. 반도체 파워 모듈의 개략 구성：
도 1 은, 제 1 실시예에 있어서의 반도체 파워 모듈 (10) 의 개략 구성을 나타내는 단면도이다. 도 2 는, 제 1 실시예에 있어서의 회로 기판 (20) 에 대하여 설명하는 설명도이다. 반도체 파워 모듈 (10) 은, 회로 기판 (20) 과, 반도체 소자 (130) 를 구비한다. 회로 기판 (20) 은, 세라믹스 다층 기판 (100) 과, 접합층 (110) 과, 확산층 (120) 을 구비한다.
세라믹스 다층 기판 (100) 은 세라믹스 재료에 의해 형성되어 있다. 세라믹스 재료로는, 예를 들어, 산화알루미늄 (Al2O3), 질화알루미늄 (AlN), 질화규소 (Si3N4) 등이 사용된다. 세라믹스 다층 기판 (100) 은, 반도체 소자가 실장되는 제 1 면 (105) 과, 그 면과 대향하여, 제어 회로나 콘덴서 등의 그 밖의 전자 부품이 탑재될 수 있는 다른 일방의 제 2 면 (106) 사이를 전기적으로 접속하기 위한 내층 비아홀 (101) 과, 배선 패턴 (109) 과, 제 2 면 (106) 상에 배치된 외부 접속용 전극 단자 (104) 를 구비한다. 배선 패턴 (109) 은, 세라믹스 다층 기판 (100) 의 표면, 내부 층의 표면에 형성되어 있다. 도 1 에서는, 세라믹스 다층 기판 (100) 의 표면에 형성된 배선 패턴은 생략되어 있다. 또, 세라믹스 다층 기판 (100) 의 제 1 면 (105) 상 및 제 2 면 (106) 상에는, 반도체 소자 (130) 나, 그 밖의 전자 부품을 탑재하기 위한 전극 랜드 (도시 생략) 가 형성되어 있다. 반도체 소자 (130) 는, 내층 비아홀 (101) 및 배선 패턴 (109) 을 통해, 제 2 면 (106) 상에 배치되어 있는 전극 단자 (104) 와 전기적으로 접속되어 있다.
접합층 (110) 은, 세라믹스 다층 기판 (100) 의 제 1 면 (105) 상에 배치되며, 도전 접합부 (111) 와 절연 접합부 (112) 를 구비하는 평면상의 박막층이다.
도전 접합부 (111) 는, 도전 접속부 (111a) 와 반도체 소자 (130) 의 전극 패드 (131) 로 구성되며, 반도체 소자 (130) 와 세라믹스 다층 기판 (100) 을 전기적으로 접속한다. 도전 접속부 (111a) 는, 도전성 금속을 주성분으로 하여 형성되어 있고, 도 2 에 나타내는 바와 같이, 세라믹스 다층 기판 (100) 의 제 1 면 (105) 상으로서, 내층 비아홀 (101) 에 대응하는 제 1 부위 (107) (두꺼운 실선으로 나타낸다) 상에 배치되어 있다. 도전성 금속으로서, 예를 들어 구리, 은, 알루미늄 금속 등을 사용해도 된다. 도전 접속부 (111a) 는 후술하는 절연 접합부 (112) 보다 얇게 형성되어 있으며, 절연 접합부 (112) 와 도전 접속부 (111a) 에 의해 패임이 형성된다. 그 패임에, 전극 패드 (131) 가 끼워 넣어지도록 배치됨으로써, 도전 접합부 (111) 가 형성된다. 제 1 실시예에 있어서, 전극 패드 (131) 는, 청구의 범위에 있어서의 「돌상부」 에 해당한다. 이하에 설명하는 제 2 실시예 ∼ 제 4 실시예에 있어서도 동일하다.
절연 접합부 (112) 는, 반도체 소자 (130) 와 세라믹스 다층 기판 (100) 을 절연한다. 절연 접합부 (112) 는, 도 2 에 나타내는 바와 같이, 세라믹스 다층 기판 (100) 의 제 1 면 (105) 상으로서, 제 1 부위 (107) 와는 상이한 제 2 부위 (108) (두꺼운 파선으로 나타낸다) 에 배치되어 있다. 절연성 무기계 재료를 주성분으로 하고, 반도체 소자의 실장시의 가열 공정에 의해 연화되는 분말 유리에 의해 형성되어 있다. 분말 유리는, 예를 들어, ZnO-B2O3-SiO2 등, 산화규소, 산화아연, 산화붕소, 산화비스무트 등의 혼상 (混相) 으로서 형성된다.
제 1 실시예에 있어서, 제 2 부위 (108) 란, 제 1 부위 (107) 인 도전 접합부 (111) 가 배치되어 있는 부위를 제외한 부분을 포함한다. 접합층 (110) 이 균일한 평면이 되도록, 도전 접합부 (111) 와 절연 접합부 (112) 는 거의 동일한 두께를 갖고 있다. 또, 접합층 (110) 의, 반도체 소자 (130) 측에 대향하는 면도, 균일한 평면이 되도록 형성되어 있다.
또한, 본 실시예에 있어서, 균일한 평면이란, 미소한 만곡이나 요철을 포함하고 있고, 접합층 (110) 이 균일한 평면을 갖고 있다라는 것은, 접합층 (110) 의 세라믹 다층 기판의 제 1 면 (105) 에 대향하는 면이, 제 1 면 (105) 의 형상을 따라 형성되고, 도전 접합부 (111) 와 절연 접합부 (112) 가 연속하여 평탄하게 형성되어 있는 것, 및, 접합층 (110) 의 반도체 소자 (130) 측에 대향하는 면이, 반도체 소자 (130) 의 접합층 (110) 에 대향하는 면의 형상을 따라 형성되어 있는 것을 포함한다.
절연 접합부 (112) 는, 절연 성능이 저하되지 않을 정도로 필러 (115) 를 포함하는 것이 바람직하다. 여기서, 필러 (115) 는, 구리나 알루미늄 분말 등으로 이루어지는 금속 필러 혹은 무기계 필러를 포함한다. 무기계 필러로는, 산화붕소나 알루미나, 질화규소, 질화알루미늄 등으로 이루어지는 세라믹스 등의, 고방열 특성 필러인 것이 바람직하다. 필러 (115) 가 함유되어 있음으로써, 절연 접합부 (112) 의 전열 성능의 향상이나 열팽창률의 조정을 실시할 수 있다.
확산층 (120) 은, 세라믹스 다층 기판 (100) 과 접합층 (110) 의 확산 접합에 의해 형성되는 층이다. 확산층 (120) 은, 도전 확산부 (121) 와 절연 확산부 (122) 를 구비한다. 도전 확산부 (121) 는, 세라믹스 다층 기판 (100) 과 접합층 (110) 의 도전 접속부 (111a) 의 확산 접합에 의해 형성된다. 절연 확산부 (122) 는, 세라믹스 다층 기판 (100) 과 접합층 (110) 의 절연 접합부 (112) 의 확산 접합에 의해 형성된다. 절연 확산부 (122) 에는, 절연 접합부 (112) 와 마찬가지로, 필러 (115) 가 함유되어도 된다. 또한, 도 1 에서는, 설명의 편의상, 도전 확산부 (121) 와 절연 확산부 (122) 의 경계는 명확하게 기재되어 있지만, 도전 확산부 (121) 와 절연 확산부 (122) 의 경계는 애매해도 된다.
반도체 소자 (130) 는 전극 패드 (131) 를 구비한다. 전극 패드 (131) 는, 예를 들어, 금 (Au) 을 주성분으로 하여 형성되어 있다. 반도체 소자 (130) 는, 전극 패드 (131) 가 접합층 (110) 의 도전 접속부 (111a) 에 접하도록 접합층 (110) 상에 배치되어 있다. 반도체 소자 (130) 는, 전극 패드 (131) 및 도전 접속부 (111a) (즉, 도전 접합부 (111)) 를 통해 세라믹스 다층 기판 (100) 과 전기적으로 접속되어 있다.
A2. 제조 방법：
반도체 파워 모듈 (10) 의 제조 방법을, 도 3 ∼ 도 6 을 이용하여 설명한다. 도 3 은, 제 1 실시예에 있어서의 반도체 파워 모듈 (10) 의 제조 방법을 설명하는 공정도이다.
내층 비아홀 (101) 및 배선 패턴 (109) 이 형성된 세라믹스 다층 기판 (100) 을 제조한다 (단계 S10). 세라믹스 다층 기판 (100) 의 제조에는, 세라믹스 다층 기판 (100) 의 표면에, 반도체 소자 (130) 및 다른 전자 부품을 실장하기 위한 박막상의 전극 랜드를 형성하는 것을 포함한다. 전극 랜드는, 도전 페이스트를 사용한 인쇄법, 물리 증착 (PVD：Physical Vapor Deposition) 이나 화학 증착 (CVD：Chemical Vapor Deposition) 에 의해 형성된다. 제 1 실시예에 있어서, 단계 S10 은, 청구의 범위에 있어서의 「기판 제조 공정」 에 해당한다.
세라믹스 다층 기판 (100) 의 제 1 면 (105) 상으로서, 내층 비아홀 (101) 에 대응하는 제 1 부위에, 도전 접속부 (111a) 를 배치한다 (단계 S12). 도 3 은, 단계 S12 에 있어서의 도전 접속부 (111a) 의 배치 공정을 설명하는 설명도이다. 도 3 에 나타내는 바와 같이, 후술하는 단계 S18 에 있어서의 가열 공정에 의해 용융되는 금속종을 주성분으로 하는 금속 돌기를 도전 접속부 (111a) 로서 형성한다. 이 금속 돌기는 범프라고도 불린다. 범프는, 원하는 위치에 볼상으로 형성된 금속을 배치하고, 가열 처리에 의해 기둥 형상으로 하는 볼 탑재법에 의해 형성해도 되고, 세라믹스 다층 기판 (100) 의 제 1 면 (105) 의 제 1 부위 (107) 에, 미리 대응하는 위치에 범프가 되는 금속을 전사하는 방법이나 도전 접속부 (111a) 의 재료로서 이미 서술한 금속종을 주성분으로 하는 페이스트를 스크린 인쇄에 의해 인쇄하는 방법, 세라믹스 다층 기판 (100) 의 제 1 면 (105) 의 제 1 부위 (107) 에 포토리소그래피 패턴에 의해 마스킹을 실시하여 도금법에 의해 원하는 위치에 금속 범프를 형성해도 된다.
도전 접속부 (111a) 를 배치한 세라믹스 다층 기판 (100) 의 제 1 면 (105) 상의, 제 1 부위와는 상이한 제 2 부위에 절연 접합부 (112) 를 배치한다 (단계 S14). 구체적으로는, 분말 유리와 열 분해성 유기 결착제를, 유기 용매나 물 등의 용매를 사용하여 혼련하여 유리 분말 페이스트를 생성하고, 유리 분말 페이스트를, 세라믹스 다층 기판 (100) 의 제 1 면 (105) 상의, 도전 접속부 (111a) 의 공극을 메우도록 스크린 인쇄에 의해 인쇄한다.
도 5 는, 단계 S14 에 있어서의 절연 접합부 (112) 의 스크린 인쇄에 대하여 설명하는 설명도이다. 스크린 인쇄기 (200) 는, 스크린 (202) 과, 스퀴지 (203) 와, 스퀴지 홀더 (204) 를 구비한다. 스크린 (202) 에는, 도전 접속부 (111a) 에 대응하는 부위를 제외한 부위, 즉, 절연 접합부 (112) 에 대응하는 부위에만 개구부가 형성되어 있다. 유리 분말 페이스트 (250) 를 스크린 (202) 에 얹고, 스크린 (202) 상으로부터 스퀴지 (203) 를 슬라이딩시킨다. 이렇게 함으로써 유리 분말 페이스트 (250) 는 개구부를 통과하여, 세라믹스 다층 기판 (100) 의 제 1 면 (105) 상의, 도전 접속부 (111a) 가 배치되어 있는 부위를 제외한 부위, 즉, 절연 접합부 (112) 가 배치되는 부위에 전사된다. 이 결과, 도전 접속부 (111a) 와 절연 접합부 (112) 로 이루어지고, 세라믹스 다층 기판 (100) 의 제 1 면 (105) 측이 평면 상에 형성된 접합부 (110a) (도 2) 가 형성된다. 또한, 단계 S12, S14 의 순서는 반대여도 된다. 또한, 접합부 (110a) 의 결착에 사용되는 유기 성분 (유기 결착제) 은, 후술하는 가열 처리 공정에 있어서, 분해, 제거된다. 제 1 실시예에 있어서, 단계 S12 와 단계 S14 는 어느 단계가 먼저 실시되어도 된다. 또, 제 1 실시예에 있어서, 단계 S12 및 단계 S14 는, 청구의 범위에 있어서의 「제 1 배치 공정」 에 해당한다.
형성된 접합부 (110a) 상에 반도체 소자 (130) 를 배치한다 (단계 S16). 구체적으로는, 도전 접속부 (111a) 와 절연 접합부 (112) 로 형성되는 패임에, 전극 패드 (131) 를 끼워 넣도록 반도체 소자 (130) 를 배치한다. 도전 접속부 (111a) 와 전극 패드 (131) 가 접촉함으로써, 반도체 소자 (130) 와 도전 접속부 (111a) 의 도통이 확보된다. 제 1 실시예에 있어서, 단계 S16 은, 청구의 범위에 있어서의 「제 2 배치 공정」 에 해당한다.
세라믹스 다층 기판 (100), 접합층 (110) 및 반도체 소자 (130) 를 가열 압착하여, 반도체 파워 모듈을 제조한다 (단계 S18). 도 6 은, 제 1 실시예에 있어서의 반도체 파워 모듈 (10) 의 접합 공정을 설명하는 설명도이다. 도 6 에 나타내는 바와 같이, 세라믹스 다층 기판 (100), 접합층 (110) 및 반도체 소자 (130) 를 가압함과 함께, 도전 접속부 (111a) 와 절연 접합부 (112) 가 열 융착하는 온도로 가열한다. 이렇게 함으로써, 도전 접속부 (111a), 절연 접합부 (112), 세라믹스 다층 기판 (100) 의 제 1 면 (105) 및 도전 접합부 (111) 및 절연 보호막으로 이루어지는 반도체 소자 (130) 의 표면이 용융되어, 세라믹스 다층 기판 (100) 과 접합층 (110) 사이, 및, 접합층 (110) 과 반도체 소자 (130) 사이는, 공극이 존재하지 않는 균일한 평면으로 확산 접합된다. 도전 접속부 (111a) 와 절연 접합부 (112) 가 열 융착하는 온도란, 예를 들어, 도전 접속부 (111a) 의 재료로서 융점 660 ℃ 의 알루미늄 금속을 사용하고, 절연 접합부 (112) 의 재료로서 연화점 640 ℃ 의 ZnO-B2O3-SiO2 유리를 사용한 경우에는, 양 재료가 열 융착하는 온도 670 ℃ 에서 가열한다. 제 1 실시예에 있어서, 단계 S18 은, 청구의 범위에 있어서의 「접합 공정」 에 해당한다.
이상 설명한 바와 같이, 적어도 2 단계의 온도 변화가 실시되도록 설정되어 있는 온도 프로파일에 기초하여 가압 및 가열을 실시함으로써, 세라믹스 다층 기판 (100) 과 접합층 (110) 의 접합면에서 원자 확산이 발생하여, 확산층 (120) 이 형성되고, 세라믹스 다층 기판 (100) 과 접합층 (110) 은 접합된다.
세라믹스 다층 기판 (100), 접합층 (110), 반도체 소자 (130) 와 직행하는 방향 (세라믹스 다층 기판 (100), 접합층 (110) 및 반도체 소자 (130) 의 적층 방향) 으로 절단된 절단면은, 화합물 반도체와 그 표면의 보호층으로 이루어지는 반도체 소자 (130) 와 접합층 (110) 의 계면, 그리고 접합층 (110) 과 세라믹스 성분 (알루미나, 질화규소, 질화알루미늄 등) 으로 이루어지는 세라믹스 다층 기판 (100) 의 표면의 계면이, 도 6 에 두꺼운 실선으로 나타내는 바와 같이, 각각 대략 일직선 상태가 되도록 배치되어 있고, 기포 등의 미소한 결함을 포함하지 않는다. 마이크론 오더의 불가피한 보이드 등은, 실시예에 있어서의 결함에는 포함되지 않는다. 실시예에 있어서, 결함이라고 판단되는 기포 사이즈는, 예를 들어 100 ㎛ 이상으로 해도 된다.
또 미시적으로 보았을 때, 상기 각각의 계면은 반도체 소자 (130), 세라믹스 다층 기판 (100) 에 대해, 각각 접합층 (110) 의 구성 성분이 확산하여 형성되는 확산층 (120) 을 갖는다. 이들 층은 EDS, EPMA 등에 의한 매핑 분석에 의해, 각각 반도체 소자 (130) 의 표면 성분 (Zr 이나 Ti 등의 보호막의 형성 성분), 세라믹스 다층 기판 (100) 의 세라믹스 성분 (알루미늄이나 질소 등) 이 혼재하는 층이 형성되어 있는 층이라고 정의된다.
이상 설명한 제 1 실시예의 반도체 파워 모듈 (10) 에 의하면, 접합층 (110) 이 평면상으로 형성되어 있다, 즉, 접합층 (110) 의, 세라믹스 다층 기판 (100) 에 대한 대향면은 세라믹스 다층 기판 (100) 의 제 1 면 (105) 의 면 형상을 따라 평면상으로 형성되어 있고, 접합층 (110) 의 반도체 소자 (130) 에 대항하는 면도 반도체 소자 (130) 의 접합층 (110) 측의 면 형상을 따라 평면상으로 형성되어 있다. 따라서, 세라믹스 다층 기판 (100) 과 반도체 소자 (130) 의 접합시에, 세라믹스 다층 기판 (100) 과 접합층 (110), 접합층 (110) 과 반도체 소자 (130) 사이에 있어서의 공극의 발생을 억제할 수 있다. 따라서, 반도체 소자 (130) 로부터 세라믹스 다층 기판 (100) 으로의 열 확산 성능, 및, 세라믹스 다층 기판 (100) 과 반도체 소자 (130) 의 접합 강도를 향상시킬 수 있다.
또, 제 1 실시예의 세라믹스 다층 기판 (100) 에 의하면, 접합층 (110) 의 절연 접합부 (112) 는, 유기계 재료에 비해 열 전도 성능이 높은 유리 등의 무기계 재료를 주성분으로 하여 형성되어 있으므로, 반도체 소자 (130) 로부터 세라믹스 다층 기판 (100) 으로의 열 확산 성능을 향상시킬 수 있다.
반도체 파워 모듈 (10) 의 접합시의 가열 (도 3 의 단계 S18 의 공정) 에 의해 각 부재는 열팽창하고, 세라믹스 다층 기판 (100) 과 접합층 (110), 접합층 (110) 과 반도체 소자 (130) 사이에 응력이 발생한다. 제 1 실시예에서는, 절연 접합부 (112) 의 주성분인 유리 성분의 선열 팽창 계수는, 도전 접속부 (111a) 의 주성분인 금속의 선열 팽창 계수보다 세라믹스 다층 기판 (100) 이나 반도체 소자 (130) 의 선열 팽창 계수에 가깝다. 이 때문에, 도전 접속부 (111a) 와 세라믹스 다층 기판 (100) 및 반도체 소자 (130) 의 경계에 발생하는 응력은, 절연 접합부 (112) 와 세라믹스 다층 기판 (100) 및 반도체 소자 (130) 의 경계에 발생하는 응력보다 커진다.
제 1 실시예의 반도체 파워 모듈 (10) 에 의하면, 절연 접합부 (112) 가 도전 접속부 (111a) 의 주위에 배치되어 있으므로, 도전 접속부 (111a) 의 변형을 절연 접합부 (112) 에 의해 억제할 수 있다. 따라서, 도전 접속부 (111a) 와 세라믹스 다층 기판 (100) 및 반도체 소자 (130) 사이에 발생하는 응력을 도전 접속부 (111a) 와 절연 접합부 (112) 의 계면에 분산시킬 수 있다. 따라서, 접합층 (110) 과 세라믹스 다층 기판 (100) 및 반도체 소자 (130) 사이에 집중되어 발생하는 응력을 분산시킬 수 있으므로, 반도체 파워 모듈 (10) 의 손상을 억제할 수 있어, 반도체 파워 모듈 (10) 의 신뢰성을 향상시킬 수 있다.
또, 제 1 실시예의 반도체 파워 모듈 (10) 에 의하면, 세라믹스 다층 기판 (100) 과 접합층 (110) 의 확산 접합시에, 세라믹스 다층 기판 (100) 과 접합층 (110) 사이에 확산층 (120) 이 형성된다. 따라서, 세라믹스 다층 기판 (100) 과 접합층 (110) 의 접합 강도를 향상시킬 수 있다.
또, 제 1 실시예의 반도체 파워 모듈 (10) 에 의하면, 접합층 (110) 의 절연 접합부 (112) 및 확산층 (120) 의 절연 확산부 (122) 에 전열 성능, 방열 성능을 갖는 필러 (115) 가 포함되므로, 반도체 소자 (130) 로부터 세라믹스 다층 기판 (100) 으로의 열 확산 성능을 향상시킬 수 있다.
B. 제 2 실시예：
제 1 실시예에서는, 반도체 소자 (130) 가 하나만 탑재된 반도체 파워 모듈 (10) 에 대하여 설명하였다. 제 2 실시예에서는, 복수의 반도체 소자가 탑재된 반도체 파워 모듈에 대하여 도 7 및 도 8 을 참조하여 설명한다.
B1. 반도체 파워 모듈 개략 구성：
도 7 은, 제 2 실시예에 있어서의 반도체 파워 모듈 (30) 을 나타내는 평면도이다. 도 8 은, 제 2 실시예에 있어서의 반도체 파워 모듈 (30) 을 나타내는 단면도이다. 도 8 은, 도 7 에 있어서의 A-A 단면으로 절단한 단면을 나타낸다.
제 2 실시예의 반도체 파워 모듈 (30) 은, 도 7 및 도 8 에 나타내는 바와 같이, 세라믹스 다층 기판 (300) 과, 접합층 (310) 과, 확산층 (320) 및 복수 (제 2 실시예에서는 6 개) 의 반도체 소자 (330) 를 구비한다. 접합층 (310) 은, 도전 접속부 (311a) 와 반도체 소자 (330) 의 전극 패드 (331) 로 이루어지는 도전 접합부 (311) 와, 절연 접합부 (312) 를 구비하고, 확산층 (320) 은, 도전 확산부 (321) 와 절연 확산부 (322) 를 구비한다. 제 2 실시예에 있어서, 세라믹스 다층 기판 (300), 접합층 (310), 도전 접합부 (311), 절연 접합부 (312), 확산층 (320), 도전 확산부 (321), 절연 확산부 (322) 및 각 반도체 소자 (330) 는, 각각 제 1 실시예의 세라믹스 다층 기판 (100), 접합층 (110), 도전 접합부 (111), 절연 접합부 (112), 확산층 (120), 도전 확산부 (121), 절연 확산부 (122) 및 반도체 소자 (130) 와 동일한 구성을 구비한다.
일반적으로, 종래의 Si 계 반도체 소자로부터 SiC 등의 화합물 반도체 소자를 사용하는 것에 의한 반도체 소자의 발열 허용량 증대에 대응하기 위해서, 반도체 소자의 주변 부재에 대한 고내열성, 한편으로 모듈로서 방열 부품의 소형화 요구 등에 대한 대응을 위해서 고열 확산성이 요구되고 있다. 제 2 실시예의 반도체 파워 모듈 (30) 은, 접합층 (310) 이 평면상으로 형성되어 있으므로, 반도체 소자 (330) 와 세라믹스 다층 기판 (300) 은 내열 특성이나 열 확산성이 낮은 유기계 재료를 개재하지 않고, 내열 특성이나 열 확산성이 우수한 무기계 재료를 주성분으로 하여 형성된 평면으로 접합된다. 따라서, 반도체 소자 (330) 로부터 세라믹스 다층 기판 (300) 으로의 열 확산 성능이 향상되므로, 300 ℃ 이하 정도의 고온역에서 사용되는 화합물 반도체 소자 (반도체 소자 (330)) 를 고밀도로 복수 탑재한 신뢰성이 높은 반도체 파워 모듈 (30) 을 제공할 수 있다.
C. 제 3 실시예：
제 3 실시예에서는, 도전 접합부는, 도전 접속부와 반도체 소자의 전극 패드가 접합을 개시하는 온도인 제 1 접합 개시 온도를 갖고, 절연 접합부는, 배선 기판이나 반도체 소자와 접합을 개시하는 온도로서, 제 1 접합 개시 온도보다 높은 제 2 접합 개시 온도를 갖는다. 또한, 제 3 실시예에 있어서, 접합층을 구성하는 도전 접합부, 절연 접합부는, 접합 개시 온도 이외에는, 제 1 실시예의 각각과 동일한 작용·기능을 가지므로, 제 1 실시예에 있어서의 부호 (접합층 (110), 도전 접합부 (111), 도전 접속부 (111a), 전극 패드 (131), 절연 접합부 (112)) 를 이용하여 설명한다.
C1. 접합층：
접합층 (110) 의 도전 접합부 (111) 는, 도전 접속부 (111a) 와 전극 패드 (131) 가 접합을 개시하는 온도인 제 1 접합 개시 온도를 갖는다. 제 1 접합 개시 온도란, 도전 접속부 (111a) 혹은 전극 패드 (131) 를 구성하는 재료의 적어도 일부가 소결 반응을 개시하는 소결 개시 온도 이상의 온도이다. 소결 개시 온도란, 도전 접속부 (111a) 또는 전극 패드 (131) 를 구성하는 성분의 적어도 일부에 의한 액상의 형성, 혹은, 고상에서의 접착 계면의 반응에 의한 소결 반응의 개시 온도이다. 제 1 접합 개시 온도를 소결 개시 온도 이상으로 한 이유는 다음과 같다. 즉, 도전 접합부 (111) 가 용융되지 않아도, 극히 일부 성분의 액상 발생에 의해 소결 고착이 진행되어, 부재 사이의 접합이 개시되기 때문이다.
제 3 실시예에서는, 도전 접속부 (111a) 는 주석에 의해 형성되고, 전극 패드 (131) 는 구리, 주석을 재료로 하여 형성되어 있으므로, 도전 접속부 (111a) 및 전극 패드 (131) 가 용융, 연화되어 확산 접합이 진행되는 온도, 예를 들어 300 ℃ 를 제 1 접합 개시 온도로 한다.
절연 접합부 (112) 는, 절연 접합부 (112) 와 세라믹스 다층 기판 (100) 및 반도체 소자 (130) 가 접합을 개시하는 온도로서, 제 1 접합 개시 온도보다 높은 제 2 접합 개시 온도를 갖는다. 제 2 접합 개시 온도란, 절연 접합부 (112) 를 구성하는 재료의 적어도 일부가 소결 반응을 개시하는 소결 개시 온도 이상의 온도이다. 절연 접합부 (112) 를 구성하는 재료의 적어도 일부가 소결 반응을 개시하는 온도란, 절연 접합부 (112) 를 구성하는 성분의 적어도 일부에 의한 액상의 형성, 혹은, 고상에서의 접착 계면의 반응에 의한 소결 반응의 개시 온도이다. 제 2 접합 개시 온도를 소결 개시 온도 이상으로 한 이유는 다음과 같다. 즉, 절연 접합부 (112) 가 용융되지 않아도, 극히 일부 성분의 액상 발생에 의해 소결 고착이 진행되어, 다른 부재의 접합이 개시되기 때문이다.
제 3 실시예에서는, 절연 접합부 (112) 는 Bi2O3 과 B2O3 으로 이루어지는 분말 유리 (연화점：357 ℃) 에 의해 형성되어 있으므로, 제 1 접합 개시 온도 (300 ℃) 보다 높고, 절연 접합부 (112) 가 연화되어 확산 접합이 충분히 진행되는 온도, 예를 들어 450 ℃ 를 제 2 접합 개시 온도로 한다.
C2. 제조 공정
제 3 실시예에서는, 다단계의 온도 변화를 갖는 온도 프로파일을 이용하여, 단계적인 접합 공정을 갖는 확산 접합 처리에 의해, 세라믹스 다층 기판 (100), 접합층 (110) 및 반도체 소자 (130) 가 접합된다. 반도체 파워 모듈 (10) 의 제조 공정의 개략은, 제 1 실시예에 있어서 설명한 도 3 과 동일하다. 단, 단계 S18 에 있어서의 가열 압착에 의한 확산 접합의 공정이 상이하다. 단계 S18 에 있어서의 확산 접합 공정에 대하여, 이하에 설명한다.
제 3 실시예에 있어서도, 도 3 에 있어서 설명한 단계 S16 까지의 처리가 실시되면, 세라믹스 다층 기판 (100), 접합층 (110) 및 반도체 소자 (130) 를 가열 압착하여 확산 접합하여, 반도체 파워 모듈이 제조된다 (단계 S18：도 3). 제 3 실시예에서는, 당해 가열 압착 처리에 있어서, 세라믹스 다층 기판 (100), 접합층 (110) 및 반도체 소자 (130) 가 가압됨과 함께, 확산 접합시의 가열 온도가 다단계로 변화되도록 설정된 온도 프로파일에 기초하여, 가열 처리가 실시된다. 온도 프로파일에 기초하여 실시되는 가열 처리를 포함하는 확산 접합 처리는, 제 1 접합 개시 온도로 가열 온도를 소정 시간 유지한 후 (제 1 접합 공정), 제 2 접합 개시 온도로 가열 온도를 소정 시간 유지하는 것 (제 2 접합 공정) 을 포함한다. 또, 제 3 실시예에서는, 반도체 소자 (130) 의 이면의 면적보다 약간 작은 면적을 갖는 가압 지그에 의해, 반도체 소자 (130) 가 세라믹스 다층 기판 (100) 에 꽉 눌리도록 가압된다. 제 1, 제 2 접합 공정은 구체적으로는 이하와 같다.
먼저, 제 1 접합 공정에 있어서, 제 1 접합 개시 온도 (300 ℃) 를 소정 시간 (예를 들어, 약 10 분) 유지하면서 가열 처리가 실시되고, 도전 접속부 (111a) 와 전극 패드 (131) 사이에서 발생하는 확산 접합이 진행되어, 도전 접합부 (111) 가 형성된다. 절연 접합부 (112) 의 연화점 (357 ℃) 은 제 1 접합 개시 온도보다 높기 때문에, 제 1 접합 공정에서는 절연 접합부 (112) 는 연화되지 않으므로, 절연 접합부 (112) 를 구성하는 재료가 도전 접속부 (111a) 와 전극 패드 (131) 사이에 침입하는 경우는 없고, 도전 접속부 (111a) 와 전극 패드 (131) 가 확산 접합하여 형성된 도전 접합부 (111) 에 절연 접합부 (112) 를 구성하는 재료가 혼입되는 경우는 없다.
도전 접속부 (111a) 와 전극 패드 (131) 의 확산 접합이 충분히 진행되어, 도전 접속부 (111a) 와 전극 패드 (131) 의 일체화가 보장되면, 제 2 접합 공정이 실시된다. 제 2 접합 공정에 있어서, 제 2 접합 개시 온도 (450 ℃) 에서 가열 처리가 실시된다. 가열 처리에 의해, 절연 접합부 (112), 세라믹스 다층 기판 (100) 의 제 1 면 (105) 및 절연 보호막으로 이루어지는 반도체 소자 (130) 의 표면이 충분히 용융·연화된다. 연화된 절연 접합부 (112) 는, 반도체 소자 (130) 가 세라믹스 다층 기판 (100) 에 밀착하도록 인가되는 가압 지그의 가압력에 의해, 반도체 소자 (130) 와 접합층 (110) 사이에 존재하는 공극, 및, 접합층 (110) 과 세라믹스 다층 기판 (100) 사이에 존재하는 공극을 충전하도록 변형되면서 확산 접합이 진행된다. 이 결과, 세라믹스 다층 기판 (100) 과 절연 접합부 (112) 사이, 및, 절연 접합부 (112) 와 반도체 소자 (130) 의 표면 사이에는, 공극이 존재하지 않는 균일한 평면으로 확산 접합된다. 이상 설명한 바와 같이, 반도체 파워 모듈 (10) 이 제조된다.
이상 설명한 제 3 실시예의 반도체 파워 모듈에 의하면, 도전 접합부의 형성시에, 절연 접합부가 소결 반응을 개시하는 온도보다 낮은 제 1 접합 개시 온도에서 가열되므로, 절연 접합부보다 먼저 도전 접합부의 접합이 실시된다. 따라서, 도전 접속부 (111a) 와 반도체 소자의 전극 패드 (131), 및, 도전 접합부 (111) 와 세라믹스 다층 기판 (100) 이 접합된 상태, 즉, 도전 접속부 (111a) 와 반도체 소자의 전극 패드 (131) 사이, 및, 도전 접합부 (111) 와 세라믹스 다층 기판 (100) 사이에 공극이 존재하지 않는 상태로, 절연 접합부 (112) 의 연화 변형이 개시되고, 절연 접합부 (112) 와 반도체 소자 (130), 및, 절연 접합부 (112) 와 세라믹스 다층 기판 (100) 의 접합이 실시된다. 따라서, 절연 접합부 (112) 를 구성하는 재료가, 도전 접속부 (111a) 와 전극 패드 (131) 사이에 침입하는 것, 도전 접합부 (111) 에 혼입하는 것에 의한, 도전 접합부 (111) 와의 도전 성능의 저하를 억제할 수 있다.
또, 제 3 실시예의 반도체 파워 모듈에 의하면, 제 1 접합 개시 온도는 도전 접합부를 구성하는 재료의 용융 개시 온도이며, 제 2 접합 개시 온도는 절연 접합부를 구성하는 재료의 용융 개시 온도로 되어 있다. 따라서, 도전 접합부 및 절연 접합부를 확실히 용융시킬 수 있어, 도전 접합부 및 절연 접합부의 각각과 다른 부재의 접합 강도를 향상시킬 수 있다.
D. 제 4 실시예：
D1. 반도체 파워 모듈 개략 구성：
도 9 는, 제 4 실시예에 있어서의 반도체 파워 모듈 (40) 을 나타내는 단면도이다. 도 9 에 나타내는 바와 같이, 제 4 실시예의 반도체 파워 모듈 (40) 은, 제 1 실시예의 반도체 파워 모듈 (10) 과 마찬가지로, 세라믹스 다층 기판 (400) 과, 접합층 (410) 과, 확산층 (420) 을 구비한다. 확산층 (420) 은, 도전 확산부 (421) 와 절연 확산부 (422) 를 구비한다. 변형예 1 에 있어서, 세라믹스 다층 기판 (400), 확산층 (420), 도전 확산부 (421), 절연 확산부 (422) 및 반도체 소자 (430) 는, 각각 제 1 실시예의 세라믹스 다층 기판 (100), 확산층 (120), 도전 확산부 (121), 절연 확산부 (122) 및 반도체 소자 (130) 와 동일한 구성을 구비한다.
제 4 실시예의 반도체 파워 모듈 (40) 은, 제 1 실시예의 반도체 파워 모듈 (10) 과, 접합층 (410) 의 구성이 상이하다. 접합층 (410) 은, 평면상의 박막이며, 도전 접속부 (411a) 와 반도체 소자 (430) 의 전극 패드 (431) 로 이루어지는 도전 접합부 (411) 와, 절연 접합부 (412) 를 구비한다. 절연 접합부 (412) 는, 도 9 의 원 (B) 에 나타내는 바와 같이, 세라믹스 다층 기판 (400) 측의 면의 면적보다 반도체 소자 (430) 측의 면의 면적이 넓은 테이퍼 형상으로 형성되어 있다. 도전 접속부 (411a) 는, 절연 접합부 (412) 의 테이퍼 형상에 대응하는 형상이 되도록 형성되어 있다. 또한, 절연 접합부 (412) 는, 테이퍼 형상에 한정되지 않고, 세라믹스 다층 기판 (400) 측의 면의 면적보다 반도체 소자 (430) 측의 면의 면적이 넓은 형상이면 된다. 예를 들어, 계단 형상이나 만곡 형상이어도 된다.
반도체 파워 모듈 (40) 은, 접합층 (410) 의 배치 공정 (도 3 의 단계 S12, S14 에 대응) 을 제외하고, 제 1 실시예의 반도체 파워 모듈 (10) 과 동일한 방법에 의해 제조할 수 있다. 제 4 실시예의 접합층 (410) 의 배치 공정은, 예를 들어 이하의 방법을 이용하여 배치해도 된다.
도전 접속부 (411a) 보다 먼저 절연 접합부 (412) 를 스크린 인쇄에 의해 배치한다. 이 때, 반도체 소자 (430) 측의 면적이 넓은 테이퍼 형상이 되는 개구부를 갖는 스크린을 사용하여, 절연 접합부 (412) 의 재료인 유리 분말의 페이스트를 인쇄한다.
다음으로, 도전 접속부 (411a) 에 대응하는 부위에 개구부를 갖는 스크린을 사용하여, 도전 접속부 (411a) 의 재료가 되는 금속종을 주성분으로 하는 페이스트를 인쇄한다. 이 때 사용하는 페이스트의 점도를 조정하여, 반도체 소자 (430) 에 페이스트 도포 후에 페이스트 자중에 의해 개구부 표면보다 반도체 소자 (430) 측의 넓은 면적에 대해 페이스트가 도포 확산된다. 이렇게 함으로써, 테이퍼 형상의 절연 접합부 (412) 와, 절연 접합부 (412) 의 테이퍼 형상에 대응하는 형상을 갖는 도전 접속부 (411a) 를 구비하는 접합부가 작성된다. 도전 접속부 (411a) 와 절연 접합부 (412) 로 형성되는 패임에 반도체 소자 (430) 의 전극 패드 (431) 가 끼워 넣어지도록 반도체 소자 (430) 가 배치됨으로써, 평면상의 접합층 (410) 이 형성된다.
제 4 실시예의 반도체 파워 모듈 (40) 에 의하면, 접합층 (410) 의 절연 접합부 (412) 는, 세라믹스 다층 기판 (100) 측의 면의 면적보다 반도체 소자 (430) 측의 면의 면적이 넓은 테이퍼 형상으로 형성되어 있으므로, 제 1 실시예의 절연 접합부 (112) 에 비해 절연 접합부 (412) 와 반도체 소자 (430) 의 접촉 면적이 넓다. 따라서, 제 1 실시예의 반도체 파워 모듈 (10) 에 비해, 반도체 소자 (430) 로부터 접합층 (410) 으로의 열 확산 성능이 높아진다. 따라서, 세라믹스 다층 기판 (400) 과 반도체 소자 (430) 의 절연 성능을 확보하면서, 열 확산 성능을 향상시킬 수 있어, 반도체 소자 (430) 의 방열을 촉진시킬 수 있다.
E. 제 5 실시예：
E1. 반도체 파워 모듈의 개략 구성：
도 10 은, 제 5 실시예에 있어서의 반도체 파워 모듈 (1010) 의 개략 구성을 나타내는 단면도이다. 도 11 은, 제 5 실시예에 있어서의 반도체 파워 모듈 (1010) 에 대하여 설명하는 설명도이다. 반도체 파워 모듈 (1010) 은, 세라믹스 다층 기판 (500) 과, 접합층 (510) 과, 반도체 소자 (530) 를 구비한다.
세라믹스 다층 기판 (500) 은 세라믹스 재료에 의해 형성되어 있다. 세라믹스 재료로는, 예를 들어, 산화알루미늄 (Al2O3), 질화알루미늄 (AlN), 질화규소 (Si3N4) 등이 사용된다. 세라믹스 다층 기판 (500) 은, 반도체 소자가 실장되는 제 1 면 (505) 과, 그 면 (505) 에 대향하여, 제어 회로나 콘덴서 등의 그 밖의 전자 부품이 탑재될 수 있는 다른 일방의 제 2 면 (506) 사이를 전기적으로 접속하기 위한 내층 비아홀 (501) 과, 배선 패턴 (509) 과, 제 2 면 (506) 상에 배치된 외부 접속용 전극 단자 (504) 를 구비한다. 배선 패턴 (509) 은 세라믹스 다층 기판 (500) 의 표면, 내부 층의 표면에 형성되어 있다. 도 10 에서는, 세라믹스 다층 기판 (500) 의 표면에 형성된 배선 패턴은 생략되어 있다. 또, 세라믹스 다층 기판 (500) 의 제 1 면 (505) 상 및 제 2 면 (506) 상에는, 반도체 소자 (530) 나 그 밖의 전자 부품을 탑재하기 위한 전극 랜드 (도시 생략) 가 형성되어 있다. 반도체 소자 (530) 는, 내층 비아홀 (501) 및 배선 패턴 (509) 을 통해, 제 2 면 (506) 상에 배치되어 있는 전극 단자 (504) 와 전기적으로 접속되어 있다.
접합층 (510) 은, 세라믹스 다층 기판 (500) 의 제 1 면 (505) 상에 배치되고, 도전 접속부 (511) 와, 절연 접합부 (512) 및 후술하는 반도체 소자 (530) 의 돌상부 (535) 로 이루어지는 박막층이다. 접합층 (510) 은 제 1 면 (505) 측의 면이 평활하게 형성되어 있다. 또한, 실시예에 있어서, 돌상부 (535) 를 포함하지 않는 상태에 대해서도, 접합층 (510) 으로서 설명한다. 제 5 실시예에 있어서, 돌상부 (535) 는 청구의 범위에 있어서의 「돌상부」 에 해당한다. 이하에 설명하는 제 6 실시예에 있어서도 동일하다.
절연 접합부 (512) 는, 반도체 소자 (530) 와 세라믹스 다층 기판 (500) 을 절연한다. 절연 접합부 (512) 는, 도 11 에 나타내는 바와 같이, 세라믹스 다층 기판 (500) 의 제 1 면 (505) 상에 배치되어 있고, 내층 비아홀 (501) 에 대응하는 부위 (507) (두꺼운 실선으로 나타낸다) 에 개구부 (515) 가 형성되어 있다. 바꾸어 말하면, 절연 접합부 (512) 는, 세라믹스 다층 기판 (500) 의 제 1 면 (505) 상으로서, 내층 비아홀 (501) 에 대응하는 부위 (507) 을 제외한 부위 (508) (두꺼운 파선으로 나타낸다) 상에 배치되어 있다. 절연 접합부 (512) 는, 절연성 무기계 재료를 주성분으로 한 유리 조성물로 형성되어 있다. 절연성 무기계 재료로서, 예를 들어, 산화규소, 산화아연 등을 사용해도 된다.
도전 접속부 (511) 는, 반도체 소자 (530) 와 세라믹스 다층 기판 (500) 을 전기적으로 접속한다. 도전 접속부 (511) 는, 도 11 에 나타내는 바와 같이, 개구부 (515) 내로서, 세라믹스 다층 기판 (500) 의 제 1 면 (505) 상에 배치되어 있다. 바꾸어 말하면, 도전 접속부 (511) 는, 내층 비아홀 (501) 에 대응하는 부위 (507) 상에 배치되어 있다. 도전 접속부 (511) 는, 도전성 금속을 주성분으로 하여 형성되어 있다. 도전성 금속으로서, 예를 들어 구리, 은, 알루미늄 금속 등을 사용해도 된다. 도전 접속부 (511) 는 적어도 제 1 면 (505) 과의 접합면이 평면상으로 형성되어 있다.
접합층 (510) 은, 또, 도 10 에 나타내는 바와 같이, 도전 접속부 (511) 와 절연 접합부 (512) 에 의해 형성된 패임부 (516) 를 갖는다. 패임부 (516) 는, 후술하는 반도체 소자 (530) 에 형성되어 있는 금속제 돌상부 (535) 의 합계 체적 이상의 용적을 가지며, 도 10 및 도 11 에 나타내는 바와 같이, 도전 접속부 (511) 의 두께를 d1, 절연 접합부 (512) 의 두께를 d2, 돌상부 (535) 의 높이를 d3 으로 하고, 세라믹스 다층 기판 (500) 의 휨에 의해 발생하는 돌상부 (535) 의 높이 편차의 허용값을 d4 로 하면, 돌상부 (535) 의 높이 d3 은, 절연 접합부 (512) 와 도전 접속부 (511) 에 의해 형성되는 패임부 (516) 의 높이 (d2 － d1) 에 대해, d4 를 더한 크기보다 커지도록, 즉 d3 ≥ (d2 － d1) ＋ d4 를 만족하도록 설계된다.
세라믹스 다층 기판 (500) 은 제조시에 미소한 휨 등이 발생하는 경우가 있으므로, 패임부 (516) 의 두께 방향의 높이와 돌상부 (535) 의 두께 방향의 높이를 동일하게 하면, 세라믹스 다층 기판 (500) 의 미소한 휨의 영향에 의해, 돌상부 (535) 의 패임부 (516) 측의 선단과 대향하는 패임부 (516) 사이에 간극이 생겨 버리는 경우가 있다. 즉, 돌상부 (535) 와 도전 접속부 (511) 의 전기적 접속을 담보할 수 없게 된다. 그 때문에, 패임부 (516) 의 두께 방향의 높이는, 세라믹스 다층 기판 (500) 의 두께 방향의 높이 편차 d4 를 고려하는 것, 즉, d3 ＞ d2 － d1 을 만족함으로써 패임부 (516) 내로의 반도체 소자 (530) 의 배치시, 돌상부 (535) 와 도전 접속부 (511) 의 전기적 접속을 확실히 담보할 수 있다. 세라믹스 다층 기판 (500) 에 미소한 휨 등이 발생해도, d3 － (d2 － d1) 이하의 접합면의 높이 편차가 허용된다.
또한, 설명의 편의상, 상기에서는 d1 및 d2 를 간단히 두께로 나타내고 있지만, 도전 접속부 (511) 나 절연 접합부 (512) 는 두께가 완전히 균일하지 않은 경우가 있기 때문에, 측정 위치에 따라 두께에 편차가 발생하는 경우가 있다. 또, 반도체 소자 (530) 의 돌상부 (535) 는, 제 5 실시예에 나타내는 바와 같은 평면상으로 형성될 뿐만 아니라, 예를 들어, 구상 (球狀) 으로 형성되는 경우도 있다. 그 때문에, d1 ∼ d3 을 이하와 같이 정의해도 된다. 즉, d1 은, 도전 접속부 (511) 에 있어서의, 세라믹스 다층 기판 (500) 의 제 1 면 (505) 으로부터, 도전 접속부 (511) 의 반도체 소자 (530) 측의 면까지의 거리의 최대값을 나타내고, d2 는, 세라믹스 다층 기판 (500) 의 제 1 면 (505) 으로부터, 절연 접합부 (512) 의, 반도체 소자 (530) 측의 면까지의 거리의 최대값을 나타내며, d3 은, 반도체 소자 (530) 의, 접합층 (510) 의 접합면으로부터의, 돌상부 (535) 의 적층 방향의 높이의 최대값이다.
반도체 소자 (530) 는 이미 서술한 바와 같이 돌상부 (535) 를 구비하고 있으며, 돌상부 (535) 는, 전극 패드 (531) 와 금속제 범프 (533) 로 이루어진다. 전극 패드 (531) 는, 예를 들어 금 (Au) 을 주성분으로 하여 형성되어 있다. 범프 (533) 는 전극 패드 (531) 상에 돌상으로 형성되어 있다. 범프 (533) 는, 미리, 범프 형상으로 가공된 금속 기둥을 원하는 위치에 배치함으로써 형성해도 되고, 알루미늄 금속, 산화은 등의 금속종을 주성분으로 하는 페이스트를 전극 패드 (531) 상에 포토리소그래피 패턴에 의해 전사하는 방법이나 스크린 인쇄에 의해 인쇄하는 방법에 의해 형성해도 된다.
반도체 소자 (530) 는, 돌상부 (535) 가 패임부 (516) 내에 들어가도록, 접합층 (510) 상에 배치된다. 반도체 소자 (530) 가 세라믹스 다층 기판 (500) 및 접합층 (510) 과 가열, 가압에 의해 일체적으로 접합되면, 세라믹스 다층 기판 (500) 과 반도체 소자 (530) 는, 도전 접속부 (511), 돌상부 (535), 즉, 범프 (533), 전극 패드 (531) 를 통해 전기적으로 접속된다. 또한, 설명의 편의상, 각 도면에서는, 범프 (533) 및 도전 접속부 (511) 는, 접합 전후에 있어서 형상에 변화없이 기재되어 있지만, 범프 (533) 와 도전 접속부 (511) 는 접합시의 가열 변형에 의해, 패임부 (516) 내에서 그 공간부를 충전하도록 변형되어, 절연 접합부 (512) 와 반도체 소자 (530) 의 계면이 평면상으로 형성된다. 도 10 에 나타내는 패임부 (516) 의 용적과 돌상부 (535) 의 체적의 차는, 반도체 소자 (530) 와의 일체화 전의 패임부 (516) 의 용적보다 작아진다. 반도체 소자 (530) 와 세라믹스 다층 기판 (500) 의 접합 강도는 돌상부 (535), 도전 접속부 (511) 에 더하여, 절연 접합부 (512) 에 의해 발휘되고, 반도체 소자 (530) 의 구동시에 발생하는 열에 의한 각 부재의 열팽창 차에서 기인하는 응력은 도전 접속부 (511) 및 절연 접합부 (512) 에 분산된다. 이 결과, 반도체 모듈의 내구 신뢰성이 향상된다. 또 반도체 소자 (530) 의 가동시에 발생하는 열은, 돌상부 (535), 도전 접속부 (511) 를 통해 세라믹스 다층 기판 (500) 으로 확산됨과 함께, 절연 접합부 (512) 를 통해 세라믹스 다층 기판 (500) 으로 확산된다. 이 결과, 반도체 소자의 온도 상승이 억제된다.
또한, 돌상부 (535) 및 패임부 (516) 는, 돌상부 (535) 의 체적과 패임부 (516) 의 용적이 동일해지도록 형성되는 것이 바람직하지만, 전기적 접속이 담보되어 있으면, 패임부 (516) 의 용적 ＞ 돌상부 (535) 의 체적이어도 된다.
E2. 제조 방법：
반도체 파워 모듈 (1010) 의 제조 방법을 도 12 ∼ 도 16 을 이용하여 설명한다. 도 12 는, 제 5 실시예에 있어서의 반도체 파워 모듈 (1010) 의 제조 방법을 설명하는 공정도이다.
내층 비아홀 (501) 및 배선 패턴 (509) 이 형성된 세라믹스 다층 기판 (500) 을 제조한다 (단계 S100). 세라믹스 다층 기판 (500) 의 제조에는, 세라믹스 다층 기판 (500) 의 표면에, 반도체 소자 (530) 및 다른 전자 부품을 실장하기 위한 박막상의 전극 랜드를 형성하는 것을 포함한다. 전극 랜드는, 도전 페이스트를 사용한 인쇄법, 물리 증착 (PVD：Physical Vapor Deposition) 이나 화학 증착 (CVD：Chemical Vapor Deposition) 에 의해 형성된다. 제 5 실시예에 있어서, 단계 S100 은, 청구의 범위에 있어서의 「기판 제조 공정」 에 해당한다.
제조된 세라믹스 다층 기판 (500) 의 제 1 면 (505) 상에 절연 접합부 (512) 를 배치한다 (단계 S102). 절연 접합부 (512) 의 배치 공정에 대하여, 도 13 을 참조하여 설명한다.
도 13 은, 단계 S102 에 있어서의 절연 접합부 (512) 의 배치 공정에 대하여 설명하는 설명도이다. 절연 접합부 (512) 의 주성분인 분말 유리와 열 분해성 유기 결착제를, 유기 용매나 물 등의 용매를 사용하여 혼련하여 유리 분말 페이스트 (518) 를 생성하고, 도 13 에 나타내는 바와 같이, 세라믹스 다층 기판 (500) 의 제 1 면 (505) 상에 도포한다.
세라믹스 다층 기판 (500) 상에 형성된 절연 접합부 (512) 에 개구부 (515) 를 형성한다 (단계 S104). 개구부 (515) 의 형성 공정에 있어서, 도 14 를 참조하여 설명한다.
도 14 는, 단계 S104 에 있어서의 개구부 (515) 의 형성 공정에 대하여 설명하는 설명도이다. 유리 분말 페이스트 (절연 접합부 (512)) 가 도포된 세라믹스 다층 기판 (500) 을, 레지스트가 열 분해하는 온도 (예를 들어, 700 ℃ 이상), 또한, 유리 분말의 연화점 이하 (예를 들어, 600 ℃ 이하) 에서 가열 처리하여, 내층 비아홀 (501) 에 대응하는 부위 (507) 에 개구부 (515) 를 형성한다. 제 5 실시예에 있어서 설명하는 바와 같이, 절연 접합부 (512) 가 되는 페이스트에 대해 처리를 실시하여 개구부를 형성하는 양태는, 청구의 범위에 있어서의 「개구부를 갖는 절연 접합부를 제 1 면 상에 배치하는 공정」 에 포함된다.
반도체 소자 (530) 에 형성되어 있는 도전성 돌상부 (535) 의 체적보다 큰 용적을 갖는 패임부 (516) 가 절연 접합부 (512) 의 개구부 (515) 내에 형성되도록, 절연 접합부 (512) 보다 얇은 도전 접속부 (511) 를 개구부 (515) 내에 배치한다 (단계 S106). 구체적으로는, 후술하는 단계 S112 에 있어서의 가열 공정에 의해 용융되는 금속종을 주성분으로 하는 페이스트를 스크린 인쇄에 의해 개구부 (515) 내의 일부에 충전한다. 이 때, 도전 접속부 (511) 와 절연 접합부 (512) 에 의해 패임부 (516) 가 형성되도록 페이스트를 인쇄한다.
도 15 는, 단계 S106 에 있어서의 도전 접속부 (511) 의 배치 공정을 설명하는 설명도이다. 스크린 인쇄기 (600) 는 스크린 (602) 과, 스퀴지 (603) 와, 스퀴지 홀더 (604) 를 구비한다. 스크린 (602) 에는, 내층 비아홀 (501) 에 대응하는 부위 (507), 즉, 절연 접합부 (512) 에 형성되어 있는 개구부 (515) 에 대응하는 부위에만 관통공이 형성되어 있다. 금속을 주성분으로 하는 페이스트 (650) 를 스크린 (602) 에 얹고, 스크린 (602) 상으로부터 스퀴지 (603) 를 슬라이딩시킨다. 이렇게 함으로써, 페이스트 (650) 는 스크린의 관통공을 통과하여, 절연 접합부 (512) 의 개구부 (515) 내의, 세라믹스 다층 기판 (500) 의 제 1 면 (505) 상에 전사된다. 도전 접속부 (511) 가 개구부 (515) 내에 배치되면, 절연 접합부 (512) 의 개구부 (515) 의 내주면 (515a) 과, 도전 접속부 (511) 의 세라믹스 다층 기판 (500) 측의 면과 반대측의 면 (511a) 에 의해, 패임부 (516) 가 형성된다. 제 5 실시예에 있어서, 단계 S102 ∼ 단계 S106 은, 청구의 범위에 있어서의 「제 1 배치 공정」 에 해당한다.
세라믹스 다층 기판 (500) 과 도전 접속부 (511) 및 절연 접합부 (512) 는, 미리 인쇄용 페이스트에 포함되는 유기 결착재의 접합력에 의해 가 (假) 적층 (접합) 되어, 회로 기판 (1020) 을 구성하고 있다.
반도체 소자 (530) 의 전극 패드 (531) 상에 범프 (533) 를 형성한다 (단계 S108). 범프 (533) 는, 전극 패드 (531) 와 범프 (533) 의 합계 체적이 패임부 (516) 의 용적 이하가 되도록 형성된다. 구체적으로는, 알루미늄 금속이나 산화은, 구리, 나노 금고, 납땜 합금과 같은, 후술하는 단계 S110 의 가열 공정에 있어서 용융되는 금속종으로 형성된 금속제 범프를, 전극 패드 (531) 상에 배치한다. 범프는, 원하는 위치에 볼상으로 형성된 금속을 배치하고, 가열 처리에 의해 기둥 형상으로 하는 볼 탑재법에 의해 형성해도 되고, 반도체 소자 (530) 의 미리 대응하는 위치에, 범프가 되는 금속을 전사하는 방법이나, 이미 서술한 금속종을 주성분으로 하는 페이스트를 스크린 인쇄에 의해 인쇄하는 방법, 포토리소그래피 패턴에 의해 마스킹을 실시하고 도금법에 의해 원하는 위치에 금속 범프를 형성해도 된다.
반도체 소자 (530) 의 돌상부 (535) 가 접합층 (510) 의 패임부 (516) 내에 배치되도록 반도체 소자 (530) 를 접합층 (510) 상에 배치하고 (단계 S110), 세라믹스 다층 기판 (500), 접합층 (510) 및 반도체 소자 (530) 를 가열 압착하여, 반도체 파워 모듈을 제조한다 (단계 S112). 제 5 실시예에 있어서, 단계 S108 및 단계 S110 은, 청구의 범위에 있어서의 「제 2 배치 공정」 에 해당하고, 단계 S112 는, 청구의 범위에 있어서의 「접합 공정」 에 해당한다.
도 16 은, 제 5 실시예에 있어서의 반도체 파워 모듈 (1010) 의 접합 공정을 설명하는 설명도이다. 도 16 에 나타내는 바와 같이, 세라믹스 다층 기판 (500), 접합층 (510) 및 반도체 소자 (530) 를 가압함과 함께, 도전 접속부 (511), 절연 접합부 (512) 및 범프 (533) 가 열 융착하는 온도로 가열한다. 이렇게 함으로써, 도전 접속부 (511), 절연 접합부 (512), 세라믹스 다층 기판 (500) 의 제 1 면 (505) 이 용융되고, 세라믹스 다층 기판 (500) 과 접합층 (510) 사이, 및, 접합층 (510) 과 반도체 소자 (530) 사이는, 공극이 존재하지 않는 균일한 평면으로 확산 접합된다. 도전 접속부 (511), 절연 접합부 (512) 가 열 융착하는 온도란, 예를 들어, 도전 접속부 (511), 범프 (533) 의 재료로서 융점 660 ℃ 의 알루미늄 금속을 사용하고, 절연 접합부 (512) 의 재료로서 연화점 640 ℃ 의 ZnO-B2O3-SiO2 유리를 사용한 경우에는, 양 재료가 열 융착하는 온도 670 ℃ 로 가열하고, 접합층 (510) 을 포함하는 세라믹스 다층 기판과 반도체 소자 (530) 를 500 ㎪ 정도의 압력으로 가압 접합한다.
가압 및 가열에 의해 세라믹스 다층 기판 (500) 과 접합층 (510) 의 접합면에서 원자 확산이 발생하여, 세라믹스 다층 기판 (500) 과 접합층 (510) 은 접합된다. 또, 반도체 소자 (530) 의 범프 (533) 와 도전 접속부 (511) 에 대해서도, 가열에 의해 양 재료가 용융되고, 접합된다.
세라믹스 다층 기판 (500), 접합층 (510), 반도체 소자 (530) 와 직행하는 방향 (세라믹스 다층 기판 (500), 접합층 (510) 및 반도체 소자 (530) 의 적층 방향) 으로 절단된 절단면은, 화합물 반도체와 그 표면의 보호층으로 이루어지는 반도체 소자 (530) 와 접합층 (510) 의 계면, 그리고 접합층 (510) 과 세라믹스 성분 (알루미나, 질화규소, 질화알루미늄 등) 으로 이루어지는 세라믹스 다층 기판 (500) 의 표면의 계면이, 도 16 에 두꺼운 실선으로 나타내는 바와 같이, 각각 대략 일직선상이 되도록 배치되어 있고, 기포 등의 미소한 결함을 포함하지 않는다. 마이크론 오더의 불가피한 보이드 등은 실시예에 있어서의 결함에는 포함되지 않는다. 실시예에 있어서, 결함이라고 판단되는 기포 사이즈는, 예를 들어 500 ㎛ 이상으로 해도 된다.
이상 설명한 제 5 실시예의 반도체 파워 모듈 (1010) 에 의하면, 개구부 (515) 로의 돌상부 (535) 의 끼워 넣기에 있어서, 도전 접속부 (511) 의 두께 d1, 절연 접합부 (512) 의 두께 d2, 및, 돌상부 (535) 의 적층 방향의 두께 d3 이 d3 ＞ d2 － d1 을 만족하도록 형성되어 있다. 따라서, 패임부 (516) 내로의 반도체 소자 (530) 의 배치시, 돌상부 (535) 와 도전 접속부 (511) 의 전기적 접속을 확실히 담보할 수 있다.
또, 제 5 실시예의 반도체 파워 모듈 (1010) 에 의하면, 접합층 (510) 은, 반도체 소자 (530) 에 형성되어 있는 돌상부 (535) 의 체적 이상의 용적을 갖는 패임부 (516) 를 갖고 있으므로, 회로 기판 (1020) 으로의 반도체 소자 (530) 의 실장시에 있어서, 패임부 (516) 내에 반도체 소자의 돌상부 (535) 가 수용되어, 접합층 (510) 과 반도체 소자 (530) 의 접합면은 거의 평면이 된다. 또, 세라믹스 다층 기판 (500) 과 접합층 (510) 은 평면으로 접합된다. 따라서, 세라믹스 다층 기판 (500) 과 접합층 (510) 의 접합면, 및, 접합층 (510) 과 반도체 소자 (530) 의 접합면에 있어서의 공극의 발생을 억제할 수 있다. 따라서, 세라믹스 다층 기판 (500) 과 접합층 (510) 의 접합 강도 및 반도체 소자로부터 세라믹스 다층 기판 (500) 으로의 열 확산 성능의 향상을 도모할 수 있다.
F. 제 6 실시예：
F1. 반도체 파워 모듈의 개략 구성：
도 17 및 도 18 은, 제 6 실시예에 있어서의 반도체 파워 모듈 (1030) 의 구성을 설명하는 단면도이다. 도 17 및 도 18 에 나타내는 바와 같이, 제 6 실시예의 반도체 파워 모듈 (1030) 은, 세라믹스 다층 기판 (700) 과, 접합층 (710) 과, 반도체 소자 (730) 를 구비한다. 제 6 실시예에 있어서, 세라믹스 다층 기판 (700), 반도체 소자 (730) 는, 각각 제 5 실시예의 세라믹스 다층 기판 (500), 반도체 소자 (530) 와 동일한 구성을 구비한다.
반도체 파워 모듈 (1030) 은, 제 5 실시예의 반도체 파워 모듈 (1010) 과, 접합층 (710) 의 구성이 상이하다. 접합층 (710) 은, 도전 접속부 (711) 와, 절연 접합부 (712) 와, 도전 접속부 (711) 및 절연 접합부 (712) 에 의해 형성되는 패임부 (716) 를 갖는다. 접합층 (710) 의, 세라믹스 다층 기판 (700) 의 접합면은 평면상으로 형성되어 있다.
절연 접합부 (712) 에는, 세라믹스 다층 기판 (700) 의 내층 비아홀 (701) 에 대응하는 부위에 개구부 (715) 가 형성되어 있다. 절연 접합부 (712) 는, 도 18 의 원 (C) 에 나타내는 바와 같이, 반도체 소자 (730) 측의 단부로부터 세라믹스 다층 기판 (700) 측의 단부를 향해 끝이 가는 테이퍼 형상으로 형성되어 있다.
패임부 (716) 는, 개구부 (715) 내에 도전 접속부 (711) 가 배치됨으로써 형성된다. 패임부 (716) 는, 반도체 소자 (730) 의 전극 패드 (731) 와 범프 (733) 로 이루어지는 돌상부 (735) 의 체적 이상의 용적을 갖는다.
반도체 파워 모듈 (1030) 은, 제 5 실시예의 반도체 파워 모듈 (1010) 을 제조하는 방법에 의해 제조해도 된다. 또, 테이퍼 형상부를 제조하기 위해서, 절연 접합부 (712) 와 도전 접속부 (711) 의 형성을 복수 회로 나누어 제조해도 된다. 구체적으로는, 절연 접합부 (712) 의 재료인 유리 분말의 페이스트를 절연 접합부 (712) 의 소망 두께보다 얇게 형성되도록 스크린 마스크를 사용하여 인쇄를 실시한다. 이 때 이용되는 스크린 마스크는, 개구부 (715) 에 대응하는 부위만 마스크되어 있다. 계속해서 개구부 (715) 에 도전 접합부 (711) 를 형성한다. 이들 공정을 절연 접합부 (712) 에 형성되는 개구부가 서서히 작아지도록 개구부에 대응하는 부위의 마스크 사이즈가 상이한 복수의 스크린 마스크를 사용하여 복수 회 실시하고, 원하는 절연 접합부 (712) 의 두께가 되도록 형성한다. 이렇게 함으로써, 내층 비아홀 (701) 에 대응하는 부위에, 테이퍼 형상의 개구부 (715) 를 갖는 절연 접합부 (712) 를 형성할 수 있다.
반도체 소자 (730) 의 전극 패드 (731) 상에 금속제 범프 (733) 를 형성한다. 범프 (733) 는, 전극 패드 (731) 와 범프 (733) 의 합계 체적이 패임부 (716) 의 용적 이하가 되도록 형성된다. 돌상부 (735) 가 패임부 (716) 내에 배치되도록 반도체 소자 (730) 를 접합층 (710) 상에 배치하고, 세라믹스 다층 기판 (700), 접합층 (710) 및 반도체 소자 (730) 를 가열·가압하여 접합한다 (도 12 의 단계 S110, S112 에 대응).
제 6 실시예의 반도체 파워 모듈 (1030) 에 의하면, 접합층 (710) 의 절연 접합부 (712) 는, 반도체 소자 (730) 측으로부터 세라믹스 다층 기판 (500) 측을 향해 가는 테이퍼 형상으로 형성되어 있으므로, 제 5 실시예의 절연 접합부 (512) 에 비해, 절연 접합부 (712) 와 반도체 소자 (730) 의 접촉 면적이 넓어진다. 따라서, 제 5 실시예의 반도체 파워 모듈 (1010) 에 비해, 반도체 소자 (730) 로부터 접합층 (710) 으로의 열 확산 성능이 높아진다. 따라서, 세라믹스 다층 기판 (700) 과 반도체 소자 (730) 의 절연 성능을 확보하면서, 열 확산 성능을 향상시킬 수 있어, 반도체 소자 (730) 의 방열을 촉진시킬 수 있다.
또, 절연 접합부 (712) 를 반도체 소자 (730) 와 직접 접합되는 면 측의 면적이 넓어지도록 형성함으로써, 반도체 소자 (730) 와 접합층 (710) 이 형성된 세라믹스 다층 기판 (700) 의 접합시에 반도체 소자 (730) 와 절연 접합부 (712) 의 접합 면적이 범프 (733) 의 변형에 의한 충전 정도에 좌우되지 않고 충분히 보상된다. 이 결과, 반도체 소자 (730) 와 세라믹스 다층 기판 (700) 의 접합 강도는 생산 로트에 의한 편차가 없는 안정된 강도가 보장된다.
G. 변형예：
G1. 변형예 1：
제 1 실시예에 있어서의, 반도체 파워 모듈 (10) 의 제조 방법 (도 3) 으로 바꾸어, 이하의 방법에 의해 반도체 파워 모듈 (10) 을 제조해도 된다. 이하에, 단계 S10 에 이어지는 처리를 설명한다. 또한, 각 부재의 부호는 제 1 실시예의 부호를 사용한다.
절연 접합부 (112) 를 형성한다. 구체적으로는, 분말 유리와 열 분해성 유기 결착제 (예를 들어 80 ℃ 정도의 온도에서 연화되고, 250 ℃ 정도의 온도에서 열 분해되는 부티랄계 바인더) 를, 유기 용매나 물 등의 용매를 사용하여 혼련하여 슬러리를 형성하고, 슬러리를 독터 블레이드법에 의한 시트 캐스팅, 압출 성형 등의 수법에 의해 시트 형상으로 성형한다. 시트의 도전 접합부 (111) 에 대응하는 부위에 레이저 또는 마이크로 컴퓨터 펀치 등의 기계 가공에 의해 관통공을 형성한다. 이와 같이, 절연 접합부 (112) 는 관통공이 형성된 유리 시트로서 제조된다.
절연 접합부 (112) 의 원하는 면에 세라믹스 다층 기판 (100) 의 제 1 면 (105) 이 대향하도록 세라믹스 다층 기판 (100) 을 배치하고, 양자를 절연 접합부 시트에 포함되는 유기 결착재의 연화 온도 이상으로 가열, 가압함으로써 시트상으로 형성된 절연 접합부 (112) 에 포함되는 유기 결착재의 결합력에 의해 가접착시킨다.
다음으로, 도전 접속부 (111a) 를 형성한다. 구체적으로는, 상기 제조된 절연 접합부 (112) 의 관통공에 도전 접속부 (111a) 를 형성하는 페이스트를 스크린 인쇄에 의해 충전한다. 페이스트는, 금속을 주성분으로 하고 있으며, 예를 들어, 알루미늄 금속이나 산화은, 구리, 나노 금속, 납땜 합금과 같은, 도 3 의 단계 S18 에 있어서의 가열 공정에 의해 용융되는 금속종과, 열 분해성 유기 결착제를, 유기 용매나 물 등의 용매를 사용하여 혼련함으로써 형성된다. 또한, 페이스트의 충전에는, 스크린 인쇄에 한정되지 않고, 예를 들어, 디스펜서에 의한 토출 등의 방법을 이용해도 된다.
이상과 같이 적층된 세라믹스 다층 기판 (100), 도전 접속부 (111a), 절연 접합부 (112) 에 대해, 반도체 소자 (130) 를 절연 접합부 (112) 및 도전 접속부 (111a) 를 구성하는 주성분인 유리, 금속의 융점 이상의 온도로 가열한 다음, 가압 접합하고, 절연 접합부 (112) 에 포함되는 유기 결착재 성분을 열 분해에 의해 제거한 다음에, 확산층 (120) 이 형성된 반도체 파워 모듈 (10) 을 제조한다 (도 1 의 단계 S18).
이상 설명한 제조 방법에 의해서도 평면상의 접합층 (110) 을 제조할 수 있다. 따라서, 반도체 소자 (130) 와 접합층 (110), 접합층 (110) 과 세라믹스 다층 기판 (100) 을 면으로 접합할 수 있고, 반도체 소자 (130) 로부터 세라믹스 다층 기판 (100) 으로의 열 전도 성능, 및, 세라믹스 다층 기판 (100) 과 반도체 소자 (130) 의 접합 강도를 향상시킬 수 있다.
G2. 변형예 2：
반도체 파워 모듈 (10) 의 제조 방법으로서, 예를 들어, 제조한 절연 접합부 (112) 에, 도전 접속부 (111a) 가 형성되는 관통공을 형성하지 않은 상태로 세라믹스 다층 기판 (100) 에 가적층하고, 레이저 가공에 의해 다층 기판 (100) 에 가접착된 상태로 절연 접합부 (112) 에 접합층에서 도전 접합부 (111a) 가 형성되는 관통공을 형성해도 된다. 이렇게 함으로써 가압착시의 관통공의 찌그러짐을 억제할 수 있어, 절연 접합부 (111a) 의 구경 사이즈를 근처 정확하게 제어하는 것이 가능해진다. 또 레이저 광을 비스듬히 쪼임으로써 테이퍼 형상의 관통공을 형성할 수 있다.
G3. 변형예 3：
제 1 실시예에서는, 세라믹스 다층 기판 (100) 과 접합층 (110) 을 미리 유기 결착재의 접합력에 의해 가적층한 다음에 반도체 소자 (130) 를 적층하고, 가압 및 가열을 실시하여 접합하고 있지만, 예를 들어, 시트상으로 형성된 절연 접합부 (112) 에 형성된 공공 (空孔) 을 도전 접속부 (111a) 로 미리 구멍을 메워 형성된 시트를 제조하고, 세라믹스 다층 기판 (100) 과 반도체 소자 (130) 로 긍지한 다음에 가열, 압착함으로써, 반도체 파워 모듈 (10) 을 제조해도 된다. 이렇게 하면, 접합층 (110) 에 포함되는 유기 결착재의 첨가량을 감소시키는 것이 가능해져, 유기 잔류물에 의한 접합층 (110) 의 열화 등을 방지할 수 있다.
G4. 변형예 4：
제 1 실시예에서는, 제 1 접합 개시 온도로서 도전 접합부 (111) 를 구성하는 재료가 충분히 융해하는 온도를 이용하고, 제 2 접합 개시 온도로서 절연 접합부 (112) 를 구성하는 재료가 충분히 연화되는 온도를 이용하고 있지만, 각각, 구성 재료의 적어도 일부가 소결 반응을 개시하는 온도 이상이면 된다. 이렇게 하면, 도전 접합부 (111) 와 절연 접합부 (112) 의 각각에 대해, 융점까지 가열하지 않고 다른 부재와의 접합을 실시할 수 있다. 따라서, 제조 공정의 저온화를 도모할 수 있다. 예를 들어, 절연 접합부 (112) 가 Na2O3 과 B2O3 과 SiO2 로 이루어지는 분말 유리로 구성되어 있는 경우, 제 2 접합 개시 온도는 당해 분말 유리의 소결 반응의 개시 온도인 495 ℃ 이상이면 된다.
G5. 변형예 5：
도 19 는, 변형예 5 에 있어서의 반도체 파워 (1040) 의 개략 구성을 나타내는 설명도이다. 반도체 파워 (1040) 는, 회로 기판 (1045) 과 반도체 소자 (830) 를 구비한다. 회로 기판 (1045) 은, 세라믹스 다층 기판 (800) 과, 접합층 (810) 과, 확산층 (820) 을 구비하고, 접합층 (810) 은, 도전 접속부 (811) 와 절연 접합부 (812) 를 구비한다. 변형예 4 에 있어서, 세라믹스 다층 기판 (800), 접합층 (810), 도전 접속부 (811) 및 반도체 소자 (830) 는, 제 5 실시예의 세라믹스 다층 기판 (500), 접합층 (510), 도전 접속부 (511) 및 반도체 소자 (530) 와 동일한 구성을 구비한다.
절연 접합부 (812) 는, 절연 성능이 저하되지 않을 정도로, 금속 재료 혹은 무기계 재료로 이루어지는 필러 (815) 를 포함하는 것이 바람직하다. 금속 필러 혹은 무기계 필러 (815) 가 함유되어 있음으로써, 절연 접합부 (812) 의 전열 성능이 향상된다. 절연 접합부 (812) 는, 필러 (815) 가 함유되어 있는 것 이외에는, 제 5 실시예의 절연 접합부 (512) 와 동일한 구성을 구비한다.
확산층 (820) 은, 세라믹스 다층 기판 (800) 과 접합층 (810) 의 확산 접합에 의해 형성되는 층이다. 확산층 (820) 은, 도전 확산부 (821) 와 절연 확산부 (822) 를 구비한다. 도전 확산부 (821) 는, 세라믹스 다층 기판 (800) 과 접합층 (810) 의 도전 접속부 (811) 의 확산 접합에 의해 형성된다. 절연 확산부 (822) 는, 세라믹스 다층 기판 (800) 과 접합층 (810) 의 절연 접합부 (812) 의 확산 접합에 의해 형성된다. 절연 확산부 (822) 에는, 절연 접합부 (812) 와 마찬가지로, 필러 (815) 가 함유되어 있어도 된다. 또한, 도 19 에서는, 설명의 편의상, 도전 확산부 (821) 와 절연 확산부 (822) 의 경계는 명확하게 기재되어 있지만, 도전 확산부 (821) 와 절연 확산부 (822) 의 경계는 애매해도 된다.
도 20 은, 변형예 5 에 있어서의 접합층 (810) 의 배치 공정에 대하여 설명하는 설명도이다. 이 배치 공정은, 제 5 실시예의 도 12 의 단계 S100 에 이어지는 처리이다.
세라믹스 다층 기판 (800) 의 제 1 면 (805) 상으로서, 내층 비아홀 (801) 에 대응하는 부위 (807) 에, 도전 접속부 (811) 를 배치한다. 구체적으로는, 도 12 의 단계 S110 에 있어서의 가열 공정에 의해 용융되는 금속종을 주성분으로 하는 페이스트를 세라믹스 다층 기판 (800) 의 제 1 면 (805) 의 부위 (807) 에 스크린 인쇄에 의해 형성한다. 스크린 인쇄 대신에, 포토리소그래피 패턴에 의해 전사하는 방법을 이용해도 된다.
도전 접속부 (811) 를 배치한 세라믹스 다층 기판 (800) 의 제 1 면 (805) 상으로서, 부위 (807) 와는 상이한 부위 (808) 에 절연 접합부 (812) 를 배치한다.
구체적으로는, 분말 유리와 열 분해성 유기 결착제를 유기 용매나 물 등의 용매를 사용하여 혼련하여 유리 분말 페이스트를 생성하고, 유리 분말 페이스트를, 세라믹스 다층 기판 (800) 의 제 1 면 (805) 상의, 도전 접속부 (811) 의 공극을 메우도록, 부위 (808) 에 스크린 인쇄에 의해 인쇄한다. 이 때, 절연 접합부 (812) 를 구성하는 유리 분말 페이스트를 도전 접속부 (811) 보다 큰 두께를 갖도록 인쇄한다.
상기 서술한 바와 같이 도전 접속부 (811) 및 절연 접합부 (812) 를 배치함으로써, 패임부 (816) (도 19) 가 형성된다.
변형예 5 의 반도체 파워 (1040) 에 의하면, 세라믹스 다층 기판 (800) 과 접합층 (810) 의 확산 접합시에, 세라믹스 다층 기판 (800) 과 접합층 (810) 사이에 확산층 (820) 이 형성된다. 따라서, 세라믹스 다층 기판 (800) 과 접합층 (810) 의 접합 강도를 향상시킬 수 있다.
또, 변형예 5 의 반도체 파워 (1040) 에 의하면, 접합층 (810) 의 절연 접합부 (812) 및 확산층 (820) 의 절연 확산부 (822) 에 필러 (815) 가 포함되므로, 반도체 소자 (830) 로부터 세라믹스 다층 기판 (800) 으로의 열 확산 성능을 향상시킬 수 있다.
G6. 변형예 6：
도 21 은, 변형예 6 에 있어서의 반도체 파워 모듈 (1050) 을 나타내는 평면도이다. 도 22 는, 변형예 6 에 있어서의 반도체 파워 모듈 (1050) 을 나타내는 단면도이다. 도 22 는, 도 21 에 있어서의 D-D 단면으로 절단한 단면을 나타낸다.
변형예 6 의 반도체 파워 모듈 (1050) 은, 도 21 및 도 22 에 나타내는 바와 같이, 세라믹스 다층 기판 (900) 과, 접합층 (910) 과, 복수 (변형예 6 에서는 6 개) 의 반도체 소자 (930) 를 구비한다. 접합층 (910) 은, 도전 접속부 (911) 와 절연 접합부 (912) 를 구비한다. 반도체 소자 (930) 는 전극 패드 (531) 와 범프 (533) 로 이루어지는 돌상부 (935) 를 구비한다. 변형예 6 에 있어서, 세라믹스 다층 기판 (900), 접합층 (910), 도전 접속부 (911), 절연 접합부 (912) 및 각 반도체 소자 (930) 는, 각각 제 5 실시예의 세라믹스 다층 기판 (500), 접합층 (510), 도전 접속부 (511), 절연 접합부 (512) 및 반도체 소자 (530) 와 동일한 구성을 구비한다.
일반적으로, 종래의 Si 계 반도체 소자로부터 SiC 등의 화합물 반도체 소자를 사용하는 것에 의한 반도체 소자의 발열 허용량의 증대에 대응하기 위해서, 반도체 소자의 주변 부재에 대한 고내열성, 한편으로 모듈로서 방열 부품의 소형화 요구 등에 대한 대응을 위해서 고열 확산성이 요구되고 있다. 변형예 6 의 반도체 파워 모듈 (1050) 은, 접합층 (910) 이 평면상으로 형성되어 있으므로, 반도체 소자 (930) 와 세라믹스 다층 기판 (900) 은 내열 특성이나 열 확산성이 낮은 유기계 재료를 개재하지 않고, 내열 특성이나 열 확산성이 우수한 무기계 재료에 의해 형성된 평면으로 접합된다. 따라서, 반도체 소자 (930) 로부터 세라믹스 다층 기판 (900) 으로의 열 확산 성능이 향상되므로, 300 ℃ 이하 정도의 고온역에서 사용되는 화합물 반도체 소자 (반도체 소자 (930)) 를 고밀도로 복수 탑재한 신뢰성이 높은 반도체 파워 모듈 (1050) 을 제공할 수 있다.
G7. 변형예 7：
제 5 실시예에 있어서의, 반도체 파워 모듈 (1010) 의 제조 방법 (도 12) 으로 바꾸어, 이하의 방법에 의해 반도체 파워 모듈 (1010) 을 제조해도 된다. 이하에, 단계 S100 에 이어지는 처리를 설명한다. 또한, 각 부재의 부호는 제 5 실시예의 부호를 사용한다.
절연 접합부 (512) 를 형성한다. 구체적으로는, 분말 유리와 열 분해성 유기 결착제 (예를 들어 80 ℃ 정도의 온도에서 연화되고, 250 ℃ 정도의 온도에서 열 분해되는 부티랄계 바인더) 를, 유기 용매나 물 등의 용매를 사용하여 혼련하여 슬러리를 형성하고, 슬러리를 독터 블레이드법에 의한 시트 캐스팅, 압출 성형 등의 수법에 의해 시트 형상으로 성형한다. 시트의 도전 접속부 (511) 에 대응하는 부위에, 레이저 또는 마이크로 컴퓨터 펀치 등의 기계 가공에 의해 개구부 (515) 를 형성한다. 이와 같이, 절연 접합부 (512) 는, 개구부 (515) 가 형성된 유리 시트로서 제조된다.
절연 접합부 (512) 의 원하는 면에 세라믹스 다층 기판 (500) 의 제 1 면 (105) 이 대향하도록, 세라믹스 다층 기판 (500) 을 배치하고, 양자를 절연 접합부 시트에 포함되는 유기 결착재의 연화 온도 이상으로 가열, 가압함으로써 시트상으로 형성된 절연 접합부 (512) 에 포함되는 유기 결착재의 결합력에 의해 가접착시킨다.
다음으로, 도전 접속부 (511) 를 형성한다. 구체적으로는, 상기 제조된 절연 접합부 (512) 의 관통공에 도전 접속부 (511) 를 형성하는 페이스트를 스크린 인쇄에 의해 일부 충전한다. 페이스트는 금속을 주성분으로 하고 있으며, 예를 들어, 알루미늄 금속이나 산화은, 구리, 나노 금속, 납땜 합금과 같은, 도 12 의 단계 S112 에 있어서의 가열 공정에 의해 용융되는 금속종과, 열 분해성 유기 결착제를, 유기 용매나 물 등의 용매를 사용하여 혼련함으로써 형성된다. 또한, 페이스트의 충전에는, 스크린 인쇄에 한정되지 않고, 예를 들어, 디스펜서에 의한 토출 등의 방법을 이용해도 된다. 개구부 (515) 내에 도전 접속부 (511) 가 배치됨으로써, 패임부 (516) 가 형성된다.
접합층 (110) 의 패임부 (516) 가 형성되어 있는 면에, 돌상부 (535) 를 패임부 (516) 에 맞추고, 반도체 소자 (530) 를 배치한다. 이상과 같이 적층된 세라믹스 다층 기판 (500), 도전 접속부 (511), 절연 접합부 (512) 에 대해, 반도체 소자 (530) 를 절연 접합부 (512) 및 도전 접속부 (511) 를 구성하는 주성분인 유리, 금속의 융점 이상의 온도로 가열한 다음, 가압 접합하고, 절연 접합부 (512) 에 포함되는 유기 결착재 성분을 열 분해에 의해 제거한 다음에 반도체 파워 모듈 (1010) 을 제조한다 (도 12 의 단계 S112).
이상 설명한 제조 방법에 의해서도 평면상의 접합층 (510) 을 제조할 수 있다. 따라서, 반도체 소자 (530) 와 접합층 (510), 접합층 (510) 과 세라믹스 다층 기판 (500) 을 면으로 접합할 수 있고, 반도체 소자 (530) 로부터 세라믹스 다층 기판 (500) 으로의 열 전도 성능, 및, 세라믹스 다층 기판 (500) 과 반도체 소자 (530) 의 접합 강도를 향상시킬 수 있다.
G8. 변형예 8：
제 5 실시예에서는, 세라믹스 다층 기판 (500) 과 도전 접속부 (511) 및 절연 접합부 (512) 를 미리 유기 결착재의 접합력에 의해 가적층한 다음에 반도체 소자 (530) 를 적층하고, 가압 및 가열을 실시하여 접합하고 있지만, 예를 들어, 시트상으로 형성된 절연 접합부 (512) 에 형성된 공공을 도전 접속부 (511) 로 미리 구멍을 메워 형성된 시트를 제조하고, 세라믹스 다층 기판 (500) 과 반도체 소자 (530) 로 협지한 다음에 가열, 압착함으로써, 반도체 파워 모듈 (1010) 을 제조해도 된다. 이렇게 하면, 접합층 (510) 에 포함되는 유기 결착재의 첨가량을 감소시키는 것이 가능해져, 유기 잔류물에 의한 접합층 (510) 의 열화 등을 방지할 수 있다.
G9. 변형예 9：
변형예 7 에서는 미리 레이저 또는 마이크로 컴퓨터 펀치 등의 기계 가공에 의해 개구부 (515) 를 형성한 유리 시트를 세라믹스 다층 기판 (500) 에 배치하여 가열 압착하고 있지만, 변형예 2 와 같이, 세라믹스 다층 기판 (500) 에 구멍을 갖지 않는 유리 시트를 가열 압착한 후, 레이저 가공 등에 의해, 개구부 (515) 를 형성해도 된다. 이렇게 함으로써, 가열 압착시의 변형에 의한 개구부 (515) 의 변형을 억제하여, 개구부 (515) 를 정확한 구경으로 형성할 수 있다.
G10. 변형예 10：
돌상부 (535) 는, 패임부 (516) 의 적층 방향의 깊이보다 큰 높이를 갖고 있어도 된다. 이렇게 하면, 패임부 (516) 내로의 반도체 소자 (530) 의 배치시, 돌상부 (535) 와 도전 접속부 (511) 의 전기적 접속을 확실히 담보할 수 있다. 또한, 돌상부 (535) 가, 패임부 (516) 의 적층 방향의 깊이보다 큰 높이를 갖도록 형성되어 있는 경우, 접합층 (510) 상으로의 반도체 소자 (530) 의 배치시에, 반도체 소자 (530) 가 접합층 (510) 의 표면으로부터 뜬 상태가 되지만, 접합시의 가열에 의해 범프 (533) 는 용융하고, 용융된 상태로 가압되어, 반도체 소자 (530) 와 접합층 (510) 은 공극이 없는 면으로 접합된다.
본 발명은, 상기 서술한 실시형태나 실시예, 변형예에 한정되는 것이 아니고, 그 취지를 일탈하지 않는 범위에 있어서 여러 가지 구성으로 실현될 수 있다. 예를 들어, 발명의 개요 란에 기재된 각 형태 중의 기술적 특징에 대응하는 실시형태, 실시예, 변형예 중의 기술적 특징은, 상기 서술한 과제의 일부 또는 전부를 해결하기 위해서, 혹은, 상기 서술한 효과의 일부 또는 전부를 달성하기 위해서, 적절히 교체나 조합을 실시하는 것이 가능하다. 또, 그 기술적 특징이 본 명세서 중에 필수적인 것으로서 설명되어 있지 않으면, 적절히 삭제하는 것이 가능하다.
10, 30, 40 : 반도체 파워 모듈
100 : 세라믹스 다층 기판
101 : 내층 비아홀
104 : 전극 단자
109 : 배선 패턴
110 : 접합층
110a : 접합부
111 : 도전 접합부
111a : 도전 접속부
112 : 절연 접합부
120 : 확산층
121 : 도전 확산부
122 : 절연 확산부
130 : 반도체 소자
131 : 전극 패드
202 : 스크린
203 : 스퀴지
204 : 스퀴지 홀더
250 : 유리 분말 페이스트
300 : 세라믹스 다층 기판
310 : 접합층
320 : 확산층
330 : 반도체 소자
400 : 세라믹스 다층 기판
410 : 접합층
411 : 도전 접합부
412 : 절연 접합부
420 : 확산층
430 : 반도체 소자
500 : 세라믹스 다층 기판
501 : 내층 비아홀
504 : 전극 단자
505 : 제 1 면
506 : 제 2 면
509 : 배선 패턴
510 : 접합층
511 : 도전 접속부
512 : 절연 접합부
515 : 개구부
515a : 내주면
516 : 패임부
518 : 유리 분말 페이스트
530 : 반도체 소자
531 : 전극 패드
533 : 범프
535 : 돌상부
600 : 스크린 인쇄기
602 : 스크린
603 : 스퀴지
604 : 스퀴지 홀더
650 : 페이스트
700 : 세라믹스 다층 기판
701 : 내층 비아홀
710 : 접합층
711 : 도전 접속부
712 : 절연 접합부
715 : 개구부
716 : 패임부
730 : 반도체 소자
731 : 전극 패드
733 : 범프
735 : 돌상부
800 : 세라믹스 다층 기판
801 : 내층 비아홀
805 : 제 1 면
810 : 접합층
811 : 도전 접속부
812 : 절연 접합부
815 : 필러
815 : 무기계 필러
816 : 패임부
820 : 확산층
821 : 도전 확산부
822 : 절연 확산부
830 : 반도체 소자
900 : 세라믹스 다층 기판
910 : 접합층
911 : 도전 접합부
912 : 절연 접합부
930 : 반도체 소자
935 : 돌상부
1010 : 반도체 파워 모듈
1020 : 회로 기판
1030 : 반도체 파워 모듈
1040 : 반도체 파워
1045 : 회로 기판
1050 : 반도체 파워 모듈

Claims (15)

  1. 반도체 파워 모듈로서,
    비아 및 배선 패턴이 형성된 다층 기판과,
    상기 다층 기판의 제 1 면 측에 배치되는 반도체 소자와,
    상기 다층 기판의 제 1 면 상에 형성되고, 상기 다층 기판과 상기 반도체 소자를 접합하는 접합층
    을 구비하며,
    상기 접합층은,
    상기 비아에 대응하는 제 1 부위에 배치되어 있는 평면상의 도전 접합부로서, 상기 반도체 소자에 형성되어 있는 도전성 돌상부 (突狀部) 와, 상기 돌상부와 상기 다층 기판을 도통하는 도전 접속부로 이루어지는 도전 접합부와,
    상기 제 1 부위와는 상이한 제 2 부위에 배치되고, 무기계 재료를 주성분으로 하는 평면상의 절연 접합부를 갖는, 반도체 파워 모듈.
  2. 제 1 항에 있어서,
    상기 다층 기판과 상기 접합층 및 상기 반도체 소자와 상기 접합층은 확산 접합에 의해 접합되고,
    상기 반도체 파워 모듈은, 추가로,
    상기 다층 기판과 상기 접합층 및 상기 반도체 소자와 상기 접합층 사이에 상기 확산 접합시에 형성되는 확산층을 구비하는, 반도체 파워 모듈.
  3. 제 1 항에 있어서,
    상기 도전 접합부를 구성하는 재료의 접합 개시 온도인 제 1 접합 개시 온도는, 상기 절연 접합부를 구성하는 재료의 접합 개시 온도인 제 2 접합 개시 온도보다 낮은, 반도체 파워 모듈.
  4. 제 3 항에 있어서,
    상기 제 1 접합 개시 온도는, 상기 도전 접합부를 구성하는 재료의 적어도 일부가 소결 반응을 개시하는 온도인 소결 개시 온도 이상이고,
    상기 제 2 접합 개시 온도는, 상기 절연 접합부를 구성하는 재료의 적어도 일부가 소결 반응을 개시하는 온도인 소결 개시 온도 이상인, 반도체 파워 모듈.
  5. 반도체 파워 모듈의 제조 방법으로서,
    비아 및 배선 패턴을 갖는 다층 기판을 제조하는 기판 제조 공정과,
    상기 비아에 대응하는 제 1 부위에, 상기 배선 패턴과 반도체 소자를 도통하는 평면상의 도전 접속부를 갖고, 상기 제 1 부위와는 상이한 제 2 부위에, 평면상의 절연 접합부를 갖는 접합부를, 상기 다층 기판의 제 1 면 상에 배치하는 제 1 배치 공정과,
    상기 접합부 상에, 상기 반도체 소자를 상기 반도체 소자에 형성되어 있는 도전성 돌상부와 상기 도전 접속부가 도통 가능해지도록 배치하는 제 2 배치 공정과,
    상기 다층 기판, 상기 접합부 및 상기 반도체 소자를 가열 압착하고, 상기 다층 기판과 상기 접합부, 및, 상기 접합부와 상기 반도체 소자를 확산 접합하는 접합 공정
    을 구비하는, 반도체 파워 모듈의 제조 방법.
  6. 제 5 항에 있어서,
    상기 도전 접속부를 구성하는 재료가 상기 반도체 소자와 접합을 개시하는 온도를 제 1 접합 개시 온도로 하고,
    상기 절연 접합부를 구성하는 재료가 상기 다층 기판 및 상기 반도체 소자와 접합을 개시하는 온도로서, 상기 제 1 접합 개시 온도보다 높은 온도를 제 2 접합 개시 온도로 하고,
    상기 접합 공정은,
    상기 다층 기판, 상기 접합부 및 상기 반도체 소자를 상기 제 1 접합 개시 온도에서 가열 압착함으로써, 상기 도전 접속부와 상기 반도체 소자의 상기 돌상부를 접합하는 공정과,
    상기 도전 접속부와 상기 반도체 소자의 상기 돌상부의 접합 후에, 상기 다층 기판, 상기 접합부 및 상기 반도체 소자를 상기 제 2 접합 개시 온도에서 가열 압착함으로써, 상기 다층 기판과 상기 접합부, 및, 상기 접합부와 상기 반도체 소자를 접합하는 공정을 포함하는, 반도체 파워 모듈의 제조 방법.
  7. 제 6 항에 있어서,
    상기 제 1 접합 개시 온도는, 상기 도전 접속부를 구성하는 재료의 적어도 일부가 소결 반응을 개시하는 소결 개시 온도 이상이고,
    상기 제 2 접합 개시 온도는, 상기 절연 접합부를 구성하는 재료의 적어도 일부가 소결 반응을 개시하는 소결 개시 온도 이상인, 반도체 파워 모듈의 제조 방법.
  8. 제 5 항에 있어서,
    상기 도전 접속부를 구성하는 재료가 상기 반도체 소자와 접합을 개시하는 온도를 제 1 접합 개시 온도로 하고,
    상기 절연 접합부를 구성하는 재료가 상기 다층 기판 및 상기 반도체 소자와 접합을 개시하는 온도로서, 상기 제 1 접합 개시 온도보다 높은 온도를 제 2 접합 개시 온도로 하고,
    상기 접합 공정에 있어서,
    상기 제 1 접합 개시 온도가 소정 시간 유지된 후, 상기 제 2 접합 개시 온도가 소정 시간 유지되도록 설정되어 있는 온도 프로파일에 기초하여, 상기 가열을 실시하는, 반도체 파워 모듈의 제조 방법.
  9. 제 5 항에 있어서,
    상기 제 1 배치 공정은,
    상기 제 1 부위에 개구부를 갖는 절연 접합부를 상기 제 1 면 상에 배치하는 공정과,
    상기 절연 접합부보다 얇은 상기 도전 접속부를 상기 개구부 내에 배치하는 공정을 포함하고,
    상기 제 2 배치 공정은,
    상기 반도체 소자의 상기 돌상부와 상기 도전 접속부가 도통 가능해지도록, 상기 개구부 내에 상기 돌상부를 끼워 넣어, 상기 반도체 소자를 상기 접합부 상에 배치하는 공정을 포함하며,
    상기 도전 접속부의 두께를 나타내는 d1, 상기 절연 접합부의 두께를 나타내는 d2, 및, 상기 돌상부의 높이를 나타내는 d3 이 d3 ＞ d2 － d1 을 만족하는, 반도체 파워 모듈의 제조 방법.
  10. 제 9 항에 있어서,
    상기 절연 접합부를 배치하는 공정에 있어서,
    상기 절연 접합부를, 상기 반도체 소자가 접합되는 단부로부터 상기 다층 기판이 접합되는 단부를 향해 끝이 가는 형상이 되도록 배치하는, 반도체 파워 모듈의 제조 방법.
  11. 제 10 항에 있어서,
    상기 절연 접합부를 배치하는 공정에 있어서,
    상기 절연 접합부가 테이퍼 형상이 되도록 상기 절연 접합부를 배치하는, 반도체 파워 모듈의 제조 방법.
  12. 회로 기판으로서,
    비아 및 배선 패턴이 형성된 다층 기판과,
    상기 다층 기판의 제 1 면 상에 배치되고, 상기 다층 기판에 반도체 소자를 접합하기 위한 접합층
    을 구비하며,
    상기 접합층은,
    상기 비아에 대응하는 제 1 부위에 배치되고, 상기 배선 패턴과 상기 반도체 소자와 도통하고, 적어도 상기 제 1 면 측이 평면상으로 형성되어 있는 도전 접속부와,
    상기 제 1 부위와는 상이한 제 2 부위에 배치되고, 무기계 재료를 주성분으로 하고, 적어도 상기 제 1 면 측이 평면상으로 형성되어 있는 절연 접합부
    를 갖는, 회로 기판.
  13. 제 12 항에 있어서,
    상기 도전 접속부는 상기 절연 접합부보다 얇게 형성되어 있고,
    상기 접합층은 상기 절연 접합부와 상기 도전 접속부에 의해 형성되는 패임부를 가지며,
    상기 반도체 소자에 형성되어 있는 도전성 돌상부가 상기 패임부에 끼워 넣어지기 전에 있어서, 상기 도전 접속부의 두께를 나타내는 d1, 상기 절연 접합부의 두께를 나타내는 d2, 및, 상기 돌상부의 높이를 나타내는 d3 이 d3 ＞ d2 － d1 을 만족하는, 회로 기판.
  14. 제 12 항에 있어서,
    상기 절연 접합부는, 상기 반도체 소자가 접합되는 단부로부터 상기 다층 기판이 접합되는 단부를 향해 끝이 가는 형상으로 형성되어 있는, 회로 기판.
  15. 제 12 항에 있어서,
    상기 절연 접합부는 테이퍼 형상으로 형성되어 있는, 회로 기판.
KR1020147002291A 2011-08-01 2012-07-31 반도체 파워 모듈, 반도체 파워 모듈의 제조 방법, 회로 기판 KR20140047097A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2011168296A JP5715002B2 (ja) 2011-08-01 2011-08-01 回路基板の製造方法、半導体パワーモジュールの製造方法
JPJP-P-2011-168296 2011-08-01
JP2011168295 2011-08-01
JPJP-P-2011-168295 2011-08-01
JP2012061859A JP2013051389A (ja) 2011-08-01 2012-03-19 回路基板、半導体パワーモジュール、製造方法
JPJP-P-2012-061859 2012-03-19
PCT/JP2012/004865 WO2013018357A1 (ja) 2011-08-01 2012-07-31 半導体パワーモジュール、半導体パワーモジュールの製造方法、回路基板

Publications (1)

Publication Number Publication Date
KR20140047097A true KR20140047097A (ko) 2014-04-21

Family

ID=50455936

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147002291A KR20140047097A (ko) 2011-08-01 2012-07-31 반도체 파워 모듈, 반도체 파워 모듈의 제조 방법, 회로 기판

Country Status (4)

Country Link
US (1) US20140138850A1 (ko)
KR (1) KR20140047097A (ko)
CN (1) CN103733330A (ko)
DE (1) DE112012003214T5 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170095681A (ko) * 2016-02-15 2017-08-23 엘지전자 주식회사 파워 모듈 및 그 제조 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6500562B2 (ja) * 2015-03-31 2019-04-17 アイシン・エィ・ダブリュ株式会社 半導体モジュール
US9924592B2 (en) * 2016-08-18 2018-03-20 Napra Co., Ltd. Three-dimensional laminated circuit board, electronic device, information processing system, and information network system
WO2018155014A1 (ja) * 2017-02-23 2018-08-30 日本碍子株式会社 絶縁放熱基板
JP6809294B2 (ja) * 2017-03-02 2021-01-06 三菱電機株式会社 パワーモジュール
JP6270191B1 (ja) * 2017-05-17 2018-01-31 日本新工芯技株式会社 保護材用リング
US11251162B2 (en) 2017-10-27 2022-02-15 Nissan Motor Co., Ltd. Semiconductor device with reduced thermal resistance
US10340249B1 (en) 2018-06-25 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN109148411B (zh) * 2018-08-15 2020-06-16 乐健科技（珠海）有限公司 散热基板及其制备方法
SG11202105564QA (en) * 2018-11-29 2021-06-29 Showa Denko Materials Co Ltd Method for producing bonded object and semiconductor device and copper bonding paste
DE102019211465A1 (de) * 2019-07-31 2021-02-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiter-bauelementstruktur mit verbindungshalbleiter und verfahren zum herstellen derselbigen
DE102019211468A1 (de) 2019-07-31 2021-02-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Vertikale verbindungshalbleiter-struktur und verfahren zum herstellen derselbigen
US20220028768A1 (en) * 2020-07-22 2022-01-27 Infineon Technologies Americas Corp. Semiconductor device packages and methods of assembling thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10209205A (ja) * 1997-01-27 1998-08-07 Matsushita Electric Ind Co Ltd チップの実装構造
JPH11214571A (ja) * 1998-01-28 1999-08-06 Kyocera Corp 半導体素子実装用シート
JP3451987B2 (ja) * 1998-07-01 2003-09-29 日本電気株式会社 機能素子及び機能素子搭載用基板並びにそれらの接続方法
JP2003163323A (ja) * 2001-11-27 2003-06-06 Sony Corp 回路モジュール及びその製造方法
JP2006066582A (ja) * 2004-08-26 2006-03-09 Sumitomo Electric Ind Ltd 半導体装置、半導体モジュール及び半導体装置の製造方法
JP4353117B2 (ja) * 2005-03-18 2009-10-28 パナソニック電工株式会社 微小電子機械デバイスとその加工方法
JP2010171413A (ja) * 2008-12-26 2010-08-05 Ngk Spark Plug Co Ltd 部品内蔵配線基板の製造方法
JP5420274B2 (ja) * 2009-03-02 2014-02-19 パナソニック株式会社 半導体装置及びその製造方法
US8212349B2 (en) * 2009-12-29 2012-07-03 Powertech Technology Inc. Semiconductor package having chip using copper process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170095681A (ko) * 2016-02-15 2017-08-23 엘지전자 주식회사 파워 모듈 및 그 제조 방법

Also Published As

Publication number Publication date
CN103733330A (zh) 2014-04-16
DE112012003214T5 (de) 2014-09-11
US20140138850A1 (en) 2014-05-22

Similar Documents

Publication Publication Date Title
KR20140047097A (ko) 반도체 파워 모듈, 반도체 파워 모듈의 제조 방법, 회로 기판
TWI467716B (zh) 用於積體電路裝置之玻璃芯基板及其製造方法
KR101690820B1 (ko) 히트 싱크 부착 파워 모듈용 기판의 제조 방법, 히트 싱크 부착 파워 모듈용 기판 및 파워 모듈
WO2013035337A1 (ja) 半導体モジュール、回路基板
WO2014034245A1 (ja) パワーモジュール用基板及びパワーモジュール
JP2012209424A (ja) 半導体装置の製造方法
US8481842B2 (en) Process for producing Peltier modules, and Peltier module
US11903120B2 (en) Radio frequency module
JP2013051389A (ja) 回路基板、半導体パワーモジュール、製造方法
JP2013197258A (ja) 回路基板、半導体モジュールの製造方法
JP2016058417A (ja) 半導体パワーモジュールの製造方法
JP6835540B2 (ja) セラミック配線基板、プローブ基板およびプローブカード
WO2013018357A1 (ja) 半導体パワーモジュール、半導体パワーモジュールの製造方法、回路基板
US7110241B2 (en) Substrate
JP6586352B2 (ja) 半導体装置の製造方法
JP3618060B2 (ja) 半導体素子搭載用配線基板およびこれを用いた半導体装置
JP5715002B2 (ja) 回路基板の製造方法、半導体パワーモジュールの製造方法
JP6367701B2 (ja) 回路基板およびその製造方法
CN111201598B (zh) 多个适配器元件的复合件和用于制造复合件的方法
JP6317178B2 (ja) 回路基板および電子装置
KR20120021154A (ko) 히트 싱크 부착 파워 모듈용 기판의 제조 방법, 히트 싱크 부착 파워 모듈용 기판 및 파워 모듈
US20190229026A1 (en) Ceramic- based Fan - Out Wafer Level Packaging
JP5383151B2 (ja) 電子部品搭載用基板
US11417575B2 (en) Board and semiconductor apparatus
JP5058071B2 (ja) 電子部品搭載用基板

Legal Events

Date Code Title Description
WITB Written withdrawal of application