JP2016058417A - 半導体パワーモジュールの製造方法 - Google Patents

Abstract

【課題】接合層において、絶縁接合部での絶縁特性を維持しつつ、貫通導体部の接続信頼性を高めることができる半導体パワーモジュールの製造方法を提供すること。
【解決手段】準備工程では、キャビティ５０が貫通形成された第１ガラスシート６１と、貫通孔４８が形成され第１ガラスシート６１の両面に配置される複数の第２ガラスシート６２とを準備する。充填工程では、貫通孔４８内に導電ペースト６５を充填する。積層工程では、配線基板１１の第１面１１ａ上に第１ガラスシート６１及び複数の第２ガラスシート６２を積層する。焼成工程では、第１ガラスシート６１及び第２ガラスシート６２を厚み方向に加圧した状態で焼成し接合層を形成する。第１ガラスシート６１の流動性が、第２ガラスシート６２の流動性よりも高くなるように形成した各ガラスシート６１，６２を用いて積層工程を行う。
【選択図】図７

Description

本発明は、パワー半導体素子と、配線基板と、接合層と、放熱基板とを備える半導体パワーモジュールの製造方法に関するものである。

ビア導体や配線が形成された配線基板とパワー半導体素子とをガラス材料からなる接合層を介して接合してなる半導体パワーモジュールが従来提案されている（例えば特許文献１等参照）。

特許文献１に開示されている半導体パワーモジュールでは、パワー半導体素子を封止する接合層の上面に配線基板が接合され、接合層の下面に放熱基板が接合されており、パワー半導体素子で発生する熱は主に放熱基板によって外部に放熱される。この半導体パワーモジュールでは、パワー半導体素子を収容するキャビティを有するガラスシートと、キャビティ内に収容されるパワー半導体素子の電極が形成された表面側を覆うように配置されるガラスシートとを用い、それらガラスシートを焼成することで接合層が形成されている。そして、パワー半導体素子のゲート電極を有する一方の表面の電極は、接合層に形成されたビア導体を介して配線基板に接続され、パワー半導体素子の他方の表面の電極は、金属製のバンプを介して放熱基板に接続されている。

また、キャビティを有するガラスシートとキャビティを塞ぐようにそのガラスシートの両面に配置される複数のガラスシートとを積層して接合層を形成するようにした半導体パワーモジュールが開発されている。具体的には、キャビティの開口を塞ぐよう配置される複数のガラスシートにおいて、パワー半導体素子の各電極に対応する位置に貫通孔が設けられ、それら貫通孔内に導電ペーストが充填される。そして、キャビティ内にパワー半導体素子を収納して複数のガラスシートを積層し、その積層方向に加圧した状態で各ガラスシートを焼成する。この結果、各ガラスシートの焼結と同時に導電ペーストが焼結し、ガラス材料を主成分とする絶縁接合部と、パワー半導体素子等に接続されるビア導体（貫通導体部）とを有する接合層が形成される。またこのとき、配線基板、パワー半導体素子及び放熱基板が接合層を介して接合されて半導体パワーモジュールが製造される。

このように、キャビティを有するガラスシートの両面に複数のガラスシートを配置して接合層を形成する場合、パワー半導体素子の一方の表面の電極及び他方の表面の電極は、接合層に形成されたビア導体を介して配線基板及び放熱基板に接続される。この場合、半導体パワーモジュールにおいて、配線基板とパワー半導体素子との接続構造及び放熱基板とパワー半導体素子との接続構造が同じビア導体による接続構造となるため、それらの接続信頼性を高めることが可能となる。

特開２０１３−１９７２５８号公報

ところで、半導体パワーモジュールにおいて、接合層をなす絶縁接合部におけるパワー半導体素子の表裏面側での絶縁性を確保するためには、各ガラスシートの焼結収縮を促し、十分に緻密化した絶縁接合部を形成する必要がある。このため、各ガラスシートの積層方向に比較的に大きな力を加えながら焼成を行うことで接合層を形成している。また、積層工程でのパワー半導体素子の収容を容易に行うために、ガラスシートにおけるキャビティとパワー半導体素子との間には隙間が設けられる。焼成工程では、各ガラスシートを加圧した状態で加熱することで、ガラスシートのガラス材料に流動性が付与され、そのガラス材料によって隙間を埋める形で接合層が形成されている。

ところが、キャビティとパワー半導体素子との隙間を確実に埋めるために、焼成工程における流動性を増したガラスシートを用いると、焼結時にガラスシートが水平方向に流れることでビア導体の形状が変化し、ビア導体における接続不良が生じてしまう。一方、ビア導体の変形を防止するために、焼成工程における流動性を抑制したガラスシートを用いると、キャビティとパワー半導体素子との隙間を埋めることができず、絶縁接合部とパワー半導体素子との間に隙間が生じた状態で接合層が形成されてしまう。この場合には、接合層の絶縁特性が不十分となりパワー半導体素子での沿面放電等が生じることが懸念される。

本発明は上記の課題に鑑みてなされたものであり、その目的は、接合層において、絶縁接合部での絶縁特性を維持しつつ、貫通導体部の接続信頼性を高めることができる半導体パワーモジュールの製造方法を提供することにある。

そして上記課題を解決するための手段（手段１）としては、パワー半導体素子と、前記パワー半導体素子に電気的に接続される配線基板側導体層が形成された第１面を有する配線基板と、前記配線基板の前記第１面上に配置されるとともに前記パワー半導体素子と前記配線基板とを接合する接合層と、前記接合層を介して前記配線基板の前記第１面の上方に接合される基板であって、前記パワー半導体素子に電気的に接続される放熱基板側導体層が形成された放熱基板とを備え、前記接合層が、ガラス材料を主成分として形成される絶縁接合部と、前記絶縁接合部のうち前記パワー半導体素子と前記配線基板側導体層との間に形成される部位と前記パワー半導体素子と前記放熱基板側導体層との間に形成される部位とをそれぞれ貫通する複数の貫通孔内に形成された複数の貫通導体部と、を有する半導体パワーモジュールの製造方法であって、前記パワー半導体素子を収容するキャビティが形成された第１ガラスシートと、前記配線基板側導体層と前記パワー半導体素子とで挟まれる部位及び前記放熱基板側導体層と前記パワー半導体素子とで挟まれる部位に貫通孔がそれぞれ形成されるとともに、前記キャビティの開口を塞ぐように前記第１ガラスシートの表裏の両面に配置される複数の第２ガラスシートとを準備する準備工程と、複数の前記第２ガラスシートの前記貫通孔内に前記貫通導体部となる導電ペーストを充填する充填工程と、前記キャビティに前記パワー半導体素子を収容するとともに、前記配線基板の前記第１面上に前記第１ガラスシート及び複数の前記第２ガラスシートを積層する積層工程と、前記充填工程及び前記積層工程の後に、前記絶縁接合部となる前記第１ガラスシート及び前記第２ガラスシートを厚み方向に加圧した状態で焼成し前記接合層を形成する焼成工程とを含み、前記焼成工程における前記第１ガラスシートの流動性が、前記第２ガラスシートの流動性よりも高くなるように形成した前記第１ガラスシート及び前記第２ガラスシートを用いて、前記積層工程を行うことを特徴とする半導体パワーモジュールの製造方法がある。

手段１に記載の発明によると、焼成工程における第１ガラスシートの流動性が、第２ガラスシートの流動性よりも高くなるように形成した第１ガラスシート及び第２ガラスシートを用いて、積層工程が行われる。このようにすると、焼成工程における第１ガラスシートの流動性が高いため、パワー半導体素子の側面とキャビティの壁面との間の隙間を埋めた状態で接合層を形成することができる。この結果、接合層における絶縁特性の劣化を回避することができる。さらに、焼成工程における第２ガラスシートの流動性が低いため、貫通導体部の変形を低く抑えることができる。この結果、貫通導体部における接続不良を防止することができ、半導体パワーモジュールの接続信頼性を高めることができる。

第２ガラスシートにおける無機フィラーの体積含有率が第１ガラスシートにおける無機フィラーの体積含有率よりも高いことが好ましい。このようにすると、焼成工程における第１ガラスシートの流動性が、第２ガラスシートの流動性よりも高くなる。この結果、半導体パワーモジュールの絶縁特性を維持しつつ接続信頼性を高めることができる。加えて、第１、第２ガラスシートに含有される無機フィラーとして絶縁接合部を構成するガラス材料よりも熱伝導率の高い材料を用いると、絶縁接合部において第１ガラスシートから形成される部分よりも第２ガラスシートから形成される部分の方が熱伝導が良好になる。その結果、パワー半導体素子の熱が第１ガラスシートから形成される部分に滞留することが抑制され、パワー半導体素子の熱は、熱伝導の良好な第２ガラスシートから形成される部分を放熱経路として放熱基板又は配線基板を介して外部に効率よく確実に逃がすことができる。

本発明では、無機フィラーの体積含有率を変える以外に、ガラスシートに含まれるガラス材料の組成を変更してもよい。このようにしても、焼成工程における第１ガラスシートの流動性を第２ガラスシートの流動性よりも高くすることができる。

第１ガラスシート及び第２ガラスシートは、ガラス材料の組成が同じガラス材料を用いて形成されるものでもよい。この場合、無機フィラーの体積含有率を変えることにより、焼成工程における第１ガラスシートの流動性が第２ガラスシートの流動性よりも高くなるように、容易かつ確実に調整することができる。

第１ガラスシートにおける無機フィラーの体積含有率が３０体積％以下であり、第２ガラスシートにおける無機フィラーの体積含有率が４０体積％以上であってもよい。このようにすると、焼成工程における第１ガラスシートの流動性が高くなるため、キャビティとパワー半導体素子との隙間を確実に埋めた状態で接合層を形成することができる。また、焼成工程における第２ガラスシートの流動性が低くなるため、貫通導体部の変形を低く抑えることができる。この結果、半導体パワーモジュールの絶縁特性を維持しつつ接続信頼性を高めることができる。

ガラスシートに含まれる無機フィラーは、焼成工程での加熱温度（ガラス材料が流動性を示すガラス転移温度以上の温度）において状態変化を起こさないフィラーである。具体的には、無機フィラーは無機酸化物または無機窒化物からなり、例えばアルミナ、シリカ、窒化アルミニウム、窒化ケイ素などのフィラーを挙げることができる。

第１ガラスシート及び第２ガラスシートを形成するガラス材料として、３００℃〜８００℃の温度範囲においてガラス転移温度を有して流動性を示す材料が用いられる。具体的には、第１ガラスシート及び第２ガラスシートの形成材料として、例えばＺｎＯ、Ｂ_２Ｏ_３及びＮａ_２Ｏを主成分とするガラス材料を含んでいてもよい。また、各ガラスシートの形成材料としては、ＺｎＯ、Ｂ_２Ｏ_３及びＳｉＯ_２を主成分とするガラス材料、Ｎａ_２Ｏ_３、Ｂ_２Ｏ_３及びＳｉＯ_２を主成分とするガラス材料、Ｂｉ_２Ｏ_３及びＢ_２Ｏ_３を主成分とするガラス材料等を含んでいてもよい。

焼成工程における第１ガラスシートの厚み方向での焼結収縮率と第１ガラスシートの厚みとを乗算することで求められる焼結収縮後のシート厚みが、パワー半導体素子の厚みの０．８倍以上１．２倍以下となる第１ガラスシートを用いて、積層工程を行ってもよい。このようにすると、焼成後において、第１ガラスシートから形成される部分の厚みがパワー半導体素子の厚みとほぼ等しくなるように接合層を形成することができる。従って、接合層において、第１ガラスシートの表裏に配置される第２ガラスシートから形成される部分では焼成時にかかる応力が均一になるため、均一な緻密度で接合層を形成することができる。この結果、接合層における部分的な強度低下が回避され、パワー半導体素子の角部の近傍でのクラックの発生を抑制することができる。従って、半導体パワーモジュールの絶縁信頼性を高めることができる。

パワー半導体素子の厚みは３００μｍ以上であってもよい。このような厚さを有するパワー半導体素子を第１ガラスシートのキャビティに収容して接合層を形成すると、接合層の緻密度が不均一となる場合がある。これに対して、上記のように、焼結収縮率を考慮して第１ガラスシートを厚く形成することにより、均一な緻密度で接合層を形成することができ、接合層におけるクラックの発生を抑制することができる。

焼成工程における第２ガラスシートの厚み方向での焼結収縮率が、導電ペーストの厚み方向での焼結収縮率に対して±５％以内となる第２ガラスシートを用いて、積層工程を行ってもよい。このようにすると、焼結後の接合層において、貫通導体部とその周囲の絶縁接合部とが同程度の厚みとなる。このため、配線基板や放熱基板と接続する貫通導体部の周囲にてそれら配線基板や放熱基板の表面と絶縁接合部との間に隙間が生じにくくなり、接合層が密着した状態で配線基板や放熱基板を接合することができる。この結果、貫通導体部が傾くことによる接続不良を防止することができるため、半導体パワーモジュールの接続信頼性を高めることができる。

第１の実施の形態における半導体パワーモジュールの概略構成を示す断面図。 第１ガラスシート及び第２ガラスシートの準備工程を示す説明図。 導電ペーストの充填工程を示す説明図。 積層工程において配線基板の第１面に第２ガラスシートを接着した状態を示す説明図。 積層工程において第２ガラスシートの表面に第１ガラスシートを接着した状態を示す説明図。 積層工程においてキャビティ内にパワー半導体素子を収容した状態を示す説明図。 積層工程において第１ガラスシートの表面に第２ガラスシートを接着した状態を示す説明図。 積層体の焼成工程を示す説明図。 第１の実施の形態の半導体パワーモジュールにおいて、マイクロスコープを用いて撮影した接合層の断面を示す拡大断面図。 サンプル４の半導体パワーモジュールにおいて、マイクロスコープを用いて撮影した接合層の断面を示す拡大断面図。 第２の実施の形態における半導体パワーモジュールの概略構成を示す断面図。 第２の実施の形態の半導体パワーモジュールにおいて、マイクロスコープを用いて撮影した接合層の断面を示す拡大断面図。 サンプル９の半導体パワーモジュールにおいて、マイクロスコープを用いて撮影した接合層の断面を示す拡大断面図。 サンプル１０の半導体パワーモジュールにおいて、マイクロスコープを用いて撮影した接合層の断面を示す拡大断面図。 サンプル１１の半導体パワーモジュールにおいて、マイクロスコープを用いて撮影した接合層の断面を示す拡大断面図。

［第１の実施の形態］
以下、本発明を半導体パワーモジュールに具体化した第１の実施の形態を図面に基づき詳細に説明する。図１は、本実施の形態の半導体パワーモジュール１０の概略構成を示す断面図である。

図１に示されるように、半導体パワーモジュール１０は、配線基板１１と、複数のパワー半導体素子１２と、接合層１３と、放熱基板１４とを備える。本実施の形態の半導体パワーモジュール１０は、例えば自動車等における電力制御等に用いられる。半導体パワーモジュール１０において、パワー半導体素子１２は、接合層１３の平面方向における横方向及び縦方向に所定の間隔をあけて２つずつ配設されている。つまり、本実施の形態の半導体パワーモジュール１０は、４つのパワー半導体素子１２を備えている。

パワー半導体素子１２は、例えばＳｉＣ（シリコンカーバイド）のパワー半導体素子である。パワー半導体素子１２は、矩形板状に形成されており、縦横の寸法が４ｍｍ×４ｍｍ、厚みが５００μｍである。パワー半導体素子１２において、一方の表面１２ａ（図１の上面）にゲート電極２１及びソース電極２２が設けられ、他方の表面１２ｂ（図１の下面）にドレイン電極２３が設けられている。なお、パワー半導体素子１２のドレイン電極２３は、表面全体に形成されたベタ電極となっている。

配線基板１１は、第１面１１ａ（図１では下面）及び第２面１１ｂ（図１では上面）を有する。配線基板１１は、複数のセラミック絶縁層からなる多層基板であり、内層に複数の配線３２とそれら配線３２間を接続するビア導体３３とを備えている。配線基板１１において、第１面１１ａには、パワー半導体素子１２と接続するための複数の接続パッド３５（配線基板側導体層）が形成され、第２面１１ｂには、ＩＣチップ３６やチップコンデンサ（図示略）などのチップ部品を搭載するための複数の接続パッド３７が形成されている。なお、配線基板１１の第１面１１ａ及び第２面１１ｂには、各接続パッド３５，３７以外の配線が形成されていてもよい。

放熱基板１４は、放熱性に優れた熱伝導性のよいセラミック材料を用いて形成された基板であり、一方の表面１４ａ（図１では上面）には、パワー半導体素子１２に電気的に接続される接続パッド４２や配線４３などの導体層４４（放熱基板側導体層）が形成されている。半導体パワーモジュール１０において、放熱基板１４は、接合層１３を介して配線基板１１の第１面１１ａの上方に接合されている。

接合層１３は、ガラス材料を主成分として形成された絶縁接合部４６と、パワー半導体素子１２に電気的に接続される複数のビア導体（貫通導体部）４７とを有している。ここで、絶縁接合部４６の主成分とは、絶縁接合部４６中に５０体積％以上含有される材料のことを言う。本実施の形態の絶縁接合部４６を形成するガラス材料として、例えばＺｎＯ、Ｂ_２Ｏ_３及びＮａ_２Ｏを主成分とするガラス材料が用いられる。絶縁接合部４６は、ガラス材料に加えて無機フィラーを含む。無機フィラーとしては、接合層１３の焼成温度（例えば６５０℃）において状態変化を起こさないフィラーが用いられる。具体的には、例えばアルミナからなる粒径が２〜３μｍ程度のフィラーが用いられる。

ビア導体４７は、絶縁接合部４６のうちパワー半導体素子１２と配線基板１１の接続パッド３５との間に形成される部位とパワー半導体素子１２と放熱基板１４の接続パッド４２との間に形成される部位とをそれぞれ貫通する複数の貫通孔４８内に形成されている。ビア導体４７は、導電性の金属を主体として形成されている。導電性の金属としては、例えば、銀、銅、錫、アルミニウムなどが用いられる。本実施の形態におけるビア導体４７は、金属粒子を含む導電ペーストを焼成することで形成されている。なお、ビア導体４７の直径は、例えば２００μｍ程度であり、ビア導体４７の高さは、例えば３００μｍ程度である。

本実施の形態の接合層１３は、３枚のガラスシートを積層してそれらを焼結することで形成されている。つまり、絶縁接合部４６は、パワー半導体素子１２の収容スペースであるキャビティ５０が設けられた第１絶縁部５１と、その第１絶縁部５１の上下にそれぞれ設けられる第２絶縁部５２とを備える。接合層１３の絶縁接合部４６において、パワー半導体素子１２の上下に配設される第２絶縁部５２にビア導体４７が形成されている。

接合層１３の絶縁接合部４６において、第１絶縁部５１の厚さは、パワー半導体素子１２の厚さよりも薄く３７０μｍ程度である。また、パワー半導体素子１２の上部における第２絶縁部５２の厚み、及びパワー半導体素子１２の下部における第２絶縁部５２の厚みは、ビア導体４７の高さと等しく、３００μｍ程度である。本実施の形態の接合層１３では、絶縁接合部４６における第２絶縁部５２の厚みは、第１絶縁部５１と接する部分で厚くなっている。そして、それら第１絶縁部５１と第２絶縁部５２とを合わせた接合層１３全体の厚みは、１１００μｍ程度となっている。また、接合層１３の縦横のサイズは、配線基板１１及び放熱基板１４の縦横のサイズと等しく、例えば２０ｍｍ×２０ｍｍである。

半導体パワーモジュール１０において、パワー半導体素子１２の上面１２ａにあるゲート電極２１及びソース電極２２は、接合層１３においてパワー半導体素子１２の上側に設けられたビア導体４７を介して配線基板１１に接続されている。また、パワー半導体素子１２の下面１２ｂにあるドレイン電極２３は、接合層１３においてパワー半導体素子１２の下側に設けられたビア導体４７を介して放熱基板１４に接続されている。

次に、半導体パワーモジュール１０の製造方法について詳述する。

先ず、配線基板１１及び放熱基板１４を作製し各基板１１，１４を準備する。なお、配線基板１１及び放熱基板１４を作製する製造方法は、従来周知の方法であるためここではその説明を省略する。

また、パワー半導体素子１２を収容するキャビティ５０が形成された第１ガラスシート６１と、キャビティ５０を塞ぐように第１ガラスシート６１の表裏の両面に配置される複数の第２ガラスシート６２とを準備する準備工程を行う。具体的には、ＺｎＯ、Ｂ_２Ｏ_３及びＮａ_２Ｏを主成分とする粉末ガラス（ガラス材料）と、アルミナ等からなる粒径が２〜３μｍ程度の無機フィラーと、熱分解性の有機結着材と、有機溶媒や水などの溶媒とを混練してスラリーを形成する。そして、そのスラリーをドクターブレード法によって薄いシート状に成形する。さらに、得られた複数枚のガラスシートを積層圧着して乾燥することにより、例えば５００μｍ程度の厚さを有する第１ガラスシート６１を作製する。ここでは、第１ガラスシート６１中に無機フィラーを２１．５体積％の割合で含むようにして第１ガラスシート６１を作製している。なお、各ガラスシートの成形方法としては、ドクターブレード法以外に、押し出し成形等の手法を用いてもよい。

同様に、ＺｎＯ、Ｂ_２Ｏ_３及びＮａ_２Ｏを主成分とする粉末ガラス（ガラス材料）と、アルミナ等からなる粒径が２〜３μｍ程度の無機フィラーと、熱分解性の有機結着材と、有機溶媒や水などの溶媒とを混練してスラリーを形成する。そして、得られたスラリーをドクターブレード法によって薄いシート状に成形する。得られた複数枚のガラスシートを積層圧着して乾燥することにより、例えば４２０μｍ程度の厚さを有する第２ガラスシート６２を作製する。ここでは、第１ガラスシート６１を作製する場合と同じ組成のガラス材料を用いるとともに、第１ガラスシート６１よりも無機フィラーを多く含ませるようにして第２ガラスシート６２を作製している。具体的には、第２ガラスシート６２中に無機フィラーを４３．０体積％の割合で含むようにして第２ガラスシート６２を作製している。

その後、第１ガラスシート６１の所定の位置（パワー半導体素子１２の収容位置）に対して、レーザもしくはマイコンパンチなどによる機械加工を施し、シート上面６１ａ及びシート下面６１ｂに開口するキャビティ５０を貫通形成する（図２参照）。キャビティ５０のサイズは、パワー半導体素子１２の外形サイズよりも若干（例えば数百μｍ）大きくなるように形成する。

また、第２ガラスシート６２の所定の位置に対して、レーザもしくはマイコンパンチなどによる機械加工を施し、複数の貫通孔４８を形成する（図２参照）。ここでは、配線基板１１側の接続パッド３５とパワー半導体素子１２とで挟まれる部位及び放熱基板１４側の接続パッド４２とパワー半導体素子１２とで挟まれる部位に貫通孔４８がそれぞれ形成される。そして、図３に示されるように、第２ガラスシート６２の各貫通孔４８内に、スクリーン印刷によりビア導体４７となる導電ペースト６５を充填する（充填工程）。なおここでは、導電ペースト６５として、ガラスシート６１，６２のガラス軟化点よりも低温で焼結するメタルペースト、例えば銀ペーストが用いられる。また、導電ペースト６５の充填には、スクリーン印刷以外に、ディスペンサによる吐出などの方法を用いてもよい。

次に、第１ガラスシート６１のキャビティ５０にパワー半導体素子１２を収容するとともに、配線基板１１の第１面１１ａ上に１枚の第１ガラスシート６１及び２枚の第２ガラスシート６２を積層する積層工程を行う。具体的には、先ず、配線基板１１の第１面１１ａに圧着溶剤を塗布する。その後、配線基板１１の第１面１１ａの接続パッド３５の位置と、導電ペースト６５を充填した各貫通孔４８の位置とを位置合わせして配線基板１１の第１面１１ａに第２ガラスシート６２を接着する（図４参照）。さらに、第２ガラスシート６２の表面６２ａに圧着溶剤を塗布した後、各貫通孔４８の位置とキャビティ５０の位置とを位置合わせして第２ガラスシート６２の表面６２ａに第１ガラスシート６１を接着する（図５参照）。次に、パワー半導体素子１２のゲート電極２１及びソース電極２２側の表面１２ａを下方に向けた状態で第１ガラスシート６１のキャビティ５０内にパワー半導体素子１２を収容するとともに、パワー半導体素子１２を第２ガラスシート６２の表面６２ａに仮固定する（図６参照）。

この後、第１ガラスシート６１の表面６１ａに圧着溶剤を塗布した後、パワー半導体素子１２の位置と各貫通孔４８の位置とを位置合わせして第１ガラスシート６１の表面６１ａに第２ガラスシート６２を接着する（図７参照）。さらに、第２ガラスシート６２の表面６２ａに圧着溶剤を塗布した後、各貫通孔４８の位置と放熱基板１４の接続パッド４２の位置とを位置合わせして第２ガラスシート６２の表面６２ａに放熱基板１４を接着する。以上の積層工程によって、図８に示されるように、配線基板１１と放熱基板１４との間に未焼成のガラスシート６１，６２を積層してなる積層体７０を得る。

次に、絶縁接合部４６となる各ガラスシート６１，６２を焼成して接合層１３を形成する焼成工程を行う。具体的には、図示しない焼成炉内の固定台の上に、放熱基板１４を下側にした状態で積層体７０を載置する。そして、積層体７０の上面７０ａ側（配線基板１１の第２面１１ｂ側）に５５０ｇの重石７１（図８参照）を載せ、積層体７０に対して１３８ｇ／ｃｍ^２の圧力を加えた状態で、各ガラスシート６１，６２を焼成する。本実施の形態では、低酸素雰囲気下、６５０℃、１時間の焼成条件で、各ガラスシート６１，６２を焼成し接合層１３を形成する。この結果、配線基板１１、パワー半導体素子１２、接合層１３及び放熱基板１４が一体化して、図１に示す半導体パワーモジュール１０が製造される。

上記の製造方法において、第１ガラスシート６１に含まれる無機フィラーの体積含有率を変更して半導体パワーモジュール１０の複数のサンプル（サンプル１〜４）を作製した。そして、パワー半導体素子１２の側面１２ｄとキャビティ５０の壁面５０ａとの隙間の有無を確認した。その結果を表１に示している。

サンプル１では、上記実施の形態のように、無機フィラーの体積含有率を２１．５体積％（ｖｏｌ％）とした第１ガラスシート６１と、無機フィラーの体積含有率を４３．０体積％とした第２ガラスシート６２とを用いて半導体パワーモジュール１０を作製している。サンプル２では、無機フィラーの体積含有率を３０．０体積％とした第１ガラスシート６１と、無機フィラーの体積含有率を４３．０体積％とした第２ガラスシート６２とを用いて半導体パワーモジュール１０を作製している。サンプル３では、無機フィラーの体積含有率を３４．４体積％とした第１ガラスシート６１と、無機フィラーの体積含有率を４３．０体積％とした第２ガラスシート６２とを用いて半導体パワーモジュール１０を作製している。サンプル４では、無機フィラーの体積含有率を４３．０体積％とした第１ガラスシート６１と、無機フィラーの体積含有率を４３．０体積％とした第２ガラスシート６２とを用いて半導体パワーモジュール１０を作製している。

サンプル１〜４の各サンプルでは、第２ガラスシート６２に含まれる無機フィラーの体積含有率が４３．０体積％と高い。このため、焼成工程における第２ガラスシート６２の流動性が低くなり、ビア導体４７の変形が低く抑えられる。

また、サンプル１及びサンプル２では、第１ガラスシート６１に含まれる無機フィラーの体積含有率が３０体積％以下と低くっている。このため、焼成工程における第１ガラスシート６１の流動性が高くなり、パワー半導体素子１２の側面１２ｄとキャビティ５０の壁面５０ａとの間の隙間を確実に埋めた状態で接合層１３が形成される（図９参照）。

一方、サンプル３及びサンプル４では、第１ガラスシート６１に含まれる無機フィラーの体積含有率がサンプル２よりも高くなっている。このため、焼成工程における第１ガラスシート６１の流動性が低くなり、パワー半導体素子１２の側面１２ｄとキャビティ５０の壁面５０ａとの間に隙間７７が生じていた（図１０参照）。

従って、本実施の形態によれば以下の効果を得ることができる。

（１）本実施の形態では、焼成工程における第１ガラスシート６１の流動性が高いため、パワー半導体素子１２の側面１２ｄとキャビティ５０の壁面５０ａとの間の隙間７７を埋めた状態で接合層１３を形成することができる。この結果、接合層１３における絶縁特性の劣化を回避することができる。さらに、焼成工程における第２ガラスシート６２の流動性が低いため、ビア導体４７の変形を低く抑えることができる。この結果、ビア導体４７における接続不良を防止することができ、半導体パワーモジュール１０の接続信頼性を高めることができる。

（２）本実施の形態では、第１ガラスシート６１及び第２ガラスシート６２は、材料の組成が同じガラス材料を用いて形成され、第２ガラスシート６２における無機フィラーの体積含有率が第１ガラスシート６１における無機フィラーの体積含有率よりも高くなっている。このようにすると、焼成工程における第１ガラスシート６１の流動性が第２ガラスシート６２の流動性よりも高くなるように、容易かつ確実に調整することができる。

（３）本実施の形態の半導体パワーモジュール１０では、絶縁接合部４６においてパワー半導体素子１２間にある第１絶縁部５１は、絶縁接合部４６の主成分であるガラス材料よりも熱伝導率の高い無機フィラーを含むが、その無機フィラーの体積含有率が第２絶縁部５２よりも低くなっており熱伝導が悪いため、その部分にパワー半導体素子１２の熱が逃げて熱がこもることが回避される。一方、絶縁接合部４６においてパワー半導体素子１２の上下に位置する第２絶縁部５２は、熱伝導率の高い無機フィラーの体積含有率が高くなっており熱伝導が良好となるため、上下方向にパワー半導体素子１２の熱を効率よく確実に逃がすことができる。
［第２の実施の形態］

次に、本発明を半導体パワーモジュールに具体化した第２の実施の形態を図面に従って説明する。上記第１の実施の形態の半導体パワーモジュール１０では、接合層１３における第１絶縁部５１は、パワー半導体素子１２の厚さよりも薄く形成されていた。これに対して、本実施の形態では、図１１に示す半導体パワーモジュール１０Ａのように、接合層１３Ａにおける第１絶縁部５１Ａは、パワー半導体素子１２の厚さとほぼ等しくなるように形成されている。

本実施の形態の半導体パワーモジュール１０Ａでは、接合層１３Ａにおける絶縁接合部４６Ａ（第１絶縁部５１Ａ及び第２絶縁部５２Ａ）以外の構成は、第１の実施の形態の半導体パワーモジュール１０と同じ構成となっている。以下、接合層１３Ａの構成について説明する。

図１１に示されるように、接合層１３Ａの絶縁接合部４６Ａにおいて、第１絶縁部５１Ａの厚さは、パワー半導体素子１２の厚さとほぼ等しく５００μｍ程度である。また、パワー半導体素子１２の上部における第２絶縁部５２Ａの厚み、及びパワー半導体素子１２の下部における第２絶縁部５２Ａの厚みは、パワー半導体素子１２に接する部分と第１絶縁部５１Ａに接する部分とで等しく、３００μｍ程度となっている。

本実施の形態の半導体パワーモジュール１０Ａを製造する場合、焼結収縮率を考慮してパワー半導体素子１２の厚みよりも第１ガラスシート６１を厚く形成する。具体的には、第１ガラスシート６１の形成材料として、第１ガラスシート６１中に無機フィラーを３４．４体積％の割合で含む材料を用いる。この場合、第１ガラスシート６１の焼結収縮率が６８％程度となる。従って、本実施の形態では、例えば７４０μｍ程度の厚さを有する第１ガラスシート６１を作製する。また、上記実施の形態と同様に、第２ガラスシート６２中に無機フィラーを４３．０体積％の割合で含み、例えば４２０μｍ程度の厚さを有する第２ガラスシート６２を作製する。本実施の形態でも、第２ガラスシート６２における無機フィラーの体積含有率（４３．０体積％）が第１ガラスシート６１における無機フィラーの体積含有率（３４．４体積％）よりも高くなっている。

そして、これら第１ガラスシート６１及び第２ガラスシート６２を用い、上記第１の実施の形態と同じ製造工程を経て、図１１の半導体パワーモジュール１０Ａを製造する。このように半導体パワーモジュール１０Ａを製造すると、接合層１３Ａにおける第１絶縁部５１Ａがパワー半導体素子１２の厚さとほぼ等しくなる。

また、上記第１の実施の形態の製造方法において、第１ガラスシート６１の厚み及びパワー半導体素子１２の厚みを変更して半導体パワーモジュール１０Ａの複数のサンプル（サンプル５〜９）を作製した。そして、接合層１３Ａにおけるクラックの有無を確認した。その結果を表２に示している。

サンプル５では、パワー半導体素子１２の厚みを５００μｍ、第１ガラスシート６１の厚みを６３５μｍとして半導体パワーモジュール１０Ａを作製し、サンプル６では、上記実施の形態のように、パワー半導体素子１２の厚みを５００μｍ、第１ガラスシート６１の厚みを７４０μｍとして半導体パワーモジュール１０Ａを作製した。また、サンプル７では、パワー半導体素子１２の厚みを５００μｍ、第１ガラスシート６１の厚みを８６５μｍとして半導体パワーモジュール１０Ａを作製し、サンプル８では、パワー半導体素子１２の厚みを１０００μｍ、第１ガラスシート６１の厚みを１４８０μｍとして半導体パワーモジュール１０Ａを作製した。さらに、サンプル９では、パワー半導体素子１２の厚みを５００μｍ、第１ガラスシート６１の厚みを５６０μｍとして半導体パワーモジュール１０Ａを作製した。

各サンプルの焼成工程での加圧条件（１３８ｇ／ｃｍ^２）及び焼成条件（低酸素雰囲気下、６５０℃、１時間の条件）は全て同じであり、第１ガラスシート６１の厚み方向での焼結収縮率は、６７．９％となる。焼結収縮率は、焼成工程の前後において第１ガラスシート６１の実際の厚さを測定し、それらを比較することで求めることができる。また、表２には、パワー半導体素子１２の厚みに対する第１ガラスシート６１の厚みの比率（シート厚／素子厚）、及びパワー半導体素子１２の厚みに対する第１ガラスシート６１の焼結収縮後のシート厚みの比率（収縮後シート厚／素子厚）を示している。なお、焼結収縮後のシート厚みは、第１ガラスシート６１の厚み方向での焼結収縮率と第１ガラスシート６１の厚みとを乗算することで求められる厚みであり、第１絶縁部５１Ａの厚みと等しくなる。

表２に示されるように、サンプル５〜８では、パワー半導体素子１２の厚みよりも厚い第１ガラスシート６１、具体的には、パワー半導体素子１２の厚みに対して１．２倍以上１．８倍以下の厚みを有する第１ガラスシート６１を用いて半導体パワーモジュール１０Ａを作製している。つまり、サンプル５〜８では、第１ガラスシート６１の焼結収縮を考慮し、その焼結収縮後のシート厚みが、パワー半導体素子１２の厚みの０．８倍以上１．２倍以下となる第１ガラスシート６１を用いて半導体パワーモジュール１０Ａを作製している。このように、サンプル５〜８の半導体パワーモジュール１０Ａを作製した場合、接合層１３Ａにおいてクラックが観察されなかった。なお、サンプル５〜８において、マイクロスコープを用いて１０倍の倍率で拡大した接合層１３Ａの断面（図１２参照）を表示し、その断面にてクラックが観察されなかったものを無としている。

一方、焼結収縮後のシート厚みが、パワー半導体素子１２の厚みの０．８倍未満となるサンプル９では接合層１３Ａにおいて、パワー半導体素子１２の角部１２ｃからクラック７５が生じていることが確認された（図１３参照）。サンプル９では、第１ガラスシート６１の焼結収縮により、パワー半導体素子１２の厚みよりもシート厚み（第１絶縁部５１Ａの厚み）が薄くなる。この結果、接合層１３Ａの上下の第２絶縁部５２Ａにおいて、パワー半導体素子１２の上下に位置する部分（パワー半導体素子１２を挟みこんでいる部分）とそれ以外の部分（第１絶縁部５１を挟み込んでいる部分）とで緻密度が不均一となり、接合層１３Ａの強度の低下を招いてしまう。このため、接合層１３Ａにおいて、絶縁接合部４６Ａの緻密度が変わる境界線となる箇所である、熱応力の集中するパワー半導体素子１２の角部１２ｃの近傍からクラック７５が生じてしまう。

さらに、上記製造方法において、第２ガラスシート６２に含まれる無機フィラーの体積含有率を変更して半導体パワーモジュール１０Ａの複数のサンプル（サンプル１０〜１４）を作製し、ビア導体４７の周囲における隙間の有無を確認した。その結果を表３に示している。

サンプル１０では、導電ペースト６５の焼結収縮率が７５．１％であり、無機フィラーの体積含有率を４３．０体積％とした第２ガラスシート６２を用いて半導体パワーモジュール１０Ａを作製している。サンプル１１では、導電ペースト６５の焼結収縮率が７５．１％であり、無機フィラーの体積含有率を３４．４体積％とした第２ガラスシート６２を用いて半導体パワーモジュール１０Ａを作製している。サンプル１２では、導電ペースト６５の焼結収縮率が８８．１％であり、無機フィラーの体積含有率を２１．５体積％とした第２ガラスシート６２を用いて半導体パワーモジュール１０Ａを作製している。サンプル１３では、導電ペースト６５の焼結収縮率が７５．１％であり、無機フィラーの体積含有率を３９．０体積％とした第２ガラスシート６２を用いて半導体パワーモジュール１０Ａを作製している。サンプル１４では、導電ペースト６５の焼結収縮率が７５．１％であり、無機フィラーの体積含有率を５０．０体積％とした第２ガラスシート６２を用いて半導体パワーモジュール１０Ａを作製している。

なお、サンプル１２では、加圧条件を１２．５ｇ／ｃｍ^２に変更して焼成工程を行い、他のサンプル１０，１１，１３，１４では、上記実施の形態と同様に加圧条件を１３８ｇ／ｃｍ^２に設定して焼成工程を行っている。このようにすると、第２ガラスシート６２の焼結収縮率は、サンプル１０では７２．０％、サンプル１１では６７．９％、サンプル１２では７１．９％、サンプル１３では７０．１％、サンプル１４では７５．３％となる。

サンプル１０及びサンプル１３では、導電ペースト６５の焼結収縮率と第２ガラスシート６２の焼結収縮率との差が５．０％以下となっている。この場合、焼結後の接合層１３Ａにおいて、第２ガラスシート６２が焼結してなる第２絶縁部５２Ａと導電ペースト６５が焼結してなるビア導体４７とが同程度の厚みとなる。このため、図１４に示されるように、配線基板１１や放熱基板１４と接続するビア導体４７の周囲にてそれら配線基板１１や放熱基板１４の表面１１ａ，１４ａと絶縁接合部４６Ａ（第２絶縁部５２Ａ）との間に隙間が生じにくくなり、接合層１３Ａが密着した状態で配線基板１１や放熱基板１４が接合される。なお、図１４において、パワー半導体素子１２の下側の第２絶縁部５２Ａにはビア導体４７が存在していないが、実際には断面の奥行き側にビア導体４７が形成されている。そして、そのビア導体４７の周囲でも隙間がなく放熱基板１４の表面１４ａと第２絶縁部５２Ａとが密着している。

一方、サンプル１１，１２では、導電ペースト６５の焼結収縮率と第２ガラスシート６２の焼結収縮率との差が５．０％よりも大きくなっている。この場合、焼結後の接合層１３Ａにおいて、絶縁接合部４６Ａの第２絶縁部５２Ａの厚みがビア導体４７の厚みよりも薄くなる。このため、図１５に示されるように、配線基板１１や放熱基板１４の表面１１ａ，１４ａと絶縁接合部４６Ａ（第２絶縁部５２Ａ）との間に隙間７６が生じる。さらに、第２ガラスシート６２の焼結収縮に伴いビア導体４７に偏った荷重がかかることでビア導体４７が傾いてしまう。なお、図１５において、パワー半導体素子１２の下側の第２絶縁部５２Ａにはビア導体４７が存在していないが、実際には断面の奥行き側にビア導体４７が形成されている。そして、そのビア導体４７の周囲では隙間７６が生じている。但し、下側の第２絶縁部５２Ａには上側の第２絶縁部５２Ａよりも荷重がかかるため、第２絶縁部５２Ａの厚みとビア導体４７の厚みとの差が小さくなる。従って、下側の第２絶縁部５２Ａにあるビア導体４７の傾斜は上側の第２絶縁部５２Ａにあるビア導体４７の傾斜よりも小さくなり、その周囲に形成される隙間７６も小さくなっていた。

さらに、サンプル１４のように、無機フィラーを５０．０体積％の割合で含ませた第２ガラスシート６２を用いる場合、焼結収縮率の差は０．２％と小さくなるが、基板表面１１ａ，１４ａと絶縁接合部４６Ａ（第２絶縁部５２Ａ）との密着性が低下する。この結果、サンプル１４では、配線基板１１や放熱基板１４と接合層１３Ａとの界面での剥離が確認された。

従って、本実施の形態によれば以下の効果を得ることができる。

（１）本実施の形態においても、第２ガラスシート６２における無機フィラーの体積含有率が第１ガラスシート６１における無機フィラーの体積含有率よりも高くなっている。このため、焼成工程における第１ガラスシート６１の流動性が高くなり、パワー半導体素子１２の側面１２ｄとキャビティ５０の壁面５０ａとの間の隙間７７を埋めた状態で接合層１３を形成することができる。さらに、焼成工程における第２ガラスシート６２の流動性が低くなり、ビア導体４７の変形を低く抑えることができる。このように、本実施の形態の半導体パワーモジュール１０Ａでも、接合層１３Ａにおいて、絶縁接合部４６Ａでの絶縁特性を維持しつつ、ビア導体４７の接続信頼性を高めることができる。

（２）本実施の形態では、サンプル５〜８では、焼結収縮後のシート厚みがパワー半導体素子１２の厚みの０．８倍以上１．２倍以下となる第１ガラスシート６１を用いて積層工程が行われる。このようにすると、接合層１３Ａにおいて、第１ガラスシート６１が焼結してなる第１絶縁部５１Ａの厚みとパワー半導体素子１２の厚みとの差が小さくなる。従って、接合層１３Ａにおいて、第２ガラスシート６２が焼結してなる第２絶縁部５２Ａでは、焼成時にかかる応力の偏りが解消される。つまり、第２ガラスシート６２の焼成時において、パワー半導体素子１２の上下に位置してパワー半導体素子１２を挟み込む部分とそれ以外の部分（第１ガラスシート６１を挟み込む部分）とで同等の応力が加わるようになる。このため、均一な緻密度で接合層１３Ａを形成することができる。この結果、接合層１３Ａにおける部分的な強度の低下が回避されるため、パワー半導体素子１２の角部１２ｃの近傍でのクラック７５の発生を抑制することができる。従って、沿面放電等を確実に防止することができ、半導体パワーモジュール１０Ａの絶縁信頼性を高めることができる。

（３）本実施の形態では、第１ガラスシート６１における無機フィラーの体積含有率は３４．４体積％であり、焼成工程における第１ガラスシート６１の流動性は若干低下する。しかしながら、パワー半導体素子１２の厚みに対して１．２倍以上１．８倍以下の厚みを有する第１ガラスシート６１を用いて接合層１３Ａ（第１絶縁部５１Ａ）を形成しているので、パワー半導体素子１２の側面１２ｄとキャビティ５０の壁面５０ａとの間の隙間７７を確実に埋めることができる。

（４）本実施の形態では、焼成工程における第２ガラスシート６２の厚み方向での焼結収縮率が、導電ペースト６５の厚み方向での焼結収縮率に対して±５％以内となる第２ガラスシート６２を用いて、積層工程が行われる。このようにすると、接合層１３Ａにおいて、第２ガラスシート６２が焼結してなる第２絶縁部５２Ａ（接続パッド３５とパワー半導体素子２１とで挟まれる部位及び接続パッド４２とパワー半導体素子２１とで挟まれる部位）の厚みは、導電ペースト６５が焼結してなるビア導体４７の厚みとほぼ等しくなる。このため、配線基板１１や放熱基板１４と接続するビア導体４７の周囲にてそれら配線基板１１や放熱基板１４の表面１１ａ，１４ａと第２絶縁部５２Ａとの間に隙間７６が生じにくくなり、接合層１３Ａが密着した状態で配線基板１１や放熱基板１４を接合することができる。この結果、ビア導体４７が傾くことによる接続不良を回避することができ、半導体パワーモジュール１０Ａの接続信頼性を高めることができる。

（５）本実施の形態において、サンプル１０，１３では、第２ガラスシート６２は、第２ガラスシート６２中に無機フィラーを３９．０体積％以上５０．０体積％未満の割合で含んでいる。このように、無機フィラーを３９．０体積％以上の割合で含ませることで、第２ガラスシート６２の焼結収縮率と導電ペースト６５の焼結収縮率との差を５％以下にすることができる。また、第２ガラスシート６２において無機フィラーを５０．０体積％以上の割合で含ませる場合、焼結収縮率の差は小さくなるが、基板表面１１ａ，１４ａと接合層１３Ａとの密着性が低下してしまう。従って、第２ガラスシート６２中に無機フィラーを３９．０体積％以上５０．０体積％未満の割合で含ませて第２ガラスシート６２を形成すると、配線基板１１や放熱基板１４に対して接合層１３Ａの密着性を確保しつつ、ビア導体４７と第２絶縁部５２Ａとの厚みを同程度とすることができる。この結果、半導体パワーモジュール１０Ａの接続信頼性を確実に高めることができる。

なお、本発明の各実施の形態は以下のように変更してもよい。

・上記各実施の形態では、積層工程において、配線基板１１の表面１１ａ上に各ガラスシート６１，６２を１枚ずつ接着して積層体７０を形成していたが、これとは逆に、放熱基板１４の表面１４ａ上に各ガラスシート６１，６２を１枚ずつ接着して積層体７０を形成してもよい。また、配線基板１１の表面１１ａや放熱基板１４の表面１４ａに各ガラスシート６１，６２を接着する前に、第１ガラスシート６１のキャビティ５０にパワー半導体素子１２を収容しつつ３枚のガラスシート６１，６２を位置合わせして仮接着し、シート積層体を形成する。その後、配線基板１１の第１面１１ａ上にシート積層体を配置し、さらにその上に放熱基板１４を配置して積層体７０を形成してもよい。

・上記実施の形態の半導体パワーモジュール１０，１０Ａは、４つのパワー半導体素子１２を備えるものであったが、１つのパワー半導体素子１２を備えるものでもよい。勿論、２つや３つのパワー半導体素子１２を備えた半導体パワーモジュールを構成してもよいし、５つ以上の複数のパワー半導体素子１２を備えた半導体パワーモジュールを構成してもよい。

次に、特許請求の範囲に記載された技術的思想のほかに、前述した各実施の形態によって把握される技術的思想を以下に列挙する。

（１）手段１において、前記無機フィラーは、前記焼成工程での加熱温度において状態変化を起こさないフィラーであることを特徴する半導体パワーモジュールの製造方法。

（２）手段１において、前記第１ガラスシート及び前記第２ガラスシートの形成材料として、ＺｎＯ、Ｂ_２Ｏ_３及びＮａ_２Ｏを主成分とするガラス材料を含むことを特徴する半導体パワーモジュールの製造方法。

（３）手段１において、前記パワー半導体素子の厚みは３００μｍ以上であることを特徴する半導体パワーモジュールの製造方法。

（４）手段１において、前記パワー半導体素子がＳｉＣのパワー半導体素子であることを特徴する半導体パワーモジュールの製造方法。

（５）手段１において、前記焼成工程における前記第１ガラスシートの厚み方向での焼結収縮率と前記ガラスシートの厚みとを乗算することで求められる焼結収縮後のシート厚みが、前記パワー半導体素子の厚みの０．８倍以上１．２倍以下となる前記第１ガラスシートを用いて、前記積層工程を行うことを特徴する半導体パワーモジュールの製造方法。

（６）手段１において、前記焼成工程における前記第２ガラスシートの厚み方向での焼結収縮率が、前記導電ペーストの前記厚み方向での焼結収縮率に対して±５％以内となる前記第２ガラスシートを用いて、前記積層工程を行うことを特徴する半導体パワーモジュールの製造方法。

１０，１０Ａ…半導体パワーモジュール
１１…配線基板
１１ａ…第１面
１２…パワー半導体素子
１３，１３Ａ…接合層
１４…放熱基板
３５…配線基板側導体層としての接続パッド
４２…放熱基板側導体層としての接続パッド
４６，４６Ａ…絶縁接合部
４７…貫通導体部としてのビア導体
４８…貫通孔
５０…キャビティ
６１…第１ガラスシート
６１ａ，６１ｂ…第１ガラスシートの両面
６２…第２ガラスシート
６５…導電ペースト

Claims (5)

1. パワー半導体素子と、
   前記パワー半導体素子に電気的に接続される配線基板側導体層が形成された第１面を有する配線基板と、
   前記配線基板の前記第１面上に配置されるとともに前記パワー半導体素子と前記配線基板とを接合する接合層と、
   前記接合層を介して前記配線基板の前記第１面の上方に接合される基板であって、前記パワー半導体素子に電気的に接続される放熱基板側導体層が形成された放熱基板と
   を備え、
   前記接合層が、ガラス材料を主成分として形成される絶縁接合部と、前記絶縁接合部のうち前記パワー半導体素子と前記配線基板側導体層との間に形成される部位と前記パワー半導体素子と前記放熱基板側導体層との間に形成される部位とをそれぞれ貫通する複数の貫通孔内に形成された複数の貫通導体部と、を有する半導体パワーモジュールの製造方法であって、
   前記パワー半導体素子を収容するキャビティが形成された第１ガラスシートと、前記配線基板側導体層と前記パワー半導体素子とで挟まれる部位及び前記放熱基板側導体層と前記パワー半導体素子とで挟まれる部位に貫通孔がそれぞれ形成されるとともに、前記キャビティの開口を塞ぐように前記第１ガラスシートの表裏の両面に配置される複数の第２ガラスシートとを準備する準備工程と、
   複数の前記第２ガラスシートの前記貫通孔内に前記貫通導体部となる導電ペーストを充填する充填工程と、
   前記キャビティに前記パワー半導体素子を収容するとともに、前記配線基板の前記第１面上に前記第１ガラスシート及び複数の前記第２ガラスシートを積層する積層工程と、
   前記充填工程及び前記積層工程の後に、前記絶縁接合部となる前記第１ガラスシート及び前記第２ガラスシートを厚み方向に加圧した状態で焼成し前記接合層を形成する焼成工程と
   を含み、
   前記焼成工程における前記第１ガラスシートの流動性が、前記第２ガラスシートの流動性よりも高くなるように形成した前記第１ガラスシート及び前記第２ガラスシートを用いて、前記積層工程を行う
   ことを特徴とする半導体パワーモジュールの製造方法。
2. 前記第２ガラスシートにおける無機フィラーの体積含有率が前記第１ガラスシートにおける無機フィラーの体積含有率よりも高いことを特徴とする請求項１に記載の半導体パワーモジュールの製造方法。
3. 前記第１ガラスシート及び前記第２ガラスシートは、前記ガラス材料の組成が同じガラス材料を用いて形成されることを特徴とする請求項２に記載の半導体パワーモジュールの製造方法。
4. 前記第１ガラスシートにおける前記無機フィラーの体積含有率が３０体積％以下であり、前記第２ガラスシートにおける前記無機フィラーの体積含有率が４０体積％以上であることを特徴とする請求項２または３に記載の半導体パワーモジュールの製造方法。
5. 前記無機フィラーは、無機酸化物または無機窒化物からなることを特徴とする請求項２乃至４のいずれか１項に記載の半導体パワーモジュールの製造方法。