JP2016058416A - 半導体パワーモジュールの製造方法 - Google Patents
半導体パワーモジュールの製造方法 Download PDFInfo
- Publication number
- JP2016058416A JP2016058416A JP2014180883A JP2014180883A JP2016058416A JP 2016058416 A JP2016058416 A JP 2016058416A JP 2014180883 A JP2014180883 A JP 2014180883A JP 2014180883 A JP2014180883 A JP 2014180883A JP 2016058416 A JP2016058416 A JP 2016058416A
- Authority
- JP
- Japan
- Prior art keywords
- glass sheet
- semiconductor element
- power semiconductor
- wiring board
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】接合層における貫通導体部の傾きを防止し、接続信頼性に優れた半導体パワーモジュールの製造方法を提供すること。
【解決手段】準備工程では、キャビティ50が貫通形成された第1ガラスシート61と、貫通孔48が形成され第1ガラスシート61の両面に配置される複数の第2ガラスシート62とを準備する。充填工程では、貫通孔48内に導電ペースト65を充填する。積層工程では、キャビティ50にパワー半導体素子12を収容するとともに配線基板11の第1面11a上に第1ガラスシート61及び複数の第2ガラスシート62を積層する。焼成工程では、第1ガラスシート61及び第2ガラスシート62を厚み方向に加圧した状態で焼成し接合層を形成する。厚み方向での焼結収縮率が導電ペースト65の厚み方向での焼結収縮率に対して±5%以内となる第2ガラスシート62を用いて積層工程を行う。
【選択図】図7
【解決手段】準備工程では、キャビティ50が貫通形成された第1ガラスシート61と、貫通孔48が形成され第1ガラスシート61の両面に配置される複数の第2ガラスシート62とを準備する。充填工程では、貫通孔48内に導電ペースト65を充填する。積層工程では、キャビティ50にパワー半導体素子12を収容するとともに配線基板11の第1面11a上に第1ガラスシート61及び複数の第2ガラスシート62を積層する。焼成工程では、第1ガラスシート61及び第2ガラスシート62を厚み方向に加圧した状態で焼成し接合層を形成する。厚み方向での焼結収縮率が導電ペースト65の厚み方向での焼結収縮率に対して±5%以内となる第2ガラスシート62を用いて積層工程を行う。
【選択図】図7
Description
本発明は、パワー半導体素子と、配線基板と、接合層と、放熱基板とを備える半導体パワーモジュールの製造方法に関するものである。
ビア導体や配線が形成された配線基板とパワー半導体素子とをガラス材料からなる接合層を介して接合してなる半導体パワーモジュールが従来提案されている(例えば特許文献1等参照)。
特許文献1に開示されている半導体パワーモジュールでは、パワー半導体素子を封止する接合層の上面に配線基板が接合され、接合層の下面に放熱基板が接合されており、パワー半導体素子で発生する熱は主に放熱基板によって外部に放熱される。この半導体パワーモジュールでは、パワー半導体素子を収容するキャビティを有するガラスシートと、キャビティ内に収容されるパワー半導体素子の電極が形成された表面側を覆うように配置されるガラスシートとを用い、それらガラスシートを焼成することで接合層が形成されている。そして、パワー半導体素子のゲート電極を有する一方の表面の電極は、接合層に形成されたビア導体を介して配線基板に接続され、パワー半導体素子の他方の表面の電極は、金属製のバンプを介して放熱基板に接続されている。
また、キャビティを有するガラスシートとキャビティを塞ぐようにそのガラスシートの両面に配置される複数のガラスシートとを積層して接合層を形成するようにした半導体パワーモジュールが開発されている。具体的には、キャビティの開口を塞ぐよう配置される複数のガラスシートにおいて、パワー半導体素子の各電極に対応する位置に貫通孔が設けられ、それら貫通孔内に導電ペーストが充填される。そして、キャビティ内にパワー半導体素子を収納して複数のガラスシートを積層し、その積層方向に加圧した状態で各ガラスシートを焼成する。この結果、各ガラスシートの焼結と同時に導電ペーストが焼結し、ガラス材料を主成分とする絶縁接合部と、パワー半導体素子等に接続されるビア導体(貫通導体部)とを有する接合層が形成される。またこのとき、配線基板、パワー半導体素子及び放熱基板が接合層を介して接合されて半導体パワーモジュールが製造される。
このように、キャビティを有するガラスシートの両面に複数のガラスシートを配置して接合層を形成する場合、パワー半導体素子の一方の表面の電極及び他方の表面の電極は、接合層に形成されたビア導体を介して配線基板及び放熱基板に接続される。この場合、半導体パワーモジュールにおいて、配線基板とパワー半導体素子との接続構造及び放熱基板とパワー半導体素子との接続構造が同じビア導体による接続構造となるため、それらの接続信頼性を高めることが可能となる。
ところで、半導体パワーモジュールにおいて、接合層をなす絶縁接合部におけるパワー半導体素子の表裏面側での絶縁性を確保するためには、各ガラスシートの焼結収縮を促し、十分に緻密化した絶縁接合部を形成する必要がある。このため、各ガラスシートの積層方向に比較的に大きな力を加えながら焼成を行うことで接合層を形成している。
ところが、焼結収縮による接合層の緻密化を図る上で、ガラスシートの焼結収縮率と導電ペーストの焼結収縮率との差が大きくなりすぎると、配線基板や放熱基板と接合層との接合面で隙間が生じてしまうことがある。具体的には、ガラスシートの焼結収縮が導電ペーストの焼結収縮よりも大きい場合、焼結後の接合層において、絶縁接合部の厚みがビア導体(貫通導体部)の厚みよりも薄くなってしまう。この場合、配線基板や放熱基板の表面と絶縁接合部との間に隙間が生じたり、ガラスシートの収縮に伴いビア導体に偏った荷重がかかることでビア導体に傾きが生じたりする。この結果、電気経路の位置精度が低下し、半導体パワーモジュールにおける接続信頼性が低下するといった問題が生じてしまう。
本発明は上記の課題に鑑みてなされたものであり、その目的は、接合層における貫通導体部の傾きを防止し、接続信頼性に優れた半導体パワーモジュールの製造方法を提供することにある。
そして上記課題を解決するための手段(手段1)としては、パワー半導体素子と、前記パワー半導体素子に電気的に接続される配線基板側導体層が形成された第1面を有する配線基板と、前記配線基板の前記第1面上に配置されるとともに前記パワー半導体素子と前記配線基板とを接合する接合層と、前記接合層を介して前記配線基板の前記第1面の上方に接合される基板であって、前記パワー半導体素子に電気的に接続される放熱基板側導体層が形成された放熱基板とを備え、前記接合層が、ガラス材料を主成分として形成される絶縁接合部と、前記絶縁接合部のうち前記パワー半導体素子と前記配線基板側導体層との間に形成される部位と前記パワー半導体素子と前記放熱基板側導体層との間に形成される部位とをそれぞれ貫通する複数の貫通孔内に形成された複数の貫通導体部と、を有する半導体パワーモジュールの製造方法であって、前記パワー半導体素子を収容するキャビティが形成された第1ガラスシートと、前記配線基板側導体層と前記パワー半導体素子とで挟まれる部位及び前記放熱基板側導体層と前記パワー半導体素子とで挟まれる部位に貫通孔がそれぞれ形成されるとともに、前記キャビティの開口を塞ぐように前記第1ガラスシートの表裏の両面に配置される複数の第2ガラスシートとを準備する準備工程と、複数の前記第2ガラスシートの前記貫通孔内に前記貫通導体部となる導電ペーストを充填する充填工程と、前記キャビティに前記パワー半導体素子を収容するとともに、前記配線基板の前記第1面上に前記第1ガラスシート及び複数の前記第2ガラスシートを積層する積層工程と、前記充填工程及び前記積層工程の後に、前記絶縁接合部となる前記第1ガラスシート及び複数の前記第2ガラスシートを厚み方向に加圧した状態で焼成し前記接合層を形成する焼成工程とを含み、前記焼成工程における前記第2ガラスシートの厚み方向での焼結収縮率が、前記導電ペーストの前記厚み方向での焼結収縮率に対して±5%以内となる前記第2ガラスシートを用いて、前記積層工程を行うことを特徴する半導体パワーモジュールの製造方法がある。
手段1に記載の発明によると、第2ガラスシートの厚み方向での焼結収縮率が、導電ペーストの厚み方向での焼結収縮率に対して±5%以内となる第2ガラスシートを用いて積層工程が行われる。このようにすると、接合層において、絶縁接合部のうち第2ガラスシートが焼結してなる部位(配線基板側導体層とパワー半導体素子とで挟まれる部位及び放熱基板側導体層とパワー半導体素子とで挟まれる部位)の厚みは、導電ペーストが焼結してなる貫通導体部の厚みとほぼ等しくなる。このため、配線基板や放熱基板と接続する貫通導体部の周囲にてそれら基板の表面と絶縁接合部との間に隙間が生じにくくなり、接合層が密着した状態で配線基板や放熱基板を接合することができる。この結果、従来技術のように貫通導体部が傾くことによる接続不良を回避することができ、半導体パワーモジュールの接続信頼性を高めることができる。
第2ガラスシートは、第2ガラスシート中に無機フィラーを39.0体積%以上50.0体積%未満の割合で含むことが好ましい。第2ガラスシート中に無機フィラーを39.0体積%以上の割合で含ませることで、第2ガラスシートの焼結収縮率と導電ペーストの焼結収縮率との差を5%以下にすることができる。また、第2ガラスシートに無機フィラーを50.0体積%以上の割合で含ませる場合、焼結収縮率の差は小さくなるが、配線基板や放熱基板の表面と接合層との密着性が低下してしまう。従って、無機フィラーを39.0体積%以上50.0体積%未満の割合で含ませて第2ガラスシートを形成すると、配線基板や放熱基板に対して接合層の密着性を確保しつつ、貫通導体部と絶縁接合部との厚みを同程度とすることができる。この結果、半導体パワーモジュールの接続信頼性を確実に高めることができる。
本発明では、無機フィラーの体積含有率を変える以外に、ガラス材料の組成を変更することで、第2ガラスシートの焼結収縮率と導電ペーストの焼結収縮率との差が5%以下になるように第2ガラスシートを形成してもよい。
無機フィラーは、焼成工程での加熱温度において状態変化を起こさないフィラーである。具体的には、無機フィラーは無機酸化物または無機窒化物からなり、例えばアルミナ、シリカ、窒化アルミニウム、窒化ケイ素などのフィラーを挙げることができる。ここで、窒化アルミニウムや窒化ケイ素のフィラーを用いる場合、接合層における熱膨張係数と配線基板の熱膨張係数との差を小さくすることが可能となるため、熱膨張差に起因して配線基板の表面と接合層との接合面に加わる熱応力を低く抑えることができる。
焼成工程における加圧条件として、配線基板、第1ガラスシート、複数の第2ガラスシート及び放熱基板を重ね合わせて積層してなる積層体に対して130g/cm2以上の圧力を加えるようにしてもよい。このような高い圧力を加えると、ガラスシートの焼結収縮量が大きくなるため、配線基板や放熱基板の表面と絶縁接合部との間に隙間が生じやすくなる。これに対して、本発明のように、ガラスシートの焼結収縮率と導電ペースの焼結収縮率との差を5%以下にすることで、基板表面と接合層との間に隙間が生じにくくなり、接合層が密着した状態で配線基板や放熱基板を接合することができる。
第2ガラスシートの焼結収縮率が70%以上80%以下であってもよい。また、第2ガラスシートの厚みは、300μm以上であってもよい。このような厚みの第2ガラスシートを用いて接合層を形成すると、導電ペーストとの焼結収縮率の差によって基板表面と接合層との間に隙間が生じることがある。これに対して、本発明のように、導電ペーストとの焼結収縮率差が5%以下となる第2ガラスシートを用いることにより、配線基板や放熱基板の表面と接合層との間に隙間が生じにくくなり、接合層が密着した状態で配線基板や放熱基板を接合することができる。
第1ガラスシート及び第2ガラスシートを形成するガラス材料として、300℃〜800℃の温度範囲においてガラス転移温度を有して流動性を示す材料が用いられる。具体的には、第1ガラスシート及び第2ガラスシートの形成材料として、例えばZnO、B2O3及びNa2Oを主成分とするガラス材料を含んでいてもよい。また、各ガラスシートの形成材料としては、ZnO、B2O3及びSiO2を主成分とするガラス材料、Na2O3、B2O3及びSiO2を主成分とするガラス材料、Bi2O3及びB2O3を主成分とするガラス材料等を含んでいてもよい。
以下、本発明を半導体パワーモジュールに具体化した一実施の形態を図面に基づき詳細に説明する。図1は、本実施の形態の半導体パワーモジュール10の概略構成を示す断面図である。
図1に示されるように、半導体パワーモジュール10は、配線基板11と、複数のパワー半導体素子12と、接合層13と、放熱基板14とを備える。本実施の形態の半導体パワーモジュール10は、例えば自動車等における電力制御等に用いられる。半導体パワーモジュール10において、パワー半導体素子12は、接合層13の平面方向における横方向及び縦方向に所定の間隔をあけて2つずつ配設されている。つまり、本実施の形態の半導体パワーモジュール10は、4つのパワー半導体素子12を備えている。
パワー半導体素子12は、例えばSiC(シリコンカーバイド)のパワー半導体素子である。パワー半導体素子12は、矩形板状に形成されており、縦横の寸法が4mm×4mm、厚みが500μmである。パワー半導体素子12において、一方の表面12a(図1の上面)にゲート電極21及びソース電極22が設けられ、他方の表面12b(図1の下面)にドレイン電極23が設けられている。なお、パワー半導体素子12のドレイン電極23は、表面全体に形成されたベタ電極となっている。
配線基板11は、第1面11a(図1では下面)及び第2面11b(図1では上面)を有する。配線基板11は、複数のセラミック絶縁層からなる多層基板であり、内層に複数の配線32とそれら複数の配線32間を接続するビア導体33とを備えている。配線基板11において、第1面11aには、パワー半導体素子12と接続するための複数の接続パッド35(配線基板側導体層)が形成され、第2面11bには、ICチップ36やチップコンデンサ(図示略)などのチップ部品を搭載するための複数の接続パッド37が形成されている。なお、配線基板11の第1面11a及び第2面11bには、各接続パッド35,37以外の配線が形成されていてもよい。
放熱基板14は、放熱性に優れた熱伝導性のよいセラミック材料を用いて形成された基板であり、一方の表面14a(図1では上面)には、パワー半導体素子12に電気的に接続される接続パッド42や配線43などの導体層44(放熱基板側導体層)が形成されている。半導体パワーモジュール10において、放熱基板14は、接合層13を介して配線基板11の第1面11aの上方に接合されている。
接合層13は、ガラス材料を主成分として形成された絶縁接合部46と、パワー半導体素子12に電気的に接続される複数のビア導体(貫通導体部)47とを有している。ここで、絶縁接合部46の主成分とは、絶縁接合部46中に50体積%以上含有される材料のことを言う。本実施の形態の絶縁接合部46を形成するガラス材料として、例えばZnO、B2O3及びNa2Oを主成分とするガラス材料が用いられる。絶縁接合部46は、ガラス材料に加えて無機フィラーを含む。無機フィラーとしては、接合層13の焼成温度(例えば650℃)において状態変化を起こさないフィラーが用いられる。具体的には、例えばアルミナからなる粒径が2〜3μm程度のフィラーが用いられる。
ビア導体47は、絶縁接合部46のうちパワー半導体素子12と配線基板11の接続パッド35との間に形成される部位とパワー半導体素子12と放熱基板14の接続パッド42との間に形成される部位とをそれぞれ貫通する複数の貫通孔48内に形成されている。ビア導体47は、導電性の金属を主体として形成されている。導電性の金属としては、例えば、銀、銅、錫、アルミニウムなどが用いられる。本実施の形態におけるビア導体47は、金属粒子を含む導電ペーストを焼成することで形成されている。なお、ビア導体47の直径は、例えば200μm程度であり、ビア導体47の高さは、例えば300μm程度である。
本実施の形態の接合層13は、3枚のガラスシートを積層してそれらを焼結することで形成されている。つまり、絶縁接合部46は、パワー半導体素子12の収容スペースであるキャビティ50が設けられた第1絶縁部51と、その第1絶縁部51の上下にそれぞれ設けられる第2絶縁部52とを備える。接合層13の絶縁接合部46において、パワー半導体素子12の上下に配設される第2絶縁部52にビア導体47が形成されている。
接合層13の絶縁接合部46において、第1絶縁部51の厚さは、パワー半導体素子12の厚さとほぼ等しく500μm程度である。また、パワー半導体素子12の上部における第2絶縁部52の厚み、及びパワー半導体素子12の下部における第2絶縁部52の厚みは、ビア導体47の高さと等しく、300μm程度である。従って、本実施の形態における接合層13の厚みは、1100μm程度となっている。また、接合層13の縦横のサイズは、配線基板11及び放熱基板14の縦横のサイズと等しく、例えば20mm×20mmである。
半導体パワーモジュール10において、パワー半導体素子12の上面12aにあるゲート電極21及びソース電極22は、接合層13においてパワー半導体素子12の上側に設けられたビア導体47を介して配線基板11に接続されている。また、パワー半導体素子12の下面12bにあるドレイン電極23は、接合層13においてパワー半導体素子12の下側に設けられたビア導体47を介して放熱基板14に接続されている。
次に、半導体パワーモジュール10の製造方法について詳述する。
先ず、配線基板11及び放熱基板14を作製し各基板11,14を準備する。なお、配線基板11及び放熱基板14を作製する製造方法は、従来周知の方法であるためここではその説明を省略する。
また、パワー半導体素子12を収容するキャビティ50が形成された第1ガラスシート61と、キャビティ50を塞ぐように第1ガラスシート61の表裏の両面に配置される複数の第2ガラスシート62とを準備する準備工程を行う。具体的には、ZnO、B2O3及びNa2Oを主成分とする粉末ガラス(ガラス材料)と、アルミナ等からなる粒径が2〜3μm程度の無機フィラーと、熱分解性の有機結着材と、有機溶媒や水などの溶媒とを混練してスラリーを形成する。そして、そのスラリーをドクターブレード法によって薄いシート状に成形する。さらに、得られた複数枚のガラスシートを積層圧着して乾燥することにより、例えば700μm程度の厚さを有する第1ガラスシート61を作製する。これと同様に、複数枚のガラスシートを積層圧着して乾燥することにより、例えば420μm程度の厚さを有する第2ガラスシート62を作製する。なお、各ガラスシートの成形方法としては、ドクターブレード法以外に、押し出し成形等の手法を用いてもよい。
本実施の形態では、後述する焼成工程においてガラスシートの厚み方向の焼結収縮率が、導体ペーストの厚み方向での焼結収縮率に対して±5%以内となる第1ガラスシートが作製されている。具体的には、ガラスシート中に無機フィラーを39.0体積%以上50.0体積%未満(本実施の形態では43.0体積%)の割合で含むようにして第1ガラスシートが作製されている。なお、本実施の形態では、同じスラリーを用いて第1ガラスシート及び第2ガラスシートを作製しているため、第2ガラスシートも第1ガラスシートと同じ割合で無機フィラーを含んでいる。
その後、第1ガラスシート61の所定の位置(パワー半導体素子12の収容位置)に対して、レーザもしくはマイコンパンチなどによる機械加工を施し、シート上面61a及びシート下面61bに開口するキャビティ50を貫通形成する(図2参照)。キャビティ50のサイズは、パワー半導体素子12の外形サイズよりも若干(例えば数百μm)大きくなるように形成する。
また、第2ガラスシート62の所定の位置に対して、レーザもしくはマイコンパンチなどによる機械加工を施し、複数の貫通孔48を形成する(図2参照)。ここでは、配線基板11側の接続パッド35とパワー半導体素子12とで挟まれる部位及び放熱基板14側の接続パッド42とパワー半導体素子12とで挟まれる部位に貫通孔48がそれぞれ形成される。そして、図3に示されるように、第2ガラスシート62の各貫通孔48内に、スクリーン印刷によりビア導体47となる導電ペースト65を充填する(充填工程)。なおここでは、導電ペースト65として、ガラスシート61,62のガラス軟化点よりも低温で焼結するメタルペースト、例えば銀ペーストが用いられる。また、導電ペースト65の充填には、スクリーン印刷以外に、ディスペンサによる吐出などの方法を用いてもよい。
次に、第1ガラスシート61のキャビティ50にパワー半導体素子12を収容するとともに、配線基板11の第1面11a上に1枚の第1ガラスシート61及び2枚の第2ガラスシート62を積層する積層工程を行う。具体的には、先ず、配線基板11の第1面11aに圧着溶剤を塗布する。その後、配線基板11の第1面11aの接続パッド35の位置と、導電ペースト65を充填した各貫通孔48の位置とを位置合わせして配線基板11の第1面11aに第2ガラスシート62を接着する(図4参照)。さらに、第2ガラスシート62の表面62aに圧着溶剤を塗布した後、各貫通孔48の位置とキャビティ50の位置とを位置合わせして第2ガラスシート62の表面62aに第1ガラスシート61を接着する(図5参照)。次に、パワー半導体素子12のゲート電極21及びソース電極22側の表面12aを下方に向けた状態で第1ガラスシート61のキャビティ50内にパワー半導体素子12を収容するとともに、パワー半導体素子12を第2ガラスシート62の表面62aに仮固定する(図6参照)。
この後、第1ガラスシート61の表面61aに圧着溶剤を塗布した後、パワー半導体素子12の位置と各貫通孔48の位置とを位置合わせして第1ガラスシート61の表面61aに第2ガラスシート62を接着する(図7参照)。さらに、第2ガラスシート62の表面62aに圧着溶剤を塗布した後、各貫通孔48の位置と放熱基板14の接続パッド42の位置とを位置合わせして第2ガラスシート62の表面62aに放熱基板14を接着する。以上の積層工程によって、図8に示されるように、配線基板11と放熱基板14との間に未焼成のガラスシート61,62を積層してなる積層体70を得る。
次に、絶縁接合部46となる各ガラスシート61,62を焼成して接合層13を形成する焼成工程を行う。具体的には、図示しない焼成炉内の固定台の上に、放熱基板14を下側にした状態で積層体70を載置する。そして、積層体70の上面70a側(配線基板11の第2面11b側)に550gの重石71(図8参照)を載せ、積層体70に対して138g/cm2の圧力を加えた状態で、各ガラスシート61,62を焼成する。本実施の形態では、低酸素雰囲気下、650℃、1時間の焼成条件で、各ガラスシート61,62を焼成し接合層13を形成する。この結果、配線基板11、パワー半導体素子12、接合層13及び放熱基板14が一体化して、図1に示す半導体パワーモジュール10が製造される。
上述した焼成条件で各ガラスシート61,62を焼成する場合、導電ペーストの厚さ方向での焼結収縮率は、75.1%となる。また、各ガラスシート61,62の厚み方向での焼結収縮率は72.0%となる。従って、焼結後の接合層13において、700μmの厚さを有する第1ガラスシート61が焼結してなる第1絶縁部51の厚さは、パワー半導体素子12とほぼ等しく500μm程度となる。また、420μmの厚さを有する第2ガラスシート62が焼結してなる第2絶縁部52の厚さは、300μm程度となる。
上記の製造方法において、第2ガラスシート62に含まれる無機フィラーの体積含有率を変更して半導体パワーモジュール10の複数のサンプル(実施例1、実施例2、比較例1〜比較例3)を作製し、ビア導体47の周囲における隙間の有無を確認した。その結果を表1に示している。
実施例1のサンプルでは、上記実施の形態のように、導電ペースト65の焼結収縮率が75.1%であり、無機フィラーの体積含有率を43.0体積%(vol%)とした第2ガラスシート62を用いて半導体パワーモジュール10を作製している。比較例1のサンプルでは、導電ペースト65の焼結収縮率が75.1%であり、無機フィラーの体積含有率を34.4体積%とした第2ガラスシート62を用いて半導体パワーモジュール10を作製している。比較例2のサンプルでは、導電ペースト65の焼結収縮率が88.1%であり、無機フィラーの体積含有率を21.5体積%とした第2ガラスシート62を用いて半導体パワーモジュール10を作製している。実施例2のサンプルでは、導電ペースト65の焼結収縮率が75.1%であり、無機フィラーの体積含有率を39.0体積%とした第2ガラスシート62を用いて半導体パワーモジュール10を作製している。比較例3のサンプルでは、導電ペースト65の焼結収縮率が75.1%であり、無機フィラーの体積含有率を50.0体積%とした第2ガラスシート62を用いて半導体パワーモジュール10を作製している。
なお、比較例2のサンプルでは、加圧条件を12.5g/cm2に変更して焼成工程を行い、他の比較例1,3及び実施例1,2のサンプルでは、上記実施の形態と同様に加圧条件を138g/cm2に設定して焼成工程を行っている。このようにすると、第2ガラスシート62の焼結収縮率は、実施例1のサンプルでは72.0%、比較例1のサンプルでは67.9%、比較例2のサンプルでは71.9%、実施例2のサンプルでは70.1%、比較例3のサンプルでは75.3%となる。
実施例1及び実施例2のサンプルでは、導電ペースト65の焼結収縮率と第2ガラスシート62の焼結収縮率との差が5.0%以下となっている。この場合、焼結後の接合層13において、第2ガラスシート62が焼結してなる第2絶縁部52と導電ペースト65が焼結してなるビア導体47とが同程度の厚みとなる。このため、図9に示されるように、配線基板11や放熱基板14と接続するビア導体47の周囲にてそれら基板11,14の表面11a,14aと絶縁接合部46(第2絶縁部52)との間に隙間が生じにくくなり、接合層13が密着した状態で配線基板11や放熱基板14が接合される。なお、図9において、パワー半導体素子12の下側の第2絶縁部52にはビア導体47が存在していないが、実際には断面の奥行き側にビア導体47が形成されている。そして、そのビア導体47の周囲でも隙間がなく放熱基板14の表面14aと第2絶縁部52とが密着している。
一方、比較例1及び比較例2のサンプルでは、導電ペースト65の焼結収縮率と第2ガラスシート62の焼結収縮率との差が5.0%よりも大きくなっている。この場合、焼結後の接合層13において、絶縁接合部46の第2絶縁部52の厚みがビア導体47の厚みよりも薄くなる。このため、図10に示されるように、配線基板11や放熱基板14の表面11a,14aと絶縁接合部46(第2絶縁部52)との間に隙間76が生じる。さらに、ガラスシートの収縮に伴いビア導体47に偏った荷重がかかることでビア導体47が傾いてしまう。なお、図10において、パワー半導体素子12の下側の第2絶縁部52にはビア導体47が存在していないが、実際には断面の奥行き側にビア導体47が形成されている。そして、そのビア導体47の周囲では隙間76が生じている。但し、下側の第2絶縁部52には上側の第2絶縁部52よりも荷重がかかるため、第2絶縁部52の厚みとビア導体47の厚みとの差が小さくなる。従って、下側の第2絶縁部52にあるビア導体47の傾斜は上側の第2絶縁部52にあるビア導体47の傾斜よりも小さくなり、その周囲に形成される隙間76も小さくなっていた。
さらに、比較例3のサンプルのように、無機フィラーを50.0体積%の割合で含ませた第2ガラスシート62を用いる場合、焼結収縮率の差は0.2%と小さくなるが、基板表面11a,14aと絶縁接合部46(第2絶縁部52)との密着性が低下する。この結果、比較例3のサンプルでは、配線基板11や放熱基板14と接合層13との界面での剥離が確認された。
従って、本実施の形態によれば以下の効果を得ることができる。
(1)本実施の形態では、焼成工程における第2ガラスシート62の厚み方向での焼結収縮率が、導電ペースト65の厚み方向での焼結収縮率に対して±5%以内となる第2ガラスシート62を用いて、積層工程が行われる。このようにすると、接合層13において、第2ガラスシート62が焼結してなる第2絶縁部52(接続パッド35とパワー半導体素子21とで挟まれる部位及び接続パッド42とパワー半導体素子21とで挟まれる部位)の厚みは、導電ペースト65が焼結してなるビア導体47の厚みとほぼ等しくなる。このため、配線基板11や放熱基板14と接続するビア導体47の周囲にてそれら基板11,14の表面11a,14aと第2絶縁部52との間に隙間76が生じにくくなり、接合層13が密着した状態で配線基板11や放熱基板14を接合することができる。この結果、従来技術のようにビア導体47が傾くことによる接続不良を回避することができ、半導体パワーモジュール10の接続信頼性を高めることができる。
(2)本実施の形態において、第2ガラスシート62は、第2ガラスシート62中に無機フィラーを39.0体積%以上50.0体積%未満の割合で含んでいる。このように、無機フィラーを39.0体積%以上の割合で含ませることで、第2ガラスシート62の焼結収縮率と導電ペースト65の焼結収縮率との差を5%以下にすることができる。また、第2ガラスシート62において無機フィラーを50.0体積%以上の割合で含ませる場合、焼結収縮率の差は小さくなるが、基板表面11a,14aと接合層13との密着性が低下してしまう。従って、ガラスシート中に無機フィラーを39.0体積%以上50.0体積%未満の割合で含ませて第2ガラスシート62を形成すると、配線基板11や放熱基板14に対して接合層13の密着性を確保しつつ、ビア導体47と第2絶縁部52との厚みを同程度とすることができる。この結果、半導体パワーモジュール10の接続信頼性を確実に高めることができる。
なお、本発明の実施の形態は以下のように変更してもよい。
・上記実施の形態では、第1ガラスシート61と第2ガラスシート62とで無機フィラーの体積含有率を等しくしていたが、これに限定されるものではない。具体的には、導電ペースト65との焼結収縮率の差が±5%以下となる第2ガラスシート62を用いるものであればよく、第1ガラスシート61の無機フィラーの体積含有率を第2ガラスシート62の体積含有率よりも少なくして接合層13の絶縁接合部46(第1絶縁部51及び第2絶縁部52)を形成してもよい。このように、第1ガラスシート61の無機フィラーの体積含有率を少なくすると、焼成時における第1ガラスシート61の流動性が高まる。このため、パワー半導体素子12の側面と第1絶縁部51との間の隙間を確実に埋めることができ、パワー半導体素子12と第1絶縁部51とが密着した状態で接合層13を形成することができる。
・上記実施の形態では、焼結収縮率を考慮して第1ガラスシート61をパワー半導体素子12よりも厚く形成し、焼結収縮後における第1絶縁部51をパワー半導体素子12とほぼ等しい厚さとなるように接合層13を形成していたが、これに限定されるものではない。接合層13において、第1絶縁部51の厚みをパワー半導体素子12よりも若干厚く形成してもよいし、第1絶縁部51の厚みをパワー半導体素子12よりも若干薄く形成してもよい。具体的には、半導体パワーモジュール10において、パワー半導体素子12の厚みに対する第1絶縁部51の厚みの比率が0.8倍以上1.2倍以下となるように接合層13を形成してもよい。ここで、パワー半導体素子12に対して第1絶縁部51の厚みが薄すぎたり厚すぎたりすると、焼成時に第2絶縁部52に加わる圧力は、厚み方向にパワー半導体素子12が存在する部分とパワー半導体素子12が存在しない部分とで偏って作用することとなる。この結果、第2絶縁部52において、厚み方向にパワー半導体素子12が存在する部分とパワー半導体素子12が存在しない部分とで緻密度が不均一となり、接合層13の強度の低下を招いてしまう。そして、接合層13(第2絶縁部52)において、その強度の低下に伴いパワー半導体素子12の角部からクラックが発生し易くなる。これに対して、パワー半導体素子12の厚みに対する第1絶縁部51の厚みの比率が0.8倍以上1.2倍以下となるように接合層13を形成すると、第2絶縁部52に作用する圧力の偏りが抑制されるため、第2絶縁部52の緻密度が均一になる。この結果、接合層13において、熱応力が集中するパワー半導体素子12の角部からクラックが発生することを回避できる。
・上記実施の形態の積層工程では、配線基板11の表面11a上に各ガラスシート61,62を1枚ずつ接着して積層体70を形成していたが、これとは逆に、放熱基板14の表面14a上に各ガラスシート61,62を1枚ずつ接着して積層体70を形成してもよい。また、配線基板11の表面11aや放熱基板14の表面14aに各ガラスシート61,62を接着する前に、第1ガラスシート61のキャビティ50にパワー半導体素子12を収容しつつ3枚のガラスシート61,62を位置合わせして仮接着し、シート積層体を形成する。その後、配線基板11の第1面11a上にシート積層体を配置し、さらにその上に放熱基板14を配置して積層体70を形成してもよい。
・上記実施の形態の半導体パワーモジュール10は、4つのパワー半導体素子12を備えるものであったが、1つのパワー半導体素子12を備えるものでもよい。勿論、2つや3つのパワー半導体素子12を備えた半導体パワーモジュールを構成してもよいし、5つ以上の複数のパワー半導体素子12を備えた半導体パワーモジュールを構成してもよい。
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施の形態によって把握される技術的思想を以下に列挙する。
(1)手段1において、前記無機フィラーは、前記焼成工程での加熱温度において状態変化を起こさないフィラーであることを特徴する半導体パワーモジュールの製造方法。
(2)手段1において、前記焼成工程における加圧条件として、前記配線基板、前記第1ガラスシート、複数の前記第2ガラスシート及び前記放熱基板を重ね合わせて積層してなる積層体に対して130g/cm2以上の圧力を加えることを特徴する半導体パワーモジュールの製造方法。
(3)手段1において、前記第2ガラスシートの焼結収縮率が70%以上80%以下であることを特徴する半導体パワーモジュールの製造方法。
(4)手段1において、前記第2ガラスシートの厚みは、300μm以上であることを特徴する半導体パワーモジュールの製造方法。
(5)手段1において、前記第1ガラスシート及び前記第2ガラスシートの形成材料として、ZnO、B2O3及びNa2Oを主成分とするガラス材料を含むことを特徴する半導体パワーモジュールの製造方法。
(6)手段1において、前記パワー半導体素子がSiCのパワー半導体素子であることを特徴する半導体パワーモジュールの製造方法。
10…半導体パワーモジュール
11…配線基板
11a…第1面
12…パワー半導体素子
13…接合層
14…放熱基板
35…配線基板側導体層としての接続パッド
42…放熱基板側導体層としての接続パッド
46…絶縁接合部
47…貫通導体部としてのビア導体
48…貫通孔
50…キャビティ
61…第1ガラスシート
61a,61b…第1ガラスシートの両面
62…第2ガラスシート
65…導電ペースト
11…配線基板
11a…第1面
12…パワー半導体素子
13…接合層
14…放熱基板
35…配線基板側導体層としての接続パッド
42…放熱基板側導体層としての接続パッド
46…絶縁接合部
47…貫通導体部としてのビア導体
48…貫通孔
50…キャビティ
61…第1ガラスシート
61a,61b…第1ガラスシートの両面
62…第2ガラスシート
65…導電ペースト
Claims (3)
- パワー半導体素子と、
前記パワー半導体素子に電気的に接続される配線基板側導体層が形成された第1面を有する配線基板と、
前記配線基板の前記第1面上に配置されるとともに前記パワー半導体素子と前記配線基板とを接合する接合層と、
前記接合層を介して前記配線基板の前記第1面の上方に接合される基板であって、前記パワー半導体素子に電気的に接続される放熱基板側導体層が形成された放熱基板と
を備え、
前記接合層が、ガラス材料を主成分として形成される絶縁接合部と、前記絶縁接合部のうち前記パワー半導体素子と前記配線基板側導体層との間に形成される部位と前記パワー半導体素子と前記放熱基板側導体層との間に形成される部位とをそれぞれ貫通する複数の貫通孔内に形成された複数の貫通導体部と、を有する半導体パワーモジュールの製造方法であって、
前記パワー半導体素子を収容するキャビティが形成された第1ガラスシートと、前記配線基板側導体層と前記パワー半導体素子とで挟まれる部位及び前記放熱基板側導体層と前記パワー半導体素子とで挟まれる部位に貫通孔がそれぞれ形成されるとともに、前記キャビティの開口を塞ぐように前記第1ガラスシートの表裏の両面に配置される複数の第2ガラスシートとを準備する準備工程と、
複数の前記第2ガラスシートの前記貫通孔内に前記貫通導体部となる導電ペーストを充填する充填工程と、
前記キャビティに前記パワー半導体素子を収容するとともに、前記配線基板の前記第1面上に前記第1ガラスシート及び複数の前記第2ガラスシートを積層する積層工程と、
前記充填工程及び前記積層工程の後に、前記絶縁接合部となる前記第1ガラスシート及び複数の前記第2ガラスシートを厚み方向に加圧した状態で焼成し前記接合層を形成する焼成工程と
を含み、
前記焼成工程における前記第2ガラスシートの厚み方向での焼結収縮率が、前記導電ペーストの前記厚み方向での焼結収縮率に対して±5%以内となる前記第2ガラスシートを用いて、前記積層工程を行う
ことを特徴する半導体パワーモジュールの製造方法。 - 前記第2ガラスシートは、当該第2ガラスシート中に無機フィラーを39.0体積%以上50.0体積%未満の割合で含むことを特徴とする請求項1に記載の半導体パワーモジュールの製造方法。
- 前記無機フィラーは、無機酸化物または無機窒化物からなることを特徴とする請求項1または2に記載の半導体パワーモジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014180883A JP2016058416A (ja) | 2014-09-05 | 2014-09-05 | 半導体パワーモジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014180883A JP2016058416A (ja) | 2014-09-05 | 2014-09-05 | 半導体パワーモジュールの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016058416A true JP2016058416A (ja) | 2016-04-21 |
Family
ID=55758963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014180883A Pending JP2016058416A (ja) | 2014-09-05 | 2014-09-05 | 半導体パワーモジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016058416A (ja) |
-
2014
- 2014-09-05 JP JP2014180883A patent/JP2016058416A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5029699B2 (ja) | セラミック複合多層基板及びその製造方法並びに電子部品 | |
JP6803369B2 (ja) | 電子回路用の基板およびその製造方法 | |
KR102563423B1 (ko) | 세라믹 기판 제조 방법 | |
JP6110159B2 (ja) | 複合部材及びその製造方法 | |
JPWO2008132913A1 (ja) | 多層セラミック基板およびその製造方法ならびに電子部品 | |
JP6643975B2 (ja) | 半導体装置の製造方法 | |
JP4613878B2 (ja) | 積層基板及びその製造方法 | |
JP2016058417A (ja) | 半導体パワーモジュールの製造方法 | |
JP2016058415A (ja) | 半導体パワーモジュールの製造方法 | |
JP2013051389A (ja) | 回路基板、半導体パワーモジュール、製造方法 | |
JP2013197258A (ja) | 回路基板、半導体モジュールの製造方法 | |
JP5241537B2 (ja) | 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法 | |
EP3416186A1 (en) | Semiconductor substrate arrangement with a connection layer with regions of different porosity and method for producing the same | |
JP2016058416A (ja) | 半導体パワーモジュールの製造方法 | |
JP3618060B2 (ja) | 半導体素子搭載用配線基板およびこれを用いた半導体装置 | |
KR20210133069A (ko) | 접착제 전사 필름 및 이를 이용한 파워모듈용 기판 제조방법 | |
JP2005268672A (ja) | 基板 | |
JP4089356B2 (ja) | 多層セラミック基板の製造方法 | |
CN107667419B (zh) | 用于制造电路载体的方法 | |
JP2015141952A (ja) | 半導体パワーモジュール | |
JP3192859U (ja) | 二層リードフレーム構造 | |
JP2015225963A (ja) | 配線基板、電子装置および電子モジュール | |
JP2009252783A (ja) | セラミック多層基板の製造方法及びセラミック多層基板の反り量の調整方法 | |
JP6010423B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP6777440B2 (ja) | 回路基板および電子装置 |