JP2016058415A - 半導体パワーモジュールの製造方法 - Google Patents
半導体パワーモジュールの製造方法 Download PDFInfo
- Publication number
- JP2016058415A JP2016058415A JP2014180882A JP2014180882A JP2016058415A JP 2016058415 A JP2016058415 A JP 2016058415A JP 2014180882 A JP2014180882 A JP 2014180882A JP 2014180882 A JP2014180882 A JP 2014180882A JP 2016058415 A JP2016058415 A JP 2016058415A
- Authority
- JP
- Japan
- Prior art keywords
- glass sheet
- semiconductor element
- power semiconductor
- thickness
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】接合層におけるクラックの発生を抑制し、絶縁信頼性に優れた半導体パワーモジュールの製造方法を提供すること。【解決手段】準備工程において、キャビティ50が貫通形成された第1ガラスシート61と、第1ガラスシート61の両面に配置される複数の第2ガラスシート62とを準備する。積層工程では、キャビティ50にパワー半導体素子12を収容するとともに、配線基板11の第1面11a上に第1ガラスシート61及び複数の第2ガラスシート62を積層する。焼成工程では、第1ガラスシート61及び第2ガラスシート62を厚み方向に加圧した状態で焼成し接合層を形成する。第1ガラスシート61の焼結収縮後のシート厚みが、パワー半導体素子12の厚みの0.8倍以上1.2倍以下となる第1ガラスシート61を用いて、積層工程を行う。【選択図】図7
Description
本発明は、パワー半導体素子と、配線基板と、接合層とを備える半導体パワーモジュールの製造方法に関するものである。
ビア導体や配線が形成された配線基板とパワー半導体素子とをガラス材料からなる接合層を介して接合してなる半導体パワーモジュールが従来提案されている(例えば特許文献1等参照)。
特許文献1に開示されている半導体パワーモジュールでは、パワー半導体素子を封止する接合層の上面に配線基板が接合され、接合層の下面に放熱基板が接合されており、パワー半導体素子で発生する熱は主に放熱基板によって外部に放熱される。この半導体パワーモジュールでは、パワー半導体素子を収容するキャビティを有するガラスシートと、キャビティ内に収容されるパワー半導体素子の電極が形成された表面側を覆うように配置されるガラスシートとを用い、それらガラスシートを焼成することで接合層が形成されている。そして、パワー半導体素子のゲート電極を有する一方の表面の電極は、接合層に形成されたビア導体を介して配線基板に接続され、パワー半導体素子の他方の表面の電極は、金属製のバンプを介して放熱基板に接続されている。
また、キャビティを有するガラスシートとキャビティを塞ぐようにそのガラスシートの両面に配置される複数のガラスシートとを積層して接合層を形成するようにした半導体パワーモジュールが開発されている。具体的には、キャビティの開口を塞ぐよう配置される複数のガラスシートにおいて、パワー半導体素子の各電極に対応する位置に貫通孔が設けられ、それら貫通孔内に導電ペーストが充填される。そして、キャビティ内にパワー半導体素子を収納して複数のガラスシートを積層し、その積層方向に加圧した状態で各ガラスシートを焼成する。この結果、各ガラスシートの焼結と同時に導電ペーストが焼結し、ガラス材料を主成分とする絶縁接合部と、パワー半導体素子等に接続されるビア導体とを有する接合層が形成される。またこのとき、配線基板、パワー半導体素子及び放熱基板が接合層を介して接合されて半導体パワーモジュールが製造される。
このように、キャビティを有するガラスシートの両面に複数のガラスシートを配置して接合層を形成する場合、パワー半導体素子の一方の表面の電極及び他方の表面の電極は、接合層に形成されたビア導体を介して配線基板及び放熱基板に接続される。この場合、半導体パワーモジュールにおいて、配線基板とパワー半導体素子との接続構造及び放熱基板とパワー半導体素子との接続構造が同じビア導体による接続構造となるため、それらの接続信頼性を高めることが可能となる。
ところで、半導体パワーモジュールの接合層をなす絶縁接合部において、パワー半導体素子の表裏面側での絶縁性を確保するためには、各ガラスシートの焼結収縮を促し、十分に緻密化した絶縁都合部を形成する必要がある。このため、各ガラスシートの積層方向に比較的に大きな力を加えながら焼成を行うことで接合層を形成している。
ところが、キャビティを有するガラスシートの厚みをパワー半導体素子と等しくすると、ガラスシートの焼結収縮により、パワー半導体素子の厚みよりもシート厚みが薄くなってしまう。この場合、接合層においてその厚み方向にパワー半導体素子がある部分(パワー半導体素子を挟み込むガラスシートの部分)とパワー半導体素子がない部分とでは、焼結による収縮率が異なってしまう。つまり、接合層において、厚み方向にパワー半導体素子がある部分では焼結時に圧力が十分に加わるため絶縁接合部が緻密になる一方、厚み方向にパワー半導体素子がない部分では焼結時に圧力が不足するため絶縁接合部の緻密度が低くなってしまう。
より詳しくは、接合層を形成する各ガラスシートは、焼成時に揮発する成分(バインダ等の有機成分)を含んでいる。このため、配線基板と放熱基板とで各ガラスシートを挟み込む形で接合層を焼成する場合、揮発したガスを接合層から完全に抜くことは困難であり、焼成時にその一部がボイドとして接合層に残ってしまう。この場合、パワー半導体素子がなく焼結時の圧力が不足する部分にボイドが偏って分布することになる。このような緻密度が不均一な絶縁接合部によって接合層の強度の低下を招く。さらに、接合層をなす絶縁接合部の緻密度が変わる境界線となる箇所が、焼結冷却時やパワー半導体素子の駆動時に発生する熱応力の集中する領域として、パワー半導体素子の角部の近傍に形成される。従って、接合層においてパワー半導体素子の角部の近傍からクラックが発生し、沿面放電が生じ易くなってしまう。
また、特許文献1の接合層は、2枚のガラスシートを用いて形成されているが、それらガラスシートにおいてキャビティを有する一方のガラスシートは、パワー半導体素子よりも若干厚く(キャビティの高さがパワー半導体素子よりも高く)なるように形成されている。そして、2枚のガラスシートを積層して焼成することにより、ガラス材料の流動によって、キャビティとパワー半導体素子との間に形成される隙間(ギャップ欠損部)を補填するようにして接合層が形成されている。このように接合層を形成する場合でも、キャビティを有するガラスシートとして焼結収縮後の厚みがパワー半導体素子の厚みと大きく異なるシートを用いると、上記のような緻密度が不均一な絶縁接合部が形成されるため接合部の強度が低下してしまう。このため、接合層におけるパワー半導体素子の角部の近傍にてクラックが発生し、接合層をなす絶縁接合部での絶縁性が低下するといった問題が生じる。
本発明は上記の課題に鑑みてなされたものであり、その目的は、接合層におけるクラックの発生を抑制し、絶縁信頼性に優れた半導体パワーモジュールの製造方法を提供することにある。
そして上記課題を解決するための手段(手段1)としては、パワー半導体素子と、前記パワー半導体素子に電気的に接続される導体層が形成された第1面を有する配線基板と、ガラス材料を主成分として形成される絶縁接合部を有し、前記配線基板の前記第1面上に配置されるとともに前記パワー半導体素子と前記配線基板とを接合する接合層とを備える半導体パワーモジュールの製造方法であって、前記パワー半導体素子を収容するキャビティが貫通形成された第1ガラスシートと、前記キャビティの開口を塞ぐように前記第1ガラスシートの表裏の両面に配置される複数の第2ガラスシートとを準備する準備工程と、前記キャビティに前記パワー半導体素子を収容するとともに、前記配線基板の前記第1面上に前記第1ガラスシート及び複数の前記第2ガラスシートを積層する積層工程と、前記積層工程後の前記第1ガラスシート及び前記第2ガラスシートを厚み方向に加圧した状態で焼成し前記接合層を形成する焼成工程とを含み、前記焼成工程における前記第1ガラスシートの厚み方向での焼結収縮率と前記第1ガラスシートの厚みとを乗算することで求められる焼結収縮後のシート厚みが、前記パワー半導体素子の厚みの0.8倍以上1.2倍以下となる前記第1ガラスシートを用いて、前記積層工程を行うことを特徴する半導体パワーモジュールの製造方法がある。
手段1に記載の発明によると、キャビティが形成される第1ガラスシートは、焼成後においてもパワー半導体素子に対応した厚みを保持できるように、焼結収縮率を考慮して従来よりも厚く形成される。具体的には、第1ガラスシートの焼結収縮後のシート厚みが、パワー半導体素子の厚みの0.8倍以上1.2倍以下となる第1ガラスシートが形成される。そして、その第1ガラスシートを用いて積層工程が行われる。このようにすると、焼結後の接合層における第1ガラスシートから形成される部分の厚みとパワー半導体素子の厚みとの差が小さくなる。従って、接合層において、第1ガラスシートの表裏に配置される第2ガラスシートから形成される部分では、従来技術のような焼成時にかかる圧力の偏りを解消することができる。つまり、第2ガラスシートの焼成時において、パワー半導体素子の上下に位置してパワー半導体素子を挟み込む部分とそれ以外の部分(第1ガラスシートを挟み込む部分)とで同等の圧力が加わる。このため、従来技術のようにボイドが偏って分布することが回避され、均一な緻密度で接合層を形成することができる。この結果、接合層における部分的な強度の低下が回避されるため、パワー半導体素子の角部に対応する箇所でのクラックの発生を抑制することができる。従って、沿面放電等を確実に防止することができ、半導体パワーモジュールの絶縁信頼性を高めることができる。
第1ガラスシートの焼結収縮率は、80%以下であってもよい。この場合でも、焼結収縮率を考慮して第1ガラスシートを厚く形成することにより、均一な緻密度で接合層を形成することができる。
焼成工程における加圧条件として、配線基板、第1ガラスシート及び複数の第2ガラスシートを重ね合わせて積層してなる積層体に対して130g/cm2以上の圧力を加えてもよい。このような高い圧力を加えると、第1ガラスシートの焼結収縮率が大きくなるが、その焼結収縮率を考慮して第1ガラスシートを厚く形成することにより、均一な緻密度で接合層を形成することができる。
第1ガラスシート及び第2ガラスシートを形成するガラス材料として、300℃〜800℃の温度範囲においてガラス転移温度を有して流動性を示す材料が用いられる。具体的には、第1ガラスシート及び第2ガラスシートの形成材料として、例えばZnO、B2O3及びNa2Oを主成分とするガラス材料を含んでいてもよい。また、各ガラスシートの形成材料としては、ZnO、B2O3及びSiO2を主成分とするガラス材料、Na2O3、B2O3及びSiO2を主成分とするガラス材料、Bi2O3及びB2O3を主成分とするガラス材料等を含んでいてもよい。
パワー半導体素子の厚みは300μm以上であってもよい。このような厚さを有するパワー半導体素子を第1ガラスシートのキャビティに収容して接合層を形成すると、ガラスシートの焼結収縮によって緻密度が不均一となる場合がある。これに対して、本発明のように、焼結収縮率を考慮して第1ガラスシートを厚く形成することにより、均一な緻密度で接合層を形成することができるため、接合層におけるクラックの発生を抑制することができる。
以下、本発明を半導体パワーモジュールに具体化した一実施の形態を図面に基づき詳細に説明する。図1は、本実施の形態の半導体パワーモジュール10の概略構成を示す断面図である。
図1に示されるように、半導体パワーモジュール10は、配線基板11と、複数のパワー半導体素子12と、接合層13と、放熱基板14とを備える。本実施の形態の半導体パワーモジュール10は、例えば自動車等における電力制御等に用いられる。半導体パワーモジュール10において、パワー半導体素子12は、接合層13の平面方向における横方向及び縦方向に所定の間隔をあけて2つずつ配設されている。つまり、本実施の形態の半導体パワーモジュール10は、4つのパワー半導体素子12を備えている。
パワー半導体素子12は、例えばSiC(シリコンカーバイド)のパワー半導体素子である。パワー半導体素子12は、矩形板状に形成されており、縦横の寸法が4mm×4mm、厚みが500μmである。パワー半導体素子12において、一方の表面12a(図1の上面)にゲート電極21及びソース電極22が設けられ、他方の表面12b(図1の下面)にドレイン電極23が設けられている。なお、パワー半導体素子12のドレイン電極23は、表面全体に形成されたベタ電極となっている。
配線基板11は、第1面11a(図1では下面)及び第2面11b(図1では上面)を有する。配線基板11は、複数のセラミック絶縁層からなる多層基板であり、内層に複数の配線32とそれら複数の配線32間を接続するビア導体33とを備えている。配線基板11において、第1面11aには、パワー半導体素子12と接続するための複数の接続パッド35(導体層)が形成され、第2面11bには、ICチップ36やチップコンデンサ(図示略)などのチップ部品を搭載するための複数の接続パッド37が形成されている。なお、配線基板11の第1面11a及び第2面11bには、各接続パッド35,37以外の配線が形成されていてもよい。
放熱基板14は、放熱性に優れた熱伝導性のよいセラミック材料を用いて形成された基板であり、一方の表面14a(図1では上面)には、パワー半導体素子12に電気的に接続される接続パッド42や配線43などの導体層44が形成されている。半導体パワーモジュール10において、放熱基板14は、接合層13を介して配線基板11の第1面11aの上方に接合されている。
接合層13は、ガラス材料を主成分として形成された絶縁接合部46と、パワー半導体素子12に電気的に接続される複数のビア導体(貫通導体部)47とを有している。ここで、絶縁接合部46の主成分とは、絶縁接合部46中に50体積%以上含有される材料のことを言う。本実施の形態の絶縁接合部46を形成するガラス材料として、例えばZnO、B2O3及びNa2Oを主成分とするガラス材料が用いられる。絶縁接合部46は、ガラス材料に加えて無機フィラーを含む。無機フィラーは、例えばアルミナからなる粒径が2〜3μm程度のフィラーである。
ビア導体47は、絶縁接合部46のうちパワー半導体素子12と配線基板11の接続パッド35との間に形成される部位とパワー半導体素子12と放熱基板14の接続パッド42との間に形成される部位とをそれぞれ貫通する複数の貫通孔48内に形成されている。ビア導体47は、導電性の金属を主体として形成されている。導電性の金属としては、例えば、銀、銅、錫、アルミニウムなどが用いられる。本実施の形態におけるビア導体47は、金属粒子を含む導電ペーストを焼成することで形成されている。なお、ビア導体47の直径は、例えば200μm程度であり、ビア導体47の高さは、例えば300μm程度である。
本実施の形態の接合層13は、3枚のガラスシートを積層してそれらを焼結することで形成されている。つまり、絶縁接合部46は、パワー半導体素子12の収容スペースであるキャビティ50が設けられた第1絶縁部51と、その第1絶縁部51の上下にそれぞれ設けられる第2絶縁部52とを備える。接合層13の絶縁接合部46において、パワー半導体素子12の上下に配設される第2絶縁部52にビア導体47が形成されている。
接合層13の絶縁接合部46において、第1絶縁部51の厚さは、パワー半導体素子12の厚さとほぼ等しく500μm程度である。また、パワー半導体素子12の上部における第2絶縁部52の厚み、及びパワー半導体素子12の下部における第2絶縁部52の厚みは、ビア導体47の高さと等しく、300μm程度である。従って、本実施の形態における接合層13の厚みは、1100μm程度となっている。また、接合層13の縦横のサイズは、配線基板11及び放熱基板14の縦横のサイズと等しく、例えば20mm×20mmである。
半導体パワーモジュール10において、パワー半導体素子12の上面12aにあるゲート電極21及びソース電極22は、接合層13においてパワー半導体素子12の上側に設けられたビア導体47を介して配線基板11に接続されている。また、パワー半導体素子12の下面12bにあるドレイン電極23は、接合層13においてパワー半導体素子12の下側に設けられたビア導体47を介して放熱基板14に接続されている。
次に、半導体パワーモジュール10の製造方法について詳述する。
先ず、配線基板11及び放熱基板14を作製し各基板11,14を準備する。なお、配線基板11及び放熱基板14を作製する製造方法は、従来周知の方法であるためここではその説明を省略する。
また、パワー半導体素子12を収容するキャビティ50が形成された第1ガラスシート61と、キャビティ50を塞ぐように第1ガラスシート61の表裏の両面に配置される複数の第2ガラスシート62とを準備する準備工程を行う。具体的には、ZnO、B2O3及びNa2Oを主成分とする粉末ガラス(ガラス材料)と、アルミナ等からなる粒径が2〜3μm程度の無機フィラーと、熱分解性の有機結着材と、有機溶媒や水などの溶媒とを混練してスラリーを形成する。そして、そのスラリーをドクターブレード法によって薄いシート状に成形する。さらに、得られた複数枚のガラスシートを積層圧着して乾燥することにより、例えば740μm程度の厚さを有する第1ガラスシート61を作製する。これと同様に、複数枚のガラスシートを積層圧着して乾燥することにより、例えば450μm程度の厚さを有する第2ガラスシート62を作製する。なお、各ガラスシートの成形方法としては、ドクターブレード法以外に、押し出し成形等の手法を用いてもよい。
その後、第1ガラスシート61の所定の位置(パワー半導体素子12の収容位置)に対して、レーザもしくはマイコンパンチなどによる機械加工を施し、シート上面61a及びシート下面61bに開口するキャビティ50を貫通形成する(図2参照)。キャビティ50のサイズは、パワー半導体素子12の外形サイズよりも若干(例えば数百μm)大きくなるように形成する。
また、第2ガラスシート62の所定の位置に対して、レーザもしくはマイコンパンチなどによる機械加工を施し、複数の貫通孔48を形成する(図2参照)。ここでは、配線基板11側の接続パッド35とパワー半導体素子12とで挟まれる部位及び放熱基板14側の接続パッド42とパワー半導体素子12とで挟まれる部位に貫通孔48がそれぞれ形成される。そして、図3に示されるように、第2ガラスシート62の各貫通孔48内に、スクリーン印刷によりビア導体47となる導電ペースト65を充填する(充填工程)。なおここでは、導電ペースト65として、ガラスシート61,62のガラス軟化点よりも低温で焼結するメタルペースト、例えばナノ銀ペーストが用いられる。また、導電ペースト65の充填には、スクリーン印刷以外に、ディスペンサによる吐出などの方法を用いてもよい。
次に、第1ガラスシート61のキャビティ50にパワー半導体素子12を収容するとともに、配線基板11の第1面11a上に1枚の第1ガラスシート61及び2枚の第2ガラスシート62を積層する積層工程を行う。具体的には、先ず、配線基板11の第1面11aに圧着溶剤を塗布する。その後、配線基板11の第1面11aの接続パッド35の位置と、導電ペースト65を充填した各貫通孔48の位置とを位置合わせして配線基板11の第1面11aに第2ガラスシート62を接着する(図4参照)。さらに、第2ガラスシート62の表面62aに圧着溶剤を塗布した後、各貫通孔48の位置とキャビティ50の位置とを位置合わせして第2ガラスシート62の表面62aに第1ガラスシート61を接着する(図5参照)。次に、パワー半導体素子12のゲート電極21及びソース電極22側の表面12aを下方に向けた状態で第1ガラスシート61のキャビティ50内にパワー半導体素子12を収容するとともに、パワー半導体素子12を第2ガラスシート62の表面62aに仮固定する(図6参照)。
この後、第1ガラスシート61の表面61aに圧着溶剤を塗布した後、パワー半導体素子12の位置と各貫通孔48の位置とを位置合わせして第1ガラスシート61の表面61aに第2ガラスシート62を接着する(図7参照)。さらに、第2ガラスシート62の表面62aに圧着溶剤を塗布した後、各貫通孔48の位置と放熱基板14の接続パッド42の位置とを位置合わせして第2ガラスシート62の表面62aに放熱基板14を接着する。以上の積層工程によって、図8に示されるように、配線基板11と放熱基板14との間に未焼成のガラスシート61,62を積層してなる積層体70を得る。
次に、絶縁接合部46となる各ガラスシート61,62を焼成して接合層13を形成する焼成工程を行う。具体的には、図示しない焼成炉内の固定台の上に、放熱基板14を下側にした状態で積層体70を載置する。そして、積層体70の上面70a側(配線基板11の第2面11b側)に550gの重石71(図8参照)を載せ、積層体70に対して138g/cm2の圧力を加えた状態で、各ガラスシート61,62を焼成する。本実施の形態では、低酸素雰囲気下、650℃、1時間の焼成条件で、各ガラスシート61,62を焼成し接合層13を形成する。この結果、配線基板11、パワー半導体素子12、接合層13及び放熱基板14が一体化して、図1に示す半導体パワーモジュール10が製造される。
本実施の形態の焼成工程では、焼結済みの焼きあがった配線基板11及び放熱基板14でガラスシート61,62を挟み込んだ状態で厚み方向に加圧しており、上述した焼成条件で各ガラスシート61,62を焼成する場合、ガラスシート61,62の厚み方向での焼結収縮率は68%となる。この場合、焼結後の接合層13において、第1ガラスシート61が焼結してなる第1絶縁部51の厚さは、パワー半導体素子12とほぼ等しく500μm程度となる。
従って、接合層13において、第1絶縁部51の表裏に配置される第2絶縁部52では焼成時にかかる圧力が均一になる。つまり、第2絶縁部52において、パワー半導体素子12の上下に位置してパワー半導体素子12を挟み込んでいる部分とそれ以外の部分(第1絶縁部51を挟み込んでいる部分)とで同等の圧力が加わる。このため、大きさの異なるボイドが偏って分布することが回避され、均一な緻密度で絶縁接合部46が形成される。この結果、接合層13において、従来のような強度低下が抑制されるため、図9に示されるように、パワー半導体素子12の角部12cからクラックが発生することが抑制される。なお、図9は、図示しないマイクロスコープを用い、10倍に拡大して観察した接合層13の断面を示す拡大断面図である。
また、上記の製造方法において、第1ガラスシート61の厚み及びパワー半導体素子12の厚みを変更して半導体パワーモジュール10の複数のサンプル(実施例1〜実施例4、及び比較例1)を作製した。そして、接合層13におけるクラックの有無を確認した。その結果を表1に示している。
実施例1のサンプルでは、パワー半導体素子12の厚みを500μm、第1ガラスシート61の厚みを635μmとして半導体パワーモジュール10を作製し、実施例2のサンプルでは、上記実施の形態のように、パワー半導体素子12の厚みを500μm、第1ガラスシート61の厚みを740μmとして半導体パワーモジュール10を作製した。また、実施例3のサンプルでは、パワー半導体素子12の厚みを500μm、第1ガラスシート61の厚みを865μmとして半導体パワーモジュール10を作製し、実施例4のサンプルでは、パワー半導体素子12の厚みを1000μm、第1ガラスシート61の厚みを1480μmとして半導体パワーモジュール10を作製した。さらに、比較例1のサンプルでは、パワー半導体素子12の厚みを500μm、第1ガラスシート61の厚みを560μmとして半導体パワーモジュール10を作製した。
各サンプルにおいて、第1ガラスシート61のガラス材料(Na2O−B2O3−ZnO)、焼成工程での加圧条件(138g/cm2)及び焼成条件(低酸素雰囲気下、650℃、1時間の条件)は全て同じであり、第1ガラスシート61の厚み方向での焼結収縮率は68%となる。焼結収縮率は、焼成工程の前後において第1ガラスシート61の実際の厚さを測定し、それらを比較することで求めることができる。また、表1には、パワー半導体素子12の厚みに対する第1ガラスシート61の厚みの比率(シート厚/素子厚)、及びパワー半導体素子12の厚みに対する第1ガラスシート61の焼結収縮後のシート厚みの比率(収縮後シート厚/素子厚)を示している。なお、焼結収縮後のシート厚みは、第1ガラスシート61の厚み方向での焼結収縮率と第1ガラスシート61の厚みとを乗算することで求められる厚みであり、第1絶縁部51の厚みと等しくなる。
表1に示されるように、各実施例1〜実施例4のサンプルでは、パワー半導体素子12の厚みよりも厚い第1ガラスシート61、具体的には、パワー半導体素子12の厚みに対して1.2倍以上1.8倍以下の厚みを有する第1ガラスシート61を用いて半導体パワーモジュール10を作製している。つまり、各実施例1〜実施例4のサンプルでは、第1ガラスシート61の焼結収縮を考慮し、焼結収縮後のシート厚みが、パワー半導体素子12の厚みの0.8倍以上1.2倍以下となる第1ガラスシート61を用いて半導体パワーモジュール10を作製している。このように、実施例1〜実施例4の半導体パワーモジュール10を作製した場合、接合層13においてクラックが観察されなかった。なお、実施例1〜実施例4において、マイクロスコープを用いて10倍の倍率で拡大した接合層13の断面(図9参照)を表示し、その断面にてクラックが観察されなかったものを無としている。
一方、焼結収縮後のシート厚みが、パワー半導体素子12の厚みの0.8倍未満となる比較例1のサンプルでは、図10に示すように、接合層13において、パワー半導体素子12の角部12cからクラック75が生じていることが確認された。この比較例1のサンプルでは、第1ガラスシート61の焼結収縮により、パワー半導体素子12の厚みよりもシート厚み(第1絶縁部51の厚み)が薄くなる。この結果、接合層13の第2絶縁部52において、パワー半導体素子12の上下に位置する部分(パワー半導体素子12を挟み込んでいる部分)とそれ以外の部分(第1絶縁部51を挟み込んでいる部分)とで緻密度が不均一となり、接合層13の強度の低下を招いてしまう。このため、接合層13において、絶縁接合部46の緻密度が変わる境界線となる箇所が、焼結冷却時やパワー半導体素子12の駆動時の熱応力が集中する箇所であるパワー半導体素子12の角部12cの近傍に形成されるため、角部12cの近傍の絶縁接合部46にクラック75が生じてしまう。
従って、本実施の形態によれば以下の効果を得ることができる。
(1)本実施の形態では、焼結収縮後のシート厚みが、パワー半導体素子12の厚みの0.8倍以上1.2倍以下となる第1ガラスシート61を用いて積層工程が行われる。このようにすると、接合層13において、第1ガラスシート61が焼結してなる第1絶縁部51の厚みとパワー半導体素子12の厚みとの差が小さくなる。従って、接合層13において、第2ガラスシート62が焼結してなる第2絶縁部52では、従来技術のような焼成時にかかる圧力の偏りが解消される。つまり、第2ガラスシート62の焼成時において、パワー半導体素子12の上下に位置してパワー半導体素子12を挟み込む部分とそれ以外の部分(第1ガラスシート61を挟み込む部分)とで同等の圧力が加わるようになる。このため、従来技術のように大きさの異なるボイドが偏って分布することが回避され、均一な緻密度で接合層13を形成することができる。この結果、接合層13における部分的な強度の低下が回避されるため、パワー半導体素子12の角部12cの近傍でのクラック75の発生を抑制することができる。従って、沿面放電等を確実に防止することができ、半導体パワーモジュール10の絶縁信頼性を高めることができる。
なお、本発明の実施の形態は以下のように変更してもよい。
・上記実施の形態の積層工程では、配線基板11の表面11a上に各ガラスシート61,62を1枚ずつ接着して積層体70を形成していたが、これとは逆に、放熱基板14の表面14a上に各ガラスシート61,62を1枚ずつ接着して積層体70を形成してもよい。また、配線基板11の表面11aや放熱基板14の表面14aに各ガラスシート61,62を接着する前に、第1ガラスシート61のキャビティ50にパワー半導体素子12を収容しつつ3枚のガラスシート61,62を位置合わせして仮接着し、シート積層体を形成する。その後、配線基板11の第1面11a上にシート積層体を配置し、さらにその上に放熱基板14を配置して積層体70を形成してもよい。
・上記実施の形態の半導体パワーモジュール10は、4つのパワー半導体素子12を備えるものであったが、1つのパワー半導体素子12を備えるものでもよい。勿論、2つや3つのパワー半導体素子12を備えた半導体パワーモジュールを構成してもよいし、5つ以上の複数のパワー半導体素子12を備えた半導体パワーモジュールを構成してもよい。
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施の形態によって把握される技術的思想を以下に列挙する。
(1)手段1において、前記積層工程では、前記パワー半導体素子の厚みに対して1.2倍以上1.8倍以下の厚みを有する前記第1ガラスシートを用いることを特徴する半導体パワーモジュールの製造方法。
(2)手段1において、前記第1ガラスシート及び前記第2ガラスシートの形成材料として、ZnO、B2O3及びNa2Oを主成分とするガラス材料を含むことを特徴する半導体パワーモジュールの製造方法。
(3)手段1において、前記パワー半導体素子の厚みは300μm以上であることを特徴する半導体パワーモジュールの製造方法。
(4)手段1において、前記パワー半導体素子がSiCのパワー半導体素子であることを特徴する半導体パワーモジュールの製造方法。
10…半導体パワーモジュール
11…配線基板
11a…第1面
12…パワー半導体素子
13…接合層
35…導体層としての接続パッド
46…絶縁接合部
50…キャビティ
61…第1ガラスシート
61a,61b…第1ガラスシートの両面
62…第2ガラスシート
70…積層体
11…配線基板
11a…第1面
12…パワー半導体素子
13…接合層
35…導体層としての接続パッド
46…絶縁接合部
50…キャビティ
61…第1ガラスシート
61a,61b…第1ガラスシートの両面
62…第2ガラスシート
70…積層体
Claims (3)
- パワー半導体素子と、
前記パワー半導体素子に電気的に接続される導体層が形成された第1面を有する配線基板と、
ガラス材料を主成分として形成される絶縁接合部を有し、前記配線基板の前記第1面上に配置されるとともに前記パワー半導体素子と前記配線基板とを接合する接合層と
を備える半導体パワーモジュールの製造方法であって、
前記パワー半導体素子を収容するキャビティが貫通形成された第1ガラスシートと、前記キャビティの開口を塞ぐように前記第1ガラスシートの表裏の両面に配置される複数の第2ガラスシートとを準備する準備工程と、
前記キャビティに前記パワー半導体素子を収容するとともに、前記配線基板の前記第1面上に前記第1ガラスシート及び複数の前記第2ガラスシートを積層する積層工程と、
前記積層工程後の前記第1ガラスシート及び前記第2ガラスシートを厚み方向に加圧した状態で焼成し前記接合層を形成する焼成工程と
を含み、
前記焼成工程における前記第1ガラスシートの厚み方向での焼結収縮率と前記第1ガラスシートの厚みとを乗算することで求められる焼結収縮後のシート厚みが、前記パワー半導体素子の厚みの0.8倍以上1.2倍以下となる前記第1ガラスシートを用いて、前記積層工程を行う
ことを特徴する半導体パワーモジュールの製造方法。 - 前記第1ガラスシートの焼結収縮率は、80%以下であることを特徴とする請求項1に記載の半導体パワーモジュールの製造方法。
- 前記焼成工程における加圧条件として、前記配線基板、前記第1ガラスシート及び複数の前記第2ガラスシートを重ね合わせて積層してなる積層体に対して130g/cm2以上の圧力を加えることを特徴とする請求項1または2に記載の半導体パワーモジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014180882A JP2016058415A (ja) | 2014-09-05 | 2014-09-05 | 半導体パワーモジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014180882A JP2016058415A (ja) | 2014-09-05 | 2014-09-05 | 半導体パワーモジュールの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016058415A true JP2016058415A (ja) | 2016-04-21 |
Family
ID=55758960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014180882A Pending JP2016058415A (ja) | 2014-09-05 | 2014-09-05 | 半導体パワーモジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016058415A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180136870A (ko) * | 2017-06-15 | 2018-12-26 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Rdl-라스트 프로세스를 사용하여 형성되는 패키지 |
CN110556356A (zh) * | 2018-06-01 | 2019-12-10 | 夏普株式会社 | 功率模块 |
JP2019212895A (ja) * | 2018-06-01 | 2019-12-12 | シャープ株式会社 | パワーモジュール |
-
2014
- 2014-09-05 JP JP2014180882A patent/JP2016058415A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180136870A (ko) * | 2017-06-15 | 2018-12-26 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Rdl-라스트 프로세스를 사용하여 형성되는 패키지 |
KR102165942B1 (ko) | 2017-06-15 | 2020-10-15 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Rdl-라스트 프로세스를 사용하여 형성되는 패키지 |
CN110556356A (zh) * | 2018-06-01 | 2019-12-10 | 夏普株式会社 | 功率模块 |
JP2019212895A (ja) * | 2018-06-01 | 2019-12-12 | シャープ株式会社 | パワーモジュール |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5029699B2 (ja) | セラミック複合多層基板及びその製造方法並びに電子部品 | |
JP6803369B2 (ja) | 電子回路用の基板およびその製造方法 | |
KR102563423B1 (ko) | 세라믹 기판 제조 방법 | |
JP2016058417A (ja) | 半導体パワーモジュールの製造方法 | |
JP2016058415A (ja) | 半導体パワーモジュールの製造方法 | |
EP3605604A1 (en) | Power module and method for manufacturing power module | |
JP2010153796A (ja) | 電子部品搭載用基板の製造方法 | |
JP5241537B2 (ja) | 電子部品搭載用基板および電子装置ならびに電子部品搭載用基板の製造方法 | |
JP2018088443A (ja) | 電子素子実装用基板および電子装置 | |
JP2007324420A (ja) | セラミック基板及び複合配線基板、並びにそれらの製造方法 | |
CN108029203B (zh) | 陶瓷多层基板 | |
JP6744072B2 (ja) | 実装用基板の製造方法 | |
JP4735018B2 (ja) | 多層セラミック基板およびその製造方法 | |
JP2016058416A (ja) | 半導体パワーモジュールの製造方法 | |
JP4089356B2 (ja) | 多層セラミック基板の製造方法 | |
JP2009252783A (ja) | セラミック多層基板の製造方法及びセラミック多層基板の反り量の調整方法 | |
JP6362384B2 (ja) | 多層セラミック基板の製造方法 | |
JP6030373B2 (ja) | 多層セラミック基板及びその製造方法 | |
JP5383531B2 (ja) | 配線基板の製造方法 | |
WO2022270299A1 (ja) | 積層セラミック電子部品およびその製造方法 | |
JP2019009243A (ja) | 配線基板およびその製造方法 | |
KR102417821B1 (ko) | 세라믹 기판 제조 방법 | |
JPWO2009151006A1 (ja) | セラミック成形体の製造方法 | |
TWI538588B (zh) | 氣密金屬導孔之製造方法 | |
JP5573407B2 (ja) | 金属ベース基板 |