JP5058812B2 - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JP5058812B2
JP5058812B2 JP2007540223A JP2007540223A JP5058812B2 JP 5058812 B2 JP5058812 B2 JP 5058812B2 JP 2007540223 A JP2007540223 A JP 2007540223A JP 2007540223 A JP2007540223 A JP 2007540223A JP 5058812 B2 JP5058812 B2 JP 5058812B2
Authority
JP
Japan
Prior art keywords
hole
lower electrode
wiring board
printed wiring
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007540223A
Other languages
English (en)
Other versions
JPWO2007043683A1 (ja
Inventor
隆 苅谷
宏徳 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2007540223A priority Critical patent/JP5058812B2/ja
Publication of JPWO2007043683A1 publication Critical patent/JPWO2007043683A1/ja
Application granted granted Critical
Publication of JP5058812B2 publication Critical patent/JP5058812B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、プリント配線板に関する。
従来より、種々の態様のプリント配線板が知られている。例えば、特開２００５−１９１５５９号公報には、導体層と絶縁層とが繰り返し積層されたビルドアップ部と、セラミック製の高誘電体層を上部電極及び下部電極で挟み込んだ構造の薄膜コンデンサとを備えたプリント配線板が開示されている。このプリント配線板によれば、実装される半導体素子のオンオフの周波数が数ＧＨｚから数十ＧＨｚと高く電位の瞬時低下が起きやすい状況下であっても、薄膜コンデンサの静電容量が大きく十分なデカップリング効果を奏するため、電位の瞬時低下を防止することができる。
しかしながら、特開２００５−１９１５５９号公報のプリント配線板では、プリント配線板を低温下に晒したあと高温下に晒すというサイクルを数百回繰り返しあとのプリント配線板の不具合（断線又は短絡）の有無を調べるヒートサイクル試験を行った場合、不具合が発生することがあった。
本発明は、このような課題に鑑みなされたものであり、ヒートサイクル試験で不具合が発生するのを十分に抑制することのできるプリント配線板を提供することを目的とする。
本発明は、上述の目的を達成するために以下の手段を採った。
本発明は、半導体素子を実装するプリント配線板であって、
高誘電体層を上部電極及び下部電極で挟み込み、前記上部電極及び前記下部電極の一方が前記半導体素子の電源ラインに電気的に接続され、前記上部電極及び前記下部電極の他方が前記半導体素子のグランドラインに電気的に接続された薄膜コンデンサと、
該薄膜コンデンサの下に設けられ前記下部電極と接するコンデンサ下絶縁層と、
該コンデンサ下絶縁層を挟んで前記下部電極と対向する位置に設けられた下部電極対向導体層と、
前記コンデンサ下絶縁層を貫通する絶縁層内ホール及び前記下部電極を貫通し底面積よりも側面積の方が大きい下部電極内ホールに充填され、前記下部電極対向導体層と前記下部電極とを電気的に接続する下部ビアホール導体と、
を備えたものである。
このプリント配線板では、薄膜コンデンサの下部電極と下部ビアホール導体との接触面積は、下部電極に下部ビアホール導体が貫通することなく突き当たるように形成した場合に比べて大きくなる。すなわち、下部電極に下部ビアホール導体が貫通することなく突き当たるように形成した場合、薄膜コンデンサの下部電極と下部ビアホール導体との接触面積は下部ビアホール導体のトップ部の面積となるが、これは本発明の下部電極内ホールの底面積に相当する。これに対して、本発明では、薄膜コンデンサの下部電極と下部ビアホール導体との接触面積は下部電極内ホールの側面積となり、これは下部電極内ホールの底面積よりも大きく形成されている。したがって、薄膜コンデンサの下部電極と下部ビアホール導体との接触面積は、下部電極に下部ビアホール導体が貫通することなく突き当たるように形成した場合に比べて大きくなり、その分、ヒートサイクル試験後に下部ビアホール導体と下部電極との間で剥離が生じにくい。したがって、ヒートサイクル試験で不具合が発生するのを十分に抑制することのできる
本発明のプリント配線板において、前記絶縁層内ホールの母線と前記下部電極内ホールの母線とは、接続部位にて屈曲していることが好ましい。こうすれば、下部ビアホール導体も屈曲していることになるため、屈曲部位を基点として変形しやすいことから応力を緩和しやすい。
このように絶縁層内ホールの母線と下部電極内ホールの母線とが接続部位にて屈曲している場合において、前記絶縁層内ホール及び前記下部電極内ホールは共に下方に向かって小径となる円錐台状に形成され、前記絶縁層内ホールのテーパ角よりも前記下部電極内ホールのテーパ角が大きくなるようにしてもよいし、あるいは、前記絶縁層内ホールは円柱状に形成され、前記下部電極内ホールは下方に向かって小径となる円錐台状に形成されていてもよい。
本発明のプリント配線板は、前記薄膜コンデンサの上側又は下側にビルドアップ部、を備え、前記下部電極層は前記ビルドアップ部を構成するビルドアップ部内導体層よりも厚く形成されていてもよい。こうすれば、薄膜コンデンサの下部電極と下部ビアホール導体との接触面積を比較的容易に大きくすることができる。また、コンデンサの電極を低抵抗にすることができる。このとき、前記下部ビアホール導体のうち前記下部電極対向導体層と接するボトム部の径を、前記ビルドアップ部内導体層同士を電気的に接続するビルドアップ部内ビアホール導体のうち前記ビルドアップ部内導体層と接するボトム部の径より小さくしてもよい。本発明の下部ビアホール導体は、下部電極対向導体層と突き当たった状態で接触しているものの、下部電極と側面で接触しているため接触強度が高い。これに対して、一般にビルドアップ部内ビアホール導体はビルドアップ部内導体層と突き当たった状態で接触しているのみのことが多いため、その接触箇所に応力が集中すると剥離しやすい。したがって、下部ビアホール導体のうち下部電極対向導体層と突き当たっている部分の面積を、ビルドアップ部内ビアホール導体のうちビルドアップ部内導体層と突き当たっている部分の面積より小さくし、下部ビアホール導体が応力を受けやすくすることにより、ビルドアップ部内ビアホール導体にかかる応力を小さくし、ひいては、全体の応力に対する抵抗力を上げることができる。
なお、本明細書では「上」「下」「右」「左」等の語句を用いて説明しているが、これらの語句は構成要素の位置関係を明らかにするために用いているに過ぎない。したがって、例えば「上」「下」を逆にしたり「右」「左」を逆にしたりしてもよい。
多層プリント配線板１０の平面図である。 多層プリント配線板１０の要部断面図である。 図３の部分拡大図である。 多層プリント配線板１０内の薄膜コンデンサ４０の斜視図である。 多層プリント配線板１０の製造工程の説明図である。 多層プリント配線板１０の製造工程の説明図である。 多層プリント配線板１０の製造工程の説明図である。 多層プリント配線板１０の製造工程の説明図である。 多層プリント配線板１０の製造工程の説明図である。 比較例の説明図である。 表１のパラメータの説明図である。 多層プリント配線板１０の断面の模式図である。
次に、本発明の実施の形態を図面に基づいて説明する。図１は本発明の一実施形態である多層プリント配線板１０の平面図、図２はこの多層プリント配線板１０の要部断面図、図２は図３の部分拡大図、図４は多層プリント配線板１０内の薄膜コンデンサ４０の斜視図である。
本実施形態の多層プリント配線板１０は、図１に示すように表面に半導体素子７０を実装する実装部６０を備えている。この実装部６０には、半導体素子７０を接地するグランドラインに接続されるグランド用パッド６１と、半導体素子７０に電源電位を供給する電源ラインに接続される電源用パッド６２と、半導体素子７０に信号を入出力するシグナルラインに接続されるシグナル用パッド６３とが設けられている。本実施形態では、グランド用パッド６１と電源用パッド６２を中央付近に格子状又は千鳥状に配列し、その周りにシグナル用パッド６３を格子状又は千鳥状又はランダムに配列している。グランド用パッド６１は、電源ラインやシグナルラインとは独立して多層プリント配線板１０の内部に形成されたグランドラインを介して実装部６０とは反対側の面に形成されたグランド用外部端子（図示せず）に接続され、電源用パッド６２は、グランドラインやシグナルラインとは独立して多層プリント配線板１０の内部に形成された電源ラインを介して実装部６０とは反対側の面に形成された電源用外部端子（図示せず）に接続されている。なお、電源ラインは薄膜コンデンサ４０（図２参照）の上部電極４２と接続され、グランドラインは薄膜コンデンサ４０の下部電極４１と接続されている。シグナル用パッド６３は、電源ラインやグランドラインとは独立して多層プリント配線板１０の内部に形成されたシグナルラインを介して実装部６０とは反対側の面に形成されたシグナル用外部端子（図示せず）に接続されている。なお、実装部６０のパッド総数は、１０００〜３００００である。
また、多層プリント配線板１０は、図２に示すように、コア基板２０と、このコア基板２０の上側にコンデンサ下絶縁層２６を介して形成された薄膜コンデンサ４０と、この薄膜コンデンサ４０の上側に形成されたビルドアップ部３０と、このビルドアップ部３０の最上層に形成された実装部６０とを備えている。なお、実装部６０の各パッドはビルドアップ部３０内に積層された配線パターンであるビルドアップ部内導体層（ＢＵ導体層）３２と電気的に接続されている。
コア基板２０は、ＢＴ（ビスマレイミド−トリアジン）樹脂やガラスエポキシ基板等からなるコア基板本体２１の表裏両面に形成された銅からなる導体層２２，２２と、コア基板本体２１の表裏を貫通するスルーホールの内周面に形成された銅からなるスルーホール導体２４とを有しており、両導体層２２，２２はスルーホール導体２４を介して電気的に接続されている。
薄膜コンデンサ４０は、図２〜図４に示すように、セラミック系の高誘電体材料を高温で焼成した高誘電体層４３と、この高誘電体層４３を挟む下部電極４１及び上部電極４２とで構成されている。この薄膜コンデンサ４０のうち、下部電極４１はニッケル電極であり実装部６０のグランド用パッド６１に電気的に接続され、上部電極４２は銅電極であり実装部６０の電源用パッド６２に電気的に接続される。このため、下部電極４１及び上部電極４２はそれぞれ実装部６０に実装される半導体素子７０のグランドライン及び電源ラインに接続される。また、下部電極４１は、高誘電体層４３の下面に形成されたベタパターンであって、コア基板２０の導体層２２のうち電源ライン用の導体層２２Ｐと上部電極４２とを電気的に接続する上部ビアホール導体４８を非接触な状態で貫通する通過孔４１ａを有している。なお、下部電極４１は、各シグナルラインを非接触状態で上下に貫通する貫通孔を有していてもよいが、それよりも下部電極４１の外側に各シグナルラインが形成されている方が好ましい（図１２参照）。一方、上部電極４２は、高誘電体層４３の上面に形成されたベタパターンであって、コア基板２０の導体層２２のうちグランド用の導体層２２Ｇと下部電極４１とを電気的に接続する下部ビアホール導体４５を非接触な状態で貫通する通過孔４２ａを有している。なお、上部電極４２は、図示しないが、各シグナルラインを非接触状態で上下に貫通する貫通孔を有していてもよいが、それよりも上部電極４２の外側に各シグナルラインが形成されている方が好ましい（図１２参照）。高誘電体層４３は、ＢａＴｉＯ3、ＳｒＴｉＯ3、ＴａＯ3、Ｔａ2Ｏ5、ＰＺＴ、ＰＬＺＴ、ＰＮＺＴ、ＰＣＺＴ、ＰＳＺＴからなる群より選ばれた１種又は２種以上の金属酸化物を含んでなる高誘電体材料を０．１〜１０μｍの薄膜状にしたあと焼成してセラミックにしたものである。
ここで、下部ビアホール導体４５は、図３に示すように、上部電極４２の通過孔４２ａの内周縁から離間している円板部４６と、下部電極４１を貫通する下部電極内ホール４１ｂ及びコンデンサ下絶縁層２６を貫通する絶縁層内ホール２６ｂに導体（金属又は導電性樹脂）が充填されてなる導体主要部４７とを備え、円板部４６と導体主要部４７とは一体化されている。また、下部電極内ホール４１ｂは、下方に向かって小径となる円錐台形状に形成され、その円錐台の底面積つまり下部電極４１の裏面に開口している面積よりも、円錐台の側面積つまり下部電極４１の内壁の面積の方が大きくなるように形成されている。絶縁層内ホール２６ｂは、同じく下方に向かって小径となる円錐台形状に形成されている。そして、下部電極内ホール４１ｂのテーパ角θ１は、絶縁層内ホール２６ｂのテーパ角θ２よりも大きくなるように形成されている。この結果、絶縁層内ホール２６ｂの母線と下部電極内ホール４１ｂの母線とは接続部位Ｊにて屈曲している。但し、絶縁層内ホール２６ｂは、断面積が下部電極内ホール４１ｂの底面積と一致する円柱状に形成されていてもよく、この場合も接続部位にて屈曲する。更に、下部ビアホール導体４５のボトム部（コア基板２０のグランド用の導体層２２Ｇと接する部分）の径φｖｉａ−ｂは、ビルドアップ部３０のビルドアップ部内ビアホール導体（ＢＵビアホール導体）３４のボトム部（円板部４６と接する部分）の径φｂｕ−ｂより小さくなるように形成されている。このように下部電極内ホール４１ｂがテーパ孔（円錐台形状）となっているため、円柱孔の場合に比べて下部ビアホール導体４５と下部電極４１との接触面積が増える。
ビルドアップ部３０は、薄膜コンデンサ４０の上側にビルドアップ部内絶縁層（ＢＵ絶縁層）３６とＢＵ導体層３２とを交互に積層したものであり、ＢＵ絶縁層３６を挟んで上下に配置されたＢＵ導体層３２同士やＢＵ絶縁層３６を挟んで上下に配置されたＢＵ導体層３２と薄膜コンデンサ４０とはＢＵビアホール導体３４を介して電気的に接続されている。なお、ビルドアップ部３０のファイン化を考慮して、ＢＵ導体層３２の厚さは下部電極４１よりも薄くなっている。また、ビルドアップ部３０の最表層には実装部６０が形成されている。このようなビルドアップ部３０は、周知のサブトラクティブ法やアディティブ法（セミアディティブ法やフルアディティブ法を含む）により形成されるが、例えば以下のようにして形成される。すなわち、まず、コア基板２０の表裏両面にＢＵ絶縁層３６（常温でのヤング率が例えば２〜７ＧＰａ）となる樹脂シートを貼り付ける。この樹脂シートは、変成エポキシ系樹脂シート、ポリフェニレンエーテル系樹脂シート、ポリイミド系樹脂シート、シアノエステル系樹脂シートなどで形成され、その厚みは概ね２０〜８０μｍである。かかる樹脂シートは、シリカ、アルミナ、ジルコニア等の無機成分が分散されていてもよい。次に、貼り付けた樹脂シートに炭酸ガスレーザやＵＶレーザ、ＹＡＧレーザ、エキシマレーザなどによりスルーホールを形成し、この樹脂シートの表面とスルーホールの内部に無電解銅めっきを施して導体層とする。この導体層上にめっきレジストを形成し、めっきレジスト非形成部に電解銅めっきを施した後、レジスト下の無電解銅めっきをエッチング液で除去することによりＢＵ導体層３２が形成される。なお、スルーホール内部の導体層がＢＵビアホール導体３４となる。あとは、この手順を繰り返すことによりビルドアップ部３０が形成される。本実施形態では、薄膜コンデンサ４０の下部電極４１はＢＵ導体層３２よりも厚く形成されている。
次に、このように構成された多層プリント配線板１０の使用例について説明する。まず、裏面に多数のはんだバンプが配列された半導体素子７０を実装部６０に載置する。このとき、半導体素子７０のグランド用端子、電源用端子、シグナル用端子をそれぞれ実装部６０のグランド用パッド６１、電源用パッド６２、シグナル用パッド６３と接触させる。続いて、リフローにより各端子をはんだにより接合する。その後、多層プリント配線板１０をマザーボード等の他のプリント配線板に接合する。このとき、予め多層プリント配線板１０の裏面に形成されたパッドにはんだバンプを形成しておき、他のプリント配線板上の対応するパッドと接触させた状態でリフローにより接合する。多層プリント配線板１０に内蔵された薄膜コンデンサ４０は、誘電率の高いセラミックからなる高誘電体層４３を有していることや下部電極４１及び上部電極４２はベタパターンであり面積が大きいことから静電容量が大きいので、充分なデカップリング効果を奏することが可能となり、実装部６０に実装した半導体素子７０（ＩＣ）のトランジスタが電源不足となりにくい。なお、必要に応じて、多層プリント配線板１０の実装部６０の周囲にチップコンデンサを搭載してもよい。
次に、本実施例の多層プリント配線板１０の製造手順について、図５〜図９に基づいて説明する。まず、図５（ａ）に示すように、コア基板２０を用意し、このコア基板２０の上に真空ラミネータを用いて熱硬化性絶縁フィルム（味の素社製のＡＢＦ−４５ＳＨ、図２のコンデンサ下絶縁層２６となるもの）を温度５０〜１５０℃、圧力０．５〜１．５ＭＰａというラミネート条件下で貼り付けた。続いて、予め作製しておいた厚膜でニッケル製の金属箔４２２と銅製の金属箔４２６とで高誘電体層４２４をサンドイッチした構造の高誘電体シート４２０を熱硬化性絶縁フィルムの上に真空ラミネータを用いて温度５０〜１５０℃、圧力０．５〜１．５ＭＰａというラミネート条件下で貼り付け、その後１５０℃で１時間乾燥させた（図５（ｂ）参照）。これにより、熱硬化性絶縁フィルムは硬化して層間絶縁層４１０となった。このとき、高誘電体シート４２０の金属箔４２２とコア基板２０の導体層２２との距離が３０μｍとなるようにした。なお、高誘電体シート４２０は、金属箔４２２の表面を粗化したものを用いた。この粗化は、ここではインタープレートプロセス（荏原ユージライト製）を用いて行った。ラミネートする際の高誘電体シート４２０の両金属箔４２２，４２６は、いずれも回路形成されていないベタ層とした。これは以下の理由による。すなわち、両金属箔４２２，４２６の一部をエッチング等で除去すると、（ｉ）表裏で金属の残存率が変わったり、除去した部分が起点となって高誘電体シートが曲がったり折れたりすることがあること、（ii）金属箔の一部を除去するとエッジが生成することとなり、その部分にラミネート圧力が集中すること、（iii）高誘電体層に直接ラミネータが接触することとなること等が原因で、高誘電体層にクラックが入りやすくなり、そのクラック部分に後のめっき工程でめっきが充填されると両金属箔間でショートしてしまう。また、ラミネート前に電極の一部を除去すると、高誘電体シートの静電容量が減少するという問題もおこるし、その高誘電体シートをラミネートする場合、高誘電体シートとコア基板２０とを位置合わせして貼りつける必要も生じる。更に、高誘電体シートが比較的薄く剛性があまりないので、金属箔の一部を除去する際の位置精度が悪くなる。それに加え、アライメント精度を考慮して金属箔の一部を除去する必要があるので、大きめに金属箔を除去する必要があるし、アライメント精度も高誘電体シートが薄いので悪い。以上のことから、ラミネートする際の高誘電体シート４２０の両金属箔４２２，４２６は、いずれも回路形成されていないベタ層であることが好ましいのである。
次に、高誘電体シート４２０の作製手順について説明する。
（１）乾燥窒素中において、濃度１．０モル／リットルとなるように秤量したジエトキシバリウムとビテトライソプロポキシドチタンを、脱水したメタノールと２−メトキシエタノールとの混合溶媒（体積比３：２）に溶解し、室温の窒素雰囲気下で３日間攪拌してバリウムとチタンのアルコキシド前駆体組成物溶液を調整した。次いで、この前駆体組成物溶液を０℃に保ちながら攪拌し、あらかじめ脱炭酸した水を０．５マイクロリットル／分の速度で窒素気流中で噴霧して加水分解した。
（２）このようにして作製されたゾル−ゲル溶液を、０．２ミクロンのフィルターを通し、析出物等をろ過した。
（３）上記（２）で作製したろ過液を厚さ１４μｍのニッケル製の金属箔４２２（後に下部電極４１となる）上に１５００ｒｐｍで１分間スピンコートした。溶液をスピンコートした基板を１５０℃に保持されたホットプレート上に３分間置き乾燥した。その後基板を８５０℃に保持された電気炉中に挿入し、１５分間焼成を行った。ここで、１回のスピンコート／乾燥／焼成で得られる膜厚が０．０３μｍとなるようゾル−ゲル液の粘度を調整した。なお、下部電極４１としてはニッケルの他に、銅、白金、金、銀等を用いることもできる。
（４）スピンコート／乾燥／焼成を２５回繰り返し、厚さ０．７５μｍの高誘電体層４２４を得た。
（５）その後、スパッタ等の真空蒸着装置を用いて高誘電体層４２４の上に銅層を形成し更にこの銅層上に電解めっき等で銅を１０μｍ程度足すことにより、金属箔４２６（後に上部電極４２の一部をなす）を形成した。このようにして、高誘電体シート４２０を得た。誘電特性は、INPEDANCE/GAIN PHASE ANALYZER(ヒューレットパッカード社製、品名：４１９４Ａ）を用い、周波数１ｋＨｚ、温度２５℃、ＯＳＣレベル１Ｖという条件で測定したところ、その比誘電率は、１３００であった。なお、真空蒸着は銅以外に白金、金等の金属層を形成してもよいし、電解めっきも銅以外にニッケル、スズ等の金属層を形成してもよい。また、高誘電体層をチタン酸バリウムとしたが、他のゾル−ゲル溶液を用いることで、高誘電体層をチタン酸ストロンチウム（ＳｒＴｉＯ3）、酸化タンタル（ＴａＯ3、Ｔａ2Ｏ5）、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ジルコン酸ランタン鉛（ＰＬＺＴ）、チタン酸ジルコン酸ニオブ鉛（ＰＮＺＴ）、チタン酸ジルコン酸カルシウム鉛（ＰＣＺＴ）及びチタン酸ジルコン酸ストロンチウム鉛（ＰＳＺＴ）のいずれかにすることも可能である。
なお、高誘電体シート４２０のその他の作製方法として、以下の方法もある。即ち、チタン酸バリウム粉末（富士チタン工業株式会社製、ＨＰＢＴシリーズ）を、チタン酸バリウム粉末の全重量に対して、ポリビニルアルコール５重量部、純水５０重量部および溶剤系可塑剤としてフタル酸ジオクチルまたはフタル酸ジブチル１重量部の割合で混合されたバインダ溶液に分散させ、これをロールコータ、ドクターブレード、αコータ等の印刷機を用いて、厚さ１４μｍのニッケル製の金属箔４２２に、厚さ５〜７μｍ程度の薄膜状に印刷し、６０℃で１時間、８０℃で３時間、１００℃で１時間、１２０℃で１時間、１５０℃で３時間乾燥し未焼成層とする。ＢａＴｉＯ3以外にＳｒＴｉＯ3、ＴａＯ3、Ｔａ2Ｏ5、ＰＺＴ、ＰＬＺＴ、ＰＮＺＴ、ＰＣＺＴ、ＰＳＺＴからなる群より選ばれた１種又は２種以上の金属酸化物を含んでなるペーストをロールコータ、ドクターブレード等の印刷機を用いて、厚さ０．１〜１０μｍの薄膜状に印刷、乾燥し未焼成層としてもよい。印刷後、この未焼成層を６００〜９５０℃の温度範囲で焼成し、高誘電体層４２４とする。その後、スパッタ等の真空蒸着装置を用いて高誘電体層４２４の上に銅層を形成し更にこの銅層上に電解めっき等で銅を２〜１０μｍ程度足すことにより、銅製の金属箔４２６を形成する。なお、真空蒸着は銅以外に白金、金等の金属層を形成してもよいし、電解めっきも銅以外にニッケル、スズ等の金属層を形成してもよい。その他、チタン酸バリウムをターゲットにしたスッパタ法でも可能である。
次に、高誘電体シート４２０を積層した作製途中の基板の上に市販のドライフィルム４３０（エッチングレジスト）を貼り付け（図５（ｃ）参照）、多層プリント配線板のパターン形成時に通常行われる露光・現像によりコア基板２０の導体層２２Ｐと対向する位置に円孔４３０ａを形成し（図５（ｄ）参照）、その後エッチングを行い（図５（ｅ）参照）、フィルムを剥離した（図５（ｆ）参照）。この結果、高誘電体シート４２０のうちコア基板２０の導体層２２Ｐと対向する位置に円柱穴４２０ａが形成された。なお、エッチング工程では、塩化第二銅エッチング液を使用した。なお、円柱穴４２０ａの形成方法としては、上述した方法以外に、金属箔４２６上にドライフィルム４３０を貼り付けることなく円柱穴４２０ａを形成する位置にＵＶレーザを照射してもよい。この場合、金属箔４２６、高誘電体層４２４及び金属箔４２２を貫通し導体層２２Ｐに達するように穴を開けてもよい。
次に、高誘電体シート４２０をパターン形成した作製途中の基板の上に再度ドライフィルム４４０を貼り付け（図６（ａ）参照）、露光・現像によりコア基板２０の導体層２２Ｇと対向する位置に平面視するとドーナツ状に見えるドーナツ溝４４０ａを形成し（図６（ｂ）参照）、その後エッチングを行い（図６（ｃ）参照）、フィルムを剥離した（図６（ｄ）参照）。この結果、高誘電体シート４２０のうちコア基板２０の導体層２２Ｇに対向する位置にドーナツ溝４２０ｂが形成された。なお、エッチング工程では、塩化第二銅エッチング液を使用したが、金属箔４２６及び高誘電体層４２４までエッチングされたあと金属箔４２２が僅かにエッチングされた状態となるように短時間で処理した。また、ドーナツ溝４２０ｂに囲まれた部分は平面視したときに円形に見える島部４２０ｃとなった。この際、ドライフィルム４４０の開口部のエッチングは、金属箔４２６のみを除去してドーナツ溝４２０ｂを形成してもよいし、金属箔４２６と高誘電体層４２４の一部を除去してドーナツ溝４２０ｂを形成してもよい。
次に、円柱穴４２０ａ及びドーナツ溝４２０ｂに層間充填用樹脂４５０をスキージを用いて充填し（図６（ｅ）参照）、１００℃で２０分間乾燥した。ここで、層間充填用樹脂４５０は、ビスフェノールＦ型エポキシモノマー（油化シェル社製、分子量３１０、商品名ＹＬ９８３Ｕ）１００重量部、表面にシランカップリング材がコーティングされた平均粒径が１．６μｍで最大粒子径が１５μｍ以下のＳｉＯ2球状粒子（アドテック社製、商品名ＣＲＳ１１０１−ＣＥ）７２重量部及びレベリング剤（サンノプコ社製、商品名ペレノールＳ４）１．５重量部を容器に取り撹拌混合することにより調製した。このときの粘度は２３±１℃で３０〜６０Ｐａ／ｓであった。なお、硬化剤としてイミダゾール硬化剤（四国化成社製、商品名２Ｅ４ＭＺ−ＣＮ）を６．５重量部用いた。さて、この樹脂４５０を充填し乾燥したあと、作製途中の基板の表面を高誘電体シート４２０の金属箔４２６の表面が露出するまで研磨して平坦化し、続いて１００℃で１時間、１５０℃で１時間の加熱処理を行うことにより、この樹脂４５０を硬化させた（図６（ｆ）参照）。この結果、円柱穴４２０ａ及びドーナツ溝４２０ｂは層間充填用樹脂４５０で充填された状態となった。
次に、層間充填用樹脂４５０で充填された円柱穴４２０ａに炭酸ガスレーザによりコア基板２０の導体層２２Ｐに達する電源側テーパ穴４５４を形成した（図７（ａ）参照）。炭酸ガスレーザは層間充填用樹脂４５０に穴を開けることは可能であるが、導体層２２Ｐに穴を開けることは困難なため、電源側テーパ穴４５４の深さを導体層２２Ｐに達する位置までとすることが容易であった。続いて、平面視したときに円形に見える島部４２０ｃにＵＶレーザにより金属箔４２２を貫通するグランド側第１テーパ穴４５６を形成した（図７（ｂ）参照）。このときのＵＶレーザの照射条件は出力を３〜１０Ｗとし、周波数を２５〜６０ｋＨｚとし、ショット数（レーザ加工回数）を５０〜２００回とした。具体的には、１回目のショットは出力を３Ｗ、周波数を２５ｋＨｚ、レーザの出力パワーを最大出力とし、その後回数が増えるにつれて出力パワーを徐々に落とした。この結果、グランド側第１テーパ穴４５６のテーパ角を比較的大きくすることができた。続いて、層間絶縁層４１０のうちグランド側第１テーパ穴４５６の底面にあたる部分に炭酸ガスレーザによりコア基板２０の導体層２２Ｇに達するグランド側第２テーパ穴４５８を形成した（図７（ｃ）参照）。ここでは、グランド側第１テーパ穴４５６のテーパ角θ１がグランド側第２テーパ穴４５８のテーパ角θ２よりも大きくなるようにした。このときの炭酸レーザの照射条件は、波長９．４μｍの炭酸ガスレーザの場合、マスクの貫通孔の径を１．０〜５．０ｍｍ、ショット数を１〜５ショット、パルス幅を３〜３０μｓｅｃ、エネルギー密度を５〜５０ｍｊ／ｃｍ2とした。具体的には、１回目のショットのエネルギー密度を１５ｍｊ／ｃｍ2とし、パルス幅を１５μｓｅｃとし、その後、回数が増えるにつれてエネルギー密度とパルス幅を小さくした。なお、炭酸ガスレーザのエネルギー密度やパルス幅を変えることでθ２を変えることができる。また、炭酸ガスレーザは層間絶縁層４１０に穴を開けることは可能であるが、導体層２２Ｇに穴を開けたり金属箔４２２の穴径を拡げたりすることは困難なため、グランド側第１テーパ穴４５６の内壁を当初の形状に維持したままグランド側第２テーパ穴４５８の深さを導体層２２Ｇに達する位置までとすることが容易であった。
次に、この作製途中の基板の表面（各テーパ穴４５４，４５６，４５８の底面や周壁も含む）に無電解めっき触媒を付与した後、無電解銅めっき水溶液中にその基板を浸漬し、基板の表面に厚さ０．６〜３．０μｍの無電解銅めっき膜４６０を形成した（図８（ａ）参照）。なお、無電解めっき水溶液は以下の組成のものを使用した。硫酸銅：０．０３ｍｏｌ／Ｌ、ＥＤＴＡ：０．２００ｍｏｌ／Ｌ、ＨＣＨＯ：０．１ｇ／Ｌ、ＮａＯＨ：０．１ｍｏｌ／Ｌ、α，α′−ビピリジル：１００ｍｇ／Ｌ、ポリエチレングリコール（ＰＥＧ）０．１ｇ／Ｌ。続いて、無電解銅めっき膜４６０の上に市販のドライフィルム４７０を貼り付け（図８（ｂ）参照）、露光・現像及びエッチングによりドーナツ溝４２０ｂに対向する位置のみドライフィルム４７０を残し（図８（ｃ）参照）、無電解銅めっき膜４６０の表面のうちドライフィルム４７０で被覆されている部分を除く全面に厚さ２５μｍの電解銅めっき膜４６２を形成した（図８（ｄ）参照）。なお、電解銅めっき液は以下の組成のものを使用した。硫酸：２００ｇ／Ｌ、硫酸銅：８０ｇ／Ｌ、添加剤：１９．５ ｍｌ／Ｌ（アトテックジャパン社製、カパラシドＧＬ）。また、電解銅めっきは以下の条件で行った。電流密度１Ａ／ｄｍ2、時間１１５分、温度２３±２℃。続いて、ドライフィルム４７０を剥がし、そのドライフィルム４７０が残っていた部分の無電解銅めっき膜４６０を硫酸−過酸化水素系のエッチング液でエッチングした（図８（ｅ）参照）。このような工程を経ることで、コア基板２０の上に薄膜コンデンサ４０が形成された。つまり、金属箔４２２が下部電極４１となり、高誘電体層４２４が高誘電体層４３となり、金属箔４２６、無電解銅めっき膜４６０及び電解銅めっき膜４６２のうち高誘電体層４２４より上の部分が上部電極４２となる。また、第１及び第２グランド側テーパ穴４５６，４５８に充填された無電解銅めっき膜４６０及び電解銅めっき膜４６２を含む部分が下部ビアホール導体４５となり、電源側テーパ穴４５４に充填された無電解銅めっき膜４６０及び電解銅めっき膜４６２が上部ビアホール導体４８となる。
次に、電解銅めっき膜４６２を形成した作製途中の基板をＮａＯＨ（１０ｇ／Ｌ）、ＮａＣｌＯ2（４０ｇ／Ｌ）、Ｎａ3ＰＯ4（６ｇ／Ｌ）を含む水溶液を黒化浴（酸化浴）とする黒化処理、および、ＮａＯＨ（１０ｇ／Ｌ）、ＮａＢＨ4（６ｇ／Ｌ）を含む水溶液を還元浴とする還元処理を行い、電解銅めっき膜４６２の表面に粗化面を形成した（図示せず）。その後、薄膜コンデンサ４０の上に樹脂絶縁シート４８０を真空ラミネータで温度５０〜１５０℃、圧力０．５〜１．５ＭＰａというラミネート条件下で貼り付け、１５０℃で３時間硬化した（図９（ａ）参照）。この樹脂絶縁シート４８０は、変成エポキシ系樹脂シート、ポリフェニレンエーテル系樹脂シート、ポリイミド系樹脂シート、シアノエステル系樹脂シート又はイミド系樹脂シートであり、熱可塑性樹脂であるポリオレフィン系樹脂やポリイミド系樹脂、熱硬化性樹脂であるシリコーン樹脂やＳＢＲ、ＮＢＲ、ウレタン等のゴム系樹脂を含有していてもよいし、シリカ、アルミナ、ジルコニア等の無機系の繊維状、フィラー状、扁平状のものが分散していてもよい。この樹脂絶縁シート４８０の所定位置にＣＯ2レーザにてホール４８２を形成し（図９（ｂ）参照）、その後粗化処理を施し無電解銅めっきを行ったあとめっきレジストを積層し、露光・現像によりめっきレジストにパターン形成し、電解銅めっきによるパターンめっきを行い、めっきレジストを剥離したあとエッチングにより無電解銅めっき膜のうちめっきレジストで覆われていた部分を除去し、ＢＵ導体層３２を形成した（図９（ｃ）参照）。このＢＵ導体層３２の厚さは、下部電極４１より薄くなるように電界めっき時間を調整した。具体的にはＢＵ導体層３２の厚さは１２μｍとなるようにした。図９（ｃ）において、樹脂絶縁シート４８０がＢＵ絶縁層３６となり、ホール４８２内のめっきがＢＵビアホール導体３４となる。そして、図９（ａ）〜（ｃ）の操作を繰り返すことによりビルドアップ部３０（図２参照）を完成させた。このとき、ビルドアップ部３０の最上層には各パッド６１，６２，６３となる電極を形成し、図１及び図２に示す多層プリント配線板１０を得た。なお、このようなビルドアップ部３０を完成させる手法は、既に当業界において周知となっている一般的な手法である。
以上詳述した本実施形態の多層プリント配線板１０によれば、薄膜コンデンサ４０の下部電極４１と下部ビアホール導体４５との接触面積（下部電極内ホール４１ｂの側面積）は、図１０に示すようにビアホール導体を下部電極４１に突き当たるように形成した場合に比べて大きくなる。すなわち、下部電極４１に突き当たるビアホール導体の場合、薄膜コンデンサ４０の下部電極４１とビアホール導体との接触面積はビアホール導体のトップ部の面積となるが、これは下部電極内ホール４１ｂの底面積に相当する。これに対して、本実施形態では、薄膜コンデンサ４０の下部電極４１と下部ビアホール導体４５との接触面積は下部電極内ホール４１ｂの側面積となり、これは下部電極内ホール４１ｂの底面積よりも大きく形成されている。このため、薄膜コンデンサ４０の下部電極４１と下部ビアホール導体４５との接触面積は、ビアホール導体を下部電極４１に突き当たるように形成した場合に比べて大きくなり、その分、ヒートサイクル試験後に下部ビアホール導体４５と下部電極４１との間で剥離が生じにくい。したがって、ヒートサイクル試験で不具合が発生するのを十分に抑制することができる。
また、下部ビアホール導体４５は絶縁層内ホール２６ｂの母線と下部電極内ホール４１ｂの母線との接続部位Ｊにて屈曲しているため、その屈曲部を基点として変形しやすいことから応力を緩和しやすい。
更に、下部電極４１はビルドアップ部３０を構成するＢＵ導体層３２よりも厚く形成されているため、薄膜コンデンサ４０の下部電極４１と下部ビアホール導体４５との接触面積を比較的容易に大きくすることができる。また、下部電極４１が低抵抗となる。
更にまた、下部ビアホール導体４５のうちコア基板２０の導体層２２と接するボトム部の径φｖｉａ−ｂがＢＵビアホール導体３４のボトム部の径φｂｕ−ｂより小さいため、多層プリント配線板１０全体の応力に対する抵抗力を上げることができる。その理由は以下のとおりである。すなわち、下部ビアホール導体４５は、コア基板２０の導体層２２Ｇと突き当たった状態で接触しているものの、下部電極４１と側面で接触しているため接触強度が高い。これに対して、ＢＵビアホール導体３４は上部電極４２やＢＵ導体層３２と突き当たった状態で接触しているに過ぎないため、その接触箇所に応力が集中すると剥離しやすい。したがって、下部ビアホール導体４５のボトム部の面積を、ＢＵビアホール導体３４のボトム部の面積より小さくし、下部ビアホール導体４５が応力を受けやすくすることにより、ＢＵビアホール導体３４にかかる応力を小さくしている。この結果、全体の応力に対する抵抗力が上がるのである。
なお、本発明は上述した実施形態に何ら限定されることはなく、本発明の技術的範囲に属する限り種々の態様で実施し得ることはいうまでもない。
例えば、上述した実施形態では、コア基板２０の上に薄膜コンデンサ４０を形成し該薄膜コンデンサ４０の上にビルドアップ部３０を形成したが、コア基板２０の上にビルドアップ部３０を形成し該ビルドアップ部３０の上に薄膜コンデンサ４０を形成してもよい。この場合、下部ビアホール導体４５のボトム部の径φｖｉａ−ｂはビルドアップ部３０のＢＵ導体層３２と接する部分となる。
上述した実施形態では、絶縁層内ホール２６ｂを下方に向かって小径となるテーパ状に形成したが、断面が下部電極内ホール４１ｂのボトム部の面積となる円柱状に形成してもよい。この場合も、下部ビアホール導体４５は接続部位で屈曲することになるため応力を緩和しやすい。
上述した実施形態では、下部電極内ホール４１ｂのテーパ角θ１を絶縁層内ホール２６ｂのテーパ角θ２より大きくなるようにしたが、両テーパ角θ１，θ２を同じ角度としてもよい。この場合、下部ビアホール導体４５は接続部位で屈曲しなくなるが、薄膜コンデンサ４０の下部電極４１と下部ビアホール導体４５との接触面積はビアホール導体を下部電極４１に突き当たるように形成した場合に比べて大きくなるため、その分、ヒートサイクル試験後に下部ビアホール導体４５と下部電極４１との間で剥離が生じにくい。
上述した実施形態では、ＢＵビアホール導体３４の断面形状をコップ状（いわゆるコンフォーマルビア）としたが、コップ内に金属や導電性樹脂を充填したいわゆるフィルドビアとしてもよい。
上述した実施形態では、下部電極内ホール４１ｂのテーパ角θ１が絶縁層内ホール２６ｂのテーパ角θ２より大きくなるようにしたが、θ１＜θ２としてもよい。この場合も下部ビアホール導体４５は屈曲した形状となるため、応力を緩和しやすい。
上述した実施形態の多層プリント配線板１０の作製手順に準じて、表１に示す実施例１〜１９及び参考例１を、ニッケル箔の厚みを変更したりＵＶレーザや炭酸レーザの条件を調整したりすることにより作製し、これらについて以下の評価試験を行った。すなわち、多層プリント配線板１０の実装部６０に設けられた多数のグランド用パッド６１及び電源用パッド６２のうち数個を選出し、選出されたグランド用パッド６１とこのグランド用パッド６１に電気的に接続されているグランド用外部端子との間の抵抗を測定すると共に、同じく選出された電源用パッド６２とこの電源用パッド６２に電気的に接続されている電源用外部端子との間の抵抗を測定し、これらを初期値Ｒ０とした。次いで、薄膜コンデンサ４０の上部電極４２と下部電極４１との間に３．３［Ｖ］の電圧を印加し、薄膜コンデンサ４０に電荷をチャージして充電した後、放電した。この充電、放電を５０回繰り返した。続いて、多層プリント配線板１０を−５５℃で５分放置したあと１２５℃で５分放置するというヒートサイクル試験を５００回繰り返したあと、初期値Ｒ０を測定したパッド−外部端子間の接続抵抗の値Ｒを測定した。そして、各パッド−外部端子ごとに、接続抵抗の値Ｒから初期値Ｒ０を引いた差分を初期値Ｒ０で除しそれに１００を掛けた値（１００×（Ｒ−Ｒ０）／Ｒ０（％））を求め、それらの値のうちすべてが±１０％以内なら合格（「○」）、それ以外なら不合格「×」と評価した。その結果を表１に合わせて示す。なお、表１のパラメータは図１１に示したとおりである。また、各実施例や参考例の多層プリント配線板１０は、基本的には図１及び図２の構成を有し各構成部品の材質や大きさ、配置位置などを共通化し、表１の各パラメータのみ表１に記載されている値となるようにした。
表１から明らかなように、実施例１〜１９は、薄膜コンデンサ４０の下部電極４１と下部ビアホール導体４５との接触面積（下部電極内ホール４１ｂの側面積）がビアホール導体を下部電極４１に突き当たるように形成した場合（図１０参照）の接触面積（下部電極内ホール４１ｂの底面積に相当）に比べて大きく、また、下部電極４１の厚さがビルドアップ部３０のＢＵ導体層３２よりも厚いため、参考例１と比べてヒートサイクル試験の評価結果が優れていた。特に、実施例３，４，７，８，１１〜１８のように下部ビアホール導体４５が屈曲している場合（つまりテーパ角θ１＞θ２）は、実施例１，２，５，６，９，１０，１９のように下部ビアホール導体４５が屈曲していない場合（つまりテーパ角θ１＝θ２）に比べてヒートサイクル試験の回数が１２５０回を超えても接続抵抗値は良好な値を維持した。また、実施例１４，１７，１８は、下部ビアホール導体４５のボトム部の径φｖｉａ−ｂが異なる以外は同じ条件であるが、下部ビアホール導体４５のボトム部の径φｖｉａ−ｂがＢＵビアホール導体３４のボトム部の径φｂｕ−ｂと同じか超える場合（実施例１７，１８）に比べて、下部ビアホール導体４５のボトム部の径φｖｉａ−ｂがＢＵビアホール導体３４のボトム部の径φｂｕ−ｂ未満の場合（実施例１４）の方がヒートサイクル試験の評価結果が優れていた。
本出願は、２００５年１０月１４日に出願された日本国特許出願第２００５−３００３２０を優先権主張の基礎としており、引用によりその内容の全てが本明細書に含まれる。
 産業上の利用の可能性
本発明のプリント配線板は、ＩＣチップなどの半導体素子を搭載するために用いられるものであり、例えば電気関連産業や通信関連産業などに利用される。

Claims (5)

  1. 半導体素子を実装するプリント配線板であって、
    高誘電体層を上部電極及び下部電極で挟み込み、前記上部電極及び前記下部電極の一方が前記半導体素子の電源ラインに電気的に接続され、前記上部電極及び前記下部電極の他方が前記半導体素子のグランドラインに電気的に接続された薄膜コンデンサと、
    該薄膜コンデンサの下に設けられ前記下部電極と接するコンデンサ下絶縁層と、
    該コンデンサ下絶縁層を挟んで前記下部電極と対向する位置に設けられた下部電極対向導体層と、
    前記コンデンサ下絶縁層を貫通する絶縁層内ホール及び前記下部電極を貫通し底面積よりも側面積の方が大きい下部電極内ホールに充填され、前記下部電極対向導体層と前記下部電極とを電気的に接続する下部ビアホール導体と、
    を備え、
    更に、前記薄膜コンデンサの上側又は下側にビルドアップ部を備え、
    前記下部電極層は前記ビルドアップ部を構成するビルドアップ部内導体層よりも厚く、
    前記下部ビアホール導体のうち前記下部電極対向導体層と接するボトム部の径は、前記ビルドアップ部内導体層同士を電気的に接続するビルドアップ部内導体のうち前記ビルドアップ部内導体層と接するボトム部の径より小さい、
    プリント配線板。
  2. 前記絶縁層内ホールの母線と前記下部電極内ホールの母線とは、接続部位にて屈曲している、
    請求項１に記載のプリント配線板。
  3. 前記絶縁層内ホール及び前記下部電極内ホールは共に下方に向かって小径となる円錐台状に形成され、前記絶縁層内ホールのテーパ角よりも前記下部電極内ホールのテーパ角の方が大きい、
    請求項２に記載のプリント配線板。
  4. 前記絶縁層内ホールは円柱状に形成され、前記下部電極内ホールは下方に向かって小径となる円錐台状に形成されている、
    請求項２に記載のプリント配線板。
  5. 前記高誘電体層はセラミック製である、
    請求項１〜４のいずれかに記載のプリント配線板。
JP2007540223A 2005-10-14 2006-10-16 プリント配線板 Active JP5058812B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007540223A JP5058812B2 (ja) 2005-10-14 2006-10-16 プリント配線板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005300320 2005-10-14
JP2005300320 2005-10-14
PCT/JP2006/320574 WO2007043683A1 (ja) 2005-10-14 2006-10-16 プリント配線板
JP2007540223A JP5058812B2 (ja) 2005-10-14 2006-10-16 プリント配線板

Publications (2)

Publication Number Publication Date
JPWO2007043683A1 JPWO2007043683A1 (ja) 2009-04-23
JP5058812B2 true JP5058812B2 (ja) 2012-10-24

Family

ID=37942900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007540223A Active JP5058812B2 (ja) 2005-10-14 2006-10-16 プリント配線板

Country Status (6)

Country Link
US (2) US7888803B2 (ja)
EP (1) EP1936682A4 (ja)
JP (1) JP5058812B2 (ja)
CN (2) CN101288168B (ja)
TW (1) TW200746940A (ja)
WO (1) WO2007043683A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5032187B2 (ja) * 2007-04-17 2012-09-26 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2008289131A (ja) * 2007-04-17 2008-11-27 Panasonic Corp 送信装置と、これを用いた電子機器
EP2141971A4 (en) 2007-04-18 2011-01-05 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF
US8440916B2 (en) 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US7973413B2 (en) * 2007-08-24 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via for semiconductor device
US8115113B2 (en) 2007-11-30 2012-02-14 Ibiden Co., Ltd. Multilayer printed wiring board with a built-in capacitor
US7690104B2 (en) * 2008-02-20 2010-04-06 Apple Inc. Technique for reducing wasted material on a printed circuit board panel
KR101609597B1 (ko) * 2009-02-16 2016-04-07 삼성디스플레이 주식회사 회로기판 및 이를 갖는 표시패널 어셈블리
US9142586B2 (en) 2009-02-24 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Pad design for backside illuminated image sensor
US8531565B2 (en) * 2009-02-24 2013-09-10 Taiwan Semiconductor Manufacturing Company, Ltd. Front side implanted guard ring structure for backside illuminated image sensor
US8391017B2 (en) * 2009-04-28 2013-03-05 Georgia Tech Research Corporation Thin-film capacitor structures embedded in semiconductor packages and methods of making
US8409963B2 (en) 2009-04-28 2013-04-02 CDA Procesing Limited Liability Company Methods of embedding thin-film capacitors into semiconductor packages using temporary carrier layers
JP5644242B2 (ja) * 2009-09-09 2014-12-24 大日本印刷株式会社 貫通電極基板及びその製造方法
KR101070022B1 (ko) * 2009-09-16 2011-10-04 삼성전기주식회사 다층 세라믹 회로 기판, 다층 세라믹 회로 기판 제조방법 및 이를 이용한 전자 디바이스 모듈
KR20110037332A (ko) * 2009-10-06 2011-04-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5930852B2 (ja) * 2012-06-04 2016-06-08 株式会社ユーテック 強誘電体結晶膜の製造方法
JP6094583B2 (ja) * 2012-06-29 2017-03-15 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
JP2014086651A (ja) * 2012-10-26 2014-05-12 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP6241641B2 (ja) * 2013-03-28 2017-12-06 日立化成株式会社 多層配線基板の製造方法
KR20150014167A (ko) * 2013-07-29 2015-02-06 삼성전기주식회사 유리 코어가 구비된 인쇄회로기판
CN106031316B (zh) * 2014-02-21 2019-06-28 三井金属矿业株式会社 内置电容器层形成用覆铜层压板、多层印刷线路板以及多层印刷线路板的制造方法
JP2016058472A (ja) * 2014-09-08 2016-04-21 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US9609749B2 (en) 2014-11-14 2017-03-28 Mediatek Inc. Printed circuit board having power/ground ball pad array
JP6374338B2 (ja) * 2015-03-24 2018-08-15 京セラ株式会社 配線基板
EP3409814A4 (en) * 2016-01-29 2019-08-28 JCU Corporation METHOD FOR FORMING A CIRCUIT ON A SUBSTRATE
US9704796B1 (en) * 2016-02-11 2017-07-11 Qualcomm Incorporated Integrated device comprising a capacitor that includes multiple pins and at least one pin that traverses a plate of the capacitor
US10371719B2 (en) * 2016-04-17 2019-08-06 Kinsus Interconnect Technology Corp. Printed circuit board circuit test fixture with adjustable density of test probes mounted thereon
JP6750462B2 (ja) 2016-11-04 2020-09-02 Tdk株式会社 薄膜コンデンサ及び電子部品内蔵基板
US20180261665A1 (en) * 2016-12-28 2018-09-13 Noda Screen Co., Ltd. Thin film capacitor and semiconductor device
JP6427747B1 (ja) * 2017-05-17 2018-11-28 株式会社野田スクリーン 薄膜キャパシタ構造、および当該薄膜キャパシタ構造を備えた半導体装置
JP2021141214A (ja) * 2020-03-05 2021-09-16 モレックス エルエルシー 成形回路基板とその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307944A (ja) * 1998-04-17 1999-11-05 Hokuriku Electric Ind Co Ltd 多層回路基板及びその製造方法
JP2005191559A (ja) * 2003-12-05 2005-07-14 Ibiden Co Ltd 多層プリント配線板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719416A (en) * 1991-12-13 1998-02-17 Symetrix Corporation Integrated circuit with layered superlattice material compound
DE4300808C1 (de) * 1993-01-14 1994-03-17 Siemens Ag Verfahren zur Herstellung eines Vielschichtkondensators
US5914851A (en) * 1995-12-22 1999-06-22 International Business Machines Corporation Isolated sidewall capacitor
US5633781A (en) * 1995-12-22 1997-05-27 International Business Machines Corporation Isolated sidewall capacitor having a compound plate electrode
US5826330A (en) * 1995-12-28 1998-10-27 Hitachi Aic Inc. Method of manufacturing multilayer printed wiring board
JP3395621B2 (ja) * 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
US6255157B1 (en) * 1999-01-27 2001-07-03 International Business Machines Corporation Method for forming a ferroelectric capacitor under the bit line
US6847527B2 (en) * 2001-08-24 2005-01-25 3M Innovative Properties Company Interconnect module with reduced power distribution impedance
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
US6610417B2 (en) * 2001-10-04 2003-08-26 Oak-Mitsui, Inc. Nickel coated copper as electrodes for embedded passive devices
JP4166013B2 (ja) * 2001-12-26 2008-10-15 富士通株式会社 薄膜キャパシタ製造方法
JP3835403B2 (ja) * 2002-11-26 2006-10-18 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100548999B1 (ko) * 2003-10-28 2006-02-02 삼성전자주식회사 수직으로 연장된 배선간 엠아이엠 커패시터를 갖는로직소자 및 그것을 제조하는 방법
US7211289B2 (en) * 2003-12-18 2007-05-01 Endicott Interconnect Technologies, Inc. Method of making multilayered printed circuit board with filled conductive holes
KR100619367B1 (ko) * 2004-08-26 2006-09-08 삼성전기주식회사 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법
US7312146B2 (en) * 2004-09-21 2007-12-25 Applied Materials, Inc. Semiconductor device interconnect fabricating techniques

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307944A (ja) * 1998-04-17 1999-11-05 Hokuriku Electric Ind Co Ltd 多層回路基板及びその製造方法
JP2005191559A (ja) * 2003-12-05 2005-07-14 Ibiden Co Ltd 多層プリント配線板

Also Published As

Publication number Publication date
EP1936682A1 (en) 2008-06-25
WO2007043683A1 (ja) 2007-04-19
CN101288168A (zh) 2008-10-15
US8108990B2 (en) 2012-02-07
CN102291936A (zh) 2011-12-21
US20090064493A1 (en) 2009-03-12
CN102291936B (zh) 2013-12-25
US7888803B2 (en) 2011-02-15
TWI365015B (ja) 2012-05-21
TW200746940A (en) 2007-12-16
JPWO2007043683A1 (ja) 2009-04-23
US20070132088A1 (en) 2007-06-14
EP1936682A4 (en) 2011-08-03
CN101288168B (zh) 2011-08-31

Similar Documents

Publication Publication Date Title
JP5058812B2 (ja) プリント配線板
JP4700332B2 (ja) 多層プリント配線板
JP4971152B2 (ja) プリント配線板
JP4960876B2 (ja) 高誘電体シートの製法
JP5095398B2 (ja) 多層プリント配線板
KR101100557B1 (ko) 다층 인쇄 배선판 및 그의 제조 방법
JP2012033968A (ja) プリント配線板及びその製造方法
TWI397362B (zh) Multilayer printed wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5058812

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250