JP2019087582A - サーミスタ素子 - Google Patents
サーミスタ素子 Download PDFInfo
- Publication number
- JP2019087582A JP2019087582A JP2017213113A JP2017213113A JP2019087582A JP 2019087582 A JP2019087582 A JP 2019087582A JP 2017213113 A JP2017213113 A JP 2017213113A JP 2017213113 A JP2017213113 A JP 2017213113A JP 2019087582 A JP2019087582 A JP 2019087582A
- Authority
- JP
- Japan
- Prior art keywords
- external electrode
- thermistor element
- protrusion
- end surface
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Abstract
【課題】ワイヤボンディングにより実装基板に良好に実装することができ接続信頼性を向上できるサーミスタ素子を提供する。【解決手段】サーミスタ素子は、第1端面と第2端面と天面と底面とを含む素体と、第1端面と天面の一部と底面の一部とを覆う第1外部電極と、第2端面と天面の一部と底面の一部とを覆う第2外部電極と、素体内に設けられ、第1外部電極に接続される第1内部電極と、素体内に設けられ、第2外部電極に接続される第2内部電極とを有する。第1外部電極および第2外部電極は、最外層の金属めっき層を含み、金属めっき層の表面には、環状の突部が設けられている。【選択図】図2
Description
本発明は、サーミスタ素子に関する。
従来、サーミスタ素子としては、特開2006−269661号公報(特許文献1)に記載されたものがある。このサーミスタ素子は、セラミックスから構成される素体と、素体の両端面を覆う外部電極と、素体内に設けられ外部電極に接続される内部電極とを有する。
ところで、前記従来のサーミスタ素子では、外部電極は、導電ペーストを印刷して形成されているので、サーミスタ素子をワイヤボンディングにより実装基板に実装しようとすると、導電ペーストとワイヤボンディングは相性が悪く、外部電極にワイヤボンディングを施しても十分な接続を得ることは困難であった。
そこで、本発明の課題は、ワイヤボンディングにより実装基板に良好に実装することができ接続信頼性を向上できるサーミスタ素子を提供することにある。
前記課題を解決するため、本発明のサーミスタ素子は、
第1端面と、前記第1端面の反対側に位置する第2端面と、前記第1端面と前記第2端面に交差する天面と、前記天面の反対側に位置する底面とを含む素体と、
前記第1端面と前記天面の一部と前記底面の一部とを覆う第1外部電極と、
前記第2端面と前記天面の一部と前記底面の一部とを覆う第2外部電極と、
前記素体内に設けられ、前記第1外部電極に接続される第1内部電極と、
前記素体内に設けられ、前記第2外部電極に接続される第2内部電極と
を備え、
前記第1外部電極および前記第2外部電極は、最外層の金属めっき層を含み、
前記金属めっき層の表面には、環状の突部が設けられている。
第1端面と、前記第1端面の反対側に位置する第2端面と、前記第1端面と前記第2端面に交差する天面と、前記天面の反対側に位置する底面とを含む素体と、
前記第1端面と前記天面の一部と前記底面の一部とを覆う第1外部電極と、
前記第2端面と前記天面の一部と前記底面の一部とを覆う第2外部電極と、
前記素体内に設けられ、前記第1外部電極に接続される第1内部電極と、
前記素体内に設けられ、前記第2外部電極に接続される第2内部電極と
を備え、
前記第1外部電極および前記第2外部電極は、最外層の金属めっき層を含み、
前記金属めっき層の表面には、環状の突部が設けられている。
本発明のサーミスタ素子によれば、第1、第2外部電極は、最外層の金属めっき層を含むので、サーミスタ素子の底面側を実装基板に実装する際、サーミスタ素子の第1、第2外部電極の金属めっき層にワイヤボンディングを施すことができ、第1、第2外部電極とワイヤの接続信頼性を向上できる。
また、金属めっき層の表面には、環状の突部が設けられているので、金属めっき層の表面にワイヤをボールボンディングする際、突部に囲まれた凹部内にワイヤの先端のボールを接合できる。そして、超音波を用いてワイヤボンディングを行う際、ワイヤのボールを囲む突部を介して超音波をボール全体に伝えることができる。この結果、ワイヤのボールと金属めっき層の接合性がよくなる。
また、サーミスタ素子の一実施形態では、前記金属めっき層は、前記天面に位置する第1表面を含み、前記突部は、前記第1表面に設けられている。
前記実施形態によれば、突部は、金属めっき層の第1表面に設けられているので、素体の天面側にワイヤをボンディングすることができる。
また、サーミスタ素子の一実施形態では、前記第1端面から前記第2端面に向かって延在する長さ方向と前記底面から前記天面に向かって延在する厚み方向とを含む断面において、前記突部の第1頂点および第2頂点を通る第1直線と、前記第1直線に平行であり前記突部に囲まれた凹部の底に接する第2直線との間の距離は、1μm以下である。
前記実施形態によれば、第1直線と第2直線の間の距離は、1μm以下であるので、ワイヤを凹部の底に良好に接合することができる。
また、サーミスタ素子の一実施形態では、前記突部は、前記第1表面の中央領域に位置している。
前記実施形態によれば、突部は、第1表面の中央領域に位置しているので、ワイヤを第1表面の中央領域に接合することができ、ワイヤを良好な位置に接合することができる。
また、サーミスタ素子の一実施形態では、前記素体は、前記第1外部電極および前記第2外部電極から露出する領域に、溝を有する。
前記実施形態によれば、素体は、第1、第2外部電極から露出する領域に、溝を有するので、サーミスタ素子の底面側を実装基板に実装する際、サーミスタ素子の溝にダイボンド材を埋め込んで、サーミスタ素子をダイボンド材により実装基板に接着することができる。このように、溝にダイボンド材を塗布できるため、ダイボンド材の塗布量を確保できて、外部電極に塗布されるダイボンド材を低減できる。この結果、外部電極を直接に実装基板に接触させることができて、サーミスタ素子の実装姿勢を安定化できる。また、溝にダイボンド材を埋め込むので、サーミスタ素子とダイボンド材の接着力を強くできて、サーミスタ素子の実装基板への実装不良を低減できる。
本発明のサーミスタ素子によれば、ワイヤボンディングにより実装基板に良好に実装することができ接続信頼性を向上できる。
以下、本発明を図示の実施の形態により詳細に説明する。
図1は、本発明の一実施形態のサーミスタ素子1を示す斜視図である。図2は、サーミスタ素子1の断面図である。図1と図2に示すように、サーミスタ素子1は、素体10と、素体10内に設けられた第1、第2、第3内部電極21,22,23と、素体10の表面の一部を覆うと共に第1、第2内部電極21,22に電気的に接続される第1、第2外部電極41,42とを有する。
素体10は、積層された複数のセラミックス層10aから構成される。セラミックス層10aは、例えば、負の抵抗温度特性を有するセラミックスからなる。セラミックスは、例えば、酸化マンガンを主成分とするセラミックスであり、酸化ニッケル、酸化コバルト、アルミナ、酸化鉄、酸化チタン、酸化ジルコニウム、酸化銅、酸化亜鉛などを含む。つまり、サーミスタ素子1は、NTC(Negative Temperature Coefficient)サーミスタであり、温度の上昇に伴って抵抗値が減少する。
素体10は、略直方体状に形成されている。素体10の表面は、第1端面15と、第1端面15の反対側に位置する第2端面16と、第1端面15と第2端面16に交差する周面17とから構成される。第1端面15と第2端面16とは、平行である。周面17は、天面11と底面12と第1側面13と第2側面14とから構成される。天面11と底面12とは、セラミックス層10aの積層方向に位置し、互いに反対側に位置する。第1側面13と第2側面14とは、互いに反対側に位置する。天面11と底面12とは、平行である。第1側面13と第2側面14とは、平行である。第1端面15と天面11と第1側面13とは、互いに直交する。底面12とは、サーミスタ素子1を実装基板に実装する側の面である。
ここで、第1端面15から第2端面16に向かって延在するサーミスタ素子1の長さ方向を、L方向とし、第1側面13から第2側面14に向かって延在するサーミスタ素子1の幅方向をW方向とし、底面12から天面11に向かって延在するサーミスタ素子1の厚み方向をT方向とする。T方向は、セラミックス層10aの積層方向に一致する。L方向とW方向とT方向とは、互いに直交する。具体的に述べると、L方向は、第1端面15に直交する方向であり、W方向は、第1側面13に直交する方向であり、T方向は、天面11に直交する方向である。
第1、第2、第3内部電極21,22,23は、セラミックス層10aと交互に積層される。第1、第2、第3内部電極21,22,23は、例えば、Ag、Pd、AgPdのうちの少なくとも一つの元素を含んでいる。
第1内部電極21は、2つあり、2つの第1内部電極21は、T方向に平行に配列されている。第1内部電極21の端部21aは、素体10の第1端面15から露出している。第2内部電極22は、2つあり、2つの第2内部電極22は、T方向に平行に配列されている。第2内部電極22の端部22aは、素体10の第2端面16から露出している。第1内部電極21と第2内部電極22は、L方向に離隔して配置されている。つまり、第1内部電極21と第2内部電極22は、T方向に重なっていない。
第3内部電極23は、2つの第1内部電極21の間と2つの第2内部電極22の間に位置する。つまり、第3内部電極23と第1内部電極21は、T方向に重なり、第3内部電極23と第2内部電極22は、T方向に重なっている。
第1外部電極41は、第1端面15の全面と周面17の第1端面15側とを覆う。つまり、第1外部電極41は、第1端面15と天面11の一部と底面12の一部と第1側面13の一部と第2側面14の一部とを覆う。第1外部電極41は、いわゆる、5面電極である。第1外部電極41は、第1内部電極21の端部21aに接触して電気的に接続される。
第2外部電極42は、第2端面16の全面と周面17の第2端面16側とを覆う。つまり、第2外部電極42は、第2端面16と天面11の一部と底面12の一部と第1側面13の一部と第2側面14の一部とを覆う。第2外部電極42は、いわゆる、5面電極である。第2外部電極42は、第2内部電極22の端部22aに接触して電気的に接続される。
第1外部電極41は、素体10を覆う最内層の下地層41aと、下地層41aに積層される中間層41bと、中間層41bに積層される最外層の金属めっき層41cとを有する。
下地層41aは、例えば、銀などの金属材料からなる。下地層41aは、例えば、ペースト状の金属材料を素体10に印刷し焼結して形成される。
中間層41bは、例えば、ニッケル、銅、クロム、パラジウムなどを含む単層からなるが、例えば、ニッケルを含む層とパラジウムを含む層の2層からなってもよい。中間層41bは、ニッケルの単層が好ましく、さらに好ましくは、ニッケルとパラジウムの2層でからなるとよい。このように、中間層41bにパラジウムが含まれることで、金属めっき層41cへのニッケルの熱拡散を低減できる。この結果、金属めっき層41cの表面にニッケルが拡散することを低減して、金属めっき層41cへのワイヤボンディングの悪影響を低減できる。なお、これらの中間層は、電解めっきにて形成されることが好ましい。
金属めっき層41cは、例えば、金、銀または銅などの金属材料からなる。金属めっき層41cは、例えば、中間層41b上に金属材料を電解めっきして形成される。同様に、第2外部電極42は、下地層42aと中間層42bと金属めっき層42cとを有する。
素体10は、第1外部電極41および第2外部電極42から露出する領域(以下、露出領域Z1という。)と、第1外部電極41および第2外部電極42に覆われている領域(以下、被覆領域Z2という。)とを含む。素体10は、露出領域Z1に、溝18を有する。つまり、溝18は、素体10の天面11、底面12、第1側面13および第2側面14のそれぞれに、設けられる。
第1端面15、第2端面16、天面11および底面12に交差する断面(LT断面)において、天面11および底面12に設けられた溝18の断面形状は、台形である。溝18の断面形状は、溝18の底ほど幅が狭くなるような台形である。したがって、溝18の断面形状は、台形であるので、溝18をエッチングにより形成し易くなる。なお、台形の角は、丸みを帯びていてもよい。溝18の底は、平坦であるが、凹凸を有していてもよい。溝18は、第1外部電極41および第2外部電極42の端部に重なっていてもよい。
同様に、第1端面15、第2端面16、第1側面13および第2側面14に交差する断面(LW断面)において、第1側面13および第2側面14に設けられた溝18の断面形状は、台形である。
第1外部電極41の金属めっき層41cは、素体10の天面11に位置する第1表面411を含む。第1表面411には、環状の突部50が設けられている。突部50は、第1外部電極41の第1表面411の中央領域に位置している。
図3は、突部50のT方向からみた平面図である。図3に示すように、突部50の形状は、T方向からみて円形である。突部50の中央には、突部50に囲まれた凹部51が形成される。凹部51の形状は、T方向からみて円形である。なお、突部50および凹部51の形状は、円形であるが、楕円形や多角形であってもよい。
同様に、第2外部電極42の金属めっき層42cは、素体10の天面11に位置する第1表面421を含む。第1表面421には、環状の突部50が設けられている。なお、突部50は、第1外部電極41および第2内部電極42の両方に設けられているが、第1外部電極41または第2内部電極42の一方に設けられていてもよい。
突部50または凹部51の大きさを制御する方法について説明する。下地層41a,42aの塗布条件で制御することができる。具体的に述べると、下地層41a,42aの材料である電極ペーストには、粉末、樹脂、溶剤が含まれる。そして、乾燥速度の異なる溶剤を使用または組み合わせることで、突部50または凹部51の大きさを調整できる。
前記サーミスタ素子1によれば、第1、第2外部電極41,42は、最外層の金属めっき層41c,42cを含むので、図4に示すように、サーミスタ素子1を実装基板100に実装する際、サーミスタ素子1の第1、第2外部電極41,42の金属めっき層41c,42cにワイヤ101をボンディングすることができ、第1、第2外部電極41,42とワイヤ101の接続信頼性を向上できる。
また、素体10は、第1、第2外部電極41,42から露出する領域(露出領域Z1)に、溝18を有するので、サーミスタ素子1の底面12側を実装基板100に実装する際、サーミスタ素子1の溝18にダイボンド材102を埋め込んで、サーミスタ素子1をダイボンド材102により実装基板100に接着することができる。このように、溝18にダイボンド材102を塗布できるため、ダイボンド材102の塗布量を確保できて、第1、第2外部電極41,42に塗布されるダイボンド材102を低減できる。この結果、第1、第2外部電極41,42を直接に実装基板100に接触させることができて、サーミスタ素子1の実装姿勢を安定化できる。また、溝18にダイボンド材102を埋め込むので、サーミスタ素子1とダイボンド材102の接着力を強くできて、サーミスタ素子1の実装基板100への実装不良を低減できる。したがって、サーミスタ素子1をワイヤボンディングにより実装基板100に良好に実装することができる。
また、素体10は実装基板100にダイボンド材102を介して接着されるので、実装基板100の熱がダイボンド材102を介して素体10に伝わり易くなって、サーミスタ素子1への熱伝導性が良好となる。また、溝18の深さを調整することで、素体10の抵抗値を調整できる。
これに対して、素体に溝を設けない場合、ダイボンド材の塗布量を確保するため、素体の底面に加えて、外部電極にもダイボンド材を塗布する必要がある。このように、ダイボンド材が外部電極にも塗布されると、外部電極がダイボンド材を介して実装基板に載置され、ダイボンド材の状態によって、サーミスタ素子が実装基板に対して傾いた状態で実装されるおそれがある。また、外部電極がダイボンド材を介して実装基板に接着されると、実装基板の熱が素体に伝わり難くなって、サーミスタ素子の熱伝導性が悪化する。
前記サーミスタ素子1によれば、金属めっき層41c,42cの第1表面411,421には、環状の突部50が設けられているので、金属めっき層41c,42cの第1表面411,421にワイヤ101をボールボンディングする際、突部50に囲まれた凹部51内にワイヤ101の先端のボール101aを接合できる。そして、超音波を用いてワイヤボンディングを行う際、ワイヤ101のボール101aを囲む突部50を介して超音波をボール101a全体に伝えることができる。この結果、ワイヤ101のボール101aと金属めっき層41c,42cの接合性がよくなる。
また、突部50は、第1表面411,421に設けられているので、素体10の天面11側にワイヤ101をボンディングすることができる。
また、突部50は、第1表面411,421の中央領域に位置しているので、ワイヤ101を第1表面411,421の中央領域に接合することができる。したがって、ワイヤ101を良好な位置に接合することができる。
図5は、図3のX−X断面図である。図5では、分かりやすくするために断面をハッチングなしで示す。図5に示すように、L方向(長さ方向)とT方向(厚み方向)とを含む断面において、突部50の第1頂点P1および第2頂点P2を通る第1直線S1を定義し、第1直線S1に平行であり凹部51の底に接する第2直線S2を定義する。第1直線S1と第2直線S2の間の距離dは、好ましくは、1μm以下である。この断面は、突部50におけるW方向の中心を通る断面であり、例えば、突部50のW方向の内径の中心を通る断面図である。第1頂点P1の位置は、第2頂点P2の位置よりも高いが、同じであってもよく、または、低くてもよい。第1頂点P1と第2頂点P2の間の距離は、例えば、100μmである。
したがって、第1直線S1と第2直線S2との間の距離dは、1μm以下であるので、ワイヤ101のボール101aを凹部51の底に良好に接合することができる。これに対して、突部50が高くなりすぎると、ワイヤ101のボール101aが凹部51の底に接続し難くなる。
図6は、突部の実施例を示すT方向からみた平面図である。図6に示すように、実際の製品において、突部50の平面形状は、完全な円形でなく変形している場合がある。具体的に述べると、突部50の外周形状および内周形状は、不規則に湾曲した形状である。また、突部50の高さは、突部50の周方向に沿って異なる。この場合でも、図5に示すように、突部の頂点と凹部の底の距離を求めることができる。
なお、本発明は上述の実施形態に限定されず、本発明の要旨を逸脱しない範囲で設計変更可能である。
前記実施形態では、サーミスタ素子は、NTCサーミスタとしたが、PTC(Positive Temperature Coefficient)サーミスタとしてもよい。
前記実施形態では、第1外部電極は、第1端面と天面の一部と底面の一部と第1側面の一部と第2側面の一部とを覆う5面電極であるが、第1外部電極は、少なくとも、第1端面と天面の一部と底面の一部とを覆っていればよい。第2外部電極も、第1外部電極と同様であってもよい。
前記実施形態では、第1外部電極および第2外部電極は、下地層、中間層および金属めっき層から構成されるが、少なくとも最外層の金属めっき層を含んでいればよい。溝は、素体の第1側面、第2側面、天面および底面のそれぞれに、設けられているが、少なくとも天面および底面のそれぞれに、設けられていればよい。
前記実施形態では、第1、第2、第3内部電極を設けているが、第3内部電極を設けなくてもよい。また、第3内部電極を設けないで、第1内部電極と第2内部電極をT方向に重なるように配置してもよい。
前記実施形態によれば、突部は、金属めっき層の第1表面に設けられているが、金属めっき層の第1表面以外の表面に設けてもよい。例えば、突部は、金属めっき層における素体の端面に位置する表面に設けてもよい。
1 サーミスタ素子
10 素体
10a セラミックス層
11 天面
12 底面
13 第1側面
14 第2側面
15 第1端面
16 第2端面
17 周面
18 溝
21 第1内部電極
22 第2内部電極
23 第3内部電極
41 第1外部電極
41a 下地層
41b 中間層
41c 金属めっき層
411 第1表面
42 第2外部電極
42a 下地層
42b 中間層
42c 金属めっき層
421 第1表面
50 環状の突部
51 凹部
100 実装基板
101 ワイヤ
101a ボール
102 ダイボンド材
P1 第1頂点
P2 第2頂点
S1 第1直線
S2 第2直線
d 第1直線と第2直線の間の距離
Z1 素体の露出領域
Z2 素体の被覆領域
10 素体
10a セラミックス層
11 天面
12 底面
13 第1側面
14 第2側面
15 第1端面
16 第2端面
17 周面
18 溝
21 第1内部電極
22 第2内部電極
23 第3内部電極
41 第1外部電極
41a 下地層
41b 中間層
41c 金属めっき層
411 第1表面
42 第2外部電極
42a 下地層
42b 中間層
42c 金属めっき層
421 第1表面
50 環状の突部
51 凹部
100 実装基板
101 ワイヤ
101a ボール
102 ダイボンド材
P1 第1頂点
P2 第2頂点
S1 第1直線
S2 第2直線
d 第1直線と第2直線の間の距離
Z1 素体の露出領域
Z2 素体の被覆領域
Claims (5)
- 第1端面と、前記第1端面の反対側に位置する第2端面と、前記第1端面と前記第2端面に交差する天面と、前記天面の反対側に位置する底面とを含む素体と、
前記第1端面と前記天面の一部と前記底面の一部とを覆う第1外部電極と、
前記第2端面と前記天面の一部と前記底面の一部とを覆う第2外部電極と、
前記素体内に設けられ、前記第1外部電極に接続される第1内部電極と、
前記素体内に設けられ、前記第2外部電極に接続される第2内部電極と
を備え、
前記第1外部電極および前記第2外部電極は、最外層の金属めっき層を含み、
前記金属めっき層の表面には、環状の突部が設けられている、サーミスタ素子。 - 前記金属めっき層は、前記天面に位置する第1表面を含み、前記突部は、前記第1表面に設けられている、請求項1に記載のサーミスタ素子。
- 前記第1端面から前記第2端面に向かって延在する長さ方向と前記底面から前記天面に向かって延在する厚み方向とを含む断面において、前記突部の第1頂点および第2頂点を通る第1直線と、前記第1直線に平行であり前記突部に囲まれた凹部の底に接する第2直線との間の距離は、1μm以下である、請求項2に記載のサーミスタ素子。
- 前記突部は、前記第1表面の中央領域に位置している、請求項2または3に記載のサーミスタ素子。
- 前記素体は、前記第1外部電極および前記第2外部電極から露出する領域に、溝を有する、請求項1から4の何れか一つに記載のサーミスタ素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017213113A JP2019087582A (ja) | 2017-11-02 | 2017-11-02 | サーミスタ素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017213113A JP2019087582A (ja) | 2017-11-02 | 2017-11-02 | サーミスタ素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019087582A true JP2019087582A (ja) | 2019-06-06 |
Family
ID=66764292
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017213113A Pending JP2019087582A (ja) | 2017-11-02 | 2017-11-02 | サーミスタ素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019087582A (ja) |
-
2017
- 2017-11-02 JP JP2017213113A patent/JP2019087582A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7040062B2 (ja) | 電子部品 | |
JP2019134066A (ja) | 電子部品 | |
JP6890940B2 (ja) | 電子部品 | |
JP2019050278A (ja) | 電子部品及び電子部品装置 | |
JP2019134068A (ja) | 電子部品 | |
JP2019083253A (ja) | 電子部品及び電子部品装置 | |
JP2019087574A (ja) | 振動デバイス | |
JP6495740B2 (ja) | 電子素子実装用基板および電子装置 | |
JP2018139309A (ja) | 電子装置 | |
JP5786751B2 (ja) | 積層電子部品 | |
JP6338011B2 (ja) | 基板埋め込み用ntcサーミスタおよびその製造方法 | |
WO2020153289A1 (ja) | 圧電素子 | |
US11765979B2 (en) | Vibration device | |
JP2019087582A (ja) | サーミスタ素子 | |
JP2018041904A (ja) | 電子部品装置 | |
JP2019087578A (ja) | サーミスタ素子 | |
JP2019087583A (ja) | サーミスタ素子 | |
JP6780630B2 (ja) | 振動デバイス | |
JP2019087581A (ja) | サーミスタ素子 | |
US20230395310A1 (en) | Coil component and method for manufacturing the same | |
JP7167653B2 (ja) | 振動デバイス、接続構造体、及び振動デバイスの製造方法 | |
JP7172401B2 (ja) | 圧電アクチュエータおよび圧電駆動装置 | |
JP2019087579A (ja) | サーミスタ素子 | |
JP7151285B2 (ja) | 圧電素子 | |
JP5817388B2 (ja) | 部品内蔵基板 |