JP2018139309A - 電子装置 - Google Patents

電子装置 Download PDF

Info

Publication number
JP2018139309A
JP2018139309A JP2018085026A JP2018085026A JP2018139309A JP 2018139309 A JP2018139309 A JP 2018139309A JP 2018085026 A JP2018085026 A JP 2018085026A JP 2018085026 A JP2018085026 A JP 2018085026A JP 2018139309 A JP2018139309 A JP 2018139309A
Authority
JP
Japan
Prior art keywords
electronic component
curved
base
component mounting
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018085026A
Other languages
English (en)
Other versions
JP6705861B2 (ja
Inventor
山田　浩
Hiroshi Yamada
浩 山田
拓治 岡村
Takuji Okamura
拓治 岡村
明彦 舟橋
Akihiko Funahashi
明彦 舟橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JP2018139309A publication Critical patent/JP2018139309A/ja
Application granted granted Critical
Publication of JP6705861B2 publication Critical patent/JP6705861B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B13/00—Optical objectives specially designed for the purposes specified below
    • G02B13/18—Optical objectives specially designed for the purposes specified below with lenses having one or more non-spherical faces, e.g. for reducing geometrical aberration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/51—Housings
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Light Receiving Elements (AREA)
  • Die Bonding (AREA)
  • Led Device Packages (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】曲状電子部品実装部の熱分布を一様なものとすることが可能となる電子部品実装用パッケージおよび電子装置を提供する。
【解決手段】電子装置２１において、電子部品実装用パッケージ１は、一主面および他主面と、一主面に設けられ、縦断面視で弧状の凹部２ｄまたは凸部とを有する基体２と、凹部２ｄまたは凸部に設けられ、湾曲した曲状電子部品１０が実装される曲状電子部品実装部１１とを有している。基体２は、一主面の側から平面透視したときに、曲状電子部品実装部１１と重なるように他の主面に切り欠き４を有している。
【選択図】図１

Description

本発明は、曲状電子部品、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯ
Ｓ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emitting Diode）等の発光素子等の曲状電子部品が実装された電子装置に関するものである。
従来から湾曲した撮像素子が知られている（例えば、特開２００４−３５６１７５号公報）。なお、撮像素子を実装するパッケージを電子部品実装用パッケージとし、電子部品実装用パッケージと撮像素子を含めて電子装置とする。
上述のような電子部品実装用パッケージとしては、湾曲した撮像素子が作動する際の撮像素子の熱分布が場所によって大きく異なる虞があり、電子装置の処理機能の低下が懸念されていた。
本発明の１つの態様に係る電子部品実装用パッケージは、一主面および他主面と、前記一主面に設けられ、縦断面視で弧状の凹部または凸部と、平坦部とを有する基体と、前記凹部または前記凸部と、前記平坦部とに設けられ、湾曲した曲状電子部品が実装される曲状電子部品実装部とを有する電子部品実装用パッケージと、該電子部品実装用パッケージに実装されるとともに、平坦領域を有する前記曲状電子部品と、を備えており、前記平坦領域と前記平坦部とは重なって位置している。
（ａ）は、本発明の第１の実施形態に係る電子部品実装用パッケージ、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）は、本発明の第１の実施形態に係る電子部品実装用パッケージの外観斜視図であって、（ｂ）は、（ａ）の変形例である。 （ａ）は、本発明の第２の実施形態に係る電子部品実装用パッケージ、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）は、本発明の第３の実施形態に係る電子部品実装用パッケージ、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。 本発明の第４の実施形態に係る電子部品実装用パッケージ、および電子装置の外観を示す縦断面図である。 （ａ）は、本発明の第５の実施形態に係る電子部品実装用パッケージ、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）は、本発明の第６の実施形態に係る電子部品実装用パッケージ、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）は、本発明の第７の実施形態に係る電子部品実装用パッケージ、および電子装置の外観を示す上面図であり、（ｂ）は、（ａ）のＡ−Ａ線に対応する縦断面図である。 本発明の第８の実施形態に係る電子部品実装用パッケージ、および電子装置の縦断面図である。 本発明の第９の実施形態に係る電子部品実装用パッケージ、および電子装置の外観を示す縦断面図である。 本発明の第９の実施形態のその他の形態に係る電子部品実装用パッケージ、および電子装置の外観を示す縦断面図である。
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子部品実装用パッケージは複数の曲状電子部品実装部を有するものを含むものとする。また、電子部品実装用パッケージに曲状電子部品が実装された構成を電子装置とする。電子部品実装用パッケージおよび電子装置は、いずれの方向が上方若しくは下方とされてもよいものであるが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方として、上面若しくは下面の語を用いるものとする。
（第１の実施形態）
図１を参照して本発明の第１の実施形態における電子装置２１および電子部品実装用パッケージ１について説明する。本実施形態における電子装置２１は、電子部品実装用パッケージ１と曲状電子部品１０とを有している。
図１に示す例において、電子部品実装用パッケージ１は、一主面および他主面と、一主面に設けられ、縦断面視で弧状の凹部２ｄを有する基体２と、凹部２ｄに設けられ、湾曲した曲状電子部品１０が実装される曲状電子部品実装部１１とを有しており、基体２は、一主面の側から平面透視したときに、曲状電子部品実装部１１と重なるように他主面に切り欠き４を有している。
図１または図２に示す例では、基体２は主面と、一主面に設けられた凹部２ｄを有している。また、図１に示す例では基体２の一主面に曲状電子部品接続用パッド３を有している。なお、図２では、曲状電子部品接続用パッド３および曲状電子部品１０は省略しており、図２（ａ）は切り欠き４が側面から見えない電子部品実装用パッケージ１であって、図２（ｂ）は切り欠き４が側面から見える電子部品実装用パッケージ１である。
基体２は、絶縁基体に後述する配線導体が形成されて成る。この絶縁基体の材料は例えば、電気絶縁性セラミックス、または樹脂等が使用される。
基体２の絶縁基体の材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体，ムライト質焼結体，炭化珪素質焼結体，窒化アルミニウム質焼結体，窒化珪素質焼結体，またはガラスセラミックス焼結体等が挙げられる。
基体２の絶縁基体の材料として使用される樹脂としては例えば、エポキシ樹脂，ポリイミド樹脂，アクリル樹脂，フェノール樹脂，またはフッ素系樹脂等が挙げられる。フッ素系樹脂としては例えば、ポリエステル樹脂、または四フッ化エチレン樹脂が挙げられる。
図１に示す例のように、基体２は、前述した材料から成る絶縁層を複数上下に積層して形成されている。
基体２は、図１または図２に示す例のように３層の絶縁層から形成されていてもよいし、単層〜２層または４層以上の絶縁層から形成されていてもよい。図１または図２に示す例では、基体２は３層の絶縁層から形成されている。
基体２は上面もしくは側面にもしくは下面に外部回路接続用電極が設けられていてもよ
い。外部回路接続用電極は例えば、電子装置２１と外部装置等と電気的に接続するために設けられる。
基体２の内部には、各絶縁層間を導通させる貫通導体と内部配線とから成る配線導体が設けられていてもよいし、基体２は、表面に露出した配線導体を有していてもよい。また、その配線導体によって、外部回路接続用電極と曲状電子部品接続用パッド３とが電気的に接続されていてもよい。また、基体２を形成する枠体２ａの内部に設けられた配線導体が、枠体２ａの表面に露出した配線導体等によって電気的に接続されていてもよい。
曲状電子部品接続用パッド３、外部回路接続用電極及び配線導体は、基体２が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ），銀（Ａｇ）若しくは銅（Ｃｕ）、または、これらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。また、曲状電子部品接続用パッド３、外部回路接続用電極及び配線導体は、基体２が樹脂から成る場合には、銅（Ｃｕ），金（Ａｕ），アルミニウム（Ａｌ），ニッケル（Ｎｉ），クロム（Ｃｒ），モリブデン（Ｍｏ）若しくはチタン（Ｔｉ）、または、これらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。
曲状電子部品接続用パッド３、外部回路接続用電極及び配線導体の露出した表面に、めっき層が設けられることが好ましい。この構成によれば、曲状電子部品接続用パッド３、外部回路接続用電極、および配線導体の露出表面を保護して酸化を防止できる。また、この構成によれば、曲状電子部品接続用パッド３と曲状電子部品１０との接続部材１３（ワイヤボンディング等）を介した電気的接続を良好にできる。めっき層は、例えば、厚さ０．５〜１０μｍのＮｉめっき層を被着させる。または、このＮｉめっき層の上に、厚さ０．５〜３μｍの金（Ａｕ）めっき層を被着させてもよい。
図１に示す例のように、電子部品実装用パッケージ１は、凹部２ｄに、湾曲した曲状電子部品１０が実装される曲状電子部品実装部１１を有している。
曲状電子部品実装部１１は曲状電子部品１０が実装される領域をいう。図１に示す例では、曲状電子部品実装部１１は曲状電子部品接続用パッド３よりも内側の領域である。図１では、断面視において弧状の凹部となっている領域である。
図１に示す例では、電子部品実装用パッケージ１の基体２は、一主面の側から平面透視したときに、曲状電子部品実装部１１と重なるように他主面に切り欠き４を有している。
図１に示す例のように、基体２は一主面の側から平面透視したときに、曲状電子部品実装部１１と重なるように、他主面に切り欠き４を有していることで、電子部品実装用パッケージ１に曲状電子部品１０を実装して曲状電子部品１０が作動し、発熱した場合において、切り欠きを有することにより曲状電子部品１０の発熱箇所に応じて基体２の厚みを適したものとすることができる。よって曲状電子部品１０の放熱を適するものとし、曲状電子部品実装部１１の熱分布を一様なものとすることが可能となる。なお、例えば切り欠き４の位置、大きさを変更することで、熱が切り欠き４の空隙（空気）に伝熱する、外部回路等に接して伝熱するのを適するものとし、曲状電子部品実装部１１の熱分布をより一様なものとすることが可能となる。
また、一般的に、曲状電子部品実装部が弧状の凹部となっていることで、曲状電子部品実装部と曲状電子部品実装部の周囲の平坦部との熱膨張又は熱収縮における挙動、または応力の方向が異なっている。そのため、曲状電子部品実装部と曲状電子部品実装部の周囲の平坦部との境目にストレスがかかり、基体の変形、クラック、または割れの発生が懸念
されている。図１に示す例のように、基体２は一主面の側から平面透視したときに、曲状電子部品実装部１１と重なるように、他主面に切り欠き４を有していることで、曲状電子部品１０が作動し、発熱した際に電子部品実装用パッケージ１が熱膨張または熱収縮を起こした場合においても、切り欠き４を有することで、曲状電子部品実装部１１からの熱膨張または熱収縮の応力を緩和、吸収させることが可能となる。よって、曲状電子部品実装部１１とその周囲の平坦部１１ａとの境目にかかるストレスを低減させ、基体２の変形、クラック、または割れを低減させることが可能となる。
また、平面視で切り欠き４と重なる曲状電子部品実装部１１の厚みｔは５０μｍ以上であることで、曲状電子部品実装部１１直下の基体２の温度の上昇を抑えつつ曲状電子部品実装部１１の熱分布を均一としやすいため好ましい。なお、図１は２層から成っているがこの時は、少なくとも１層が５０μｍ以上であることが好ましい。
また、断面視で基体２の凹部２ｄの周縁部から凹部２ｄの最低点４ｃまでは３０μｍ以上であることが好ましい。断面視で基体２の凹部２ｄの周縁部から凹部２ｄの最低点４ｃまでの距離が３０μｍ以上であることで、曲状電子部品１０を実装する工程において、凹部２ｄの中心に実装しやすい。さらに、曲状電子部品１０が撮像素子である場合、凹部２ｄの曲率は電子装置２１に接合されるレンズ筐体の最も下面側に設けられる凹レンズまたは凸レンズの曲率と等しいか、それ以下であることが好ましい。凹部２ｄの曲率がレンズ筐体の最も下面側に設けられる凹レンズまたは凸レンズの曲率と等しいことで、より良好な画像を得ることができる。また、凹部２ｄの曲率がレンズ筐体の最も下面側に設けられる凹レンズまたは凸レンズの曲率以下であることで、曲状電子部品１０を実装する工程で曲状電子部品１０に負荷をかけることなく接合できる。
また、図１に示す例では、電子部品実装用パッケージ１の切り欠き４の最低点４ｃは基体２の下面と縦断面視において同一の高さに位置している。このことにより、切り欠き４の弧状の部分が外部回路等に接するものとなり、曲状電子部品１０の放熱を適したものとすることができ、より曲状電子部品実装部１１の熱分布を一様なものとすることが容易となる。また、外部回路等と電子装置２１を実装する際、切り欠き４の最低点４ｃを樹脂等からなる接着剤等で外部回路と接合することで曲状電子部品１０の作動時の発熱における基体２の熱膨張を抑えることができ、曲状電子部品実装部１１とその周囲の平坦部１１ａとの境目にかかるストレスを低減させることができる。なお、後述するが、電子部品実装用パッケージ１の切り欠き４の最低点４ｃは基体２の下面と縦断面視においてより上の高さに位置していてもよい。なお、同一の高さとは、切り欠き４の最低点４ｃの高さ位置と、基体２の下面の高さ位置との差が２００μｍ以下のものをいう。
なお、切り欠き４の最低点４ｃとは、図１に示すように、切り欠き４の内面（底面）のうち、基体２の下面側に最も近い部分のことである。
また、電子部品実装用パッケージ１の基体２は、凹部２ｄと切り欠き４との間に一定の厚みとなる部分（網掛け部分であり、後述の実施形態においても同様に示している）を有していてもよい。このことによって、一定の厚みとなる部分の熱分布をより一様なものとすることができる。また曲状電子部品実装部１１直下の基体２の一部が厚くなっている部分を有することで、基体２の一定の厚みとなる箇所へ拡散する熱を少なくすることができる為、効果的に熱分布を一様なものとすることが可能となる。なお、一定の厚みとなる部分とは、網掛け部分における厚みが厚い個所と薄い個所との差が５０μｍ以下または厚みの厚い個所の１％以下のものをいう。
また、電子部品実装用パッケージ１の基体２は、一主面の側から平面透視したときに、凹部２ｄの切り欠き４と重なる部分と、切り欠き４の全体との間が一定の厚みとなってい
ることが好ましい。このことによって、平面視で切り欠き４と重なる部分の熱分布が一様なものとなるため、より曲状電子部品１０全体の熱分布を一様なものとすることが可能となる。また、縦断面視において凹部２ｄの広い部分で厚みが一定となるため、曲状電子部品１０が作動し発熱した際、熱膨張の挙動が一定となるため、曲状電子部品実装部１１とその周囲の平坦部１１ａとの境目にかかるストレスを低減させ、基体２の変形、クラック、または割れをより低減させることが可能となる。
また、凹部２ｄの周縁は、図１に示す例のように平面視において矩形状であってもよいが、平面視において円形であってもよい、また、凹部２ｄの周縁の形状が平面視において１つ以上の角部を有する場合、角部をつなぐ各辺は直線ではなく緩やかな曲線を描いていることで、曲状電子部品１０を実装する際に曲状電子部品１０にかかるストレスを低減させることができる。
また、凹部２ｄの側面と凹部２ｄの周囲に設けられた平坦部１１ａの延長面との成す角度θは９０°未満である。
図１に示す例では、基体２は１種類の材料からなっている。また、後述するが電子部品実装用パッケージ１の基体２は枠体２ａと、その下面に設けられた基部２ｂから成りっていてもよい。このとき、枠体２ａに用いられる材料として例えば電気絶縁性セラミックスまたは、樹脂等であり、基部２ｂに用いられる材料として例えば、電気絶縁性セラミックス、樹脂、または金属である。また、枠体２ａ及び基部２ｂは各絶縁層間を導通させる貫通導体と内部配線とから成る配線導体が設けられていてもよいし表面に露出した配線導体を有していてもよい。また、このとき枠体２ａと基部２ｂは電気的に接続していてもよい。
次に、図１を用いて、電子装置２１について説明する。図１に示す例において、電子装置２１は電子部品実装用パッケージ１と、曲状電子部品実装部１１に実装された曲状電子部品１０と、を有している。
曲状電子部品１０は例えば、ＣＣＤ型またはＣＭＯＳ型等の撮像素子、ＬＥＤ等の発光素子、または半導体回路素子等が用いられる。図１に示す例においては、曲状電子部品１０の各電極は、接続部材１３（ボンディングワイヤ）によって曲状電子部品接続用パッド３に電気的に接続されている。
なお、図示していないが、曲状電子部品１０の下面と基体２の曲状電子部品実装部１１とは、例えば熱硬化性の樹脂等で接合することで、曲状電子部品１０を強固に実装し、取り扱い時等において曲状電子部品１０の位置ズレを低減させることができる。また、曲状電子部品１０を実装する工程において、曲状電子部品１０の下面と基体２の曲状電子部品実装部１１との間に上述の熱硬化性の樹脂等を介することで、実装箇所、傾きを調整する際に基体と曲状電子部品１０とが擦れて、ダスト等が発生することを低減させることができる。
本発明の電子装置２１は、上記構成の電子部品実装用パッケージ１と、曲状電子部品実装部１１に実装された曲状電子部品１０と有していることにより、曲状電子部品１０の放熱を適するものとし、曲状電子部品実装部１１の熱分布を一様なものとすることが可能となる。また、曲状電子部品実装部１１とその周囲の平坦部１１ａとの境目にかかるストレスを低減させ、基体２の変形、クラック、または割れを低減させることが可能となる。
次に、本実施形態の電子部品実装用パッケージ１の製造方法の一例について説明する。
なお、下記で示す製造方法の一例は、多数個取り配線基板を用いた製造方法である。
（１）まず、基体２を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム（Ａｌ２Ｏ３）質焼結体である基体２を得る場合には、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２），マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、従来周知のドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
なお、基体２が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等で成形することによって基体２を形成することができる。
また、基体２は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって基体２を形成できる。
（２）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートに曲状電子部品接続用パッド３、外部回路接続用電極及び貫通導体や内部配線を含んだ配線導体となる部分に金属ペーストを塗布または充填する。
この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、基体２との接合強度を高めるために、ガラス、セラミックスを含んでいても構わない。
（３）次に、凹部２ｄを有する基体２となるセラミックグリーンシートを準備する。凹部２ｄを有する基体２を作製するためには、例えば枠体２ａ及び基部２ｂとなるセラミックグリーンシートを準備する。そして、複数のセラミックグリーンシートを積層して加圧する工程により、複数のセラミックグリーンシート同士を一体化させる。枠体２ａとなるセラミックグリーンシートは例えば金型、またはレーザー加工を用いて開口部２ｃとなる部分を打ち抜くことで作製することもできる。また、複数のセラミックグリーンシートを積層して加圧し、セラミックグリーンシート積層体を作製してから開口部２ｃとなる部分を打ち抜いてもよい。
弧状の凹部２ｄ及び切り欠き４は、この基部２ｂを作成する工程において形成することができる。例えば、通常の金型でまたこの基部２ｂを作成する工程において基部２ｂとなるセラミックグリーンシートを準備したあと、弧状の凹部２ｄまたは切り欠き４の形状となる金型で押圧して形成してもよい。また、例えば切削加工において、凹部２ｄまたは切り欠き４を形成してもよい。
（４）次に、各絶縁層となるセラミックグリーンシートを積層して加圧することにより基体２となるセラミックグリーンシート積層体を作製する。このとき、上述した枠体２ａとなるセラミックグリーンシートと基部２ｂとなるセラミックグリーンシートを積層して加圧することで一体化した基体２となるセラミックグリーンシート積層体を作製することができる。
（５）次に、このセラミックグリーンシート積層体を約１５００〜１８００℃の温度で焼成して、基体２が複数配列された多数個取り配線基板を得る。なお、この工程によって
、前述した金属ペーストは、基体２となるセラミックグリーンシートと同時に焼成され、曲状電子部品接続用パッド３、外部回路接続用電極、または配線導体となる。
（６）次に、焼成して得られた多数個取り配線基板を複数の基体２に分断する。この分断においては、基体２の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法、またはスライシング法等により基体２の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。なお、凹部２ｄまたは切り欠き４を形成していない状態で基体２を作製し、複数の基体２に分断したのち切削加工を用いることで凹部２ｄまたは切り欠き４を形成することもできる。
上記（１）〜（６）の工程によって、電子部品実装用パッケージ１が得られる。なお、上記（１）〜（６）の工程順番は指定されない。このようにして形成された電子部品実装用パッケージ１の曲状電子部品実装部１１に曲状電子部品１０を実装することで、電子装置２１を作製することができる。
（第２実施形態）
次に、本発明の第２の実施形態による電子部品実装用パッケージ１および電子装置２１について、図３を参照しつつ説明する。
本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、基体２が枠体２ａと、枠体２ａとは異なる材料の基部２ｂと、から成る点である。
図３に示す例では、基体２は枠体２ａと、枠体２ａの下面に設けられた基部２ｂから成り、基部２ｂは金属材料から成る。このことによって、一般的に、金属材料から成る基部２ｂは枠体２ａと同じ電気絶縁性セラミックスまたは樹脂等の材料から成るときと比べて熱伝導性が高くなる。よって、曲状電子部品実装部１１の熱分布をより早い段階で一様なものとすることが可能となる。
また、基部２ｂが金属材料から成る場合、枠体２ａと同じ電気絶縁性セラミックスまたは樹脂等の材料から成るときと比較して、延性が高くなる。よって、曲状電子部品１０が作動し、発熱した際に電子部品実装用パッケージ１が熱膨張または熱収縮を起こした場合においても、曲状電子部品実装部１１からの熱膨張または熱収縮の応力をより良好に緩和、吸収させることが可能となる。よって、曲状電子部品実装部１１とその周囲の平坦部１１ａとの境目にかかるストレスをより低減させ、基体２の変形、クラック、または割れを低減させることが可能となる。
また、基部２ｂが金属材料から成るとき、曲状電子部品１０は平面視において、凹部２ｄの外周部よりも内側に位置することで、例えば曲状電子部品１０が撮像素子である場合に、基部２ｂで乱反射した光が撮像素子の受光面へ到達することを低減することが可能となる。なお、この時例えば凹部２ｄの一主面に黒ニッケル等を用いて被膜することでより乱反射した光が受光面へ到達することを低減させることができる。
ここで、基部２ｂが金属材料から成るとき、基部２ｂは、例えばステンレス（ＳＵＳ）、Ｆｅ−Ｎｉ−Ｃｏ合金、４２アロイ，銅（Ｃｕ），または銅合金等から成る。また、枠体２ａに用いられる材料としては、例えば電気絶縁性セラミックスまたは、樹脂等である。また例えば、枠体２ａの主成分が約５×１０−６／℃〜１０×１０−６／℃の熱膨張率を有する酸化アルミニウム質焼結体である場合、基部２ｂは約１０×１０−６／℃の熱膨張率を有するステンレス（ＳＵＳ４１０）であることが好ましい。この場合には、電子装置２１の作動時に枠体２ａと基部２ｂとの熱収縮差または熱膨張差が小さくなるので、枠体２ａと基部２ｂとの間を接合する接合材にかかる熱応力を緩和することができ、枠体２ａがと基部２ｂとが剥がれるのを低減させることができる。
枠体２ａと基部２ｂを接合する方法として例えば、ペースト状の熱硬化性樹脂（接着部材）をスクリーン印刷法やディスペンス法等で枠体２ａまたは基部２ｂのいずれか一方の接合面に塗布しトンネル式の雰囲気炉またはオーブン等で乾燥させた後、枠体２ａと基部２ｂとを重ねた状態でトンネル式の雰囲気炉またはオーブン等に通炉させ約１５０℃で約９０分間、加熱することで接合材を完全に熱硬化させ、枠体２ａと基部２ｂとを強固に接着させる。
基部２ｂは、ろう材、熱硬化性樹脂または低融点ガラス等からなる接合材により枠体２ａに接合されている。また、接合材は異方性導電フィルム（ＡＣＦ）等の導電性を有する物であってもよい。熱硬化性樹脂としては、例えば、ビスフェノールＡ型液状エポキシ樹脂等が用いられる。接合材として、曲状電子部品１０の実装時または作動時の熱によって変性しないものを用いることによって、曲状電子部品１０の実装時または作動時に枠体２ａと基部２ｂとが剥離することを良好に抑制することができるので好ましい。
接合材は、例えばビスフェノールＡ型液状エポキシ樹脂，ビスフェノールＦ型液状エポキシ樹脂，フェノールノボラック型液状樹脂等からなる主剤に、球状の酸化珪素等から成る充填材，テトラヒドロメチル無水フタル酸等の酸無水物などを主とする硬化剤および着色剤としてカーボン紛末等を添加し遠心攪拌機等を用いて混合，混練してペースト状とすることによって得られる。
また、接合材としては、この他にも例えばビスフェノールＡ型エポキシ樹脂やビスフェノールＡ変性エポキシ樹脂，ビスフェノールＦ型エポキシ樹脂，フェノールノボラック型エポキシ樹脂，クレゾールノボラック型エポキシ樹脂，特殊ノボラック型エポキシ樹脂，フェノール誘導体エポキシ樹脂，ビスフェノール骨格型エポキシ樹脂等のエポキシ樹脂にイミダゾール系やアミン系，リン系，ヒドラジン系，イミダゾールアダクト系，アミンアダクト系，カチオン重合系，ジシアンジアミド系等の硬化剤を添加したもの等を使用することができる。
基部２ｂに弧状の凹部２ｄを作成する方法としては、例えば、弧状の凹部または切り欠きの形状となる金型で押圧して形成することができる。また、例えば金属材料から成る平板を切削加工することで、凹部２ｄまたは切り欠き４を形成してもよい。また、例えばエッチング加工によって形成することもできる。また、凹部２ｄを形成後、研磨加工を行い表面粗さを、小さくしてもよい。
（第３実施形態）
次に、本発明の第３の実施形態による電子部品実装用パッケージ１および電子装置２１について、図４を参照しつつ説明する。
本実施形態における電子装置２１において、第２の実施形態の電子装置２１と異なる点は、曲状電子部品１０に信号処理部１０ａが設けられている点、基部２ｂに設けられた切り欠き４の大きさが異なる点、平面視において、枠体２ａよりも基部２ｂが外側へ飛び出ている点である。
図４に示す例では、曲状電子部品１０は外周部に信号処理部１０ａを有しており、切り
欠き４は平面視において信号処理部１０ａと重ならない位置に設けられている。
一般的に、曲状電子部品１０が作動する時、信号処理部１０ａは他の部分と比較して発熱量が大きい。よって、図４に示す例のように、切り欠き４は平面視において信号処理部１０ａと重ならない位置に設けることで、断面視において信号処理部１０ａの直下の基体２の厚みを発熱量が比較的小さいその他の部分の基体２の厚みと比較して大きくすることができる。よって、信号処理部１０ａの放熱性を向上させることができる。また信号処理部１０ａの放熱性を向上させることができることで、曲状電子部品１０のその他の箇所へ信号処理部１０ａで発生した熱が伝わりにくくなり、曲状電子部品１０のその他の箇所の熱分布をより効果的に一様なものとすることが可能となる。
なお、ここで信号処理部１０ａは例えば曲状電子部品１０が撮像素子の時は、垂直駆動回路、水平駆動回路、カラム信号距離回路、システム制御回路または出力回路等のことを言う。
また、図４に示す例では、平面視において基部２ｂの外周部が枠体２ａの外周部より外側へ位置している。このことによって、より信号処理部１０ａの放熱性を向上させることが可能となる。また、図４に示す例では、平面視で基部２ｂの全周が枠体２ａの外周よりも外側に位置しているが、少なくとも信号処理部１０ａの近傍の外周部のみが平面視で枠体２ａの外周部より外側に位置していることで、信号処理部１０ａの放熱性をより向上させることが可能となる。
（第４実施形態）
次に、本発明の第４の実施形態による電子部品実装用パッケージ１および電子装置２１について、図５を参照しつつ説明する。
本実施形態における電子装置２１において、第２の実施形態の電子装置２１と異なる点は、凹部２ｄと前記切り欠き４との間の厚みが小さい点である。
図５に示す例のように、電子部品実装用パッケージ１の凹部２ｄと切り欠き４との間の厚みを小さくすることで、曲状電子部品実装部１１の直下の体積が小さくなる。そのため、放熱性をより小さくすることができるため曲状電子部品１０が作動し発熱した際、熱膨張の応力を小さくすることが可能となるため、曲状電子部品実装部１１とその周囲の平坦部１１ａとの境目にかかるストレスを低減させ、基体２の変形、クラック、または割れをより低減させることが可能となる。
また、図５に示す例では平面視において、基部２ｂの外周部が枠体２ａの外周部よりも内側に位置している。このことによって、枠体２ａと基部２ｂを接合する工程において、工程ズレにより基部２ｂの接合位置がずれたとしても、基部２ｂが平面視で枠体２ａの外周部より外側に位置することが無くなる。よって、電子装置２１の小型化が可能となる。
（第５実施形態）
次に、本発明の第５の実施形態による電子部品実装用パッケージ１および電子装置２１について、図６を参照しつつ説明する。
本実施形態における電子装置２１において、第２の実施形態の電子装置２１と異なる点は、基部２ｂの形状が異なる点と切り欠き４の形状が異なる点である。
図６に示す例では、基体２は枠体２ａと枠体２ａの下面に設けられた基部２ｂを有しており、切り欠き４は断面視において、外周部が枠体２ａと基部２ｂとの接合部よりも高い
位置に突出部４ｂを有している。切り欠き４が突出部４ｂを有していることにより、基部２ｂは平坦部１１ａと凹部２ｄとの間に弾性構造を有することになる。基部２ｂが平坦部１１ａと凹部２ｄとの間に弾性構造を有することによって、曲状電子部品１０が作動し発熱した際、熱膨張の応力を弾性構造で吸収することが可能となり、曲状電子部品実装部１１とその周囲の平坦部１１ａとの境目にかかるストレスを低減させ、基体２の変形、クラック、または割れをより低減させることが可能となる。なお、本構造における基部２ｂの材料は電気絶縁性セラミックス、または樹脂等であってもよいが、延性の高い金属材料から成ることでより効果を得ることができる。
（第６実施形態）
次に、本発明の第６の実施形態による電子部品実装用パッケージ１および電子装置２１について、図７を参照しつつ説明する。
本実施形態における電子装置２１において、第５の実施形態の電子装置２１と異なる点は、縦断面視において切り欠き４の最低点４ｃは基体２の下面より高い点である。
図７に示す例では電子部品実装用パッケージ１は、縦断面視において切り欠き４の最低点４ｃは基体２の下面より高くなっている。このことによって、本実施形態の電子部品実装用パッケージ１を用いた電子装置２１を外部回路に実装する際、外部回路と切り欠き４の内面が接触することを低減させることが可能となる。よって、曲状電子部品１０が作動し発熱した際、基部２ｂが外部回路と擦れることを低減することが可能となるため、ダスト等の発生を低減させることが可能となる。
また、図７に示す例では、断面視において突出部４ｂと基部２ｂの一主面との間の厚みが他の箇所に比べて薄くなっている。このことによって、基部２ｂの平坦部１１ａと凹部２ｄとの間のバネの効力をより向上させることが可能となる。よって、曲状電子部品１０が作動し発熱した際、熱膨張の応力をバネ構造で吸収することが可能となり、曲状電子部品実装部１１とその周囲の平坦部１１ａとの境目にかかるストレスを低減させ、基体２の変形、クラック、または割れをより低減させることが可能となる。
なお、切り欠き４の最低点４ｃとは、図１に示す例と同様に、切り欠き４の内面（底面）のうち、基体２の下面側に最も近い部分のことである。
（第７実施形態）
次に、本発明の第７の実施形態による電子部品実装用パッケージ１および電子装置２１について、図８を参照しつつ説明する。
本実施形態における電子装置２１において、第５の実施形態の電子装置２１と異なる点は、基部２ｂの凹部２ｄの周囲に平坦部１１ａを有する点である。
図８に示す例では、電子部品実装用パッケージ１の基部２ｂの凹部２ｄの周囲に平坦部１１ａを有している。このことによって基部２ｂの凹部２ｄの周囲の体積が大きいものとすることが可能となる。よって、例えば曲状電子部品１０の外周部に設けられた信号処理部１０ａで発生した熱を平坦部１１ａへと誘導することが可能となり、曲状電子部品１０のその他の箇所へ伝わることを低減させることが可能となり、曲状電子部品１０のその他の箇所の熱分布をより低い温度で一定とすることが可能となる。
（第８実施形態）
次に、本発明の第８の実施形態による電子部品実装用パッケージ１および電子装置２１について、図９を参照しつつ説明する。
本実施形態における電子装置２１において、第７の実施形態の電子装置２１と異なる点は、曲状電子部品１０は平坦領域１０ｂを有し、平坦領域１０ｂは基部２ｂの平坦部１１ａと平面視で重なる部分に位置している点である。
図８に示す例では、曲状電子部品１０は平坦領域１０ｂを有し、平坦領域１０ｂは基部２ｂの平坦部１１ａと平面視で重なる部分に位置している。
一般的に、曲状電子部品１０はダイシング加工等で個片に分割される工程、または運搬等の工程等において、外周部に微小なクラックの起点が発生する場合がある。そのため、曲状電子部品１０を凹部２ｄに実装する工程において、曲状電子部品１０に応力が加わると、その微小なクラックの起点からクラックが発生してしまう可能性がある。そのため、本構成のように、曲状電子部品１０が平坦領域１０ｂを有し、平坦領域１０ｂが基部２ｂの平坦部１１ａと平面視で重なる部分に位置していることで、曲状電子部品１０の外周部にかかる応力を低減させることができ、曲状電子部品１０の外周部の微小なクラックの起点からのクラック発生を低減させることが可能となる。
また、曲状電子部品１０が平坦領域１０ｂを有しているとき、接続部材１３はその平坦領域１０ｂに設けられていることで、ワイヤーボンディング工程において、より良好に接続することが可能となる。
図６〜図９に示す例では、凹部２ｄの周縁の形状は、平面視において矩形状であってもよいが、平面視において円形であってもよい、また、凹部２ｄの周縁が平面視において１つ以上の角部を有する場合、角部をつなぐ各辺は直線ではなく緩やかな曲線を描いていることで、曲状電子部品１０を実装する際に曲状電子部品１０にかかるストレスを低減させることができる。
また、図６〜図９に示す例では、凹部２ｄの側面と凹部２ｄの周囲に設けられた平坦部１１ａの延長面との成す角度θは９０°未満である。
また、図６〜図９に示す例では、平面視で切り欠き４と重なる曲状電子部品実装部１１の厚みｔは５０μｍ以上であることで、曲状電子部品実装部１１直下の基体２の温度の上昇を抑えつつ曲状電子部品実装部１１の熱分布を均一としやすいため好ましい。さらに、曲状電子部品１０が撮像素子である場合、凹部２ｄの曲率は電子装置２１に接合されるレンズ筐体の最も下面側に設けられる凹レンズまたは凸レンズの曲率と等しいか、それ以下であることが好ましい。凹部２ｄの曲率がレンズ筐体の最も下面側に設けられる凹レンズまたは凸レンズの曲率と等しいことで、より良好な画像を得ることができる。また、凹部２ｄの曲率がレンズ筐体の最も下面側に設けられる凹レンズまたは凸レンズの曲率以下であることで、曲状電子部品１０を実装する工程で曲状電子部品１０に負荷をかけることなく接合できる。
（第９実施形態）
次に、本発明の第９の実施形態による電子部品実装用パッケージ１および電子装置２１について、図１０〜図１１を参照しつつ説明する。
本実施形態における電子装置２１において、第１の実施形態の電子装置２１と異なる点は、電子部品実装用パッケージ１は弧状の凹部２ｄの位置に弧状の凸部２ｅを有する点である。
図１０〜図１１に示す例では、一主面および他主面と、一主面に設けられ、縦断面視で
弧状の凸部２ｅとを有する基体２と、凸部２ｅに設けられ、湾曲した曲状電子部品１０が実装される曲状電子部品実装部１１とを有しており、基体２は、一主面の側から平面透視したときに、曲状電子部品実装部１１と重なるように他主面に切り欠き４を有している。このことで、第１の実施形態と同様に電子部品実装用パッケージ１に曲状電子部品１０を実装して曲状電子部品１０が作動し、発熱した場合において、切り欠きを有することにより曲状電子部品１０の発熱箇所に応じて基体２の厚みを適したものとすることができる。よって曲状電子部品１０の放熱を適するものとし、曲状電子部品実装部１１の熱分布を一様なものとすることが可能となる。
また、曲状電子部品１０が作動し、発熱した際に電子部品実装用パッケージ１が熱膨張または熱収縮を起こした場合においても、切り欠き４を有することで、曲状電子部品実装部１１からの熱膨張または熱収縮の応力を緩和、吸収させることが可能となる。よって、曲状電子部品実装部１１とその周囲の平坦部１１ａとの境目にかかるストレスを低減させ、基体２の変形、クラック、または割れを低減させることが可能となる。
また、断面視で基体２の凸部２ｅの周縁部から凸部２ｅの最高点までは３０μｍ以上であることが好ましい。断面視で基体２の凸部２ｅの周縁部から凸部２ｅの最高点までの距離が３０μｍ以上であることで、曲状電子部品１０を実装する工程において、凹部２ｄの中心に実装しやすい。さらに、曲状電子部品１０が撮像素子である場合、凸部２ｅの曲率は電子装置２１に接合されるレンズ筐体の最も下面側に設けられる凸レンズの曲率と等しいか、それ以上であることが好ましい。凸部２ｅの曲率がレンズ筐体の最も下面側に設けられる凸レンズの曲率と等しいことで、より良好な画像を得ることができる。また、凹部２ｄの曲率がレンズ筐体の最も下面側に設けられる凸レンズの曲率よりも大きいことで、曲状電子部品１０を実装する工程で曲状電子部品１０に負荷をかけることなく接合できる。
また、凸部２ｅの側面と凹部２ｄの周囲に設けられた平坦部１１ａの延長面との成す角度θは９０°未満である。
また、図１１に示す例では、曲状電子部品１０は外周部に信号処理部１０ａを有しており、切り欠き４は平面視において信号処理部１０ａと重ならない位置に設けられている。このことによって、断面視において信号処理部１０ａの直下の基体２の厚みを発熱量が比較的小さいその他の部分の基体２の厚みと比較して大きくすることができる。よって、信号処理部１０ａの放熱性を向上させることができる。また信号処理部１０ａの放熱性を向上させることができることで、曲状電子部品１０のその他の箇所へ信号処理部１０ａで発生した熱が伝わりにくくなり、曲状電子部品１０のその他の箇所の熱分布をより効果的に一様なものとすることが可能となる。
なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。
また、例えば、図１〜図１１に示す例では、曲状電子部品接続用パッド３の形状は矩形状であるが、円形状やその他の多角形状であってもかまわない。
また、本実施形態における曲状電子部品接続用パッド３の配置、数、形状などは指定されない。
また、本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものでない。
また、図１〜図１１に示す曲状電子部品１０の形状は問わない。例えば図１の実施形態に実装される曲状電子部品１０に平坦領域１０ｂが設けられていてもよく、また例えば図１の実施形態において、基体２は凸部２ｅを有していてもよい。

Claims (6)

  1. 一主面および他主面と、前記一主面に設けられ、縦断面視で弧状の凹部または凸部と、平坦部とを有する基体と、前記凹部または前記凸部と、前記平坦部とに設けられ、湾曲した曲状電子部品が実装される曲状電子部品実装部とを有する電子部品実装用パッケージと、
    該電子部品実装用パッケージに実装されるとともに、平坦領域を有する前記曲状電子部品と、を備えており、
    前記平坦領域と前記平坦部とは重なって位置していることを特徴とする電子装置。
  2. 一主面および他主面と、前記一主面に設けられ、縦断面視で弧状の凹部または凸部と、平坦部とを有する基体と、前記凹部または前記凸部と、前記平坦部とに設けられ、湾曲した曲状電子部品が実装される曲状電子部品実装部とを有する電子部品実装用パッケージと、
    該電子部品実装用パッケージに実装される前記曲状電子部品と、を備えており、
    前記凹部または前記凸部と、弧状の前記曲状電子部品との間には樹脂が位置しており、前記凹部または前記凸部と、弧状の前記曲状電子部品とは前記樹脂を介して接合されていることを特徴とする電子装置。
  3. 前記基体は、金属材料を含む層と、セラミックス材料または樹脂材料を含む層を有していることを特徴とする請求項１または請求項２に記載の電子装置。
  4. 前記基体は、前記一主面の側から平面透視したときに、前記曲状電子部品実装部と重なるように前記他主面に切り欠きを有しており、前記基体は、前記凹部または前記凸部と前記切り欠きとの間に一定の厚みとなる部分を有していることを特徴とする請求項１〜３のいずれか１つに記載の電子装置。
  5. 前記基体は、枠体と該枠体の下面に設けられた基部を有しており、
    前記切り欠きは断面視において、外周部が前記枠体と前記基部との接合部よりも高い位置に突出部を有することを特徴とする請求項４に記載の電子装置。
  6. 前記突出部は上面に平坦な部分を有することを特徴とする請求項５に記載の電子装置。
JP2018085026A 2014-12-17 2018-04-26 電子装置 Active JP6705861B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014255248 2014-12-17
JP2014255248 2014-12-17

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016564722A Division JP6334732B2 (ja) 2014-12-17 2015-10-27 電子部品実装用パッケージおよび電子装置

Publications (2)

Publication Number Publication Date
JP2018139309A true JP2018139309A (ja) 2018-09-06
JP6705861B2 JP6705861B2 (ja) 2020-06-03

Family

ID=56126357

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016564722A Active JP6334732B2 (ja) 2014-12-17 2015-10-27 電子部品実装用パッケージおよび電子装置
JP2018085026A Active JP6705861B2 (ja) 2014-12-17 2018-04-26 電子装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016564722A Active JP6334732B2 (ja) 2014-12-17 2015-10-27 電子部品実装用パッケージおよび電子装置

Country Status (4)

Country Link
US (1) US20170351069A1 (ja)
JP (2) JP6334732B2 (ja)
CN (1) CN107112288B (ja)
WO (1) WO2016098455A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7089167B2 (ja) * 2018-04-23 2022-06-22 日亜化学工業株式会社 発光装置
JP6621951B1 (ja) * 2018-12-28 2019-12-18 長瀬産業株式会社 半導体装置の製造方法
JP2020188236A (ja) * 2019-05-17 2020-11-19 京セラ株式会社 電子部品実装用パッケージおよび電子装置
WO2022137503A1 (ja) * 2020-12-25 2022-06-30 Ｎｇｋエレクトロデバイス株式会社 パッケージ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004104259A (ja) * 2002-09-05 2004-04-02 Sony Corp 固体撮像素子及び固体撮像装置
JP2012028620A (ja) * 2010-07-26 2012-02-09 Sharp Corp 固体撮像装置およびその製造方法、並びに電子機器
JP2012114189A (ja) * 2010-11-24 2012-06-14 Sony Corp 固体撮像装置とその製造方法、並びに電子機器
JP2012182243A (ja) * 2011-02-28 2012-09-20 Sony Corp 固体撮像素子の製造方法、固体撮像素子、および電子機器
JP2012182194A (ja) * 2011-02-28 2012-09-20 Sony Corp 固体撮像装置及び電子機器
JP2014007292A (ja) * 2012-06-25 2014-01-16 Kyocera Corp 電子部品収納用パッケージおよび電子装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1258739B1 (en) * 2000-02-25 2008-08-06 Hamamatsu Photonics K.K. X-ray imaging device and method of manufacture thereof
JP2004311812A (ja) * 2003-04-09 2004-11-04 Mitsubishi Electric Corp 撮像装置およびその製造方法
JP2005136325A (ja) * 2003-10-31 2005-05-26 Mitsubishi Electric Corp 固体撮像装置およびその製造方法
JP2005260436A (ja) * 2004-03-10 2005-09-22 Mitsubishi Electric Corp 撮像モジュールおよびこれを用いた撮像装置
CN200983368Y (zh) * 2006-01-25 2007-11-28 廖本瑜 高亮度led的高散热封装基板
JP4969237B2 (ja) * 2006-12-25 2012-07-04 パナソニック株式会社 固体撮像装置とその製造方法
JP5004669B2 (ja) * 2007-05-28 2012-08-22 京セラ株式会社 撮像部品および撮像ユニット、ならびにこれらの製造方法
JP2009071251A (ja) * 2007-09-18 2009-04-02 Yokogawa Electric Corp フリップチップｂｇａ基板
CN102201422B (zh) * 2011-04-26 2014-10-22 格科微电子（上海）有限公司 凹面cmos图像传感器及其制造方法
JP2016076543A (ja) * 2014-10-03 2016-05-12 株式会社東芝 固体撮像装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004104259A (ja) * 2002-09-05 2004-04-02 Sony Corp 固体撮像素子及び固体撮像装置
JP2012028620A (ja) * 2010-07-26 2012-02-09 Sharp Corp 固体撮像装置およびその製造方法、並びに電子機器
JP2012114189A (ja) * 2010-11-24 2012-06-14 Sony Corp 固体撮像装置とその製造方法、並びに電子機器
JP2012182243A (ja) * 2011-02-28 2012-09-20 Sony Corp 固体撮像素子の製造方法、固体撮像素子、および電子機器
JP2012182194A (ja) * 2011-02-28 2012-09-20 Sony Corp 固体撮像装置及び電子機器
JP2014007292A (ja) * 2012-06-25 2014-01-16 Kyocera Corp 電子部品収納用パッケージおよび電子装置

Also Published As

Publication number Publication date
CN107112288B (zh) 2020-02-07
US20170351069A1 (en) 2017-12-07
JPWO2016098455A1 (ja) 2017-12-07
WO2016098455A1 (ja) 2016-06-23
JP6705861B2 (ja) 2020-06-03
CN107112288A (zh) 2017-08-29
JP6334732B2 (ja) 2018-05-30

Similar Documents

Publication Publication Date Title
JP6068649B2 (ja) 電子素子実装用基板および電子装置
JP6502925B2 (ja) 電子素子実装用基板および電子装置
JP6208889B2 (ja) 電子素子実装用基板および電子装置
JP6705861B2 (ja) 電子装置
JP6235713B2 (ja) 撮像素子実装用基板および撮像装置
JP6363495B2 (ja) 電子素子実装用基板および電子装置
WO2018079644A1 (ja) 撮像素子実装用基体、撮像装置および撮像モジュール
JP6592102B2 (ja) 電子素子実装用基板および電子装置
JP6677595B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP2016219616A (ja) 電子素子実装用基板および電子装置
JP6297923B2 (ja) 撮像素子実装用基板及び撮像装置
JP6626752B2 (ja) 撮像素子実装用基板および撮像装置
JP6499042B2 (ja) 撮像素子実装用基板および撮像装置
JP6418968B2 (ja) 電子部品実装用パッケージ、電子装置および電子モジュール
JP2017152521A (ja) 撮像素子実装用基板および撮像装置
JP2016103520A (ja) 電子部品実装用パッケージおよび電子装置
JP6560076B2 (ja) 撮像装置
JP6144578B2 (ja) 撮像素子搭載用基板及び撮像装置
JP6400985B2 (ja) 電子素子実装用基板及び電子装置
JP6606008B2 (ja) 撮像素子実装用基板、撮像装置および撮像モジュール
JP2020188236A (ja) 電子部品実装用パッケージおよび電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200514

R150 Certificate of patent or registration of utility model

Ref document number: 6705861

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150