JP6592102B2 - 電子素子実装用基板および電子装置 - Google Patents

電子素子実装用基板および電子装置 Download PDF

Info

Publication number
JP6592102B2
JP6592102B2 JP2017551837A JP2017551837A JP6592102B2 JP 6592102 B2 JP6592102 B2 JP 6592102B2 JP 2017551837 A JP2017551837 A JP 2017551837A JP 2017551837 A JP2017551837 A JP 2017551837A JP 6592102 B2 JP6592102 B2 JP 6592102B2
Authority
JP
Japan
Prior art keywords
substrate
electronic device
electronic element
wiring
inorganic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017551837A
Other languages
English (en)
Other versions
JPWO2017086222A1 (ja
Inventor
拓治 岡村
拓治 岡村
明彦 舟橋
明彦 舟橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2017086222A1 publication Critical patent/JPWO2017086222A1/ja
Application granted granted Critical
Publication of JP6592102B2 publication Critical patent/JP6592102B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/1576—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils

Description

本発明は、電子素子、例えばＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emtting Diode）等の発光素子又は集積回路等が実装される配線基板および電子装置に関するものである。
従来より、無機基板と配線基板とで構成される電子素子実装用基板が知られている。また、この電子素子実装用基板に電子素子が実装された電子装置が知られている。
特開２０１０―２２０２４５号公報に開示されているように、電子装置は薄型化が要求されており、電子素子実装用パッケージも薄型化している。この薄型化の要求に対して、配線基板も薄型化している。
しかしながら、配線基板を薄くした電子素子実装用基板は、落下した際に、外部からの衝撃が無機基板から配線基板に伝わり、配線基板にクラックまたは割れが発生することが懸念されていた。この配線基板にクラックまたは割れが発生することで電子装置において電子素子からの信号をうまく伝達できない等の不具合が懸念される。
本発明の１つの態様に係る電子素子実装用基板は、無機基板と、配線基板と、接合材とを備えている。無機基板は、上面の中央領域に電子素子が実装される電子素子実装部を有する。配線基板は、無機基板の上面に設けられ、電子素子実装部を取り囲む枠状である。接合材は、無機基板と配線基板の間に設けられている。無機基板は、接合材が位置した接合領域よりも外側が下方に向かって曲がっている傾斜部を有している。
本発明の1つの態様に係る電子装置は、電子素子実装用基板の無機基板の電子素子実装部に実装された電子素子と、を備えている。
（ａ）は本発明の第１の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、（ｂ）は（ａ）のＡ−Ａ線に対応する縦断面図である。 （ａ）は本発明の第１の実施形態のその他の態様に係る電子モジュールの外観を示す上面図であり、（ｂ）は（ａ）のＢ−Ｂ線に対応する縦断面図である。 （ａ）および（ｂ）は本発明の第１の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図である。 （ａ）は本発明の第２の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、（ｂ）は（ａ）のＣ−Ｃ線に対応する縦断面図である。 （ａ）は本発明の第３の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、（ｂ）は（ａ）のＤ−Ｄ線に対応する縦断面図である。 （ａ）は本発明の第３の実施形態のその他の態様に係る電子素子実装用基板および電子装置の外観を示す上面図であり、（ｂ）は（ａ）のＥ−Ｅ線に対応する縦断面図である。 （ａ）は本発明の第４の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、（ｂ）は（ａ）のＦ−Ｆ線に対応する縦断面図である。 （ａ）は本発明の第５の実施形態に係る電子素子実装用基板および電子装置の外観を示す上面図であり、（ｂ）は（ａ）のＧ−Ｇ線に対応する縦断面図である。 （ａ）は本発明の第５の実施形態のその他の態様に係る電子素子実装用基板および電子装置の外観を示す上面図であり、（ｂ）は（ａ）のＨ−Ｈ線に対応する縦断面図である。
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。なお、以下の説明では、電子素子実装用基板に電子素子が実装され、電子素子実装用基板の上面に蓋体が接合された構成を電子装置とする。電子素子実装用基板および電子装置は、いずれの方向が上方若しくは下方とされてもよいが、便宜的に、直交座標系ｘｙｚを定義するとともに、ｚ方向の正側を上方とする。
（第１の実施形態）
図１〜図３を参照して本発明の第１の実施形態における電子装置２１、および電子素子実装用基板１について説明する。本実施形態における電子装置２１は、電子素子実装用基板１と電子素子１０とを備えている。
電子素子実装用基板１は、上面の中央領域に電子素子１０が実装される電子素子実装部１１を有する無機基板４と、無機基板４の上面に設けられ、電子素子実装部１１を取り囲む枠状の配線基板２と、無機基板４と配線基板２の間に設けられた接合材１５とを備え、無機基板４は、接合材１５が形成された接合領域よりも外側が下方に向かって曲がっている。
電子素子実装用基板１は、上面の中央領域に電子素子１０が実装される電子素子実装部１１を有する無機基板４を有している。無機基板４を構成する材料は例えば、高い熱伝導率を有する材料が使用される。無機基板４を形成する材料として例えば、窒化アルミニウム質焼結体、窒化珪素質焼結体またはシリコン（Ｓｉ）等が挙げられる。なお、無機基板４を形成する材料として、例えば窒化アルミニウム質結晶体または窒化ケイ素室結晶体等である場合、無機基板４は複数の絶縁層から成る積層体であっても良い。また、無機基板４は複数の絶縁層からなる積層体の表面に導電層を被着させてもよい。なお、無機基板４の上面に位置する中央領域１１に、電子素子１０が実装される。
また、無機基板４の材料としては金属材料も使用され、金属材料として例えば、ステンレス（ＳＵＳ）、Ｆｅ−Ｎｉ−Ｃｏ合金、４２アロイ、銅（Ｃｕ）、コバールまたは銅合金等が挙げられる。例えば、配線基板２が約５×１０−６／℃〜１０×１０−６／℃の熱膨張率を有する酸化アルミニウム質焼結体である場合、無機基板４は約１０×１０−６／℃の熱膨張率を有するステンレス（ＳＵＳ４１０）を用いることができる。この場合には、配線基板２と無機基板４との熱収縮差・熱膨張差が小さくなるので、電子素子実装部１１の変形を低減することができる。その結果、電子素子１０が撮像素子である場合、撮像素子とレンズとの光軸ズレを抑制することができ、画像の鮮明度を良好に維持することができる。また、無機基板４が金属材料から成るとき、その材料が非磁性体であることで無機基板４が磁化することを低減させることが可能となる。よって、レンズ駆動等の外部機器の働きを無機基板４が妨げることを低減させることが可能となる。
電子素子１０は例えば、ＣＣＤ（Charge Coupled Device）型またはＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、ＬＥＤ（Light Emtting Diode）等の発光素子、又は集積回路等が用いられる。なお、電子素子１０は、接着材１６を介して、無機基板４の上面に配置されていてもよい。この接着材１６は、例えば、銀エポキシまたは熱硬化性樹脂等が使用される。
電子素子実装用基板１は、電子素子実装部１１を取り囲む枠状の配線基板２を有している。配線基板２は上面に電子素子接続用パッド３が設けられている。また、図示していないが、配線基板２の下面には外部回路または無機基板４と接続される外部回路接続用電極を複数設けても良い。配線基板２を構成する材料は例えば、電気絶縁性セラミックスまたは樹脂（プラスティックス）等が使用される。
配線基板２を形成する材料として使用される電気絶縁性セラミックスとしては例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミック焼結体等が挙げられる。また、配線基板２を形成する材料として使用される樹脂としては例えば、エポキシ樹脂、ポリイミド樹脂、アクリル樹脂、フェノール樹脂またはフッ素系樹脂等が挙げられる。フッ素系樹脂としては例えば、ポリエステル樹脂または四フッ化エチレン樹脂が挙げられる。
配線基板２は、前述した材料から成る絶縁層を複数上下に積層して形成されていてもよい。配線基板２を形成する絶縁層は、図１に示すように３層の絶縁層から形成されていても良いし、単層、２層または４層以上の絶縁層から形成されていても良い。また、図１〜図３に示す例のように、配線基板２を形成する絶縁層の開口部の大きさを異ならせ上面に段差部を形成し、段差部に複数の電子素子接続用パッド３が設けられていてもよい。
また、配線基板２の上面、側面または下面に、外部回路接続用電極が設けられていてもよい。外部回路接続用電極は、配線基板２と外部回路基板、あるいは電子装置２１と外部回路基板とを電気的に接続するものである。
配線基板２の内部には、配線基板内部または、配線基板を形成する絶縁層間に形成される内部配線、内部配線同士を上下に接続する貫通導体が設けられる。これら内部配線または貫通導体は、配線基板２の表面に露出していても良い。この内部配線または貫通導体によって、外部回路接続用電極および電子素子接続用パッド３が電気的に接続されていても良い。
電子素子接続用パッド３、外部回路接続用電極、内部配線および貫通導体は、配線基板２が電気絶縁性セラミックスから成る場合には、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）若しくは銅（Ｃｕ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。また、電子素子接続用パッド３、外部回路接続用電極、内部配線および貫通導体は、配線基板２が樹脂から成る場合には、銅（Ｃｕ）、金（Ａｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）若しくはチタン（Ｔｉ）またはこれらから選ばれる少なくとも１種以上の金属材料を含有する合金等から成る。
電子素子接続用パッド３、外部回路接続用電極、内部配線および貫通導体の露出表面に、めっき層が設けられてもよい。この構成によれば、電子素子接続用パッド３、外部回路接続用電極、内部配線および貫通導体の露出表面を保護して酸化を抑制できる。また、この構成によれば、電子素子接続用パッド３と電子素子１０とをワイヤボンディング等の接続部材１３を介して良好に電気的接続することができる。めっき層は、例えば、厚さ０．５μｍ〜１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５μｍ〜３μｍの金（Ａｕ）めっき層を順次被着させてもよい。
また、配線基板２は封止の為に蓋体１２を有していても良い。蓋体１２は、例えば、平板形状である。また、蓋体１２は、例えば電子素子１０が撮像素子、又はＬＥＤなどの発光素子である場合ガラス材料等の透明度の高い部材が用いられる。又例えば、電子素子１０が半導体回路素子などである場合蓋体１２は金属などの部材であってもよい。蓋体１２は、例えば、熱硬化性樹脂または低融点ガラスまたは金属成分から成るろう材等の接合部材１４により、配線基板２の上面に接合される。
電子素子実装用基板１は、無機基板４と配線基板２の間に接合材１５を有している。そのとき例えば、後述するが配線基板２が切り欠きなどを有している場合、上面視において切り欠きの内部に接合材１５が露出していてもよい。
接合材１５を構成する材料として例えば、熱硬化性樹脂またはろう材等が使用される。接合材１５を形成する材料として使用される熱硬化性樹脂として例えば、ビスフェノールＡ型液状エポキシ樹脂等が挙げられる。また、接合材１５を形成する材料として使用されるろう材として例えば、ハンダ、鉛、ガラスなどが挙げられる。
接合材１５は例えば導電性を有していてもよい。接合材１５として例えば、銀エポキシ、はんだ、異方性導電樹脂（ＡＣＦ）または異方性導電フィルム（ＡＣＰ）等である。接合材１５が導電性を有することで、配線基板２と無機基板４とを電気的に接合することが可能となる。例えば配線基板２と無機基板４とを接地電極と同電位で電気的に接合させることで、電子素子１０を外部からのノイズから守るシールドの役割を無機基板４に持たせることが可能となる。
無機基板４は、接合材１５が形成された接合領域よりも外側が下方に向かって曲がっている。一般的に、電子装置２１は薄型化が要求されており電子素子実装用パッケージも薄型化している。この薄型化の要求に対して、配線基板２も薄型化している。しかしながら、配線基板２を薄くした電子素子実装用基板１は、落下した際に、外部からの衝撃が無機基板４から配線基板２に伝わり、配線基板２にクラックまたは割れが発生することが懸念されていた。配線基板２にクラックまたは割れが発生することで電子装置２１において電子素子１０からの信号をうまく伝達できない等の不具合が懸念されていた。これに対し、電子素子実装用基板１の無機基板４が、接合材１５が形成された接合領域よりも外側が下方に向かって曲がっていることで、無機基板４の下方に曲がっている部分が先に落下時の応力を受ける。このとき、接合材１５が配線基板２と無機基板４の間に設けられていない箇所を有することで、配線基板２に落下時の応力が伝わりづらくなる。よって、配線基板２に落下などの外部からかかる応力を無機基板４により緩和することが可能となり、配線基板２にクラックまたは割れ等を抑制することが可能となる。また、無機基板４が下方に曲がっていることで、曲がっている部分が衝撃を緩和する役割を有し、落下時の応力を緩和することが可能となる。
図２に、電子素子実装用基板1を用いた電子モジュール３１を示す。電子モジュール３１は、電子装置２１と電子装置２１に設けられた外部筐体１９とを有している。また、電子装置２１は、電子素子実装用基板１と、電子素子実装用基板１の無機基板４の電子素子実装部１１に実装された電子素子１０とを備えている。
図２に示す例のように、電子モジュール３１は外部筐体１９を有していてもよい。外部筐体１９を有することでより気密性の向上または外部からの応力が直接電子装置２１に加えられることを低減することが可能となる。ここで、図２に示す例では、電子素子１０が撮像素子である場合の例である。このとき、外部筐体１９は、例えば樹脂等から成る筐体と、樹脂、液体、ガラスまたは水晶等からなるレンズが１個以上筐体に接合されたものである。また、外部筐体１９は、上下左右の駆動を行う駆動装置等が付いていて、配線基板２と電気的に接続されていても良い。同様に、電子素子１０が発光素子または半導体回路素子等である場合、それぞれの素子にあった構造の外部筐体１９を適宜用いる。
また、図２に示す例では、外部筐体１９の下端部は断面視で配線基板２の厚み方向の途中に設けられている。このことによって、電子モジュール３１が落下し無機基板４に応力がかかった場合においても、外部筐体１９に応力が伝わることを手減させることが可能となる。よって、外部筐体１９が電子素子１０から剥離する事または外部筐体１９が変形することを低減させることが可能となる。
なお、図２に示す例では図示していないが、外部筐体１９は上面視において４方向の少なくとも一つの辺において開口部が設けられていてもよい。そして、外部筐体１９の開口部から外部回路が挿入され配線基板２と電気的に接続していても良い。また外部筐体１９の開口部は、外部回路が配線基板２と電気的に接続された後、樹脂等の封止材等で開口部の隙間を閉じて電子モジュール３１の内部が気密されていても良い。
図３に、本発明のその他の態様に係る電子装置２１の上面図を示す。図３に示す例では、配線基板２は矩形状であり、配線基板２の外側面には、上下方向に沿った溝２ａが形成されており、溝２ａは上面視して配線基板２の角部に設けられている。一般的に、配線基板２が矩形状である場合、角部近傍に応力が集中しやすくクラックまたは割れ等が発生する可能性が高い。これに対し、図３に示す例のように配線基板２の角部に溝２ａを有することで、応力の集中を避け配線基板２にクラックまたは割れが発生することをより低減させることが可能となる。
また、図３（ｂ）に示す例では、無機基板４は上面視において配線基板２の溝２ａの近傍で外側に突出している。このように、配線基板２の溝２ａの近傍において無機基板４を他の部分より大きくすることで、無機基板４の突出した部分がより変形しやすくなる。このことで、落下時の応力を無機基板４により緩和することが可能となり、配線基板２にクラックまたは割れ等の発生をより低減させることが可能となる。
また、図１〜図３に示す例では、配線基板２は外縁が無機基板４の外縁の内側に収まっている。このことで、配線基板２が外部と接する可能性を低減させることが可能となる。よって、配線基板２に割れまたはクラック等が発生することをより低減させることが可能となる。また、無機基板４の外縁が上面視で配線基板２の外縁よりも外側に位置していることで、落下などの衝撃をより無機基板４で受け止めやすく、配線基板２に衝撃がかかることをより低減させることが可能となる。ひいては配線基板２の割れ等を低減させることが可能となる。
また、図示していないが無機基板４は下面側へ曲がっている箇所の上面、下面または上面および下面の両方からスリットが設けられていても良い。このことで、より屈曲点で無機基板４で応力を低減させることが可能となる。
次に、本実施形態の電子素子実装用基板１および電子装置２１の製造方法の一例について説明する。なお、下記で示す製造方法の一例は、配線基板２を多数個取り配線基板を用いた製造方法である。
（１）まず、配線基板２を構成するセラミックグリーンシートを形成する。例えば、酸化アルミニウム（Ａｌ２Ｏ３）質焼結体である配線基板２を得る場合には、Ａｌ２Ｏ３の粉末に焼結助材としてシリカ（ＳｉＯ２）、マグネシア（ＭｇＯ）またはカルシア（ＣａＯ）等の粉末を添加し、さらに適当なバインダー、溶剤および可塑剤を添加し、次にこれらの混合物を混錬してスラリー状となす。その後、従来周知のドクターブレード法またはカレンダーロール法等の成形方法によって多数個取り用のセラミックグリーンシートを得る。
なお、配線基板２が、例えば樹脂から成る場合は、所定の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等で成形することによって配線基板２を形成することができる。
また、配線基板２は、例えばガラスエポキシ樹脂のように、ガラス繊維から成る基材に樹脂を含浸させたものであってもよい。この場合には、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって配線基板２を形成できる。
（２）次に、スクリーン印刷法等によって、上記（１）の工程で得られたセラミックグリーンシートに電子素子接続用パッド３、外部回路接続用電極、内部配線および貫通導体となる部分に、金属ペーストを塗布または充填する。この金属ペーストは、前述した金属材料から成る金属粉末に適当な溶剤およびバインダーを加えて混練することによって、適度な粘度に調整して作製される。なお、金属ペーストは、配線基板２との接合強度を高めるために、ガラスまたはセラミックスを含んでいても構わない。
（３）次に、前述のグリーンシートを金型等によって加工する。配線基板２となるグリーンシートの中央部に、開口部を形成する。なお、このとき配線基板２となるグリーンシートの所定の箇所に溝２ａを金型等で形成しても良い。
（４）次に、各絶縁層となるセラミックグリーンシートを積層して加圧することにより配線基板２となるセラミックグリーンシート積層体を作製する。また、本工程では、例えば、それぞれの層となるグリーンシートに貫通孔を設け、両者を積層して加圧することにより、配線基板２となるグリーンシート積層体を作製しても良い。また、本工程では、例えば、それぞれの層となるグリーンシートに溝２ａを設け、両者を積層して加圧することにより、配線基板２となるグリーンシート積層体を作製しても良いし、配線基板２となるグリーンシートを複数積層した後溝２ａを形成してもよい。
（５）次に、このセラミックグリーンシート積層体を約１５００〜１８００℃の温度で焼成して、配線基板２が複数配列された多数個取り配線基板を得る。なお、この工程によって、前述した金属ペーストは、配線基板２となるセラミックグリーンシートと同時に焼成され、電子素子接続用パッド３、外部回路接続用電極、内部配線および貫通導体となる。
（６）次に、焼成して得られた多数個取り配線基板を複数の配線基板２に分断する。この分断においては、配線基板２の外縁となる箇所に沿って多数個取り配線基板に分割溝を形成しておき、この分割溝に沿って破断させて分割する方法またはスライシング法等により配線基板２の外縁となる箇所に沿って切断する方法等を用いることができる。なお、分割溝は、焼成後にスライシング装置により多数個取り配線基板の厚みより小さく切り込むことによって形成することができるが、多数個取り配線基板用のセラミックグリーンシート積層体にカッター刃を押し当てたり、スライシング装置によりセラミックグリーンシート積層体の厚みより小さく切り込んだりすることによって形成してもよい。
（７）次に、配線基板２の下面に接合される無機基板４を用意する。無機基板４は、金属材料からなる場合は、金属材料から成る板材に、従来周知のスタンピング金型を用いた打ち抜き加工またはエッチング加工等によって作製される。また、他の材料から成る場合も同様にそれぞれの材質にあった打ち抜き加工等によって作製することが可能となる。また、無機基板４が金属材料であるＦｅ−Ｎｉ−Ｃｏ合金、４２アロイ、Ｃｕまたは銅合金等の金属から成る場合には、その表面にニッケルめっき層および金めっき層を被着してもよい。これにより、無機基板４の表面の酸化腐食を有効に抑制することができる。
また、無機基板４が電気絶縁性セラミック等からなり、表面に導体パターンをプリントしている場合も同様にその表面にニッケルめっき層および金めっき層を被着してもよい。これにより、無機基板４の表面の酸化腐食を有効に抑制することができる。尚このとき、押圧や金型等を用いて所定の位置に下面側へ曲がった部分を作成することもできる。
（８）次に、接合材１５を介して、配線基板２と無機基板４とを接合する。接合材１５は、ペースト状の熱硬化性樹脂（接着部材）をスクリーン印刷法またはディスペンス法等で、配線基板２または無機基板４のいずれか一方または両方の接合面に塗布する。そして、熱硬化性樹脂を乾燥させた後、配線基板２と無機基板４とを重ねた状態で、トンネル式の雰囲気炉またはオーブン等に通炉させ、加圧し加熱することで接合材を熱硬化させ、配線基板２と無機基板４とを強固に接着させる。
接合材１５は、例えばビスフェノールＡ型液状エポキシ樹脂、ビスフェノールＦ型液状エポキシ樹脂、フェノールノボラック型液状樹脂等からなる主剤に、球状の酸化珪素等から成る充填材、テトラヒドロメチル無水フタル酸等の酸無水物などを主とする硬化剤および着色剤としてカーボン紛末等を添加し遠心攪拌機等を用いて混合する。または混練してペースト状とすることによって得られる。また、接合材１５としては、この他にも例えばビスフェノールＡ型エポキシ樹脂やビスフェノールＡ変性エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、特殊ノボラック型エポキシ樹脂、フェノール誘導体エポキシ樹脂、ビスフェノール骨格型エポキシ樹脂等のエポキシ樹脂にイミダゾール系、アミン系、リン系、ヒドラジン系、イミダゾールアダクト系、アミンアダクト系、カチオン重合系またはジシアンジアミド系等の硬化剤を添加したもの等を使用することができる。
（９）次に、無機基板４の中央領域に電子素子１０を実装する。電子素子１０はワイヤーボンディング等で配線基板２と電気的に接合させる。またこのとき、電子素子１０または無機基板４に接着材等を設け、無機基板４に固定しても構わない。また、電子素子１０を無機基板４の中央領域に実装した後、蓋体１２を接合材で接合しても良い。
以上のようにして配線基板２と無機基板４とを組み立てることで、電子装置２１を作製することができる。上記（１）〜（９）の工程によって、電子装置２１が得られる。なお、上記（１）〜（９）の工程順番は指定されない。
また、無機基板４を下面側に曲げる方法として、配線基板２と無機基板４との熱膨張率の差を用いることで作製することができる。例えば、無機基板４よりも配線基板２の熱膨張率が小さくなるように選択することで、接合材１５を硬化させるための加熱の工程で、熱膨張の大きさの差により、接合材１５が硬化後は無機基板４が下面側の方向へ曲がるように設定することが可能となる。
（第２の実施形態）
次に、本発明の第２の実施形態による電子素子実装用基板１および電子装置２１について、図４を参照しつつ説明する。本実施形態における電子素子実装用基板１および電子装置２１において、第１の実施形態の電子素子実装用基板１および電子装置２１と異なる点は、配線基板２は溝２ａを有しており、上面視において、接合材の外周は溝２ａの内部に露出している点である。
本実施形態では、配線基板２の外側面には、上下方向に沿った溝２ａが形成されており、接合材１５は上面視において溝２ａにまで食み出している。一般的に電子素子１０が撮像装置であるとき、配線基板２に溝２ａを設けることで、外部筐体１９の位置合わせが容易となり、外部筐体１９に設けられたレンズと撮像素子との光学的な位置合わせが容易となる。しかしながら、配線基板２に溝２ａを設けることで、無機基板４と配線基板２との接合面積が小さくなる。特に近年、電子装置２１は小型化が求められており、この接合面積の低下による接合強度の低下は課題とされていた。本実施形態のように、接合材１５が上面視において溝２ａに食み出ることで、接合材１５の接合面積を増加させることが可能となる。よって、無機基板４と配線基板２とが剥がれる可能性および無機基板４にクラックまたは割れが発生することを低減させることが可能となる。
また、本実施形態によると、外部筐体１９の脚部は接合材１５と接することが可能となる。よって、外部から外部筐体１９に応力がかかったとしても、応力が接合材１５で緩和されて無機基板４へ応力が直接伝わることを低減させることが可能となる。よって、無機基板４に割れまたは変形が生じることおよび、無機基板４と配線基板２との剥がれをより低減させることが可能となる。
なお、本実施形態のように接合材１５が上面視において溝２ａにまではみ出しているとき、接合材１５は溝２ａの側面へ這い上がって設けられていても良い。このことで、接合材１５がフィレットを形成することが可能となり配線基板２と無機基板４との接合強度を向上させることが可能となる。
このような電子素子実装用基板１を作製する方法として、例えば接合材１５を印刷する工程で上面視で溝２ａと重なる位置まで接合材１５を印刷する方法がある。また例えば、接合材１５を厚く印刷しておき無機基板４と配線基板２を接合する際に押圧をすることで、溝２ａにはみ出させることが可能となる。
（第３の実施形態）
次に、本発明の第３の実施形態による電子素子実装用基板１および電子装置２１について、図５および図６を参照しつつ説明する。本実施形態における電子素子実装用基板１および電子装置２１において、第１の実施形態および第２の実施形態の電子素子実装用基板１および電子装置２１と異なる点は、無機基板４の外縁部が上面視において配線基板２の外縁部と重なっているまたは内側に位置している点である。
図５に示す例では、無機基板４の外縁は上面視において、配線基板２の外縁よりも内側に位置している。また、図６に示す例では、無機基板４の外縁は上面視において、配線基板２の外縁と重なっている。このように、無機基板４の外縁が配線基板２の外縁と同じ位置または内側に位置していることで、電子装置２１のより小型化が可能となる。
また、無機基板４が小さくなることで無機基板４の下方に向かってまがっている箇所を小さくすることが可能となる。よって、無機基板４の下面から大きな力がかかった際に無機基板４に割れまたはクラック等が発生することを低減させることが可能となる。
（第４の実施形態）
次に、本発明の第４の実施形態による電子素子実装用基板１および電子装置２１について、図７を参照しつつ説明する。本実施形態における電子素子実装用基板１および電子装置２１において、第３の実施形態の電子素子実装用基板１および電子装置２１と異なる点は、無機基板４の外縁部に平坦部分を有している点である。
図７に示す例では、無機基板４は最外周部に平坦部を有している。このように、無機基板４が最外周部に平坦部を有していることで、電子素子実装用基板１にかかる応力をより平坦部で吸収しやすくなり、配線基板２に落下時の応力が伝わりづらくなる。よって、配線基板２にクラックまたは割れ等の発生をより低減させることが可能となる。また、この時平坦部の位置を外部筐体１９からの応力を計算しその応力に対応する位置とすることで、より配線基板２にかかる応力を低減させることが可能となる。
また、図７に示す例のように無機基板４が平坦部を有することで、平坦部で外部からの応力を受けることになる。よって、無機基板４に応力がかかった時に、平坦部と傾斜部との間の支点がバネのように働き、応力をより吸収する事が可能となる。このことで、配線基板２にクラックまたは割れ等を低減させることが可能となる。
このような電子素子実装用基板１を作製する方法として、例えば無機基板４を制作する工程で平坦部となる位置を金型などで押圧し、加工することで、設けることがか可能となる。
（第５の実施形態）
次に、本発明の第５の実施形態による電子素子実装用基板１および電子装置２１について、図８および図９を参照しつつ説明する。本実施形態における電子素子実装用基板１および電子装置２１において、第１の実施形態の電子素子実装用基板１および電子装置２１と異なる点は、配線基板２と無機基板４との間にフレキシブル基板５を有している点である。
図８に示す例では無機基板４の上面と配線基板２の下面の間に設けられ、電子素子実装部１１を取り囲む枠状のフレキシブル基板５をさらに備えている。このように、フレキシブル基板５を備えていることで、無機基板４から配線基板２までの距離を大きくすることが可能となり、無機基板４にかかる応力が配線基板２に伝搬することをより低減させることが可能となる。また、ヤング率の低いフレキシブル基板５を配線基板２と無機基板４との間に設けることで、フレキシブル基板５が無機基板４にかかった応力を吸収する事が可能となる。よって、より無機基板４にかかる応力が配線基板２に伝搬することをより低減させることが可能となる。
また、図９に示す例では、フレキシブル基板５は断面視で無機基板４と同じ方向へ曲がっていても構わない。また図９に示す例のように、フレキシブル基板５の外縁部が上面視で配線基板２および無機基板４の外縁部よりも外側に位置していることで、側面方向からの外力をフレキシブル基板５で吸収する事が可能となる。
フレキシブル基板５は例えばベースフィルムを有している。ベースフィルムを形成する材料として例えばポリイミドフィルム等の樹脂から成る絶縁体が用いられる。また、フレキシブル基板５は、ベースフィルムの上面に導電層を有している。導電層は、銅、アルミニウム、金、ニッケルまたはこれらから選ばれる少なくとも１種類以上の金属材料を含有する合金からなる。
また、導電層の露出表面に、めっき層が設けられてもよい。この構成によれば、導電層の露出表面を保護して酸化を抑制できる。また、この構成によれば、配線基板２と導電層との電気的接続の電気的接続を良好にできる。めっき層は、例えば、厚さ０．５μｍ〜１０μｍのＮｉめっき層を被着させるか、またはこのＮｉめっき層および厚さ０．５μｍ〜３μｍの金（Ａｕ）めっき層を順次被着させてもよい。さらにはめっき層上にＳｎメッキが施されていてもよい。
フレキシブル基板５は、導電層の上面に設けられたカバーフィルムを有している。カバーフィルムは導電層の表面保護用のフィルムであり、ポリイミドフィルム等の樹脂材料からなるフィルムの片面に接着材を塗布し、配線基板２と電気的に接合される個所以外の導電層の表面に設けられている。なお、フレキシブル基板５と配線基板２とは導電性の接合材で接続されている。
また、フレキシブル基板５と無機基板４とを接合する接合材１５およびフレキシブル基板５と配線基板２とを接合する接着部材は、電子素子１０の実装工程において加えられる熱によって変性しにくい材料からなる。このような接合材１５および接着部材としては、ビスフェノールＡ型液状エポキシ樹脂またはポリイミド樹脂等である。この場合には、電子素子１０の実装工程においてフレキシブル基板５と無機基板４、またはフレキシブル基板５と配線基板２とが剥離することを良好に抑制することができる。また、接合材１５および接着部材は導電性であっても良く、フレキシブル基板５と配線基板２またはフレキシブル基板５と無機基板４とは電気的に接合していてもよい。なお、導電性の接合材１５または接着部材として例えば、例えば例えば、銀エポキシ、はんだ、異方性導電樹脂（ＡＣＦ）または異方性導電フィルム（ＡＣＰ）等である。
また、図８に示す例ではフレキシブル基板５は上面視において無機基板４よりも内側に位置している。このことで、電子装置２１の外形のすべての基準を無機基板４の外縁で統一することが可能となる。よって、電子装置２１をより小型化することが可能となると同時に電子装置２１の外寸を統一することが容易となる。
また、本実施形態において、配線基板２に溝２ａが設けられているとき、フレキシブル基板５は上面視において溝２ａと重なる位置に穴が設けられていても良い。この構成のより外部筐体１９の脚部を溝２ａおよびフレキシブル基板５に設けられた穴を通して無機基板４へ接合することが可能となる。よって、外部筐体１９からかかる応力を無機基板４へ逃がすことが可能となり、配線基板２にクラックまたは割れが発生することを低減させることが可能となる。また、この構造において接合材１５はそれぞれ配線基板２に設けられた溝２ａまたはフレキシブル基板５に設けられた穴、若しくはその両方にそれぞれ這い上がっていても良い。このことで、接合材１５がフィレットを形成することが可能となり配線基板２とフレキシブル基板５、またはフレキシブル基板５と無機基板４との接合強度を向上させることが可能となる。
１・・・・電子素子実装用基板
２・・・・配線基板
２ａ・・・溝
３・・・・電子素子接続用パッド
４・・・・無機基板
５・・・・フレキシブル基板
１０・・・電子素子
１１・・・電子素子実装部
１２・・・蓋体
１３・・・接続部材
１４・・・接合部材
１５・・・接合材
１６・・・接着剤
１９・・・外部筐体
２１・・・電子装置
３１・・・電子モジュール

Claims (7)

  1. 上面の中央領域に電子素子が実装される電子素子実装部を有する無機基板と、
    前記無機基板の上面に設けられ、前記電子素子実装部を取り囲む枠状の配線基板と、
    前記無機基板と前記配線基板の間に設けられた接合材とを備え、
    前記無機基板は、前記接合材が位置した接合領域よりも外側が下方に向かって曲がっている傾斜部を有することを特徴とする電子素子実装用基板。
  2. 前記配線基板の外側面には、上下方向に沿った溝を有しており、前記接合材は上面視において前記溝にまで食み出していることを特徴とする請求項１に記載の電子素子実装用基板。
  3. 前記配線基板は矩形状であり、前記配線基板の外側面には、上下方向に沿った溝を有しており、前記溝は上面視して前記配線基板の角部に設けられていることを特徴とする請求項１または２に記載の電子素子実装用基板。
  4. 前記配線基板は外縁が前記無機基板の外縁の内側に収まることを特徴とする請求項１乃至請求項３のいずれかに記載の電子素子実装用基板。
  5. 前記無機基板は最外周部に平坦部を有することを特徴とする請求項１乃至請求項４に記載の電子素子実装用基板。
  6. 前記無機基板の上面と前記配線基板の下面の間に設けられ、前記電子素子実装部を取り
    囲む枠状のフレキシブル基板をさらに備えたことを特徴とする請求項１乃至請求項５のいずれかに記載の電子素子実装用基板。
  7. 請求項１ないし請求項６のいずれかに記載の電子素子実装用基板と、
    前記電子素子実装用基板の前記無機基板の前記電子素子実装部に実装された電子素子とを備えていることを特徴とする電子装置。
JP2017551837A 2015-11-19 2016-11-09 電子素子実装用基板および電子装置 Active JP6592102B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015226860 2015-11-19
JP2015226860 2015-11-19
PCT/JP2016/083266 WO2017086222A1 (ja) 2015-11-19 2016-11-09 電子素子実装用基板および電子装置

Publications (2)

Publication Number Publication Date
JPWO2017086222A1 JPWO2017086222A1 (ja) 2018-07-05
JP6592102B2 true JP6592102B2 (ja) 2019-10-16

Family

ID=58718903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017551837A Active JP6592102B2 (ja) 2015-11-19 2016-11-09 電子素子実装用基板および電子装置

Country Status (4)

Country Link
US (1) US10720394B2 (ja)
JP (1) JP6592102B2 (ja)
CN (1) CN108028231B (ja)
WO (1) WO2017086222A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6890496B2 (ja) * 2017-07-27 2021-06-18 京セラ株式会社 電子部品搭載基板、電子装置および電子部品搭載基板の製造方法
JP6905958B2 (ja) * 2018-06-27 2021-07-21 京セラ株式会社 接着構造、撮像装置、および移動体
JP7176103B2 (ja) * 2019-03-29 2022-11-21 京セラ株式会社 電子素子実装用基板、および、電子装置
EP4131360A4 (en) * 2020-03-31 2023-11-15 Sony Semiconductor Solutions Corporation SEMICONDUCTOR DEVICE

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3047864B2 (ja) 1997-08-27 2000-06-05 住友電気工業株式会社 光半導体気密封止容器及び光半導体モジュール
JP3129249B2 (ja) * 1997-08-27 2001-01-29 住友電気工業株式会社 光半導体気密封止容器及び光半導体モジュール
EP0899795A3 (en) * 1997-08-27 1999-05-12 Sumitomo Electric Industries, Ltd. Optical-semiconductor container or module
JPH11307668A (ja) * 1998-04-23 1999-11-05 Nec Shizuoka Ltd 衝撃吸収型電気部品
JP2000124366A (ja) * 1998-10-15 2000-04-28 Murata Mfg Co Ltd 電子部品の実装構造
JP2002057235A (ja) * 2000-08-11 2002-02-22 Kyocera Corp 半導体素子収納用パッケージ
JP4638025B2 (ja) 2000-12-27 2011-02-23 京セラ株式会社 配線基板
JP2005159136A (ja) * 2003-11-27 2005-06-16 Nikon Corp Ｃｏｂ実装用の枠体、パッケージ実装用の枠体、及び半導体装置
JP2006278726A (ja) 2005-03-29 2006-10-12 Sharp Corp 半導体装置モジュール及び半導体装置モジュールの製造方法
JP2006311380A (ja) * 2005-04-28 2006-11-09 Epson Toyocom Corp 圧電振動子及び圧電発振器
US8071883B2 (en) * 2006-10-23 2011-12-06 Ibiden Co., Ltd. Flex-rigid wiring board including flexible substrate and non-flexible substrate and method of manufacturing the same
US8076762B2 (en) * 2009-08-13 2011-12-13 Qualcomm Incorporated Variable feature interface that induces a balanced stress to prevent thin die warpage
US8053284B2 (en) * 2009-08-13 2011-11-08 International Business Machines Corporation Method and package for circuit chip packaging
JP2010220245A (ja) 2010-05-19 2010-09-30 Sony Corp 撮像装置、カメラモジュール、電子機器および撮像装置の製造方法
JP2013121142A (ja) * 2011-12-08 2013-06-17 Sharp Corp 撮像装置および撮像装置の製造方法
US9380193B2 (en) * 2013-11-05 2016-06-28 Lg Innotek Co., Ltd. Camera module
JP5895928B2 (ja) * 2013-12-19 2016-03-30 株式会社大真空 電子部品用パッケージ及び圧電デバイス
JP2015185622A (ja) * 2014-03-22 2015-10-22 京セラ株式会社 電子素子実装用基板及び電子装置
US9596751B2 (en) 2014-04-23 2017-03-14 Kyocera Corporation Substrate for mounting electronic element and electronic device

Also Published As

Publication number Publication date
CN108028231B (zh) 2021-07-23
CN108028231A (zh) 2018-05-11
JPWO2017086222A1 (ja) 2018-07-05
US20180254251A1 (en) 2018-09-06
WO2017086222A1 (ja) 2017-05-26
US10720394B2 (en) 2020-07-21

Similar Documents

Publication Publication Date Title
JP6068649B2 (ja) 電子素子実装用基板および電子装置
JP6502925B2 (ja) 電子素子実装用基板および電子装置
JP6208889B2 (ja) 電子素子実装用基板および電子装置
JP6732932B2 (ja) 撮像素子実装用基体、撮像装置および撮像モジュール
JP6592102B2 (ja) 電子素子実装用基板および電子装置
JP2018061238A (ja) 撮像素子実装用基板、撮像装置および撮像モジュール
JP6677595B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP6141760B2 (ja) 撮像素子搭載用基板及び撮像装置
WO2016098455A1 (ja) 電子部品実装用パッケージおよび電子装置
JP6499042B2 (ja) 撮像素子実装用基板および撮像装置
JP6574854B2 (ja) 撮像素子実装用基板および撮像装置
JP2017152521A (ja) 撮像素子実装用基板および撮像装置
JP6560076B2 (ja) 撮像装置
JP6606008B2 (ja) 撮像素子実装用基板、撮像装置および撮像モジュール
JP6144578B2 (ja) 撮像素子搭載用基板及び撮像装置
JP6193784B2 (ja) 撮像素子実装用基板及び撮像装置
JP6400985B2 (ja) 電子素子実装用基板及び電子装置
JP6693754B2 (ja) 撮像素子実装用基板および撮像装置
JP2016139771A (ja) 電子部品実装用パッケージ、電子装置および電子モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190919

R150 Certificate of patent or registration of utility model

Ref document number: 6592102

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150