JP2002184609A

JP2002184609A - 積層型バリスタ

Info

Publication number: JP2002184609A
Application number: JP2000380220A
Authority: JP
Inventors: Kuniyoshi Kawada; 都美河田; Toru Tominaga; 亨冨永; Masashi Morimoto; 正士森本; Takashi Shikama; 隆鹿間; Yukio Sakamoto; 幸夫坂本
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2000-12-14
Filing date: 2000-12-14
Publication date: 2002-06-28

Abstract

(57)【要約】【課題】低静電容量、低バリスタ電圧で、かつ、静電
容量、耐サージ特性のばらつきの少ない積層型バリスタ
を提供する。【解決手段】バリスタ構成材料層と内部電極が交互に
積層された構造を有する積層型バリスタにおいて、バリ
スタ構成材料層を介して互いに隣接する内部電極２ａ，
２ｂを、平面的にみた場合に交差するような態様で配設
する。また、内部電極の、バリスタ構成材料層を介して
隣接する内部電極と交差する交差部より基端側の非交差
部の少なくとも一部を、交差部よりも幅広に形成する。
また、内部電極の、バリスタ構成材料層を介して隣接す
る内部電極と交差する角度（交差角度）を略９０゜とす
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、静電気サージなど
の異常電圧の侵入から、電子デバイスを保護する用途に
使用されるバリスタに関し、特に低静電容量、低電圧下
での使用に適し、静電容量、サージ耐量のばらつきの小
さい積層型バリスタに関する。

【０００２】

【従来の技術】バリスタは電圧に対して電気抵抗が非線
形的に変化する素子で、異常電圧吸収の用途に広く用い
られている。

【０００３】ところで、バリスタ材料としては、非直線
係数（α）が高い、サージ耐量が大きいというような優
れた特性を有していることから、酸化亜鉛（ＺｎＯ）や
チタン酸ストロンチウム（ＳｒＴｉＯ_３）を主成分とす
るものが広く用いられている。

【０００４】また、近年では、電子デバイスの表面実装
化に対応して、例えば、図９(ａ)，(ｂ)及び図１０に示
すような積層型チップバリスタが開発されるに至ってい
る。この積層型チップバリスタは、バリスタ素体５１中
に、バリスタ構成材料層５１ａを介して互いに対向する
ように複数の内部電極５２が配設され、かつ、交互に逆
側の端面に引き出されているとともに、端面に引き出さ
れた内部電極５２と導通するように、バリスタ素体５１
の両端面に一対の外部電極５３ａ，５３ｂが配設された
構造を有している。

【０００５】なお、このような積層型チップバリスタ
は、通常、図１０に示すように、Ａｇ、Ｐｄ、Ｐｔ、Ｎ
ｉなどを主成分とする内部電極５２が印刷された、バリ
スタ材料から構成されるセラミックグリーンシート５４
を所定枚数積層するとともに、その上下両面側に内部電
極の印刷されていないセラミックグリーンシート（外層
シート）５５を積層、圧着した後、所定の条件で焼成
し、外部電極５３ａ，５３ｂ（図９）を形成することに
より製造されている。

【０００６】また、近年は電子デバイスの低電圧駆動
化、高周波化が進み、バリスタに対しても、バリスタ電
圧（バリスタに１ｍＡの電流を流した時の電圧）が低
く、静電容量の小さい製品が求められるようになってい
る。

【０００７】ところで、積層型のバリスタにおいては、
通常、内部電極の重なり面積や積層枚数を調節すること
により、静電容量の大きさが調整されるため、静電容量
を小さくしようとすると、内部電極の重なり面積を小さ
くし、積層枚数を減らすことが必要になる。また、電極
間の距離を大きくすることによっても静電容量を小さく
することが可能であるが、バリスタ電圧が電極間の距離
に比例して増加してしまうため、低バリスタ電圧で静電
容量を変化させようとすると、通常は、内部電極の重な
り面積や積層枚数を変化させることが必要になる。

【０００８】

【発明が解決しようとする課題】しかし、酸化亜鉛、チ
タン酸ストロンチウム系のバリスタ材料は、比誘電率が
数百〜数千と大きく、微小容量を設計しようとすると、
重なり面積を非常に小さくすることが必要になる。

【０００９】このため、積層される内部電極の位置ずれ
による重なり面積の変化割合が、設計面積に対して大き
くなり、静電容量値のばらつきが大きくなるという問題
点がある。また、電極面積に比例する耐サージ特性（た
とえば静電気吸収による特性の変化）のばらつきが大き
くなるという問題点がある。

【００１０】本発明は、上記問題点を解決するものであ
り、低静電容量、低バリスタ電圧で、かつ、静電容量、
耐サージ特性のばらつきの小さい積層型バリスタを提供
することを目的とする。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、本発明（請求項１）の積層型バリスタは、バリスタ
構成材料層と内部電極が交互に積層された構造を有する
積層型バリスタにおいて、バリスタ構成材料層を介して
積層方向に互いに隣接する内部電極が、平面的にみた場
合に交差するような態様で配設されていることを特徴と
している。

【００１２】バリスタ構成材料層を介して積層方向に隣
接する内部電極を、互いに交差するような態様で配設す
ることにより、積み重ねずれが生じた場合にも、内部電
極の重なり面積（有効面積）に対する影響が少なく、バ
リスタ特性層の静電容量のばらつきの少ない積層型バリ
スタを得ることが可能になる。また、内部電極の重なり
面積にばらつきが少なくなることから、耐サージ特性に
関しても、ばらつきの少ない積層型バリスタを得ること
が可能になる。さらに、内部電極自体の面積の大きさに
対して、内部電極の重なり面積（有効面積）を小さくす
ることが可能になり、低静電容量、低バリスタ電圧で、
かつ、静電容量、耐サージ特性のばらつきの小さい積層
型バリスタを効率よく製造することが可能になる。

【００１３】また、請求項２の積層型バリスタは、前記
内部電極の、前記バリスタ構成材料層を介して隣接する
内部電極と交差する交差部より基端側の非交差部の少な
くとも一部が、前記交差部よりも幅広に形成されている
ことを特徴としている。

【００１４】内部電極の、バリスタ構成材料層を介して
隣接する内部電極と交差する交差部より基端側の非交差
部の少なくとも一部を、前記交差部よりも幅広に形成す
ることにより、外部とバリスタ特性部を結ぶインダクタ
ンス成分を小さくすることが可能になる。すなわち、図
４に示す等価回路図のバリスタ特性部Ｖの両側のＬ特性
部のインダクタンス成分を小さくすることが可能にな
る。このインダクタンス成分は、バリスタがサージを吸
収する際に、特に応答遅れを生じさせ、バリスタのサー
ジ吸収性を悪化させるものであり、インダクタンス成分
を小さくすることにより、静電容量及び耐サージ特性の
ばらつきが小さく、かつ、サージ吸収応答性の優れた積
層型バリスタを得ることが可能になる。

【００１５】また、請求項３の積層型バリスタは、前記
内部電極の、前記バリスタ構成材料層を介して隣接する
内部電極と交差する角度（交差角度）が略９０゜である
ことを特徴としている。

【００１６】バリスタ電圧を上昇させることなく、静電
容量の小さいバリスタを容量のばらつきを少なく設計す
るためには、内部電極の重なり面積をできるだけ小さく
することが必要になるが、内部電極の交差角度を略９０
゜とすることで、内部電極の重なり面積を確実に小さく
するとともに、内部電極の位置ずれによる重なり面積の
ばらつきを抑制することが可能になり、さらに静電容量
が小さく、静電容量及び耐サージ特性のばらつきの小さ
い積層型バリスタを得ることが可能になり、本発明をよ
り実効あらしめることができる。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態を示し
てその特徴とするところをさらに詳しく説明する。

【００１８】［実施形態１］図１は本発明の一実施形態
（実施形態１）にかかる積層型バリスタの要部構成を示
す分解斜視図、図２(ａ)及び(ｂ)は内部電極パターンを
示す平面図、図２(ｃ)は内部電極の重なり状態を示す平
面透視図、図３(ａ)は本発明の積層型バリスタの外観構
成を示す斜視図、図３(ｂ)は断面図、図４は等価回路を
示す図である。なお、この実施形態１では、酸化亜鉛を
主成分とするバリスタ構成材料を用いた積層型バリスタ
を例にとって説明する。

【００１９】この積層型バリスタＡは、バリスタ素体１
中に、バリスタ構成材料層１ａを介して互いに対向する
ように一対の内部電極２ａ，２ｂが配設され、かつ、交
互に逆側の端面に引き出されているとともに、バリスタ
素体１の両端面には、引き出された内部電極２ａ，２ｂ
と導通するように、一対の外部電極３ａ，３ｂが配設さ
れた構造を有している。そして、この積層型バリスタＡ
においては、図１及び図２に示すように、内部電極２ａ
及び２ｂが、幅Ｗ１及びＷ２の細長い帯状に形成されて
おり、かつ、一方の内部電極２ａは先端側で９０゜に曲
折した形状を有している。

【００２０】また、バリスタ構成材料層１ａを介して互
いに隣接する内部電極２ａ，２ｂは、平面的にみた場合
に、図２(ｃ)に示すように、内部電極２ａの９０゜に曲
折した先端側の部分（先端部１２ａ）と、内部電極２ｂ
の先端側の部分（先端部１２ｂ）において、交差角度θ
＝９０゜で互いに交差して重なり合うように配設されて
いる。

【００２１】次に、この積層型バリスタＡの製造方法に
ついて説明する。まず、酸化亜鉛（ＺｎＯ）、Ｂｉ_２Ｏ_３、ＭｎＯ、Ｃ
ｏＯ、ほう珪酸亜鉛ガラス、Ｓｂ_２Ｏ_３、及びＡｌ_２Ｏ
_３を下記の割合で配合し、ボールミルにて２０時間、混
合・粉砕した。ＺｎＯ：１００重量部Ｂｉ_２Ｏ_３：１．０ｍｏｌ％ＭｎＯ：０．５ｍｏｌ％ＣｏＯ：０．５ｍｏｌ％ほう珪酸亜鉛ガラス：１．０重量％Ｓｂ_２Ｏ_３：０．５ｍｏｌ％Ａｌ_２Ｏ_３：１００ｐｐｍ次に、上記のようにして得た混合物を、脱水・乾燥
し、造粒した。それから、造粒体を７５０℃で２時間仮焼し、得られ
た仮焼物を粗粉砕した後、水を添加し、ボールミルで再
度、混合・粉砕してスラリー化した。次に、このスラリーを脱水・乾燥して粉体を得た。そして、この粉体に溶剤、バインダー、及び分散剤を
添加し、厚さ２０μmのセラミックグリーンシートを成
形した。次に、このセラミックグリーンシートを所定の大きさ
に打ち抜いた後、その一部に、内部電極として、Ｐｔペ
ーストをスクリーン印刷法により、図２(ａ)，(ｂ)に示
すよう内部電極パターンで印刷した。それから、図１に示すように、内部電極（Ｐｔペース
ト）が印刷されたセラミックグリーンシート４と、内部
電極が印刷されていないセラミックグリーンシート（外
層シート）５を複数枚、所定の順序で、所定の方向に積
層した後、圧着して、積層圧着体を得た。そして、この積層圧着体を５００℃で熱処理し、樹脂
分を分解・放出させた後、９００℃で２時間焼成するこ
とにより、焼結体（積層型のバリスタ素体）１（図３）
を得た。最後に、焼結体（バリスタ素体）の両端部にＡｇペー
ストを塗布し、乾燥した後、６００℃で焼き付けて外部
電極３ａ，３ｂを形成することにより、図３に示すよう
な構成及び図４に示すような等価回路を有する積層型バ
リスタＡを得た。

【００２２】この積層型バリスタＡにおいては、内部電
極２ａ，２ｂの先端部１２ａ，１２ｂが所定の位置にお
いて、交差角度θ＝９０゜で、互いに交差して重なり合
うように配設されているので、内部電極２ａ，２ｂの重
なり部分の面積（有効面積）Ｓは、Ｓ＝Ｗ１×Ｗ２ ……(1) で表される値となり、この有効面積（Ｓ＝Ｗ１×Ｗ２）
は、内部電極２ａ，２ｂが図２(ｃ)のＸ方向、Ｙ方向に
位置ずれを生じてもほとんど変動せず、静電容量及び耐
サージ特性のばらつきが小さい積層型バリスタを得るこ
とができる。

【００２３】この実施形態１の積層型バリスタＡ（実施
例）の静電容量値と、従来の積層型バリスタ（比較例）
の静電容量値を表１に示す。但し、静電容量値は、１ｋ
Ｈｚ、１Ｖｒｍｓでの測定値である。

【００２４】

【表１】

【００２５】表１より、実施例の積層型バリスタＡにお
いては、従来例の積層型バリスタに比べて、静電容量値
のばらつきが小さくなっていることがわかる。

【００２６】なお、この実施形態１では、酸化亜鉛をバ
リスタ構成材料とする積層型バリスタを例にとって説明
したが、本発明は、例えば、チタン酸ストロンチウムな
どの他のバリスタ構成材料を用いた積層型バリスタにも
適用することが可能である。

【００２７】また、上記実施形態では、バリスタ特性層
が一層構造である場合について説明したが、バリスタ特
性層の枚数には特別の制約はなく、必要に応じて電極枚
数を増やし、バリスタ特性層が複数層構造の積層型バリ
スタを形成することも可能である。

【００２８】［実施形態２］図５は本発明の他の実施形
態にかかる積層型バリスタＢの要部構成を示す図であ
り、(ａ)はバリスタ構成材料を介して互いに対向（隣
接）する一対の内部電極のうちの一方の内部電極２ａを
示す平面図、(ｂ)は他方の内部電極２ｂを示す平面図、
(ｃ)は内部電極２ａ，２ｂの重なり状態を示す平面透視
図である。

【００２９】この実施形態２の積層型バリスタＢ（図５
(ｃ)）において、バリスタ構成材料を介して対向（隣
接）する内部電極２ａ及び２ｂは、図５(ａ)，(ｂ)に示
すように、先端部１２ａ，１２ｂが、それぞれ幅Ｗ１及
びＷ２の細長い帯状に形成されており、かつ、一方の内
部電極２ａの先端部１２ａは、途中で略９０゜曲折した
形状に形成されている。一方、内部電極２ａ，２ｂの基
端部２２ａ，２２ｂは、その幅がＷ１０，Ｗ２０と先端
部１２ａ，１２ｂよりも幅広に形成されている。

【００３０】そして、バリスタ構成材料層１ａを介して
互いに隣接する内部電極２ａ，２ｂは、平面的にみた場
合に、図５(ｃ)に示すように、内部電極２ａの先端部１
２ａの９０゜に曲折した部分と、内部電極２ｂの先端部
１２ｂで互いに交差して重なり合うように配設されてい
る。

【００３１】なお、上述のように、内部電極２ａ，２ｂ
の基端部２２ａ，２２ｂが、互いに交差して重なり合う
先端部１２ａ，１２ｂよりも幅広に形成されている点を
除いた他の部分の構成は、上記実施形態１の積層型バリ
スタＡの場合と同様であることから、上記実施形態１の
相当する部分の説明を援用して、ここではその説明を省
略する。また、製造方法についても、上記実施形態１の
場合と同様であることから、ここではその説明を省略す
る。

【００３２】なお、図５(ａ)，(ｂ)，(ｃ)において、図
１と同一符号を付した部分は、同一又は相当部分を示し
ている。

【００３３】この実施形態２の積層型バリスタＢの場合
にも、上記実施形態１の場合と同様に、内部電極２ａ，
２ｂが、その先端部１２ａ，１２ｂの所定の位置におい
て、交差角度θ＝９０゜で、互いに交差して重なり合う
ように配設されているので、内部電極２ａ，２ｂの先端
部１２ａ，１２ｂの重なり部分の面積（有効面積）は、
内部電極２ａ，２ｂが図５(ｃ)のＸ方向、Ｙ方向に位置
ずれを生じても、ほとんど変動せず、静電容量及び耐サ
ージ特性のばらつきが小さい積層型バリスタを得ること
ができる。また、内部電極の重なり部分の面積に左右さ
れる耐サージ特性についても、ばらつきの少ない積層型
バリスタを得ることが可能になる。すなわち、この実施
形態の積層型バリスタＢにおいては、内部電極２ａ，２
ｂの面積の大きさに対して、内部電極の重なり部の面積
（有効面積）を効率よく減少させることが可能になり、
低静電容量、低バリスタ電圧で、かつ、静電容量、耐サ
ージ特性のばらつきの小さい積層型バリスタを効率よく
製造することが可能になる。

【００３４】また、この実施形態の積層型バリスタＢに
おいては、内部電極２ａ，２ｂの基端部２２ａ，２２ｂ
が、先端部１２ａ，１２ｂよりも幅広に形成されている
ので、外部電極とバリスタ特性部を結ぶ線路のインダク
タンス成分が、上記実施形態１の積層型バリスタＡの場
合よりも小さくなり、静電容量及び耐サージ特性のばら
つきをさらに効率よく抑制することが可能になるととも
に、サージ吸収応答性を向上させることが可能になり、
本発明をさらに実効あらしめることができる。

【００３５】なお、上記実施形態１の積層型バリスタＡ
と、この実施形態２の積層型バリスタＢについて測定し
た静電気吸収波形の測定結果を図６(ａ)，(ｂ)に示す。
但し、図６(ａ)は実施形態１の積層型バリスタＡの静電
気吸収波形を示し、また、図６(ｂ)は実施形態２の積層
型バリスタＢの静電気吸収波形を示している。なお、こ
の静電気吸収波形は、上記実施形態１及び２の積層型バ
リスタＡ，Ｂを図７に示すような回路に用いて測定した
ものである。

【００３６】図６(ａ)，(ｂ)の静電気吸収波形から、実
施形態１の積層型バリスタＡでは、応答初期にスパイク
状の電圧が残留しているのに対して、実施形態２の積層
型バリスタＢの場合には、ピーク電圧が減少しているこ
とがわかる。これは、内部電極２ａ，２ｂの基端部２２
ａ，２２ｂの幅が先端部１２ａ，１２ｂに比べて広いた
め、バリスタ特性部と外部電極を結ぶ線路のインダクタ
ンス成分が小さくなり、応答遅れが小さくなったことに
よるものである。

【００３７】なお、上記実施形態１及び２では、内部電
極の先端部の交差角度θを９０゜とした場合を例にとっ
て説明したが、例えば、図８に示すように、交差角度θ
が９０゜を超えるような構成とすることも可能であり、
この場合にも、図９，１０に示すような従来の積層型バ
リスタに比べて、内部電極の重なり部分の面積（有効面
積）が変動することを抑制して、静電容量及び耐サージ
特性のばらつきが小さい積層型バリスタを得ることがで
きるという本発明の基本的な効果を得ることが可能にな
るとともに、電極の有効面積に左右される耐サージ特性
についても、ばらつきの少ない積層型バリスタを得るこ
とが可能になる。なお、図８において、図２(ｃ)と同一
符号を付した部分は、同一又は相当部分を示す。

【００３８】なお、本発明は、上記の実施形態１，２に
よって限定されるものではなく、内部電極の具体的な形
状、積層枚数、バリスタ構成材料の種類などに関し、発
明の要旨の範囲内において、種々の応用、変形を加える
ことが可能である。

【００３９】

【発明の効果】上述のように、本発明（請求項１）の積
層型バリスタは、バリスタ構成材料層を介して積層方向
に隣接する内部電極を、互いに交差するような態様で配
設することにより、積み重ねずれが生じた場合にも、内
部電極の重なり面積（有効面積）に対する影響が少な
く、バリスタ特性層の静電容量のばらつきの少ない積層
型バリスタを得ることができる。また、内部電極の重な
り面積にばらつきが少なくなることから、耐サージ特性
に関しても、ばらつきの少ない積層型バリスタを得るこ
とができる。さらに、内部電極自体の面積の大きさに対
して、内部電極の重なり面積（有効面積）を小さくする
ことが可能になり、低静電容量、低バリスタ電圧で、か
つ、静電容量、耐サージ特性のばらつきの小さい積層型
バリスタを効率よく製造することが可能になる。

【００４０】また、請求項２の積層型バリスタのよう
に、内部電極の、バリスタ構成材料層を介して隣接する
内部電極と交差する交差部より基端側の非交差部の少な
くとも一部を、上記交差部よりも幅広に形成することに
より、外部とバリスタ特性部を結ぶインダクタンス成分
を小さくすることが可能になる。なお、このインダクタ
ンス成分は、バリスタがサージを吸収する際に、特に応
答遅れを生じさせ、バリスタのサージ吸収性を悪化させ
るものであり、インダクタンス成分を小さくすることに
より、静電容量及び耐サージ特性のばらつきが小さく、
かつ、サージ吸収応答性の優れた積層型バリスタを得る
ことができる。

【００４１】バリスタ電圧を上昇させることなく、静電
容量の小さいバリスタを容量のばらつきを少なく設計す
るためには、内部電極の重なり面積をできるだけ小さく
することが必要になるが、請求項３のように、内部電極
の交差角度を略９０゜とすることで、内部電極の重なり
面積を確実に小さくするとともに、内部電極の位置ずれ
による重なり面積のばらつきを抑制することが可能にな
り、さらに静電容量が小さく、静電容量及び耐サージ特
性のばらつきの小さい積層型バリスタを得ることが可能
になり、本発明をより実効あらしめることができる。

【図面の簡単な説明】

【図１】本発明の一実施形態（実施形態１）にかかる積
層型バリスタの要部構成を示す分解斜視図である。

【図２】(ａ)及び(ｂ)は本発明の実施形態１にかかる積
層型バリスタの内部電極パターンを示す平面図、(ｃ)は
内部電極の重なり状態を示す平面透視図である。

【図３】(ａ)は本発明の実施形態１にかかる積層型バリ
スタの外観構成を示す斜視図、(ｂ)は断面図である。

【図４】本発明の実施形態１にかかる積層型バリスタの
等価回路を示す図である。

【図５】本発明の他の実施形態（実施形態２）にかかる
積層型バリスタの要部構成を示す図であり、(ａ)はバリ
スタ構成材料を介して互いに対向する一対の内部電極の
うちの一方の内部電極を示す平面図、(ｂ)は他方の内部
電極を示す平面図、(ｃ)は内部電極２ａ，２ｂの重なり
状態を示す平面透視図である。

【図６】本発明の実施形態１及び２にかかる積層型バリ
スタについて測定した静電気吸収波形を示す図であり、
(ａ)は実施形態１の積層型バリスタの静電気吸収波形を
示す図、(ｂ)は実施形態２の積層型バリスタの静電気吸
収波形を示す図である。

【図７】本発明の実施形態にかかる積層型バリスタにつ
いて静電気吸収波形を測定するのに用いた回路構成を示
す図である。

【図８】本発明の積層型バリスタの変形例を示す平面透
視図である。

【図９】従来の積層型バリスタを示す図であり、(ａ)は
斜視図、(ｂ)は断面図である。

【図１０】従来の積層型バリスタの要部構成を示す分解
斜視図である。

【符号の説明】

１バリスタ素体１ａバリスタ構成材料層２ａ，２ｂ内部電極３ａ，３ｂ外部電極４内部電極が印刷されたセラミックグ
リーンシート５内部電極が印刷されていないセラミ
ックグリーンシート１２ａ，１２ｂ内部電極の先端部２２ａ，２２ｂ内部電極の基端部Ａ，Ｂ積層型バリスタＷ１，Ｗ２内部電極の先端部の幅Ｗ１０，Ｗ２０内部電極の基端部の幅

───────────────────────────────────────────────────── フロントページの続き (72)発明者森本正士京都府長岡京市天神二丁目26番10号株式会社村田製作所内 (72)発明者鹿間隆京都府長岡京市天神二丁目26番10号株式会社村田製作所内 (72)発明者坂本幸夫京都府長岡京市天神二丁目26番10号株式会社村田製作所内Ｆターム(参考） 5E034 CA08 CB01 DA02 DA07 DC01 DC10

Claims

【特許請求の範囲】

【請求項１】バリスタ構成材料層と内部電極が交互に積
層された構造を有する積層型バリスタにおいて、バリスタ構成材料層を介して積層方向に互いに隣接する
内部電極が、平面的にみた場合に交差するような態様で
配設されていることを特徴とする積層型バリスタ。
【請求項２】前記内部電極の、前記バリスタ構成材料層
を介して隣接する内部電極と交差する交差部より基端側
の非交差部の少なくとも一部が、前記交差部よりも幅広
に形成されていることを特徴とする請求項１記載の積層
型バリスタ。
【請求項３】前記内部電極の、前記バリスタ構成材料層
を介して隣接する内部電極と交差する角度（交差角度）
が略９０゜であることを特徴とする請求項１又は２記載
の積層型バリスタ。