JP2000269003A - セラミックバリスタとその製造方法 - Google Patents
セラミックバリスタとその製造方法Info
- Publication number
- JP2000269003A JP2000269003A JP11071727A JP7172799A JP2000269003A JP 2000269003 A JP2000269003 A JP 2000269003A JP 11071727 A JP11071727 A JP 11071727A JP 7172799 A JP7172799 A JP 7172799A JP 2000269003 A JP2000269003 A JP 2000269003A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- insulating
- insulating substrate
- resin
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 セラミックチップバリスタ素子の外部電極部
以外の表面に、効率的かつ精度よく形成可能な高品質の
絶縁層を形成することにより、外部電極間の短絡を防止
可能な優れた構造を提供する。 【解決手段】 チップバリスタにおいて、外部電極1部
以外の4面のうち、表面実装用の1面がセラミック絶縁
基板2から構成され、他の3面が絶縁樹脂3から構成さ
れる。チップバリスタの製造時にはまず、セラミック絶
縁基板2上に接着樹脂4を印刷し、この接着樹脂4を介
してセラミック絶縁基板2上にチップバリスタ素子5を
固着する。次に、未硬化状態から半硬化状態の間にある
断面コ字形のエポキシ樹脂成型体を、チップバリスタ素
子5に被せた後、密着固化させる。続いて、セラミック
絶縁基板2を分離して個々の表面絶縁層付き素子を形成
し、この素子に湿式法により形成されためっき層を含む
外部電極1を形成する。
以外の表面に、効率的かつ精度よく形成可能な高品質の
絶縁層を形成することにより、外部電極間の短絡を防止
可能な優れた構造を提供する。 【解決手段】 チップバリスタにおいて、外部電極1部
以外の4面のうち、表面実装用の1面がセラミック絶縁
基板2から構成され、他の3面が絶縁樹脂3から構成さ
れる。チップバリスタの製造時にはまず、セラミック絶
縁基板2上に接着樹脂4を印刷し、この接着樹脂4を介
してセラミック絶縁基板2上にチップバリスタ素子5を
固着する。次に、未硬化状態から半硬化状態の間にある
断面コ字形のエポキシ樹脂成型体を、チップバリスタ素
子5に被せた後、密着固化させる。続いて、セラミック
絶縁基板2を分離して個々の表面絶縁層付き素子を形成
し、この素子に湿式法により形成されためっき層を含む
外部電極1を形成する。
Description
【発明の属する技術分野】本発明は、酸化亜鉛を主成分
とするセラミックバリスタに関し、特に、表面実装用の
セラミックチップバリスタにおける表面絶縁化方法の改
善に関する。
とするセラミックバリスタに関し、特に、表面実装用の
セラミックチップバリスタにおける表面絶縁化方法の改
善に関する。
【従来の技術】表面実装時のはんだ濡れ性やはんだ耐熱
性の観点から、面実装タイプ電子部品の外部電極は、下
地電極層にNi層とはんだ層の電解めっきを施したタイ
プが主流である。しかし、酸化亜鉛を主成分とするセラ
ミックバリスタの場合には、電解めっきを施すことに起
因して外部電極間が短絡する可能性がある。すなわち、
セラミック素子自体が半導体であるため、下地電極層に
Ni層とはんだ層を電解めっきで形成する際に、外部電
極部の範囲だけでなく、露出したセラミック素子の表面
全体にめっき層が形成されてしまい、外部電極間が短絡
する可能性がある。このような理由により、酸化亜鉛を
主成分とするセラミックバリスタの場合には外部電極部
以外の表面を絶縁化する必要がある。従来、このような
絶縁化の方法としては、一般的に次のような絶縁材料を
印刷して絶縁層を形成する2つの方法のいずれかが採用
されている。一つは、絶縁ガラスペーストを絶縁化部に
印刷後、焼成して、絶縁ガラス層を形成する方法であ
る。また、別の方法は、絶縁部に絶縁化樹脂を印刷後、
硬化して、絶縁樹脂層を形成する方法である。
性の観点から、面実装タイプ電子部品の外部電極は、下
地電極層にNi層とはんだ層の電解めっきを施したタイ
プが主流である。しかし、酸化亜鉛を主成分とするセラ
ミックバリスタの場合には、電解めっきを施すことに起
因して外部電極間が短絡する可能性がある。すなわち、
セラミック素子自体が半導体であるため、下地電極層に
Ni層とはんだ層を電解めっきで形成する際に、外部電
極部の範囲だけでなく、露出したセラミック素子の表面
全体にめっき層が形成されてしまい、外部電極間が短絡
する可能性がある。このような理由により、酸化亜鉛を
主成分とするセラミックバリスタの場合には外部電極部
以外の表面を絶縁化する必要がある。従来、このような
絶縁化の方法としては、一般的に次のような絶縁材料を
印刷して絶縁層を形成する2つの方法のいずれかが採用
されている。一つは、絶縁ガラスペーストを絶縁化部に
印刷後、焼成して、絶縁ガラス層を形成する方法であ
る。また、別の方法は、絶縁部に絶縁化樹脂を印刷後、
硬化して、絶縁樹脂層を形成する方法である。
【発明が解決しようとする課題】しかしながら、上述し
たような絶縁材料を印刷して絶縁層を形成する従来の絶
縁化方法は、いずれも、セラミック素子の外部電極部以
外の4側面の各々に印刷作業が必要であるため工数がか
かり、また、チップサイズが小型化するにつれて印刷精
度維持が困難である。一方、絶縁ガラス層の焼成や絶縁
樹脂層の硬化を効率的に行うためには、支持治具によっ
てセラミック素子を迅速に配置して支持する必要があ
る。しかし、このようなセラミック素子の配置の高速化
は、セラミック素子の印刷塗布面が支持治具に不都合に
接触する可能性を高めるため、形成される絶縁層の品質
を低下させる可能性を高めることになる。したがって、
このような絶縁化材料の印刷を用いた方法においては、
高品質の絶縁ガラス層や絶縁樹脂層を効率的に量産形成
することは困難である。本発明は、上記のような従来技
術の問題点を解決するために提案されたものであり、そ
の一つの目的は、酸化亜鉛を主成分とするセラミックチ
ップバリスタ素子の外部電極部以外の表面に、効率的か
つ精度よく形成可能な高品質の絶縁層を形成することに
より、外部電極間の短絡を防止可能な優れた構造を提供
することである。別の目的は、そのような高品質の絶縁
層を効率的かつ精度よく形成可能な優れた方法を提供す
ることである。
たような絶縁材料を印刷して絶縁層を形成する従来の絶
縁化方法は、いずれも、セラミック素子の外部電極部以
外の4側面の各々に印刷作業が必要であるため工数がか
かり、また、チップサイズが小型化するにつれて印刷精
度維持が困難である。一方、絶縁ガラス層の焼成や絶縁
樹脂層の硬化を効率的に行うためには、支持治具によっ
てセラミック素子を迅速に配置して支持する必要があ
る。しかし、このようなセラミック素子の配置の高速化
は、セラミック素子の印刷塗布面が支持治具に不都合に
接触する可能性を高めるため、形成される絶縁層の品質
を低下させる可能性を高めることになる。したがって、
このような絶縁化材料の印刷を用いた方法においては、
高品質の絶縁ガラス層や絶縁樹脂層を効率的に量産形成
することは困難である。本発明は、上記のような従来技
術の問題点を解決するために提案されたものであり、そ
の一つの目的は、酸化亜鉛を主成分とするセラミックチ
ップバリスタ素子の外部電極部以外の表面に、効率的か
つ精度よく形成可能な高品質の絶縁層を形成することに
より、外部電極間の短絡を防止可能な優れた構造を提供
することである。別の目的は、そのような高品質の絶縁
層を効率的かつ精度よく形成可能な優れた方法を提供す
ることである。
【課題を解決するための手段】本発明に係るセラミック
バリスタは、直方体形状の対向する一対の面に湿式法に
より形成されためっき層を含む外部電極を有する、表面
実装用のセラミックバリスタにおいて、セラミック絶縁
基板と絶縁樹脂によって表面絶縁層を構成したことを特
徴としている。すなわち、外部電極を形成する面を除く
4面のうち、表面実装用の1面がセラミック絶縁基板か
ら形成され、他の3面が絶縁樹脂から形成される。この
構造においては、セラミック絶縁基板と絶縁樹脂により
セラミックバリスタの外部電極部以外の表面を完全に覆
う高品質の絶縁層を効率的かつ精度よく形成することが
できる。また、このように形成された絶縁層により、め
っき時におけるめっき液の浸透を防止できる。したがっ
て、セラミックバリスタの外部電極以外の表面に余分な
めっき層が形成されることはないため、そのような余分
なめっき層に起因する外部電極間の短絡の発生を防止す
ることができる。本発明に係るセラミックバリスタの製
造方法においては、まず、セラミック絶縁基板上に接着
樹脂を印刷し(接着樹脂印刷工程)、この接着樹脂を介
してセラミック絶縁基板上にチップバリスタ素子を固着
する(素子固着工程)。次に、未硬化状態から半硬化状
態の間にある断面コ字形の絶縁樹脂成型体を、セラミッ
ク絶縁基板上に固着されたチップバリスタ素子に被せた
後、密着固化させる(絶縁樹脂密着工程)。続いて、セ
ラミック絶縁基板を分離して個々の表面絶縁層付き素子
を形成し(絶縁基板分離工程)、この表面絶縁層付き素
子に湿式法により形成されためっき層を含む外部電極を
形成する(外部電極形成工程)。この製造方法は、断面
コ字形の成型樹脂を被せるという極めて容易な方法であ
り、工数を大幅に削減できる。また、成型樹脂は高精度
に作製可能であるため、チップサイズが小型化しても、
十分な精度を確保できる。さらに、成型樹脂を被せる方
法では、絶縁材料を印刷する場合のような硬化待ち時間
が不要となる分だけ、絶縁層を効率的に量産形成するこ
とができる。
バリスタは、直方体形状の対向する一対の面に湿式法に
より形成されためっき層を含む外部電極を有する、表面
実装用のセラミックバリスタにおいて、セラミック絶縁
基板と絶縁樹脂によって表面絶縁層を構成したことを特
徴としている。すなわち、外部電極を形成する面を除く
4面のうち、表面実装用の1面がセラミック絶縁基板か
ら形成され、他の3面が絶縁樹脂から形成される。この
構造においては、セラミック絶縁基板と絶縁樹脂により
セラミックバリスタの外部電極部以外の表面を完全に覆
う高品質の絶縁層を効率的かつ精度よく形成することが
できる。また、このように形成された絶縁層により、め
っき時におけるめっき液の浸透を防止できる。したがっ
て、セラミックバリスタの外部電極以外の表面に余分な
めっき層が形成されることはないため、そのような余分
なめっき層に起因する外部電極間の短絡の発生を防止す
ることができる。本発明に係るセラミックバリスタの製
造方法においては、まず、セラミック絶縁基板上に接着
樹脂を印刷し(接着樹脂印刷工程)、この接着樹脂を介
してセラミック絶縁基板上にチップバリスタ素子を固着
する(素子固着工程)。次に、未硬化状態から半硬化状
態の間にある断面コ字形の絶縁樹脂成型体を、セラミッ
ク絶縁基板上に固着されたチップバリスタ素子に被せた
後、密着固化させる(絶縁樹脂密着工程)。続いて、セ
ラミック絶縁基板を分離して個々の表面絶縁層付き素子
を形成し(絶縁基板分離工程)、この表面絶縁層付き素
子に湿式法により形成されためっき層を含む外部電極を
形成する(外部電極形成工程)。この製造方法は、断面
コ字形の成型樹脂を被せるという極めて容易な方法であ
り、工数を大幅に削減できる。また、成型樹脂は高精度
に作製可能であるため、チップサイズが小型化しても、
十分な精度を確保できる。さらに、成型樹脂を被せる方
法では、絶縁材料を印刷する場合のような硬化待ち時間
が不要となる分だけ、絶縁層を効率的に量産形成するこ
とができる。
【発明の実施の形態】以下には、本発明に係るセラミッ
クバリスタとその製造方法の具体的な実施の形態につい
て、図面を参照して説明する。 [構造]図1は、本発明によるセラミックチップバリス
タの構造の概略を示す斜視図である。このチップバリス
タは、外観的には、水平方向に伸びる直方体形状であ
り、水平方向における短軸をX軸、長軸をY軸とした場
合に、そのY軸方向における両側の端面に外部電極1が
それぞれ形成されている。そして、これらの外部電極1
を形成した面以外のY軸方向に伸びる4面のうち、表面
実装用の1面がセラミック絶縁基板2から構成され、他
の3面が絶縁樹脂3から構成されている。図2は、図1
のX軸方向の断面図である。この図2に示すように、セ
ラミック絶縁基板2上には、接着樹脂4を介してチップ
バリスタ素子5が固定されており、このチップバリスタ
素子5の周囲は、絶縁基板面を除く全ての範囲で絶縁樹
脂3に覆われている。なお、図中6はチップバリスタ素
子5中の内部電極を示している。図3は、図1のY軸方
向の断面図である。この図3に示すように、Y軸方向の
構造において、セラミック絶縁基板2、接着樹脂4、チ
ップバリスタ素子5、および絶縁樹脂3の構成はX軸方
向の構造と全く同じであるが、その両側の端面には外部
電極1が形成されている。図4は、図3中の外部電極1
におけるA部の拡大断面図である。この図4に示すよう
に、チップバリスタ素子5の端面には、下地銀電極層1
1が形成されている。この下地銀電極層11上には、セ
ラミック絶縁基板2、接着樹脂4、チップバリスタ素子
5、および絶縁樹脂3を含めた端面全体に亘って導電性
樹脂電極層12が形成されている。そして、この導電性
樹脂電極層12上に、Ni層13を下地としてはんだめ
っき層14が形成されている。以上のような構造におい
ては、セラミック絶縁基板2と絶縁樹脂3によりチップ
バリスタ素子5の外部電極部以外の表面を完全に覆って
いるため、チップバリスタ素子5の外部電極部以外の表
面を全て絶縁化することができると共に、めっき時にお
けるめっき液の浸透を防止できる。 [製造工程]以上のような構造を有するセラミックチッ
プバリスタは、接着樹脂の印刷、素子の固着、絶縁樹脂
の密着、絶縁基板の分離、外部電極の形成、という一連
の製造工程によって製造される。すなわち、まず、図5
に示すように、アルミナまたは他のセラミック絶縁基板
2を用意し、予め所定のカット寸法に一致させた切断線
21を形成しておく。このセラミック絶縁基板2上に、
チップバリスタ素子寸法に一致するように接着樹脂4を
スクリーン印刷する(接着樹脂印刷工程)。次に、図6
に示すように、セラミック絶縁基板2上の接着樹脂4に
チップバリスタ素子5を位置合わせして置き、接着樹脂
4を硬化させてチップバリスタ素子5を固着する(素子
固着工程)。この場合、チップバリスタ素子5には、図
4に示すような下地銀電極層11を予め形成しておく。
続いて、図7に示すように、セラミック絶縁基板2上に
固着されたチップバリスタ素子5に対して、断面コ字形
のエポキシ樹脂成型体31を、未硬化または半硬化の状
態でその上方から被せる。ここで、エポキシ樹脂成型体
31は、チップバリスタ素子5の寸法に一致するように
成型しておく。このようにしてチップバリスタ素子5に
対して未硬化または半硬化状態の樹脂成型体31を装着
した後、これを加熱し、チップバリスタ素子5の表面に
樹脂を密着固化させて、絶縁樹脂3を形成する(絶縁樹
脂密着工程)。絶縁樹脂3が形成された段階で、図8に
示すように、切断線21(図5)に合わせてセラミック
絶縁基板2を分離して表面絶縁層付き素子10を形成す
る(絶縁基板分離工程)。次に、表面絶縁層付き素子1
0の外部電極形成用の端面に、図4に示したような導電
性樹脂電極層12を形成する。この場合、チップバリス
タ素子5には予め下地銀電極層11が形成されているた
め、この下地銀電極層11上に導電性樹脂電極層12が
形成されることになる。続いて、チップバリスタ素子5
の導電性樹脂電極層12上にめっきによりNi層13を
下地としてはんだめっき層14(図4)を形成する(外
部電極形成工程)。この場合、セラミック絶縁基板2と
絶縁樹脂3によりチップバリスタ素子5の外部電極部以
外の表面を完全に覆っていることから、めっき時におけ
るめっき液の浸透を防止できるため、チップバリスタ素
子5の外部電極部以外の表面に余分なめっき層が形成さ
れることはない。 [作用効果]以上のように、本実施の形態に係るセラミ
ックチップバリスタの構造とその製造工程によれば、セ
ラミック絶縁基板2と絶縁樹脂3によりチップバリスタ
素子5の外部電極部以外の表面を全て絶縁化することが
できると共に、外部電極部以外の表面に余分なめっき層
が形成されることはないため、そのような余分なめっき
層に起因する外部電極間の短絡の発生を防止することが
できる。一方、本実施の形態に係る製造工程は、従来の
ように、外部電極部以外の4側面の各々に絶縁材料を印
刷する方法に比べて、断面コ字形の成型樹脂を被せると
いう極めて容易な方法であり、工数を大幅に削減でき
る。また、成型樹脂は高精度に作製可能であるため、チ
ップサイズが小型化しても、十分な精度を確保できる。
さらに、従来方法では、印刷した絶縁材料の硬化を待つ
時間が必要であったが、本形態のように、成型樹脂を被
せる方法では、そのような待ち時間が不要となる分だ
け、絶縁層を効率的に量産形成することができる。
クバリスタとその製造方法の具体的な実施の形態につい
て、図面を参照して説明する。 [構造]図1は、本発明によるセラミックチップバリス
タの構造の概略を示す斜視図である。このチップバリス
タは、外観的には、水平方向に伸びる直方体形状であ
り、水平方向における短軸をX軸、長軸をY軸とした場
合に、そのY軸方向における両側の端面に外部電極1が
それぞれ形成されている。そして、これらの外部電極1
を形成した面以外のY軸方向に伸びる4面のうち、表面
実装用の1面がセラミック絶縁基板2から構成され、他
の3面が絶縁樹脂3から構成されている。図2は、図1
のX軸方向の断面図である。この図2に示すように、セ
ラミック絶縁基板2上には、接着樹脂4を介してチップ
バリスタ素子5が固定されており、このチップバリスタ
素子5の周囲は、絶縁基板面を除く全ての範囲で絶縁樹
脂3に覆われている。なお、図中6はチップバリスタ素
子5中の内部電極を示している。図3は、図1のY軸方
向の断面図である。この図3に示すように、Y軸方向の
構造において、セラミック絶縁基板2、接着樹脂4、チ
ップバリスタ素子5、および絶縁樹脂3の構成はX軸方
向の構造と全く同じであるが、その両側の端面には外部
電極1が形成されている。図4は、図3中の外部電極1
におけるA部の拡大断面図である。この図4に示すよう
に、チップバリスタ素子5の端面には、下地銀電極層1
1が形成されている。この下地銀電極層11上には、セ
ラミック絶縁基板2、接着樹脂4、チップバリスタ素子
5、および絶縁樹脂3を含めた端面全体に亘って導電性
樹脂電極層12が形成されている。そして、この導電性
樹脂電極層12上に、Ni層13を下地としてはんだめ
っき層14が形成されている。以上のような構造におい
ては、セラミック絶縁基板2と絶縁樹脂3によりチップ
バリスタ素子5の外部電極部以外の表面を完全に覆って
いるため、チップバリスタ素子5の外部電極部以外の表
面を全て絶縁化することができると共に、めっき時にお
けるめっき液の浸透を防止できる。 [製造工程]以上のような構造を有するセラミックチッ
プバリスタは、接着樹脂の印刷、素子の固着、絶縁樹脂
の密着、絶縁基板の分離、外部電極の形成、という一連
の製造工程によって製造される。すなわち、まず、図5
に示すように、アルミナまたは他のセラミック絶縁基板
2を用意し、予め所定のカット寸法に一致させた切断線
21を形成しておく。このセラミック絶縁基板2上に、
チップバリスタ素子寸法に一致するように接着樹脂4を
スクリーン印刷する(接着樹脂印刷工程)。次に、図6
に示すように、セラミック絶縁基板2上の接着樹脂4に
チップバリスタ素子5を位置合わせして置き、接着樹脂
4を硬化させてチップバリスタ素子5を固着する(素子
固着工程)。この場合、チップバリスタ素子5には、図
4に示すような下地銀電極層11を予め形成しておく。
続いて、図7に示すように、セラミック絶縁基板2上に
固着されたチップバリスタ素子5に対して、断面コ字形
のエポキシ樹脂成型体31を、未硬化または半硬化の状
態でその上方から被せる。ここで、エポキシ樹脂成型体
31は、チップバリスタ素子5の寸法に一致するように
成型しておく。このようにしてチップバリスタ素子5に
対して未硬化または半硬化状態の樹脂成型体31を装着
した後、これを加熱し、チップバリスタ素子5の表面に
樹脂を密着固化させて、絶縁樹脂3を形成する(絶縁樹
脂密着工程)。絶縁樹脂3が形成された段階で、図8に
示すように、切断線21(図5)に合わせてセラミック
絶縁基板2を分離して表面絶縁層付き素子10を形成す
る(絶縁基板分離工程)。次に、表面絶縁層付き素子1
0の外部電極形成用の端面に、図4に示したような導電
性樹脂電極層12を形成する。この場合、チップバリス
タ素子5には予め下地銀電極層11が形成されているた
め、この下地銀電極層11上に導電性樹脂電極層12が
形成されることになる。続いて、チップバリスタ素子5
の導電性樹脂電極層12上にめっきによりNi層13を
下地としてはんだめっき層14(図4)を形成する(外
部電極形成工程)。この場合、セラミック絶縁基板2と
絶縁樹脂3によりチップバリスタ素子5の外部電極部以
外の表面を完全に覆っていることから、めっき時におけ
るめっき液の浸透を防止できるため、チップバリスタ素
子5の外部電極部以外の表面に余分なめっき層が形成さ
れることはない。 [作用効果]以上のように、本実施の形態に係るセラミ
ックチップバリスタの構造とその製造工程によれば、セ
ラミック絶縁基板2と絶縁樹脂3によりチップバリスタ
素子5の外部電極部以外の表面を全て絶縁化することが
できると共に、外部電極部以外の表面に余分なめっき層
が形成されることはないため、そのような余分なめっき
層に起因する外部電極間の短絡の発生を防止することが
できる。一方、本実施の形態に係る製造工程は、従来の
ように、外部電極部以外の4側面の各々に絶縁材料を印
刷する方法に比べて、断面コ字形の成型樹脂を被せると
いう極めて容易な方法であり、工数を大幅に削減でき
る。また、成型樹脂は高精度に作製可能であるため、チ
ップサイズが小型化しても、十分な精度を確保できる。
さらに、従来方法では、印刷した絶縁材料の硬化を待つ
時間が必要であったが、本形態のように、成型樹脂を被
せる方法では、そのような待ち時間が不要となる分だ
け、絶縁層を効率的に量産形成することができる。
【実施例】以下には、本発明に従って所定の寸法形状の
セラミックバリスタを実際に作製する場合の一例につい
て説明する。まず、厚さ0.3mmのアルミナ基板を用
意して、5.5×5.0mmのカット寸法に切断線を形
成し、このアルミナ基板に、厚さ0.15mmのマスク
スクリーンを用いて接着樹脂を5.5×4.0mmの寸
法にスクリーン印刷する。この場合、印刷位置はカット
寸法の中心部である。また、5.5×4.0×3.0m
mのチップバリスタ素子を用意して、予め下地銀電極層
を形成しておき、このチップバリスタ素子を、接着樹脂
の印刷位置に合わせて置く。置いた後、125℃で60
分加熱し、接着樹脂を硬化させてチップバリスタ素子を
固着する。その一方で、エポキシ樹脂を成型して、外形
寸法5.5×5.0×3.5mm、内形寸法5.5×
4.0×3.0mmの断面コ字形の未硬化または半硬化
エポキシ樹脂成型体を用意しておき、このエポキシ樹脂
成形体を、アルミナ基板上のチップバリスタ素子に被せ
る。この状態において150℃で60分加熱すること
で、エポキシ樹脂を硬化させながらチップバリスタ素子
に密着させ、絶縁樹脂外装を形成する。絶縁樹脂外装が
形成された段階で、アルミナ基板を切断線に沿ってカッ
トし、カットチップ(表面絶縁層付き素子)を得る。こ
のカットチップの電極端面に導電性エポキシ樹脂をディ
ップ塗布し、乾燥した後、180℃で60分加熱して硬
化させ、導電性樹脂電極層を形成する。この後、このチ
ップの外部電極面に湿式めっき法によりNi層13を下
地としてはんだめっき層14を形成し、5.7×5.0
×4.0mmの表面実装用チップバリスタを完成する。
この場合、アルミナ基板(セラミック絶縁基板)とエポ
キシ樹脂(絶縁樹脂)によりチップバリスタ素子の外部
電極部以外の4側面を完全に覆っていることから、前述
したように、チップバリスタ素子の外部電極部以外の表
面に余分なめっき層が形成されることはない。 [他の実施の形態・実施例]なお、本発明のセラミック
バリスタは、前記実施例に示した寸法形状のセラミック
バリスタに限定されるものではなく、表面実装用のバリ
スタである限り、各種のサイズ、各種のバリスタ電圧の
セラミックバリスタに同様に適用可能であり、同様に優
れた効果が得られるものである。さらに、バリスタの具
体的な製造工程についても、前述した製造工程に限定さ
れるものではなく、作製するセラミックバリスタに応じ
て自由に選択可能である。すなわち、各種のセラミック
絶縁基板、絶縁樹脂材料、外部電極材料を用いて、多様
な処理条件で製造可能である。
セラミックバリスタを実際に作製する場合の一例につい
て説明する。まず、厚さ0.3mmのアルミナ基板を用
意して、5.5×5.0mmのカット寸法に切断線を形
成し、このアルミナ基板に、厚さ0.15mmのマスク
スクリーンを用いて接着樹脂を5.5×4.0mmの寸
法にスクリーン印刷する。この場合、印刷位置はカット
寸法の中心部である。また、5.5×4.0×3.0m
mのチップバリスタ素子を用意して、予め下地銀電極層
を形成しておき、このチップバリスタ素子を、接着樹脂
の印刷位置に合わせて置く。置いた後、125℃で60
分加熱し、接着樹脂を硬化させてチップバリスタ素子を
固着する。その一方で、エポキシ樹脂を成型して、外形
寸法5.5×5.0×3.5mm、内形寸法5.5×
4.0×3.0mmの断面コ字形の未硬化または半硬化
エポキシ樹脂成型体を用意しておき、このエポキシ樹脂
成形体を、アルミナ基板上のチップバリスタ素子に被せ
る。この状態において150℃で60分加熱すること
で、エポキシ樹脂を硬化させながらチップバリスタ素子
に密着させ、絶縁樹脂外装を形成する。絶縁樹脂外装が
形成された段階で、アルミナ基板を切断線に沿ってカッ
トし、カットチップ(表面絶縁層付き素子)を得る。こ
のカットチップの電極端面に導電性エポキシ樹脂をディ
ップ塗布し、乾燥した後、180℃で60分加熱して硬
化させ、導電性樹脂電極層を形成する。この後、このチ
ップの外部電極面に湿式めっき法によりNi層13を下
地としてはんだめっき層14を形成し、5.7×5.0
×4.0mmの表面実装用チップバリスタを完成する。
この場合、アルミナ基板(セラミック絶縁基板)とエポ
キシ樹脂(絶縁樹脂)によりチップバリスタ素子の外部
電極部以外の4側面を完全に覆っていることから、前述
したように、チップバリスタ素子の外部電極部以外の表
面に余分なめっき層が形成されることはない。 [他の実施の形態・実施例]なお、本発明のセラミック
バリスタは、前記実施例に示した寸法形状のセラミック
バリスタに限定されるものではなく、表面実装用のバリ
スタである限り、各種のサイズ、各種のバリスタ電圧の
セラミックバリスタに同様に適用可能であり、同様に優
れた効果が得られるものである。さらに、バリスタの具
体的な製造工程についても、前述した製造工程に限定さ
れるものではなく、作製するセラミックバリスタに応じ
て自由に選択可能である。すなわち、各種のセラミック
絶縁基板、絶縁樹脂材料、外部電極材料を用いて、多様
な処理条件で製造可能である。
【発明の効果】以上説明したように、本発明によれば、
セラミック絶縁基板と絶縁樹脂によりチップバリスタ素
子の外部電極部以外の表面を完全に覆う高品質の絶縁層
が形成されるため、外部電極間の短絡を防止可能な優れ
たセラミックバリスタを提供することができる。また、
本発明の方法に従い、接着樹脂印刷、素子固着、絶縁樹
脂密着、絶縁基板分離、外部電極形成、という一連の製
造工程を行うことにより、そのような高品質の絶縁層を
持つセラミックバリスタを効率的かつ精度よく形成する
ことができる。
セラミック絶縁基板と絶縁樹脂によりチップバリスタ素
子の外部電極部以外の表面を完全に覆う高品質の絶縁層
が形成されるため、外部電極間の短絡を防止可能な優れ
たセラミックバリスタを提供することができる。また、
本発明の方法に従い、接着樹脂印刷、素子固着、絶縁樹
脂密着、絶縁基板分離、外部電極形成、という一連の製
造工程を行うことにより、そのような高品質の絶縁層を
持つセラミックバリスタを効率的かつ精度よく形成する
ことができる。
【図1】本発明によるセラミックチップバリスタの構造
の概略を示す斜視図である。
の概略を示す斜視図である。
【図2】図1のX軸方向の断面図である。
【図3】図1のY軸方向の断面図である。
【図4】図3中の外部電極1におけるA部の拡大断面図
である。
である。
【図5】図1のセラミックチップバリスタを製造する際
の接着樹脂印刷工程を示す平面図である。
の接着樹脂印刷工程を示す平面図である。
【図6】図5の工程に続く素子固着工程を示す側面図で
ある。
ある。
【図7】図6の工程に続く絶縁樹脂密着工程を示す側面
図である。
図である。
【図8】図7の工程に続く絶縁基板分離工程を示す側面
図である。
図である。
1…外部電極 2…セラミック絶縁基板 3…絶縁樹脂 4…接着樹脂 5…チップバリスタ素子 6…内部電極 10…表面絶縁層付き素子 11…下地銀電極層 12…導電性樹脂電極層 13…Ni層 14…はんだめっき層 21…切断線 31…エポキシ樹脂成型体
Claims (3)
- 【請求項1】 直方体形状の対向する一対の面に、湿式
法により形成されためっき層を含む外部電極を有する、
表面実装用のセラミックバリスタにおいて、 前記外部電極を形成する面を除く4面のうち、表面実装
用の1面がセラミック絶縁基板から形成され、他の3面
が絶縁樹脂から形成されることを特徴とするセラミック
バリスタ。 - 【請求項2】 請求項1に記載のセラミックバリスタを
製造する方法において、 セラミック絶縁基板上に接着樹脂を印刷する接着樹脂印
刷工程と、 前記接着樹脂を介して前記セラミック絶縁基板上にチッ
プバリスタ素子を固着する素子固着工程と、 未硬化状態から半硬化状態の間にある断面コ字形の絶縁
樹脂成型体を、前記セラミック絶縁基板上に固着された
チップバリスタ素子に被せた後、密着固化させる絶縁樹
脂密着工程と、 前記セラミック絶縁基板を分離して個々の表面絶縁層付
き素子を形成する絶縁基板分離工程と、 前記表面絶縁層付き素子に湿式法により形成されためっ
き層を含む外部電極を形成する外部電極形成工程を有す
ることを特徴とするセラミックバリスタの製造方法。 - 【請求項3】 前記接着樹脂印刷工程においては、予め
所定のカット寸法に一致する切断線が形成されたセラミ
ック絶縁基板を使用し、 前記素子固着工程においては、予め下地電極層が形成さ
れたチップバリスタ素子を使用し、 前記絶縁基板分離工程においては、前記切断線に合わせ
て前記セラミック絶縁基板を分離して個々の表面絶縁層
付き素子を形成し、 前記外部電極形成工程においては、前記表面絶縁層付き
素子の外部電極形成用の端面に導電性樹脂電極を形成し
た後、この導電性樹脂電極層上にNi層を下地としては
んだめっき層を形成することを特徴とする請求項2に記
載のセラミックバリスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11071727A JP2000269003A (ja) | 1999-03-17 | 1999-03-17 | セラミックバリスタとその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11071727A JP2000269003A (ja) | 1999-03-17 | 1999-03-17 | セラミックバリスタとその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000269003A true JP2000269003A (ja) | 2000-09-29 |
Family
ID=13468851
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11071727A Pending JP2000269003A (ja) | 1999-03-17 | 1999-03-17 | セラミックバリスタとその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000269003A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6813137B2 (en) | 2002-10-29 | 2004-11-02 | Tdk Corporation | Chip shaped electronic device and a method of producing the same |
EP1548759A2 (en) * | 2003-12-25 | 2005-06-29 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing an electrostatic discharge protection component |
CN107768052A (zh) * | 2017-10-20 | 2018-03-06 | 惠州市欣旭电子有限公司 | 一种贴片式压敏电阻制作工艺及贴片式压敏电阻 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63115206U (ja) * | 1987-01-22 | 1988-07-25 | ||
JPH09260105A (ja) * | 1996-03-27 | 1997-10-03 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
JPH10144504A (ja) * | 1996-11-06 | 1998-05-29 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
-
1999
- 1999-03-17 JP JP11071727A patent/JP2000269003A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63115206U (ja) * | 1987-01-22 | 1988-07-25 | ||
JPH09260105A (ja) * | 1996-03-27 | 1997-10-03 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
JPH10144504A (ja) * | 1996-11-06 | 1998-05-29 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6813137B2 (en) | 2002-10-29 | 2004-11-02 | Tdk Corporation | Chip shaped electronic device and a method of producing the same |
EP1548759A2 (en) * | 2003-12-25 | 2005-06-29 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing an electrostatic discharge protection component |
EP1548759A3 (en) * | 2003-12-25 | 2007-10-10 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing an electrostatic discharge protection component |
CN107768052A (zh) * | 2017-10-20 | 2018-03-06 | 惠州市欣旭电子有限公司 | 一种贴片式压敏电阻制作工艺及贴片式压敏电阻 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10192659B2 (en) | Chip resistor | |
JP2000269003A (ja) | セラミックバリスタとその製造方法 | |
JPH11204315A (ja) | 抵抗器の製造方法 | |
JP4165169B2 (ja) | フレーク型サーミスタの製造方法 | |
JP3012875B2 (ja) | チップ抵抗器の製造方法 | |
JPH01109702A (ja) | チップ抵抗器とその製造方法 | |
JPH10189306A (ja) | チップ抵抗器 | |
JPH09260105A (ja) | チップ型サーミスタ及びその製造方法 | |
JP2003037001A (ja) | チップ抵抗器およびその製造方法 | |
JPH07183108A (ja) | チップ抵抗器の製造方法 | |
JP2000182873A (ja) | チップインダクタの製造方法およびチップインダクタ | |
JP2849607B2 (ja) | メタライズ金属層を有するセラミック基板の製造方法 | |
JP2002246206A (ja) | チップ抵抗器及びその製造方法 | |
JP2000332378A (ja) | 配線基板の製造方法 | |
JPH10294207A (ja) | 複合素子及びその製造方法 | |
JP3323156B2 (ja) | チップ抵抗器 | |
JP3435419B2 (ja) | チップ抵抗器 | |
JP2005159183A (ja) | 電子装置の製造方法 | |
JPH08172004A (ja) | チップ抵抗器の製造方法 | |
JP2866808B2 (ja) | チップ抵抗器の製造方法 | |
TW202249038A (zh) | 晶片零件 | |
JP3159963B2 (ja) | チップ抵抗器 | |
JP3323140B2 (ja) | チップ抵抗器 | |
JPH07142203A (ja) | チップ抵抗器 | |
JP2632151B2 (ja) | 回路ブロツクの製造方法 |