JP2014096410A - 積層セラミック電子部品およびその製造方法 - Google Patents

Abstract

【課題】特定の側面を確実に検出することができる積層セラミック電子部品を提供する。
【解決手段】積層セラミック電子部品１０は、内部電極１４を有する有効部１６と、内部電極を有しない無効部１８とを備えたセラミック誘電体１２を含む。セラミック誘電体１２の両端部に、内部電極１４に接続された外部電極３０が形成される。内部電極１４の面方向の両端にあるセラミック誘電体１２の側面に、斜面部２０ａと頂上部２０ｂとを有する突状部２０が設けられる。２つの外部電極３０の間において、突状部２０を有するセラミック誘電体１２の側面を上から見たとき、セラミック誘電体の側面に対する斜面部２０ａの投影面積は、外部電極３０の間の突状部２０を含むセラミック誘電体１２の側面の投影面積の８％以上となるように設定される。
【選択図】図２

Description

この発明は、積層セラミック電子部品およびその製造方法に関し、特に積層セラミックコンデンサまたは積層セラミックインダクタと、それを製造するための製造方法に関する。

積層セラミック電子部品は、直方体状のセラミック誘電体と、セラミック誘電体内で対向するように配置され、セラミック誘電体の両端部に引き出される内部電極と、セラミック誘電体の両端部において引き出された内部電極に接続される外部電極とで構成される。この積層セラミック電子部品を回路基板に実装する際に、積層セラミック電子部品の向きによって、回路基板の実装面と内部電極の主面とが対向して配置されたり、回路基板の実装面と内部電極の主面とが直交するように配置されることがある。積層セラミック電子部品の一つである積層セラミックコンデンサの場合、このような回路基板と内部電極との位置関係により、発生する浮遊容量の値が変動し、積層セラミックコンデンサの特性に影響を与える場合がある。これは、積層セラミックインダクタの場合も同様で、回路基板と内部電極との位置関係によって発生する浮遊容量の値が異なったり、磁束が遮蔽される度合いが異なるなど、積層セラミックインダクタの特性に影響を与える場合がある。

したがって、積層セラミック電子部品を回路基板に実装する際に、回路基板の実装面と内部電極の主面とが対向するように予め内部電極の面方向を揃えておけば、積層セラミック電子部品の特性ばらつきを小さくすることができる。ところが、積層セラミック電子部品の断面が正方形である場合、積層セラミック電子部品の外観から内部電極の面方向を見分けることは困難である。そこで、積層セラミック電子部品の製造時に、内部電極の面方向がわかる表示マークを積層セラミック電子部品の側面に形成しておけば、積層セラミック電子部品の内部電極の面方向を把握することができ、回路基板と内部電極との位置関係を一定に保った状態で、積層セラミック電子部品を回路基板に実装することができる。

積層セラミック電子部品の製造時に表示マークを形成する場合、例えば、焼成前の誘電体の表面上に、磁器ペーストで表示マークを形成し、誘電体と表示マークとを同時に焼成することによって、表示マークを有する積層セラミック電子部品が作製される（特許文献１参照）。

特開昭５７−７２３１３号公報

表示マークを認識する方法として、表示マークをカメラで認識する場合がある。具体的には、積層セラミック電子部品の上から光を照射し、カメラによって表示マークを撮像し、得られた画像を２値化し、濃淡差に応じて予め設定されたしきい値を基準に表示マークの有無を認識する。ところが、焼成前の誘電体に磁器ペーストを用いて表示マークを形成すると、表示マークの頂上部はセラミック誘電体の側面とほぼ平行な面となり、セラミック誘電体の側面に向かって照射された光の反射状態に大きな差がなく、頂上部とセラミック誘電体の側面との間で濃淡の差がないため、カメラで表示マークの有無を認識することが難しい。また、従来の方法では、磁器ペーストの印刷工程と乾燥工程が増えるので、製造コストがかかり生産性が悪くなる。

それゆえに、この発明の主たる目的は、カメラなどの画像処理を用いた場合でも、確実に積層セラミック電子部品の方向を識別することができる積層セラミック電子部品と、その製造方法を提供することである。

この発明は、直方体状のセラミック誘電体と、セラミック誘電体の内部において対向するように配置され、セラミック誘電体の両端面に引き出される複数の内部電極と、セラミック誘電体の両端部において内部電極に接続される外部電極とを備えた積層セラミック電子部品であって、セラミック誘電体の側面には、斜面部および頂上部を有する突状部が形成され、この斜面部の投影面積が、外部電極を除いた突状部を含むセラミック誘電体の側面の投影面積に対して８％以上であることを特徴とする、積層セラミック電子部品である。
積層セラミック電子部品の上方から光を照射したとき、突状部の斜面部における光の反射方向と、セラミック誘電体の側面における光の反射方向との差が大きくなるため、カメラで撮像した画像の濃淡の差が大きくなることで２値化しやすく、確実に突状部のあるセラミック誘電体の側面を認識することができる。このとき、突状部の斜面部の投影面積が外部電極を除いた突状部を含むセラミック誘電体の側面の投影面積に対して８％以上あれば、突状部の認識精度が高まる。

また、セラミック誘電体の両端部を結ぶ方向と内部電極の面方向に直交する方向をＷ方向としたとき、Ｗ方向に沿って直線状の突状部が設けられていることが好ましい。
突状部の形状を複雑な形状でなく直線状にすることにより、突状部を容易に形成することができる。

さらに、直線状の突状部が複数形成されていることが好ましい。また、セラミック誘電体の両端部を結ぶ方向に沿って突状部が設けられてもよい。
このような突状部にすると、外部電極間のセラミック誘電体領域にセンシングエリアを設定して画像処理を行う場合、センシングエリアが多少ずれたとしても、突状部の有無を認識することができる。

このような積層セラミック電子部品において、突状部の高さは、５μｍ以上であり、突状部のサイズは、セラミック誘電体の外部電極を除いた長さ方向および幅方向の寸法の１０％以上であることが好ましい。
突状部をこのような大きさにすることで、画像処理を行っても突状部を認識しやすくなる。

また、この発明は、セラミックグリーンシートを準備するステップと、導電ペーストを用いてセラミックグリーンシート上に内部電極用パターンを形成するステップと、内部電極用パターンが形成された複数のセラミックグリーンシートの両側に内部電極用パターンのないセラミックグリーンシートを配置するように積層してマザー積層体を形成するステップと、表面に凹部を有する金型を準備するステップと、金型でマザー積層体を圧着するステップと、圧着したマザー積層体をカットしてグリーンチップを形成するステップと、グリーンチップを焼成して内部電極を有するセラミック誘電体を形成するステップと、セラミック誘電体の両端部に外部電極を形成するステップとを含む、積層セラミック電子部品の製造方法である。この積層セラミック電子部品の製造方法により、印刷工程や乾燥工程を増やすことなく、マザー積層体の表面に斜面部を有する突状部を形成することができるので、生産性が向上する。

この発明によれば、積層セラミック電子部品のセラミック誘電体の側面に突状部が形成され、その突状部は斜面部と頂上部とで構成されているため、確実に突状部を検出することができる。この突状部によって、内部電極の面方向を確実に識別することができる。したがって、積層セラミック電子部品を回路基板などに実装する際に、回路基板の実装面とセラミック誘電体中の内部電極の面方向との位置関係を考慮して、積層セラミック電子部品を回路基板に実装することができる。また、工程を増やすことなく、積層セラミック電子部品の表面に突状部を形成することができる。

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。

この発明の積層セラミック電子部品の一例としての積層セラミックコンデンサを示す斜視図である。 図１に示す積層セラミックコンデンサの内部構造を示す断面図解図である。 図１に示す積層セラミックコンデンサの突状部の形状を示す図解図である。 図１に示す積層セラミックコンデンサの突状部の斜面部の投影面積を示す図解図である。 図１および図２に示す積層セラミックコンデンサを製造するための一工程を示す図解図である。 図３に示す工程を経て得られるマザー積層体を圧着する工程を示す図解図である。 図６に示す工程における金型に形成された凹部の様子を示す図解図である。 図６に示す工程を経て得られるセラミック誘電体に外部電極を形成する工程を示す図解図である。 図１に示す積層セラミックコンデンサを回路基板に実装した状態を示す図解図である。 図１に示す積層セラミックコンデンサの突状部近傍における光の反射を示す図解図である。 図１に示す積層セラミックコンデンサの他の例を示す側面図である。 図１に示す積層セラミックコンデンサのさらに他の例を示す側面図である。 図１に示す積層セラミックコンデンサの別の例を示す側面図である。

図１は、この発明の積層セラミック電子部品の一例としての積層セラミックコンデンサを示す斜視図である。図１に示す積層セラミックコンデンサ１０の長さ方向、幅方向、高さ方向の寸法としては、表１に示すように種々の寸法の積層セラミックコンデンサがあるが、この発明はどのような寸法の積層セラミックコンデンサにも適用可能である。

積層セラミックコンデンサ１０は、たとえば直方体状のセラミック誘電体１２を含み、幅方向と高さ方向とを含む断面形状は、正方形状であっても長方形状であってもよい。セラミック誘電体１２の内部には、複数の内部電極１４が対向するように配置され、これらの内部電極１４が交互にセラミック誘電体１２の対向する端面に引き出される。セラミック誘電体１２内の隣接する内部電極１４間の間隔は、取得する静電容量によって任意に決定される。

セラミック誘電体１２は、図２に示すように、静電容量を発生する有効部１６と静電容量を発生しない無効部１８とを含む。有効部１６内には、互いに対向するように配置された複数の内部電極１４が形成される。隣接する内部電極１４は、セラミック誘電体１２内において互いに対向するように形成される。そして、複数の内部電極１４は、セラミック誘電体１２の対向する２つの異なる端面に交互に引き出される。内部電極１４は、例えばＮｉもしくはＣｕを主成分とする導電ペーストなどで形成され、必用とする静電容量に応じて、枚数が決定される。有効部１６は、セラミック誘電体１２の一部であり、積み重ねられた内部電極１４のうちの最も外側に配置された２つの内部電極１４に挟まれた範囲のことである。

無効部１８は、セラミック誘電体１２のうちの有効部１６の外側の部分であり、この部分には内部電極が形成されていない。無効部１８の外側側面、すなわち内部電極１４の面方向におけるセラミック誘電体１２の対向する２つの側面には、直線状の突状部２０が形成される。セラミック誘電体１２の両端部を結ぶ長さ方向（Ｌ方向）および内部電極１４の積み重ね方向であるセラミック誘電体１２の高さ方向（Ｈ方向）と直交する方向を幅方向（Ｗ方向）とすると、突状部２０はＬ方向の中央部においてＷ方向に沿って形成される。

突状部２０は、図３に示すように、セラミック誘電体１２のＬ方向に傾斜する２つの斜面部２０ａと、これらの斜面部２０ａの間を連結するように形成される頂上部２０ｂとを含む。２つの斜面部２０ａは、セラミック誘電体１２の側面から頂上部２０ｂに向かうにしたがって徐々に幅が狭くなるように形成される。また、頂上部２０ｂは、セラミック誘電体１２の側面とほぼ平行に形成される。したがって、突状部２０の断面形状は略台形となるが、セラミック誘電体１２の側面から突状部２０の斜面部２０ａへの移行部および斜面部２０ａから頂上部２０ｂへの移行部は、それぞれ丸みを有する形状に形成される。突状部２０は、画像処理により認識されるように、一定以上の面積を備える斜面部を有する必用がある。そのために、突状部２０の高さは５μｍ以上となるように形成され、突状部２０のサイズはセラミック誘電体１２の外部電極を除いた長さ方向の寸法と幅方向の寸法の１０％以上となるように選ばれる。例えば、図１において、積層セラミックコンデンサ１０の長さ方向における突状部２０の寸法ｘは１２２μｍであり、積層セラミックコンデンサ１０の幅方向における突状部２０の寸法ｙは５００μｍである。突状部２０は、必ずしもセラミック誘電体１２のＬ方向の中央部に形成される必要はなく、Ｌ方向の一方側に偏って形成されてもよい。

セラミック誘電体１２の長さ方向の両端部には、引き出された内部電極１４に接続されるように、外部電極３０が形成される。外部電極３０は、セラミック誘電体１２の端面に形成される端面外部電極部３０ａと、端面外部電極部３０ａから４つの側面に回り込むように形成される側面外部電極部３０ｂとで構成される。外部電極３０を形成するために、セラミック誘電体１２の端部を電極ペーストに浸漬し、焼結することによって下地金属層が形成される。この下地金属層上にＮｉめっきおよびＳｎめっきを施すことにより、外部電極３０が形成される。なお、セラミック誘電体１２の側面に回り込んだ下地金属層の厚みは２０μｍであり、１０〜３０μｍの中から適宜選択される。セラミック誘電体１２の端面における下地金属層の厚みは、１０〜２０μｍ、Ｎｉめっき層の厚みは、１．５〜６．０μｍ、Ｓｎめっき層の厚みは、１．０〜８．０μｍの範囲である。突状部２０の高さは、側面外部電極部３０ｂの厚み以下となるように形成される。

２つの外部電極３０の間において、突状部２０を有するセラミック誘電体１２の側面を上から見たとき、突状部２０の斜面部２０ａの投影面積は、外部電極３０の間の突状部２０を含むセラミック誘電体１２の側面の投影面積の８％以上の比率を持つように設定される。外部電極３０を除いた突状部２０を含むセラミック誘電体１２の側面の投影面積は、図４に示すように、まずカメラにより図４の点線で囲まれた部分Ａを測定することで求められる。突状部２０の斜面部２０ａの投影面積は、上からカメラにより撮像した画像をもとに、図４の点線で囲まれた部分Ｂとして求められる。比率は、外部電極３０を除いた突状部２０を含むセラミック誘電体１２の側面（部分Ａ）の投影面積と斜面部２０ａの投影面積（部分Ｂ）から算出される。

上述した積層セラミックコンデンサは、以下に述べる積層セラミックコンデンサの製造方法によって作製される。
この積層セラミックコンデンサ１０を作製するために、セラミック誘電体材料で形成されたセラミックグリーンシートが準備される。そして、図５に示すように、セラミックグリーンシート４０上に、導電ペーストで複数の矩形の内部電極パターン４２が形成される。内部電極パターン４２は、例えばスクリーン印刷やグラビア印刷などによって形成される。

次に、内部電極パターンが形成されていないセラミックグリーンシート４０を複数枚積層して、無効部１８に対応する部分が形成される。その上に、内部電極パターン４２が形成されたセラミックグリーンシート４０を複数枚積層して、有効部１６に対応する部分が形成される。さらに、内部電極パターンが形成されていないセラミックグリーンシート４０を複数枚積層して、無効部１８に対応する部分が形成される。これらのセラミックグリーンシート４０を積層することにより、マザー積層体４４が形成される。なお、無効部１８に対応する部分のセラミックグリーンシート４０の合計厚みは、４０μｍであるが、２０〜５０μｍの範囲から寸法ごとに選択される。有効部１６に対応する部分のセラミックグリーンシート４０の合計厚みは、４２０μｍであるが、２８０〜１０００μｍの範囲から寸法ごとに選択される。

マザー積層体４４を形成後、予めマザー積層体４４は平板状の金型を用いて圧着される。その後、マザー積層体４４は、図６に示すように、直線状の凹部４６が形成された金型４８を用いて圧着される。凹部４６の深さは５０μｍで、幅は１００μｍである。凹部４６は、予めマザー積層体４４内に埋設されている内部電極パターン４２の位置に対応して複数、列状に配置されている。このとき、金型４８の凹部４６が形成された面とマザー積層体４４との間に、厚み５０μｍの樹脂フィルム５０が挟み込まれる。この状態でマザー積層体４４を圧着すると、凹部４６の周囲のマザー積層体部分が強く圧着され、凹部４６に対応する位置においてマザー積層体４４の表面近傍が凹部４６に向かって突出する。このとき、図７に示すように、圧着により樹脂フィルム５０がマザー積層体４４に押されて金型４８の凹部４６内に入り込むとともに厚み方向につぶれ、樹脂フィルム５０は凹部４６の端部から凹部４６の中央部における最深部に向かって傾斜するように入り込み、マザー積層体４４も樹脂フィルム５０の形状に合わせて凹部４６内に入り込む。このとき、凹部４６に入り込んだ樹脂フィルム５０の傾斜により、セラミック誘電体１２の側面の突状部２０の斜面部２０ａが形成されたマザー積層体４４が得られる。凹部４６の幅および深さは、必用とする突状部の斜面部の大きさによって適宜選択される。

ここで、このように屈曲する樹脂フィルム５０があるために、急激に落ち込む凹部４６によってマザー積層体マザー積層体４４を傷付けることなく突状部を形成することができる。このとき、マザー積層体４４の変形に対応して、凹部４６の近傍の内部電極パターン４２が外側に湾曲変形する。

なお、マザー積層体４４は、予め平板状の金型で圧着されることにより硬化しているため、凹部４６を有する金型４８で圧着する圧力は、平板状の金型で圧着する圧力より高いほうがよい。さらに、予め平板状の金型でマザー積層体４４を圧着せず、圧着とマークとなる突状部の形成を兼ねて、凹部４６を有する金型４８でマザー積層体４４を圧着してもよい。

圧着されたマザー積層体４４は、個々のセラミック誘電体１２を得るためのグリーンチップにカットされる。マザー積層体４４のカット方法は、ダイサーによるカットでもよいし、押し切り刃による押し切りであってもよい。

次に、グリーンチップを焼成することにより、内部電極１４を有するセラミック誘電体１２が得られる。得られたセラミック誘電体１２は、内部電極１４の面方向の両端にある側面に突状部２０を有し、その近傍において内部電極１４が外側に向かって湾曲変形したものである。なお、焼成の前後において、グリーンチップまたはセラミック誘電体１２の角部を丸めるために、バレル研磨を行ってもよい。グリーンチップの焼成温度は、１２００〜１３００℃程度である。グリーンチップを焼成することにより、内部電極１４を有するセラミック誘電体１２が得られる。

さらに、図８に示すように、セラミック誘電体１２の一方端部が保持具６０で保持され、セラミック誘電体１２の他方端部が、ベース６２上の電極ペースト層６４に浸漬され、他方端部に導電ペーストが付与される。電極ペーストの付与後、乾燥させ、セラミック誘電体１２の一方端部にも同様に電極ペーストを付与し、セラミック誘電体１２の両端部に付与した電極ペーストを焼結させることにより、下地電極が形成される。この下地電極上に、ＮｉめっきおよびＳｎめっきを施すことにより、外部電極３０が形成される。

このようにして得られた積層セラミックコンデンサ１０は、図９に示すように、回路基板７０に形成されたランド７２に半田７４で接続される。この場合、たとえば、半田ペーストを用いて、積層セラミックコンデンサ１０の外部電極３０がランド７２に保持され、リフローによって外部電極３０がランド７２に半田付けされる。

この積層セラミックコンデンサ１０においては、斜面部２０ａと頂上部２０ｂとを有する突状部２０が形成されている。突状部２０が形成されたセラミック誘電体１２の側面を識別するために、この側面に対して光を照射し、カメラでセラミック誘電体１２の側面が撮像される。このとき、図１０に示すように、セラミック誘電体１２の側面と頂上部２０ｂとはほぼ平行であるため、照射された光（実線の矢印）は同じように反射（点線の矢印）される。それに対して、斜面部２０ａでは、頂上部２０ｂとは異なる向きに光が反射する。そのため、セラミック誘電体１２の側面や頂上部３０ｂと斜面部３０ａとの間で、光の反射率が異なり、カメラで撮像した画像は、２値化することが容易になり、突状部２０の有無を確実に認識することができる。

凹部４６の寸法を変化させた金型４８を用いることで、突状部２０の形状を変えた１００５サイズの試料１〜６の積層セラミックコンデンサ１０を作製し、回路基板７０に実装した。試料１〜６の積層セラミックコンデンサ１０の突状部２０をカメラで撮像し、外部電極３０を除いた突状部２０を含むセラミック誘電体１２の側面の投影面積（図４のＡ）および突状部２０の斜面部２０ａの投影面積（図４のＢ）を測定し、突状部２０を認識できるかどうかを評価した。セラミック誘電体１２の側面に対する突状部２０の斜面部２０ａの投影面積は、表２に示すように、試料１では３３％、試料２では１６％、試料３では９％、試料４では１６％、試料５では２０％であり、これらの試料１〜試料５では、斜面部２０ａを認識することができた。試料６については斜面部２０ａを認識することができず、カメラで撮像した画像から、セラミック誘電体１２の側面に対する突状部２０の斜面部２０ａの投影面積は７％であった。したがって、斜面部２０ａを認識するためには、セラミック誘電体１２に対する斜面部２０ａの投影面積が８％以上必用となる。

このように、内部電極１４の面方向の両端にあるセラミック誘電体１２の側面が、斜面部２０ａを含む突状部２０を有することによって確実に認識されることができる。したがって、回路基板７０の実装面と内部電極１４の主面とが平行になるように積層セラミックコンデンサ１０を実装する場合には、内部電極１４の面方向にあるセラミック誘電体１２の側面の認識可能に形成された突状部２０が上面となる向きで、積層セラミックコンデンサ１０を回路基板７０に実装すればよい。また、回路基板７０の実装面と内部電極１４の面方向とが直交するように積層セラミックコンデンサ１０を実装する場合には、内部電極１４の面方向にあるセラミック誘電体１２の側面の認識可能な突状部２０が回路基板７０の実装面と直交する向きで、積層セラミックコンデンサ１０を実装すればよい。

この積層セラミックコンデンサ１０において、外部電極３０を除いた突状部２０を含むセラミック誘電体１２の側面を上から見たとき、突状部２０の斜面部２０ａの投影面積を外部電極３０を除いた突状部２０を含むセラミック誘電体１２の側面の投影面積の８％以上となるように設定することにより、上方から見える斜面部２０ａの範囲を大きくすることができ、突状部２０の認識精度を上げることができる。このように、突状部２０にはカメラで認識できる程度の斜面部が必用であり、そのためには突状部２０の高さは５μｍ以上とし、突状部のサイズは、セラミック誘電体１２の外部電極３０を除いた長さ方向および幅方向の寸法の１０％以上を有することが好ましい。さらに、突状部２０の高さを外部電極３０の側面外部電極部３０ｂの厚みよりも低くすることにより、積層セラミックコンデンサ１０を回路基板７０に実装する際に、突状部２０により積層セラミックコンデンサ１０が傾いたりせず、安定した姿勢で回路基板７０に実装することができる。

また、セラミック誘電体１２のＷ方向に沿って直線状に突状部２０を形成することにより、複雑な形状のマークに比べて容易に突状部２０を形成することができる。さらに、直線状の突状部２０を形成するために、直線状の凹部４６を有する金型４８が用いられるが、このような凹部４６は金型４８の端部まで形成されており、マザー積層体４４を圧着するときに、凹部４６内の空気を容易に抜くことができる。したがって、凹部４６内に残った空気により、突状部２０の形成が妨げられることを防止することができる。

なお、マザー積層体４４を圧着するときに、マザー積層体４４と金型４８の間に樹脂フィルム５０を挟むことにより、斜面部２０ａと頂上部２０ｂとを有する突状部２０を形成することができる。また、樹脂フィルム５０を用いることにより、金型４８の凹部４６の角部によってマザー積層体４４に与えられるダメージを軽減することができる。

また、図１１に示すように、セラミック誘電体１２の１つの側面の長さ方向に並べて複数の突状部２０を形成してもよい。さらに、セラミック誘電体１２の長さ方向に沿って突状部２０を形成してもよい。このとき、図１２に示すように、外部電極３０間を最短距離で結ぶように突状部２０を形成してもよいし、図１３に示すように、外部電極３０間で斜めになるように突状部２０を形成してもよい。カメラで積層セラミックコンデンサ１０を撮像する場合、センシングエリアを設定して撮像が行われるが、これらの積層セラミックコンデンサ１０のように、セラミック誘電体１２の長さ方向の中央部以外にも突状部２０を形成しておくことにより、センシングエリアがずれても、突状部２０を検出することができる。また、長さ方向に突状部２０を形成することにより、幅方向に比べて斜面部２０ａの面積を大きくとることが可能となる。

また、この発明は積層セラミック電子部品に限らず、種々の電子部品に適用することができる。

１０ 積層セラミックコンデンサ
１２ セラミック誘電体
１４ 内部電極
１６ 有効部
１８ 無効部
２０ 突状部
３０ 外部電極
４４ マザー積層体
４６ 凹部
４８ 金型
５０ 樹脂フィルム

Claims (6)

1. 直方体状のセラミック誘電体、
   前記セラミック誘電体の内部において対向するように配置され、前記セラミック誘電体の両端面に引き出される複数の内部電極、および
   前記セラミック誘電体の両端部において前記内部電極に接続される外部電極を備えた積層セラミック電子部品であって、
   前記セラミック誘電体の側面には、斜面部および頂上部を有する突状部が形成され、前記斜面部の投影面積は、前記外部電極の間の前記突状部を含む前記セラミック誘電体の側面の投影面積の８％以上であることを特徴とする、積層セラミック電子部品。
2. 前記セラミック誘電体の両端部を結ぶ方向と前記内部電極の面方向とに直交する方向をＷ方向としたとき、
   前記Ｗ方向に沿って直線状の前記突状部が設けられていることを特徴とする、請求項１に記載の積層セラミック電子部品。
3. 直線状の前記突状部が複数形成されていることを特徴とする、請求項２に記載の積層セラミック電子部品。
4. 前記セラミック誘電体の両端部を結ぶ方向に沿って前記突状部が設けられていることを特徴とする、請求項１２に記載の積層セラミック電子部品。
5. 前記突状部の高さは、５μｍ以上であり、前記突状部のサイズは前記セラミック誘電体の外部電極を除いた長さ方向および幅方向の寸法の１０％以上であることを特徴とする、請求項１ないし請求項４のいずれかに記載の積層セラミック電子部品。
6. セラミックグリーンシートを準備するステップ、
   導電ペーストを用いて前記セラミックグリーンシート上に内部電極用パターンを形成するステップ、
   前記内部電極用パターンが形成された複数の前記セラミックグリーンシートの両側に内部電極用パターンのない前記セラミックグリーンシートを配置するようにそれぞれ積層してマザー積層体を形成するステップ、
   表面に凹部を有する金型を準備するステップ、
   前記凹部を有する金型で前記マザー積層体を圧着するステップ、
   圧着した前記マザー積層体をカットしてグリーンチップを形成するステップ、
   前記グリーンチップを焼成して内部電極を有するセラミック誘電体を形成するステップ、および
   前記セラミック誘電体の両端部に外部電極を形成するステップを含む、積層セラミック電子部品の製造方法。

Images