JP6432259B2 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP6432259B2
JP6432259B2 JP2014201677A JP2014201677A JP6432259B2 JP 6432259 B2 JP6432259 B2 JP 6432259B2 JP 2014201677 A JP2014201677 A JP 2014201677A JP 2014201677 A JP2014201677 A JP 2014201677A JP 6432259 B2 JP6432259 B2 JP 6432259B2
Authority
JP
Japan
Prior art keywords
ceramic capacitor
multilayer ceramic
electrode
thickness
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014201677A
Other languages
English (en)
Other versions
JP2016072486A (ja
Inventor
晋介 内田
晋介 内田
剛 田島
剛 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014201677A priority Critical patent/JP6432259B2/ja
Publication of JP2016072486A publication Critical patent/JP2016072486A/ja
Application granted granted Critical
Publication of JP6432259B2 publication Critical patent/JP6432259B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミックコンデンサに関する。
近年、携帯電話機や携帯音楽プレイヤーなどの電子機器の小型化や薄型化に伴い、電子機器に搭載される配線基板の小型化が進んでいる。それに伴い、配線基板に実装される積層セラミックコンデンサの小型化や薄型化も進んできている。
配線基板に高密度に積層セラミックコンデンサを配置する方法としては、例えば、多層プリント配線基板に積層セラミックコンデンサを内蔵することが考えられる(例えば、特許文献1を参照。)。
特開2002−203735号公報
特許文献1に記載のような多層プリント配線基板に内蔵される積層セラミックコンデンサには、薄いことが要求される。薄い積層セラミックコンデンサにおいて、大きな容量を確保するためには、セラミック素体において、第1の内部電極と第2の内部電極とが厚み方向に対向している部分の占める割合を大きくする必要がある。このため、薄型の積層セラミックコンデンサにおいて大きな容量を確保するためには、最も主面側に位置する内部電極と主面との間の距離を短くすることが好ましい。
しかしながら、最も主面側に位置する内部電極と主面との間の距離を短くすると耐湿性が低下するという問題がある。
本発明の主な目的は、耐湿性の低下を抑制しつつ、大きな容量を有する積層コンデンサを提供することにある。
本発明に係る積層セラミックコンデンサは、セラミック素体と、第1の内部電極と、第2の内部電極と、第1の外部電極と、第2の外部電極とを備える。セラミック素体は、第1及び第2の主面と、第1及び第2の側面と、第1及び第2の端面とを有する。第1及び第2の主面は、長さ方向及び幅方向に沿って延びる。第1及び第2の側面は、長さ方向及び厚み方向に沿って延びる。第1及び第2の端面は、幅方向及び厚み方向に沿って延びる。第1の内部電極は、セラミック素体内において、長さ方向及び幅方向に沿って設けられている。第1の内部電極は、第1の端面に引き出されている。第2の内部電極は、セラミック素体内において、長さ方向及び幅方向に沿うと共に、第1の内部電極とセラミック部を介して厚み方向に対向するように設けられている。第2の内部電極は、第2の端面に引き出されている。第1の外部電極は、第1の内部電極と接続されている。第1の外部電極は、第1の端面の上と、第1及び第2の主面のそれぞれの上とに跨がって設けられている。第2の外部電極は、第2の内部電極と接続されている。第2の外部電極は、第2の端面の上と、第1及び第2の主面のそれぞれの上とに跨がって設けられている。第1及び第2の外部電極は、それぞれ、セラミック素体の上に設けられており、金属とガラスとを含む焼成電極層と、焼成電極層の上に設けられたCuめっき層とを有する。セラミック素体は、有効部と、第1の外層部と、第2の外層部とを有する。有効部は、第1の内部電極と第2の内部電極とが厚み方向に対向している部分である。第1の外層部は、有効部よりも第1の主面側に位置している。第2の外層部は、有効部よりも第2の主面側に位置している。第1の外層部が第2の外層部よりも薄く、かつ、第1の主面と第1及び第2の端面のそれぞれとの成す角の大きさが95°〜120°の範囲内にある。
本発明に係る積層セラミックコンデンサでは、長さ方向において、第1及び第2の外部電極のそれぞれの、第1の主面と第1又は第2の端面とにより構成された稜線部の上に位置する部分の厚みが、第1及び第2の外部電極のそれぞれの、第2の主面と第1及び第2の端面とにより構成された稜線部の上に位置する部分の厚みよりも大きいことが好ましい。
本発明に係る積層セラミックコンデンサの長さ寸法が0.9mm〜1.1mmであり、幅寸法が0.4mm〜0.6mmであり、厚み寸法が0.085mm〜0.15mmであることが好ましい。
本発明によれば、耐湿性の低下を抑制しつつ、大きな容量を有する積層コンデンサを提供することができる。
本発明の一実施形態における積層セラミックコンデンサの略図的斜視図である。 図1の線II−IIにおける略図的断面図である。 本発明の一実施形態における積層セラミックコンデンサの略図的側面図である。
以下、本発明を実施した好ましい形態の一例について説明する。但し、下記の実施形態は、単なる例示である。本発明は、下記の実施形態に何ら限定されない。
また、実施形態等において参照する各図面において、実質的に同一の機能を有する部材は同一の符号で参照することとする。また、実施形態等において参照する図面は、模式的に記載されたものである。図面に描画された物体の寸法の比率などは、現実の物体の寸法の比率などとは異なる場合がある。図面相互間においても、物体の寸法比率等が異なる場合がある。具体的な物体の寸法比率等は、以下の説明を参酌して判断されるべきである。
図1〜図3に示されるように、積層セラミックコンデンサ1は、セラミック素体10を備えている。セラミック素体10は、例えば、誘電体セラミック材料により形成することができる。誘電体セラミック材料の具体例としては、例えば、BaTiO、CaTiO、SrTiO、CaZrOなどが挙げられる。セラミック素体10には、所望する積層セラミックコンデンサ1の特性に応じて、上記セラミック材料を主成分として、例えば、Mn化合物、Mg化合物、Si化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物、希土類化合物などの副成分を適宜添加してもよい。
セラミック素体10は、第1及び第2の主面10a、10bと、第1及び第2の側面10c、10dと、第1及び第2の端面10e、10fとを有する。第1及び第2の主面10a、10bは、それぞれ、長さ方向L及び幅方向Wに沿って延びている。第1及び第2の側面10c、10dは、それぞれ、長さ方向L及び厚み方向Tに沿って延びている。第1及び第2の端面10e、10fは、それぞれ、幅方向W及び厚み方向Tに沿って延びている。
積層セラミックコンデンサ1の長さ寸法は、0.9mm〜1.1mmであることが好ましい。積層セラミックコンデンサ1の幅寸法は、0.4mm〜0.6mmであることが好ましい。積層セラミックコンデンサ1の厚み寸法は、0.085mm〜0.15mmであることが好ましい。セラミック素体10の厚み寸法をDT、長さ寸法をDL、幅寸法をDWとしたときに、DT<DW<DL、(1/7)DW≦DT≦(1/4)DW、または、DT<0.15mmが満たされることが好ましい。
図2に示されるように、セラミック素体10の内部には、略矩形状の複数の第1及び第2の内部電極11,12が配されている。第1及び第2の内部電極11,12は、それぞれ、長さ方向L及び幅方向Wに沿って延びている。第1の内部電極11は、第1の端面10eに引き出されており、第2の端面10f並びに第1及び第2の側面10c、10dには露出していない。一方、第2の内部電極12は、第2の端面10fに引き出されており、第1の端面10e並びに第1及び第2の側面10c、10dには露出していない。第1の内部電極11と第2の内部電極12とは、厚み方向Tに沿って相互に間隔をおいて交互に設けられている。第1の内部電極11と第2の内部電極12との間に設けられたセラミック部10gの厚みは、例えば、0.5μm〜10μm程度とすることができる。第1及び第2の内部電極11,12の厚みは、例えば、0.2μm〜2μm程度とすることができる。
第1及び第2の内部電極11,12は、適宜の導電材料により構成することができる。第1及び第2の内部電極11,12は、例えば、Ni、Cu、Ag、Pd、Auなどの金属や、これらの金属の一種を含む例えばAg−Pd合金などの合金により構成することができる。
内部電極の端面10e、10fにおける露出部にガラス層を形成してもよい。内部電極11,12の露出部にガラス層を形成しておくことにより、外部電極13,14の緻密性が低くても耐湿性・耐めっき性を確保することができ、セラミック素体10への外部からの水分の浸入を抑制し、耐湿性・耐めっき性を向上させることができる。
セラミック素体10は、第1及び第2の内部電極11,12が厚み方向Tに対向している有効部Eと、有効部Eよりも第1の主面10a側に位置している第1の外層部O1と、有効部Eよりも第2の主面10b側に位置している第2の外層部O2とを有する。第1の外層部O1は、第2の外層部O2よりも厚い。
セラミック素体10の上には、第1及び第2の外部電極13,14が設けられている。
第1の外部電極13は、第1の内部電極11と接続されている。第1の外部電極13は、第1の端面10eと、第1及び第2の主面10a、10b並びに第1及び第2の側面10c、10dのそれぞれとに跨がって設けられている。もっとも、本発明において、第1の外部電極は、第1の端面と、第1及び第2の主面の少なくとも一方とのみに跨がって設けられていてもよい。
第2の外部電極14は、第2の内部電極12と接続されている。第2の外部電極14は、第1の内部電極11と接続されている。第2の外部電極14は、第2の端面10fと、第1及び第2の主面10a、10b並びに第1及び第2の側面10c、10dのそれぞれとに跨がって設けられている。もっとも、本発明において、第2の外部電極は、第2の端面と、第1及び第2の主面の少なくとも一方とのみに跨がって設けられていてもよい。
第1の外部電極13は、第1の焼成電極層13aと、第1のCuめっき層13bとを有する。第1の焼成電極層13aは、セラミック素体10の上に設けられている。第1の焼成電極層13aは、導電性ペーストを塗布することにより形成した導電性ペースト層を焼成することにより形成することができる。
第1の焼成電極層13aは、金属と、ガラスとを含む。第1の焼成電極層13aに含まれる金属としては、例えば、Ni、Cu,Ag,Pd,Au,Ag−Pd合金などの適宜の金属等が挙げられる。
第1の焼成電極層13aの厚みは、1μm〜20μmであることが好ましい。
第1の焼成電極層13aの上には、第1のCuめっき層13bが設けられている。第1のCuめっき層13bの表面の少なくとも一部が、酸化されていてもよい。例えば、第1のCuめっき層13bの稜線部が酸化されていることが好ましい。この場合、積層セラミックコンデンサ1を配線基板に埋め込んだ際に、酸化している部分と配線板の樹脂とが酸素結合するため、第1の外部電極13と樹脂配線基板との密着強度を高めることができる。なお、上記の効果は、第1の外部電極13の全面が酸化している方が優れている。
第1のCuめっき層13bの厚みは、1μm〜10μmであることが好ましい。
なお、第1のCuめっき層13bは、複数層により形成されていても良い。
このように、外部電極の最外層をCuのめっき膜により構成することで、積層セラミックコンデンサ1を多層プリント配線基板に内蔵する電子部品として用いることが可能となる。
また、多層プリント配線基板に積層セラミックコンデンサ1を埋め込む際に、第1の外部電極13との導通を図るために、多層プリント配線基板に電子部品接続用のビアホールを設けることが必要となる。この電子部品接続用のビアホールは、たとえば、COレーザーなどのレーザーを用いて形成される。レーザーを用いてビアホールを形成する場合、レーザーが積層セラミックコンデンサ1の第1の外部電極13に直接照射される。このとき、第1の外部電極13の第1のめっき層13bをCuのめっき層で構成することにより、レーザーを高い反射率で反射することができることから、多層プリント配線基板へ埋め込むための積層セラミックコンデンサとして、積層セラミックコンデンサ1は、好適に使用することができる。積層セラミックコンデンサ1の第1の外部電極13へのレーザーに対する反射率が低いと、レーザーが積層セラミックコンデンサ1の内部にまで至り、積層セラミックコンデンサ1が損傷してしまう場合があるためである。
第2の外部電極14は、第2の焼成電極層14aと、第2のCuめっき層14bとを有する。第2の焼成電極層14aは、セラミック素体10の上に設けられている。第2の焼成電極層14aは、導電性ペーストを塗布することにより形成した導電性ペースト層を焼成することにより形成することができる。
第2の焼成電極層14aは、金属と、ガラスとを含む。第2の焼成電極層14aに含まれる金属としては、例えば、Ni、Cu,Ag,Pd,Au,Ag−Pd合金などの適宜の金属等が挙げられる。
第2の焼成電極層14aの厚みは、1μm〜20μmであることが好ましい。
第2の焼成電極層14aの上には、第2のCuめっき層14bが設けられている。第2のCuめっき層14bの表面の少なくとも一部が、酸化されていてもよい。例えば、第2のCuめっき層14bの稜線部が酸化されていることが好ましい。この場合、配線基板に埋め込まれた際に、酸化している部分と配線板の樹脂とが酸素結合するため第2の外部電極14と樹脂配線基板との密着強度を高めることができる。なお、上記の効果は、第2外部電極14の全面が酸化している方が優れている。
第2のCuめっき層14bの厚みは、1μm〜10μmであることが好ましい。
なお、第2のCuめっき層14bは、複数層により形成されていても良い。
このように、外部電極の最外層をCuのめっき膜により構成することで、積層セラミックコンデンサ1を多層プリント配線基板に内蔵する電子部品として用いることが可能となる。
また、多層プリント配線基板に積層セラミックコンデンサ1を埋め込む際に、第2の外部電極14との導通を図るために、多層プリント配線基板に電子部品接続用のビアホールを設けることが必要となる。この電子部品接続用のビアホールは、たとえば、COレーザーなどのレーザーを用いて形成される。レーザーを用いてビアホールを形成する場合、レーザーが積層セラミックコンデンサ1の第2の外部電極14に直接照射される。このとき、第2の外部電極14の第2のめっき層14bをCuのめっき層で構成することにより、レーザーを高い反射率で反射することができることから、多層プリント配線基板へ埋め込むための積層セラミックコンデンサとして、積層セラミックコンデンサ1は、好適に使用することができる。積層セラミックコンデンサ1の第2の外部電極14へのレーザーに対する反射率が低いと、レーザーが積層セラミックコンデンサ1の内部にまで至り、積層セラミックコンデンサ1が損傷してしまう場合があるためである。
上述のように、第1及び第2の焼成電極層13a,14aは、例えば、ディップ法により形成することができる。具体的には、セラミック素体10の端部を、導電性ペーストに浸漬させ、乾燥させた後に、焼き付けることにより形成することができる。このような作製方法により第1及び第2の焼成電極層13a,14aを作製した場合は、第1及び第2の外部電極13,14の厚みは、通常、一定にはならない。例えば、第1及び第2の外部電極13,14のそれぞれの第1の主面10aの上に位置する部分の厚みは、長さ方向Lにおけるセラミック素体10の中央から外側に向かって、一旦漸増した後に、漸減する。
内部電極11,12の金属が外部電極13,14に拡散していることが好ましい。内部電極11,12の金属が外部電極13,14に拡散することにより、外部電極13,14の金属の体積が膨張し、外部電極13,14中の微小な隙間を埋めることで、水分侵入に対するシール性を向上させることができる。なお、内部電極11,12の金属の外部電極13,14への拡散距離は、4μm以上であることが好ましい。
なお、第1及び第2の外部電極13,14のそれぞれの少なくとも一部は、第1及び第2の主面10a、10bに埋め混まれていてもよい。
第1及び第2の外部電極13,14の第1及び第2の主面10a、10bの上に位置する部分の端辺は、凸状であってもよいし、凹状であってもよいが、より直線状に近い方が好ましい。ここで、直線形状とは、平面視において、主面10a、10b上に形成されている第1外部電極13,第2の外部電極14の端縁における両端を結んだ線を基準線Pとしたとき、第1外部電極13,第2の外部電極14の端縁の幅方向における中央部の位置(幅方向の1/2寸法における位置)が基準線Pに対する幅hが、±30μmよりも離れていない形状をいう。第1及び第2の外部電極13,14の第1及び第2の主面10a、10bの上に位置する部分の端辺が直線状である場合、セラミック素体10の幅方向における両端にまで、第1外部電極13,第2の外部電極14を均一に形成し得る。その結果、積層セラミックコンデンサ1を多層プリント配線基板に埋め込む際に照射するレーザーが、多少位置ずれした場合でも、第1外部電極13,第2の外部電極14の表面にレーザーを照射することが可能となり、ビアホールと積層セラミックコンデンサ1との接合確率を増加させることができる。
積層セラミックコンデンサ1の製造方法は、特に限定されない。積層セラミックコンデンサ1は、例えば、以下の要領で製造することができる。
まず、セラミック素体10を構成するためのセラミックグリーンシートを用意する。次に、そのセラミックグリーンシートの上に、導電性ペーストを塗布することにより、導電性ペースト層を形成する。導電性ペーストの塗布は、例えば、スクリーン印刷法などの各種印刷法によって行うことができる。導電性ペーストは、導電性微粒子の他に、バインダーや溶剤を含んでいてもよい。
次に、導電性ペースト層が形成されていない複数枚のセラミックグリーンシートと、第1または第2の内部電極に対応した形状の導電性ペースト層が形成されているセラミックグリーンシートと、導電性ペースト層が形成されていない複数枚のセラミックグリーンシートとをこの順番で積層し、積層方向にプレスすることによって、マザー積層体を作製する。
次に、マザー積層体の上の仮想のカットラインに沿ってマザー積層体をカッティングすることによって、マザー積層体から複数の生のセラミック積層体を作製する。なお、マザー積層体のカッティングは、ダイシングや押切によって行うことができる。生のセラミック積層体に対しては、バレル研磨などを施し、稜線部や角部を丸めてもよい。
次に、生のセラミック積層体の焼成を行う。この焼成工程において、第1および第2の内部電極が焼成される。焼成温度は、使用するセラミック材料や導電性ペーストの種類により適宜設定することができる。焼成温度は、例えば、900℃〜1300℃程度とすることができる。
次に、ディッピングなどの方法によって、焼成後のセラミック積層体(セラミック素体)の両端部に導電性ペーストを塗布する。次に、セラミック積層体に塗布した導電性ペーストを例えば60℃〜180℃の中で10分間熱風乾燥する。その後、乾燥した導電性ペーストを焼き付けて焼成電極層を形成する。焼付け温度は、例えば、780℃〜900℃とすることが好ましい。
なお、生のセラミック素体の上に導電性ペースト層を形成しておき、セラミック素体及び内部電極と同時に焼成電極層を焼成してもよい。
その後、焼成電極層の上に、1又は複数のめっき層を形成することにより積層セラミックコンデンサ1を完成させることができる。
積層セラミックコンデンサ1では、第1の外層部O1の厚みbが、第2の外層部O2の厚みcよりも小さい(b<c)。このように第1の外層部O1の厚みbが小さくされている分、有効部Eの厚みaを大きくすることができる。よって、積層セラミックコンデンサ1は、大きな容量を有する。
第1の外層部O1の厚みbが、第2の外層部O2の厚みcよりも小さい場合、第1の外層部O1側からセラミック素体10に水分が侵入し、内部電極11,12に水分が到達しやすい。そこで、積層セラミックコンデンサ1では、第1の主面10aと第1の端面10eとの成す角の大きさθ1と、第1の主面10aと第2の端面10fとの成す角の大きさθ2とが、それぞれ、95°〜120°の範囲内にある。このように、θ1及びθ2が鈍角である分、第2の主面10bと第1の端面10eとの成す角の大きさθ3と、第2の主面10bと第2の端面10fとの成す角の大きさθ4とが、それぞれ鋭角である。このため、長さ方向Lにおいて、第1及び第2の外部電極13,14のそれぞれの、第1の主面10aと第1又は第2の端面10e、10fとにより構成された稜線部の上に位置する部分の厚みが、第1及び第2の外部電極13,14のそれぞれの、第2の主面10bと第1及び第2の端面10e、10fとにより構成された稜線部の上に位置する部分の厚みよりも大きい。これは、第1の主面10aと第1の端面10eとの成す角の大きさθ1と、第1の主面10aと第2の端面10fとの成す角の大きさθ2とが、それぞれ、95°〜120°の範囲内にあり、第2の主面10bと第1の端面10eとの成す角の大きさθ3と、第2の主面10bと第2の端面10fとの成す角の大きさθ4とが、それぞれ鋭角であることにより、セラミック素体に外部電極とない得る導電性ペーストを塗布する際、セラミック素体の端部を導電性ペーストが充填された凹部の底面に押し付けた場合、θ3と、θ4の鋭角側のセラミック素体の端面が先に凹部の底面に接触し、θ1と、θ2とが95°〜120°の範囲内になる側のセラミック素体端面と凹部との底面との間には隙間が生じることになる。この隙間によって、この隙間に導電性ペーストが入り込み、隙間がない鋭角側よりもが導電性ペーストが厚く塗布され、θ1と、θ2ならなる第1及び第2の外部電極13,14のそれぞれの、第1の主面10aと第1又は第2の端面10e、10fとにより構成された稜線部の上に位置する部分の厚みを、第1及び第2の外部電極13,14のそれぞれの、第2の主面10bと第1及び第2の端面10e、10fとにより構成された稜線部の上に位置する部分の厚みよりも大きくすることができる。
このように、第1及び第2の外部電極13,14の第1の主面10a側の稜線部上の厚みが厚いため、第1の外層部O1側からセラミック素体10に水分が侵入することが抑制されている。従って、積層セラミックコンデンサ1は、優れた耐湿性を有する。
以上のように、積層セラミックコンデンサ1は、第1の外層部O1の厚みbが、第2の外層部O2の厚みcよりも小さく、かつ、第1の主面10aと第1の端面10eとの成す角の大きさθ1と、第1の主面10aと第2の端面10fとの成す角の大きさθ2とが、それぞれ、95°〜120°の範囲内とされている。このため、積層セラミックコンデンサ1は、優れた耐湿性と、大きな容量を有する。
なお、外層部O1,O2は、例えば、以下の要領で測定することができる。まず、積層セラミックコンデンサの側面を幅方向の寸法が1/2となるまで研磨し、断面を露出させる。その断面を光学顕微鏡によって観察する。そして、断面の長さ方向における中央部において、最も第1の主面に近い内部電極と第1の主面との間の厚み方向に沿った距離を測定することにより、外層部O1の厚みを求めることができる。断面の長さ方向における中央部において、最も第2の主面に近い内部電極と第2の主面との間の厚み方向に沿った距離を測定することにより、外層部O2の厚みを求めることができる。
角度θ1〜θ4は、例えば、以下の要領で測定することができる。まず、積層セラミックコンデンサの側面を幅方向の寸法が1/2となるまで研磨し、断面を露出させる。その断面を光学顕微鏡によって観察する。そして、端面に沿った直線と主面に沿った直線とが成す角の大きさを測定することによって角度θ1〜θ4を求めることができる。なお、端面に沿った直線は、積層セラミックコンデンサの厚み方向の寸法を4等分し、その境界の3点を結んで直線を引くことができる。同様に、主面に沿った直線においても、積層セラミックコンデンサの長さ方向の寸法を4等分し、その境界の3点を結んで直線を引くことができる。
(実験例)
積層セラミックコンデンサ1と実質的に同様の構成を有する積層セラミックコンデンサ(狙い値寸法:長さ寸法0.1mm、幅寸法0.5mm、厚み寸法0.15mm)を、上記製造方法に基づいて表1に示す条件で複数個作製した。
なお、マザー積層体は、マザー積層体の主面に対して傾斜した角度に沿って延びるカット刃を用いて押切りした。それにより主面と端面との成す角の大きさが鈍角又は鋭角であるセラミック素体を作製した。
[積層セラミックコンデンサの反り量]
作製した100個のサンプルを、第2の主面が平面と対向するように、平面上にサンプルを配置した。次に、第2の主面と平面とが最も離れた部分における第2の主面と平面との距離を反り量として測定した。その結果、反り量が、7μm以上であるサンプルが一つでも存在した場合を「×」として評価し、全てのサンプルの反り量が7μm未満であった場合を「○」として評価した。結果を表1に示す。
[耐湿試験]
作製した100個のサンプルを、埋め込み基板に実装した後、85℃、相対湿度85%RHの高温高湿槽内にて、6.3Vの電圧を1000時間印加した。その後、各サンプルの絶縁抵抗値(IR値)を測定した。100個のサンプルのうち、1つでも絶縁抵抗値(IR値)が、2桁以上低下した場合を「×」として評価し、1つのサンプルもIR値が二桁以上低下しなかったば場合を「○」として評価した。結果を表1に示す。
1 積層セラミックコンデンサ
10 セラミック素体
10a 第1の主面
10b 第2の主面
10c 第1の側面
10d 第2の側面
10e 第1の端面
10f 第2の端面
10g セラミック部
11 第1の内部電極
12 第2の内部電極
13 第1の外部電極
13a 第1の焼成電極層
13b 第1のめっき層
14 第2の外部電極
14a 第2の焼成電極層
14b 第2のめっき層
E 有効部
O1 第1の外層部
O2 第2の外層部

Claims (2)

  1. 長さ方向及び幅方向に沿って延びる第1及び第2の主面と、長さ方向及び厚み方向に沿って延びる第1及び第2の側面と、幅方向及び厚み方向に沿って延びる第1及び第2の端面とを有するセラミック素体と、
    前記セラミック素体内において、長さ方向及び幅方向に沿って設けられており、前記第1の端面に引き出された第1の内部電極と、
    前記セラミック素体内において、長さ方向及び幅方向に沿うと共に、前記第1の内部電極とセラミック部を介して厚み方向に対向するように設けられており、前記第2の端面に引き出された第2の内部電極と、
    前記第1の内部電極と接続されており、前記第1の端面の上と、前記第1及び第2の主面のそれぞれの上とに跨がって設けられた第1の外部電極と、
    前記第2の内部電極と接続されており、前記第2の端面の上と、前記第1及び第2の主面のそれぞれの上とに跨がって設けられた第2の外部電極と、
    を備え、
    前記第1及び第2の外部電極は、それぞれ、前記セラミック素体の上に設けられており、金属とガラスとを含む焼成電極層と、前記焼成電極層の上に設けられたCuめっき層とを有し、
    前記セラミック素体は、
    前記第1の内部電極と前記第2の内部電極とが厚み方向に対向している有効部と、
    前記有効部よりも前記第1の主面側に位置している第1の外層部と、
    前記有効部よりも前記第2の主面側に位置している第2の外層部と、
    を有し、
    前記第1の外層部が前記第2の外層部よりも薄く、かつ、前記第1の主面と前記第1及び第2の端面のそれぞれとの成す角の大きさが95°〜120°の範囲内にあり、
    長さ方向において、前記第1及び第2の外部電極のそれぞれの、前記第1の主面と前記第1又は第2の端面とにより構成された稜線部の上に位置する部分の厚みが、前記第1及び第2の外部電極のそれぞれの、前記第2の主面と前記第1及び第2の端面とにより構成された稜線部の上に位置する部分の厚みよりも大きい、積層セラミックコンデンサ。
  2. 前記積層セラミックコンデンサの長さ寸法が0.9mm〜1.1mmであり、幅寸法が0.4mm〜0.6mmであり、厚み寸法が0.085mm〜0,15mmである、請求項1に記載の積層セラミックコンデンサ。
JP2014201677A 2014-09-30 2014-09-30 積層セラミックコンデンサ Active JP6432259B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014201677A JP6432259B2 (ja) 2014-09-30 2014-09-30 積層セラミックコンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014201677A JP6432259B2 (ja) 2014-09-30 2014-09-30 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
JP2016072486A JP2016072486A (ja) 2016-05-09
JP6432259B2 true JP6432259B2 (ja) 2018-12-05

Family

ID=55867450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014201677A Active JP6432259B2 (ja) 2014-09-30 2014-09-30 積層セラミックコンデンサ

Country Status (1)

Country Link
JP (1) JP6432259B2 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6468915A (en) * 1987-09-09 1989-03-15 Nec Corp Chip component
JPH05314845A (ja) * 1992-05-09 1993-11-26 Murata Mfg Co Ltd 積層構造セラミックス素子の製造方法
JPH06215978A (ja) * 1993-01-21 1994-08-05 Murata Mfg Co Ltd 積層型コンデンサ
JPH09260184A (ja) * 1996-03-19 1997-10-03 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP2002198654A (ja) * 2000-12-25 2002-07-12 Kyocera Corp 電気素子内蔵配線基板およびその製造方法
JP2003318073A (ja) * 2002-04-19 2003-11-07 Murata Mfg Co Ltd チップ型電子部品の製造方法
JP2007165477A (ja) * 2005-12-12 2007-06-28 Tdk Corp 電子部品の製造方法
JP2008218707A (ja) * 2007-03-05 2008-09-18 Hitachi Cable Ltd バイパスコンデンサ
JP6201477B2 (ja) * 2013-07-19 2017-09-27 Tdk株式会社 積層コンデンサ
KR101548804B1 (ko) * 2013-09-16 2015-08-31 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판

Also Published As

Publication number Publication date
JP2016072486A (ja) 2016-05-09

Similar Documents

Publication Publication Date Title
KR101888551B1 (ko) 적층 세라믹 콘덴서
TWI436388B (zh) 陶瓷電子零件
JP2018088451A (ja) 積層セラミックコンデンサ
JP5590055B2 (ja) 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
KR102337135B1 (ko) 적층 세라믹 콘덴서
JP7131658B2 (ja) 電子部品
JP2015035631A (ja) 積層セラミック電子部品
KR101634598B1 (ko) 적층 세라믹 전자부품, 연속 테이핑 전자부품 및 적층 세라믹 전자부품의 제조방법
JP6904309B2 (ja) 電子部品および電子部品の製造方法
JP2015109410A (ja) セラミック電子部品及びセラミック電子部品の製造方法
JP2010165910A (ja) セラミック電子部品
KR20150058824A (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
JP7196732B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
JP2015084435A (ja) 積層セラミック電子部品
JP6330484B2 (ja) セラミック電子部品
CN111755247B (zh) 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
JP2019212727A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
JP7443636B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP2015111652A (ja) 電子部品
JP2016072485A (ja) 積層セラミックコンデンサ
JP2014207254A (ja) セラミック電子部品
JP5724262B2 (ja) 電子部品
JP2015109409A (ja) 電子部品
JP2016072487A (ja) 積層セラミックコンデンサ
WO2016139975A1 (ja) 基板埋め込み用ntcサーミスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181022

R150 Certificate of patent or registration of utility model

Ref document number: 6432259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150