JP6616929B2 - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサ Download PDFInfo
- Publication number
- JP6616929B2 JP6616929B2 JP2018024909A JP2018024909A JP6616929B2 JP 6616929 B2 JP6616929 B2 JP 6616929B2 JP 2018024909 A JP2018024909 A JP 2018024909A JP 2018024909 A JP2018024909 A JP 2018024909A JP 6616929 B2 JP6616929 B2 JP 6616929B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- internal electrode
- thickness
- multilayer ceramic
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
図1及び図2は本発明を適用した積層セラミックコンデンサ10-1(第1実施形態)を示す。この積層セラミックコンデンサ10-1は、長さL、幅W及び高さHで規定された略直方体状のコンデンサ本体11と、コンデンサ本体11の長さ方向両端部に設けられた外部電極12とを備えている。
コンデンサ本体11の長さLが1000μm、幅Wが500μm、高さHが702μm。第1保護部11aの厚さT1が25μm、容量部11bの厚さT2が450μm、電歪緩和部11cの厚さT3が200μm、特性調整部11dの厚さT4が2μm、第2保護部11eの厚さT5が25μm。第1保護部11aと容量部11bのセラミック層11b2と電歪緩和部11cと特性調整部11dのセラミック層11d2と第2保護部11eの主成分がチタン酸バリウム、容量部11bの内部電極層11b1と特性調整部11dの内部電極層11d1の主成分がニッケル。容量部11bに含まれる内部電極層11b1が350層、内部電極層11b1の厚さが0.7μm、セラミック層11b2の厚さが0.6μm。特性調整部11dに含まれる内部電極層11d1が2層、内部電極層11d1の0.7μm、セラミック層11d2の厚さが0.6μm。各外部電極12の厚さが10μm、コンデンサ本体11の4側面の一部を覆う部分の長さが230μm。各外部電極12はニッケルを主成分とする下地膜と、銅を主成分とする中間膜と、スズを主成分とする表面膜の3層構造。
サンプル2の仕様は、電歪緩和部11cの厚さT3を290μmに増加し、コンデンサ本体11の高さHを792μmとした以外は前記サンプル1と同じ。サンプル3の仕様は、電歪緩和部11cの厚さT3を380μmに増加し、コンデンサ本体11の高さHを882μmとした以外は前記サンプル1と同じ。サンプル4の仕様は、電歪緩和部11cの厚さT3を130μmに減少し、コンデンサ本体11の高さHを632μmとした以外は前記サンプル1と同じ。サンプル5の仕様は、電歪緩和部11cの厚さT3を60μmに減少し、コンデンサ本体11の高さHを562μmとした以外は前記サンプル1と同じ。サンプル6の仕様は、第2保護部11eの厚さT5を45μmに増加し、コンデンサ本体11の高さHを722μmとした以外は前記サンプル1と同じ。
コンデンサ本体11から電歪緩和部11cと特性調整部11dを無くして、コンデンサ本体11の高さHを500μmとした以外は前記サンプル1と同じ。このサンプルRはサンプル1〜6のような電歪緩和部11c及び特性調整部11dを有しないことから、前記製造例からこれらを作製する工程を除外して作製されている。
回路基板21の厚さが150μm、各パッド21aの厚さが15μm。各パッド21aの長さが400μm、幅が600μm、長さ方向間隔が400μm。回路基板21の主成分がエポキシ樹脂、各パッド22の主成分が銅。ハンダ22がスズ−アンチモン系ハンダ、クリームハンダの塗布量が厚さ換算で50μm。ハンダフィレット22aの最上点の高さHfは100〜300μm。先に述べたように、ハンダフィレット22aは外部電極12の端面12aにおける溶融ハンダの濡れ上がりに基づくものであるため、最上点の高さHfに前記のような範囲が生じるが、該範囲内であれば実装不良にはならない。
各サンプル1〜6及びRを用いた実装構造(図3を参照)を10個作製し、回路基板21の各パッド21aを通じて両外部電極12に交流電圧5Vを周波数を0〜1MHzに上げながら印加し、このときに発生した可聴域の音の強さを、TYPe−3560−B130(ブリュエル・ケア・ジャパン製)を用いて、防音・無響室(横浜音環境システムズ製)の中で個別に測定した。因みに、図4中の「音鳴き(db)」は、各10個の実装構造における音鳴きの強さの平均値である。
各サンプル1〜6及びRを用いた実装構造(図3を参照)を10個作製し、回路基板21の各パッド21aを通じて両外部電極12にオシレーションレベルを0dbmとして周波数を1MHz〜3GHzの範囲で印加し、このときに発生したESL(ESL特性)を、4991A(アジレント・テクノロジー製)を用いて個別に測定した。因みに、図4中の「ESL(nH)」は、各10個の実装構造における1000MHzのESLの平均値である。
図5は本発明を適用した積層セラミックコンデンサ10-2(第2実施形態)を示す。この積層セラミックコンデンサ10-2は、図1及び図2に示した積層セラミックコンデンサ10-1(第1実施形態)と、特性調整部11d-2に含まれる内部電極層11d1を4層に増加し、図5の上から奇数番目に当たる2層の端縁を外部電極12の一方(図5の左側)に電気的に接続し、且つ、図5の上から偶数番目に当たる2層の端縁を外部電極12の他方(図5の右側)に電気的に接続した点で異なる。
図6は本発明を適用した積層セラミックコンデンサ10-3(第3実施形態)を示す。この積層セラミックコンデンサ10-3は、図1及び図2に示した積層セラミックコンデンサ10-1(第1実施形態)と、特性調整部11d-3に含まれる2層の内部電極層11d1のうち、図6の上から奇数番目に当たる1層の端縁を外部電極12の他方(図6の右側)に電気的に接続し、且つ、図6の上から偶数番目に当たる1層の端縁を外部電極12の一方(図6の左側)電気的に接続した点で異なる。即ち、電歪緩和部11cを介して向き合う容量部11bの内部電極層11b1の端縁と特性調整部11d-3の内部電極層11d1の端縁は、外部電極12の一方及び他方のうちの同じ側の外部電極12に電気的に接続されている。
図7は本発明を適用した積層セラミックコンデンサ10-4(第4実施形態)を示す。この積層セラミックコンデンサ10-4は、図1及び図2に示した積層セラミックコンデンサ10-1(第1実施形態)と、特性調整部11d-4に含まれる2層の内部電極層11d1’の対向面積を、容量部11bに含まれる24層の内部電極層11b1の対向面積よりも小さくした点で異なる。
図8は本発明を適用した積層セラミックコンデンサ10-5(第5実施形態)を示す。この積層セラミックコンデンサ10-5は、図1及び図2に示した積層セラミックコンデンサ10-1(第1実施形態)と、電歪緩和部11c-5が、第1保護部11a、容量部11bに含まれる23層のセラミック層11b2、特性調整部11dに含まれる1層のセラミック層11d2及び第2保護部11eと組成を異する低誘電率のセラミックスから成る点で異なる。
図9は本発明を適用した積層セラミックコンデンサ10-6(第6実施形態)を示す。この積層セラミックコンデンサ10-6は、図1及び図2に示した積層セラミックコンデンサ10-1(第1実施形態)と、特性調整部11d-6に含まれる1層のセラミック層11d2’が、第1保護部11a、容量部11bに含まれる23層のセラミック層11b2、電歪緩和部11c及び第2保護部11eと組成を異する低誘電率のセラミックスから成る点で異なる。
図10は本発明を適用した積層セラミックコンデンサ10-7(第7実施形態)を示す。この積層セラミックコンデンサ10-7は、図1及び図2に示した積層セラミックコンデンサ10-1(第1実施形態)と、第1保護部11a-7と第2保護部11e-7が、容量部11bに含まれる23層のセラミック層11b2、電歪緩和部11c及び特性調整部11dに含まれる1層のセラミック層11d2と組成を異する低誘電率のセラミックスから成る点で異なる。
(1)第1〜第7実施形態の欄及び図面には、コンデンサ本体11の容量部11bとして24層又は350層の内部電極層11b1を有するものを示したが、容量部11bに含まれる内部電極層11b1の層数に特段の制限は無い。
Claims (11)
- 長さ、幅及び高さで規定された略直方体状のコンデンサ本体と、前記コンデンサ本体の長さ方向両端部に設けられた外部電極とを備えた積層セラミックコンデンサであって、
前記コンデンサ本体は、(1)セラミックス製の第1保護部と、(2)複数の内部電極層がセラミック層を介して積層された容量部と、(3)セラミックス製の電歪緩和部と、(4)複数の内部電極層がセラミック層を介して積層された特性調整部と、(5)セラミックス製の第2保護部と、が高さ方向に層状に並ぶように有しており、
前記容量部に含まれる複数の内部電極層の一部の端縁は前記外部電極の一方に電気的に接続され、且つ、残部の端縁は前記外部電極の他方に電気的に接続されており、
前記特性調整部に含まれる複数の内部電極層の一部の端縁は前記外部電極の一方に電気的に接続され、且つ、残部の端縁は前記外部電極の他方に電気的に接続されており、
前記容量部の厚さをT2とし、前記電歪緩和部の厚さをT3とし、前記特性調整部の厚さをT4としたとき、該T2、T3及びT4はT2>T3>T4の条件を満足しており、
前記第1保護部と前記容量部に含まれるセラミック層と前記電歪緩和部と前記特性調整部に含まれるセラミック層と前記第2保護部のうち、前記第1保護部と前記第2保護部は、前記容量部に含まれるセラミック層、前記電歪緩和部及び前記特性調整部に含まれるセラミック層と組成と異にする低誘電率のセラミックスから成る、
積層セラミックコンデンサ。 - 長さ、幅及び高さで規定された略直方体状のコンデンサ本体と、前記コンデンサ本体の長さ方向両端部に設けられた外部電極とを備えた積層セラミックコンデンサであって、
前記コンデンサ本体は、(1)セラミックス製の第1保護部と、(2)複数の内部電極層がセラミック層を介して積層された容量部と、(3)セラミックス製の電歪緩和部と、(4)複数の内部電極層がセラミック層を介して積層された特性調整部と、(5)セラミックス製の第2保護部と、が高さ方向に層状に並ぶように有しており、
前記容量部に含まれる複数の内部電極層の一部の端縁は前記外部電極の一方に電気的に接続され、且つ、残部の端縁は前記外部電極の他方に電気的に接続されており、
前記特性調整部に含まれる複数の内部電極層の一部の端縁は前記外部電極の一方に電気的に接続され、且つ、残部の端縁は前記外部電極の他方に電気的に接続されており、
前記容量部の厚さをT2とし、前記電歪緩和部の厚さをT3とし、前記特性調整部の厚さをT4としたとき、該T2、T3及びT4はT2>T3>T4の条件を満足しており、
前記第1保護部と前記容量部に含まれるセラミック層と前記電歪緩和部と前記特性調整部に含まれるセラミック層と前記第2保護部のうち、前記第1保護部と前記電歪緩和部と前記第2保護部は、前記容量部に含まれるセラミック層及び前記特性調整部に含まれるセラミック層と組成を異にする低誘電率のセラミックスから成る、
積層セラミックコンデンサ。 - 前記第2保護部の厚さをT5としたとき、前記T2、T3及びT4と該T5はT2>T3>T5>T4の条件を満足している、
請求項1又は2に記載の積層セラミックコンデンサ。 - 前記コンデンサ本体の高さをHとし、前記第2保護部の厚さをT5としたとき、前記T3及びT4と該H及びT5は0.25≦(T3+T4+T5)/H≦0.4の条件を満足している、
請求項1〜3の何れか1項に記載の積層セラミックコンデンサ。 - 前記コンデンサ本体の幅をWとしたとき、前記T2、T3及びT4と該Wは(T2+T3+T4)>Wの条件を満足している、
請求項1〜4の何れか1項に記載の積層セラミックコンデンサ。 - 前記第1保護部の厚さをT1とし、前記第2保護部の厚さをT5としたとき、該T1及びT5はT1≦T5の条件を満足している、
請求項1〜5の何れか1項に記載の積層セラミックコンデンサ。 - 前記特性調整部に含まれる複数の内部電極層の数は少なくとも2層である、
請求項1〜6の何れか1項に記載の積層セラミックコンデンサ。 - 前記コンデンサ本体の長さをLとし、幅をWとし、高さをHとしたとき、該L、W及びHはL>H>Wの条件を満足している、
請求項1〜7の何れか1項に記載の積層セラミックコンデンサ。 - 前記電歪緩和部を介して向き合う前記容量部の内部電極層の端縁と前記特性調整部の内部電極層の端縁は、前記外部電極の一方及び他方のうちの異なる側の外部電極にそれぞれ接続されている、
請求項1〜8の何れか1項に記載の積層セラミックコンデンサ。 - 前記電歪緩和部を介して向き合う前記容量部の内部電極層の端縁と前記特性調整部の内部電極層の端縁は、前記外部電極の一方及び他方のうちの同じ側の外部電極に接続されている、
請求項1〜9の何れか1項に記載の積層セラミックコンデンサ。 - 前記特性調整部に含まれる複数の内部電極層の対向面積は、前記容量部に含まれる複数の内部電極層の対向面積よりも小さい、
請求項1〜10の何れか1項に記載の積層セラミックコンデンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018024909A JP6616929B2 (ja) | 2018-02-15 | 2018-02-15 | 積層セラミックコンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018024909A JP6616929B2 (ja) | 2018-02-15 | 2018-02-15 | 積層セラミックコンデンサ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014111731A Division JP6377957B2 (ja) | 2014-05-29 | 2014-05-29 | 積層セラミックコンデンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018110251A JP2018110251A (ja) | 2018-07-12 |
JP6616929B2 true JP6616929B2 (ja) | 2019-12-04 |
Family
ID=62844483
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018024909A Active JP6616929B2 (ja) | 2018-02-15 | 2018-02-15 | 積層セラミックコンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6616929B2 (ja) |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62265795A (ja) * | 1986-05-14 | 1987-11-18 | 株式会社住友金属セラミックス | コンデンサ内蔵セラミツクス基板 |
JPH04286107A (ja) * | 1991-03-14 | 1992-10-12 | Matsushita Electric Ind Co Ltd | 積層セラミックコンデンサ |
JP3066455B2 (ja) * | 1991-10-22 | 2000-07-17 | ティーディーケイ株式会社 | 異質材部を有するセラミックグリーンシート並びにセラミック積層体部品の製造方法 |
JPH06244050A (ja) * | 1993-02-16 | 1994-09-02 | Mitsubishi Materials Corp | 積層セラミックコンデンサ及びその積層グリーン体の製造方法 |
JPH11150037A (ja) * | 1997-11-19 | 1999-06-02 | Tdk Corp | 積層セラミックコンデンサ |
JP3275818B2 (ja) * | 1998-02-12 | 2002-04-22 | 株式会社村田製作所 | 積層コンデンサ |
JP4816648B2 (ja) * | 2006-01-13 | 2011-11-16 | 株式会社村田製作所 | 積層コンデンサ |
JP5303884B2 (ja) * | 2007-09-14 | 2013-10-02 | 株式会社村田製作所 | 積層セラミックコンデンサ |
JP5428315B2 (ja) * | 2008-12-11 | 2014-02-26 | 株式会社村田製作所 | 電子部品 |
KR101452048B1 (ko) * | 2012-11-09 | 2014-10-22 | 삼성전기주식회사 | 적층 세라믹 커패시터, 적층 세라믹 커패시터의 회로 기판 실장 구조 및 적층 세라믹 커패시터의 포장체 |
-
2018
- 2018-02-15 JP JP2018024909A patent/JP6616929B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018110251A (ja) | 2018-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5897661B2 (ja) | 積層セラミックコンデンサ | |
US10176924B2 (en) | Multilayer ceramic capacitor and board for mounting of the same | |
EP2669914B1 (en) | Laminated chip electronic component, board for mounting the same and packing unit thereof | |
KR102076145B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법 | |
EP2827351B1 (en) | Laminated ceramic chip electronic component | |
KR101862422B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
JP6218725B2 (ja) | 積層セラミックコンデンサ | |
KR101823246B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
KR101823174B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
JP6798766B2 (ja) | 積層セラミックコンデンサ | |
KR101514559B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
KR20150031907A (ko) | 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판 | |
JP2002015939A (ja) | 積層型電子部品およびその製法 | |
KR101462759B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
JP6377957B2 (ja) | 積層セラミックコンデンサ | |
KR102018310B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
KR101565643B1 (ko) | 적층 세라믹 전자부품 및 그 실장 기판 | |
JP6616929B2 (ja) | 積層セラミックコンデンサ | |
JP6527612B2 (ja) | 積層セラミックコンデンサ | |
JP2016187036A (ja) | 積層セラミックコンデンサ | |
KR20180008821A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180309 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180928 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6616929 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |