KR100384113B1 - 고주파 저항-커패시터 복합 칩 및 그 제조 방법 - Google Patents

고주파 저항-커패시터 복합 칩 및 그 제조 방법 Download PDF

Info

Publication number
KR100384113B1
KR100384113B1 KR10-2000-0066176A KR20000066176A KR100384113B1 KR 100384113 B1 KR100384113 B1 KR 100384113B1 KR 20000066176 A KR20000066176 A KR 20000066176A KR 100384113 B1 KR100384113 B1 KR 100384113B1
Authority
KR
South Korea
Prior art keywords
resistance
parallel
capacitor
sheet
resistive
Prior art date
Application number
KR10-2000-0066176A
Other languages
English (en)
Other versions
KR20010016121A (ko
Inventor
엄우식
김덕희
박인길
Original Assignee
주식회사 이노칩테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이노칩테크놀로지 filed Critical 주식회사 이노칩테크놀로지
Priority to KR10-2000-0066176A priority Critical patent/KR100384113B1/ko
Publication of KR20010016121A publication Critical patent/KR20010016121A/ko
Application granted granted Critical
Publication of KR100384113B1 publication Critical patent/KR100384113B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H01L27/0682—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors comprising combinations of capacitors and resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 단순한 구조의 병렬 RC 결합 칩 소자 및 그 제조 방법에 관한 것으로, 저항성 페이스트를 시트 위에 인쇄하여 저항 성분을 형성하고 이를 커패시터층과 동시에 적층하여 단일 칩으로 형성하므로 저항 성분패턴의 면적과 층수를 조절하여 저항값 조절이 용이한 병렬 RC 결합 칩 소자를 제조하는 것에 관한 것이다.
또한 본 발명은 고주파 등가인덕턴스를 낮추어 고주파에서도 안정되게 사용될 수 있도록 내부 전극 패턴(Pattern) 및 관통홀을 특수하게 설계하여 제조한 고주파 병렬 RC 결합 칩 및 그 제조 방법에 관한 것으로 즉, 시트 위에 저항 페이스트를 인쇄하여 저항 성분 내에 흐르는 전류 흐름의 방향을 조절하여 전류 흐름으로 발생되는 전자기장을 간섭시켜 인덕턴스가 상쇄되도록 설계한 저항 패턴을 형성하고, 칩 내의 인접하는 내부 전극 층에서의 전류의 흐름이 서로 반대가 되도록 커패시터 층을 설계함으로써 등가인덕턴스값이 낮은 소형의 RC 결합 칩 소자 및 이를 제조하는 방법에 관한 것이다.

Description

고주파 저항-커패시터 복합 칩 및 그 제조 방법{Complex chip of combining with resistor and capacitor for high frequency and fabricating method therefor}
본원 발명은 단일 칩내에 저항 성분과 커패시터 성분을 병렬로 형성하며 저주파는 물론 수백 MHz 이상의 고주파에서도 전체 임피던스가 낮은 병렬형 RC(Resistor-Capacitor) 결합 복합 칩 부품 및 그 제조 방법에 관한 것이다. 저항성 페이스트를 시트 내에 인쇄하여 저항 성분을 형성하고 이를 커패시터층과 동시에 적층하여 단일 칩으로 형성하며, 특히 저항 패턴은 저항 성분 내에 흐르는 전류 흐름의 방향을 조절하여 전류 흐름으로 발생되는 전자기장을 간섭시켜 인덕턴스가 상쇄되도록 설계하고 커패시터 성분은 적층형 커패시터 내의 인접하는 내부 전극 층에서의 전류의 흐름이 서로 반대가 되도록 내부 전극 패턴을 설계함을 그 특징으로 한다.
전자회로에 있어서 대표적인 수동소자로서는 저항(R), 커패시터(C), 인덕터(L)가 있으며 이들 수동소자의 기능과 역할은 매우 다양하다. 예를 들면, 저항은 회로에 흐르는 전류의 흐름을 제어하며 교류회로에 있어서는 임피던스정합(Impedance matching)을 이루는 역할을 하기도 한다. 커패시터는 기본적으로는 직류는 차단하고 교류신호는 통과시키는 역할을 하나 시정수회로, 시간지연회로, RC 및 LC 필터회로를 구성하기도 하며 커패시터 자체로 노이즈(Noise)제거의 역할을 하기도하여 수동소자중 그 기능이 가장 다양하고 복잡하다. 인덕터의 경우는 고주파 노이즈(Noise)의 제거, 임피던스정합 등의 기능을 수행한다.
일반적으로 수동소자 회로의 실장형태는 단일소자로서 칩(chip)형태로 실장되었으나 최근 이동 통신용 기기 및 디지털 카메라등 소형전자기기의 발달로 실장효율의 증가 및 소자간 노이즈 문제의 감소등을 목적으로 어레이(Array)화 및 두 개 이상의 수동소자의 결합 칩화가 가속되고 있다. 이미 인덕터(L)와 커패시터(C)를 결합한 LC-필터는 단일 칩으로 일본의 무라타등 일부 전자부품회사에서 양산하고 있으며 저항(R)과 커패시터(C)를 결합한 RC 결합 칩은 미국의 AVX사에서 일부의특허를 소유하고 있으며 현재 시장에 시제품이 나오고 있다.
저항 커패시터(RC)결합 칩은 RC결합 필터회로를 구성하기도 하며, 신호를 지연시키는 딜레이 라인을 구성하기도 하고, 시스템 확장마다 필요해지는 외부접속단자와 풀업필터, 즉 전자파 차단등의 역할을 수행하기도 한다. 또한 회로내에서 단순한 R-C 결합이 반복되는 경우가 많기 때문에 하나의 칩에 이러한 RC 결합 칩을 여러개 수용할 수 있는 어레이화는 전자기기가 더욱 소형화되는데 필수적이라 할 수 있다.
종래 RC 결합 칩(예:AVX사의 RC결합 칩)의 주파수-임피던스 특성을 네트워크 분석기를 이용하여 측정된 주파수에 대한 임피던스 변화를 도 1에 나타낸 바와 같이 종래의 RC결합 칩은 사용주파수가 수백 MHz 이상이 되면 다시 임피던스가 상승하여 본래의 RC결합 칩의 역할을 수행할 수 없게된다. 이는 고주파가 되면 등가 직렬인덕턴스가 증가하여 전체 임피던스가 증가되기 때문이다.
이처럼 종래의 RC 결합 칩 부품은 고주파에서 사용하게 될 경우 임피던스가 상승하는 문제점이 있다.
또한 종래의 RC 결합 칩 부품은 제조 공정 상의 복잡성과 어려움으로 칩의 저항값 조절이 어렵고, RC 결합 칩을 여러 개 수용할 수 있는 어레이화가 어렵다는 문제점이 있다.
상술한 바와 같은 종래의 문제점을 해결하기 위한 본 발명의 목적은 저항성 페이스트를 시트 위에 인쇄하여 저항 성분을 형성하고 이를 커패시터층과 동시에적층하여 단일 칩으로 형성하므로 저항 성분패턴의 면적과 층수를 조절하여 저항값 조절이 용이한 병렬 RC 결합 칩 부품을 제조하는 데 있다.
본 발명의 목적은 저항성 페이스트의 인쇄에 의해 형성한 저항 성분 내에 흐르는 전류 흐름의 방향을 조절하여 전류 흐름으로 발생되는 전자기장을 간섭시켜 인덕턴스가 상쇄되도록 설계한 저항 패턴층과 커패시터층을 동시에 적층하여 단일 칩으로 형성하므로 인덕턴스가 상쇄된 고주파용 병렬 RC 결합 칩 부품을 제조하는 데 있다.
또한, 본 발명의 목적은 저항성 페이스트의 인쇄에 의해 형성한 저항 성분 내에 흐르는 전류 흐름의 방향을 조절하여 전류 흐름으로 발생되는 전자기장을 간섭시켜 인덕턴스가 상쇄되도록 설계한 저항 패턴층과, 인접하는 내부 전극 층에서의 전류의 흐름이 서로 반대가 되도록 내부 전극 패턴을 설계한 커패시터층을 함께 단일 칩으로 형성함으로 저항 성분 및 커패시터 성분에서 발생하는 고주파 인덕턴스를 최소화하여 수백 MHz 이상의 고주파에서도 안정적으로 사용할 수 있는 병렬 RC 결합 칩 부품을 제조하는 데 있다. 또한 이러한 복합 칩 부품 소자를 제조하기 위한 제조 방법을 제공하는 데 본 발명의 목적이 있다.
또한 본 발명의 다른 목적은 상기의 병렬 RC 결합 칩 복수개를 하나의 칩으로 제조함으로 소형화된 칩 및 어레이 칩을 제조하는 데 그 목적이 있다.
도 1 종래의 저항-커패시터 일체형 칩의 주파수에 대한 임피던스 특성 곡선
도 2a 및 도 2b는 본 발명 실시예1의 고주파 병렬 RC 결합 칩의 제조도
도 3 본 발명 실시예1에 의한 병렬 RC 결합 칩 및 등가 회로
도 4 본 발명 실시예2의 고주파 병렬 RC 결합 칩의 제조도
도 5 본 발명 실시예2에 의한 고주파 병렬 RC 결합 칩의 전류 모식도
도 6 본 발명 실시예3의 고주파 병렬 RC 결합 칩의 제조도
도 7 본 발명 실시예3에 의한 고주파 병렬 RC 결합 칩의 전류 모식도
도 8 본 발명 실시예4에 의한 4열 어레이 형태의 고주파 병렬 RC 결합 칩
상술한 바와 같은 목적을 해결하기 위한 본 발명에 따른 병렬 RC 복합 칩 소자는 원하는 소자 특성에 맞추어 제조된 일정 조성의 슬러리를 닥터 블레이드법 등을 이용하여 제조된 얇은 세라믹 시트(Ceramic sheet)위에 일반적인 적층 세라믹 콘덴서를 제조하는 방법으로 커패시터층을 형성하고, 저항 성분을 형성하기 위해 세라믹 시트 위에 원하는 저항 특성에 맞추어 원하는 형태의 저항 패턴을 인쇄하며, 커패시터층과 저항 성분이 형성된 시트를 원하는 수만큼 함께 적층한 후, 적층물을 소성하여 단일 소체로 일체화하며, 각 내부전극과 연결되는 외부전극을 형성하여 제조한다. 이때 저항 성분은 저항 소자내의 전류 흐름의 방향이 소정 각도로 꺾여 인덕턴스가 상쇄되도록 소정 각도로 꺾인 저항 패턴으로 설계된 저항 성분을 제조한다. 이러한 저항 패턴은 동일 시트 상에서 연속하여 180도 또는 90도로 꺾여 설계되는 것이 바람직하다. 또한 소정의 저항 패턴이 인쇄된 시트를 원하는 저항값 만큼 적층하는 경우 적층되는 상하부층의 저항 패턴은 전류 흐름의 방향이 동일 위치에서 소정 각도로 꺾이도록 각 층의 저항 패턴이 반대 방향으로 소정 각도로 꺾인 저항 패턴으로 설계되는 것이 바람직하다.
또한, 상술한 바와 같은 목적을 해결하기 위한 본 발명에 따른 병렬 RC 복합 칩 소자는 원하는 소자 특성에 맞추어 제조된 일정 조성의 슬러리를 닥터 블레이드법등을 이용하여 얇은 세라믹 시트로 만들어 원하는 위치에 관통홀을 형성하며, 관통홀내에는 도전성 페이스트(Paste)를 삽입하고 시트 상에는 인접하는 내부전극 층에서의 전류의 흐름이 서로 반대가 되도록 원하는 내부전극 패턴을 인쇄하여 커패시터층을 형성하고, 저항 성분을 형성하기 위해 세라믹 시트 위에 저항 페이스트를 인쇄하여 저항 소자내의 전류 흐름의 방향이 소정 각도로 꺾여 인덕턴스가 상쇄되도록 소정 각도로 꺾인 저항 패턴으로 설계된 저항 성분층을 형성하고,커패시터층과 저항 성분이 형성된 시트를 원하는 수만큼 함께 적층한 후, 적층물을 소성하여 단일 소체로 일체화하며, 각 내부 전극과 연결되는 단자 전극을 형성하여 제조한다. 이때 저항 패턴은 동일 시트 상에서 연속하여 180도 또는 90도로 꺾여 설계되는 것이 바람직하다. 또한 소정의 저항 패턴이 인쇄된 시트를 원하는 저항값 만큼 적층하는 경우 적층되는 상하부층의 저항 패턴은 전류 흐름의 방향이 동일 위치에서 소정 각도로 꺾이도록 각 층의 저항 패턴이 반대 방향으로 소정 각도로 꺾인 저항 패턴으로 설계되는 것이 바람직하다.
또한 본 발명에 따른 병렬 RC 복합 칩은 그 사용 목적에 따라 저항 성분의 비저항값, 저항성분의 패턴 면적, 저항 성분층의 적층 수, 커패시터의 내부전극 패턴 또는 커패시터층의 적층 시트 수 등을 변화시킬 수 있다. 예를 들면 칩의 저항값을 조절하기 위해서는 저항 성분의 비저항값, 저항 성분의 패턴 면적 또는 저항 성분의 적층수를 조절하며, 커패시터층의 적층 시트 수를 변화시켜 커패시턴스값을 변화시킨다.
본 발명에 따른 고주파 병렬 RC 복합 칩 소자의 제조에 관한 실시예를 도면을 참조하여 하기에서 보다 상세하게 살펴본다.
실시예1
공업용으로 시판하고 있는 커패시터 소자용의 원료 분말을 이용하여 원하는 조성으로 소자용 슬러리(Slurry)를 제조하고, 이러한 슬러리를 닥터 블레이드(Doctor blade)등의 방법으로 도2a 및 도 2b와 같이 원하는 두께의 세라믹 성형 시트(201, Green sheet)로 제조한다.
우선, 저항층을 제조하기 위해 상기와 같이 제조된 세라믹 성형 시트 위에 시판되고 있는 RuO2등과 같은 저항성 페이스트를 사용하여 저항 페이스트의 패턴을 소정 각도로 꺾이게 설계하여 예를 들면 도2a의 (a) 및 도2a의 (b)와 같이 연속하여 180도 혹은 90도로 꺾이는 패턴(202, 203)으로 설계하여 스크린 프린팅법 등으로 인쇄하여 저항 성분층(204)을 형성한다. 이때 사용되는 저항성 페이스트의 저항값, 저항 성분의 패턴 면적 또는 저항 성분의 적층수를 조절함에 의해 제조되는 칩의 저항을 조절할 수 있다.
커패시터층를 제조하기 위해 일반적인 적층세라믹 콘덴서의 제조방법과 동일하게 즉 상기와 같이 제조된 세라믹 시트(205) 위에 은(Ag), 은-팔라듐(Ag-Pd) 혹은 니켈(Ni) 페이스트 등의 도전성 페이스트(206)를 도 2a및 도 2b와 같이 양쪽 끝단에서 교호로 외부전극과 연결되도록 교차 인쇄하여 형성한다.
상기와 같이 제조된 커패시터층과 저항층을 원하는 수 만큼 적층하고 커버 시트(207)를 덮은 후, 적층된 층이 밀착되도록 열과 압력을 가하여 압착한다. 이때 소정의 저항 패턴이 인쇄된 시트를 원하는 저항값 만큼 적층하는 경우 도2b의 (c) 및 (d)와 같이 적층되는 상하부층의 저항 패턴은 전류 흐름의 방향이 동일 위치에서 소정 각도로 꺾이도록 각 층의 저항 패턴이 반대 방향으로 소정 각도로 꺾인 저항 패턴(202a 및 202b, 203a 및 203b)으로 설계되는 것이 바람직하다. 적층물 내의 각종 바인더등 유기물 성분을 모두 제거하기 위하여 적당한 온도에서 가열하여 베이크 아웃(Bake-out)시킨 후 온도를 상승시켜 적당한 소성온도에서 적층물을 소성하며, 소성된 적층물의 외부에 도3과 같이 적층물(301)의 내부 전극과 연결되는 외부 전극(304)을 형성하여 병렬 RC 결합 단일 칩을 제조한다.
상기와 같이 제조된 RC 결합 칩은 도3에 나타낸 바와 같이 시트 면에 인쇄되어 형성된 저항 성분(302)과 적층 커패시터 성분(303)으로 이루어지고, 각 성분은 등가회로에 나타낸 바와 같이 저항 성분과 커패시턴스 성분이 병렬로 연결된 병렬 RC 결합 단일 칩으로 제조되며, 각 성분의 단위 구조를 반복하여 적층하면 다양한 커패시턴스값 및 저항값을 구현하는 소자를 제조할 수 있다.
실시예2
병렬 RC 결합 단일 칩의 다른 실시예는 고주파에서 발생하는 저항 성분과 커패시턴스 성분의 인덕턴스를 더욱 감소시킨 병렬 RC 결합 단일 칩 소자이다.
상기 실시예1과 동일한 방법으로 소자용 성형 시트를 복수 개 제조한다.
우선, 저항층을 제조하기 위해 상기와 같이 제조된 세라믹 성형 시트 위에 시판되고 있는 RuO2등과 같은 저항성 페이스트를 사용하여 저항 페이스트의 패턴을 소정 각도로 꺾이게 설계하여 즉 도4와 같이 연속하여 180도로 꺾이는 제1 저항 패턴(401)으로 설계하여 스크린 프린팅법 등으로 인쇄하여 제1 저항 시트(402)를 제조하고, 세라믹 시트의 동일 위치에서 제1 저항 패턴과 전류의 흐름이 반대가 되도록 즉 연속적으로 190도로 꺾이는 방향이 반대가 되도록 제2 저항 패턴(403)으로 설계하여 스크린 프린팅법 등으로 인쇄하여 제2 저항 시트(404)를 제조한다.
커패시터층을 제조하기 위하여 상기와 같이 제조된 시트 위에 홀 펀처(Hole puncher)를 이용하여 도4와 같이 시트의 한쪽 끝단에 상하부의 내부 전극이 연결되는 관통홀(405)을 형성한다. 관통홀이 형성된 성형 시트에 전극 페이스트(Paste)를이용하여 일정 패턴의 내부 전극(406∼408)을 스크린 프린팅 방법으로 인쇄한다. 즉 관통홀내 전극과는 연결되고 양 및 음의 단자와는 절연되는 내부 전극(406)을 시트의 표면과 관통홀 내에 동시에 인쇄하여 제1 커패시터 시트(409)를 형성하고, 양의 단자 및 관통홀내 전극과는 절연되고 음의 단자와는 연결되는 내부 전극(407)을 시트의 표면과 관통홀 내에 동시에 인쇄하여 제2 커패시터 시트(410)를 형성하고, 관통홀내 전극 및 양의 단자와는 연결되고 음의 단자와는 절연되는 내부 전극(408)을 시트의 표면과 관통홀 내에 동시에 인쇄하여 제3 커패시터 시트(411)를 형성한다.
상기와 같이 제조된 제1 및 제2 저항 패턴이 인쇄된 제 1 및 제2 저항 시트(402, 404)를 교대로 반복하여 적층하고 또한 캐패시터용 내부 전극이 인쇄된 제1 내지 3 커패시터 시트(409∼411)를 원하는 수만큼 쌍을 이루어 적층하고 적층 상부에 커버 시트(412)를 덮어, 각 시트가 적층되었을 때 도4의 (b)와 같이 특정 저항 패턴의 저항 성분층(413)과 관통홀의 내부 전극을 통하여 제1 커패시터 시트와 제3 커패시트 시트가 연결된 커패시터층(414)의 단일물(415)로 적층되도록 한 후, 적층된 층이 밀착되도록 적당한 열과 압력을 가하여 압착한다. 이때 제1 및 제2 저항 시트의 적층수를 조절하여 다양한 저항값을 얻고 커패시터 시트의 적층수를 조절하여 커패시턴스값을 조절하며, 도4의(b)와 같은 단위 구조(415)를 반복하여 적층하면 다양한 커패시턴스값 및 저항값을 구현하는 소자를 제조할 수 있다.
상기와 같이 제조된 적층물(415) 내의 각종 바인더등 유기물 성분을 모두 제거하기 위하여 적당한 온도에서 가열하여 베이크 아웃(Bake-out)시킨 후 온도를 상승시켜 적당한 소성온도에서 적층물을 소성하며, 소성된 적층물의 외부에 적층물의 내부 전극와 연결되는 외부 전극(416)을 형성하여 병렬 RC 결합 단일 칩를 제조한다.
상기와 같이 제조된 RC 결합 칩은 도5에 나타낸 바와 같이 시트의 면에 형성된 적층 저항 성분(501)과 적층 커패시터 성분(502)으로 이루어지며, 저항 성분과 커패시턴스 성분이 병렬로 연결된 병렬 RC 결합 단일 칩으로 제조된다. 이때 칩의 양끝단의 외부 전극(416)에 양/음의 전압을 가하면, 도5(a)와 같이 내부의 저항 패턴의 전류 흐름 방향은 각 층 내에서 180도 바뀌어 흐르게 되어 생성되는 각각의 전자기장을 간섭시키므로 인덕턴스가 상쇄되고, 상하부층의 제1 및 제2 저항 패턴(503, 504) 간에도 전류의 방향이 180도로 흐르기 때문에 인덕턴스가 더욱 상쇄되며, 도5(b)와 같이 커패시터 성분의 내부 전극의 전류 흐름 방향은 인접하는 두 내부 전극층의 전류 흐름의 방향이 서로 반대이므로 인덕턴스가 상쇄되어 고주파에서 이용시에도 등가인덕턴스가 크게 감소된다.
실시예3
상기 실시예1과 동일한 방법으로 소자용 성형 시트를 복수 개 제조한다.
우선, 저항층을 제조하기 위해 상기와 같이 제조된 세라믹 성형 시트 위에 시판되고 있는 RuO2등과 같은 저항성 페이스트를 사용하여 저항 페이스트의 패턴을 소정 각도로 꺾이게 설계하여 즉, 도6 과 같이 연속하여 90도로 꺾이는 제1 저항 패턴(601)으로 설계하여 스크린 프린팅법 등으로 인쇄하여 제1 저항 시트(602)를 제조하고, 세라믹 시트의 동일 위치에서 제1 저항 패턴과 전류의 흐름이 90도가 되도록 즉 90도로 꺾이는 방향이 반대로 되도록 제2 저항 패턴(603)으로 설계하여 스크린 프린팅법 등으로 인쇄하여 제2 저항 시트(604)를 제조한다.
커패시터층을 제조하기 위하여 상기와 같이 제조된 시트 위에 홀 펀처(Hole puncher)를 이용하여 도6와 같이 시트의 한쪽 끝단에 상하부의 내부 전극이 연결되는 관통홀(605)을 형성한다. 관통홀이 형성된 성형 시트에 전극 페이스트(Paste)를 이용하여 일정 패턴의 내부 전극(606∼608)을 스크린 프린팅 방법으로 인쇄한다. 즉 관통홀내 전극과는 연결되고 양 및 음의 단자와는 절연되는 내부 전극(606)을 시트의 표면과 관통홀 내에 동시에 인쇄하여 제1 커패시터 시트(609)를 형성하고, 양의 단자 및 관통홀내 전극과는 절연되고 음의 단자와는 연결되는 내부 전극(607)을 시트의 표면과 관통홀 내에 동시에 인쇄하여 제2 커패시터 시트(610)를 형성하고, 관통홀내 전극 및 양의 단자와는 연결되고 음의 단자와는 절연되는 내부 전극(608)을 시트의 표면과 관통홀 내에 동시에 인쇄하여 제3 커패시터 시트(611)를 형성한다.
상기와 같이 제조된 제1 및 제2 저항 패턴이 인쇄된 제 1 및 제2 저항 시트(602, 604)를 교대로 반복하여 적층하고 또한 캐패시터용 내부 전극이 인쇄된 제1 내지 3 커패시터 시트(609∼611)를 원하는 수만큼 쌍을 이루어 적층하고 적층 상부에 커버 시트(612)를 덮어, 각 시트가 적층되었을 때 도6의 (b)와 같이 특정 저항 패턴의 저항 성분층(613)과 관통홀의 내부 전극을 통하여 제1 커패시터 시트와 제3 커패시트 시트가 연결된 커패시터층(614)의 단일물(615)로 적층되도록 한 후, 적층된 층이 밀착되도록 적당한 열과 압력을 가하여 압착한다. 이때 제1 및제2 세라믹 시트의 적층수를 조절하여 다양한 저항값을 얻고 커패시터 시트의 적층수를 조절하여 커패시턴스값을 조절하며, 도6의(b)와 같은 단위 구조(615)를 반복하여 적층하면 다양한 커패시턴스값 및 저항값을 구현하는 소자를 제조할 수 있다.
상기와 같이 제조된 적층물(615) 내의 각종 바인더등 유기물 성분을 모두 제거하기 위하여 적당한 온도에서 가열하여 베이크 아웃(Bake-out)시킨 후 온도를 상승시켜 적당한 소성온도에서 적층물을 소성하며, 소성된 적층물의 외부에 적층물의 내부 전극와 연결되는 외부 전극(616)을 형성하여 병렬 RC 결합 단일 칩를 제조한다.
상기와 같이 제조된 RC 결합 칩은 도7에 나타낸 바와 같이 시트의 면에 형성된 적층 저항 성분(701)과 적층 커패시터 성분(702)으로 이루어지며, 저항 성분과 커패시턴스 성분이 병렬로 연결된 병렬 RC 결합 단일 칩으로 제조된다. 이때 칩의 양끝단의 외부 전극(616)에 양/음의 전압을 가하면, 도7의 (a)와 같이 내부의 저항 패턴의 전류 흐름 방향은 각 층 내에서 90도 바뀌어 흐르게 되어 생성되는 각각의 전자기장을 간섭시키므로 인덕턴스가 상쇄되고, 상하부층의 제1 및 제2 저항 패턴(703, 704) 간에도 전류의 방향이 90도로 흐르기 때문에 인덕턴스가 더욱 크게 상쇄되되며, 도7의 (b)와 같이 커패시터 성분의 내부 전극의 전류 흐름 방향은 인접하는 두 내부 전극층의 전류 흐름의 방향이 서로 반대이므로 인덕턴스가 상쇄되어 고주파에서 이용시에도 등가인덕턴스가 크게 감소된다.
실시예4
상기의 실시예들과 같이 제조된 병렬 RC 결합 칩은 내부 저항 패턴 및 내부전극의 인쇄 패턴, 관통홀 형성 패턴을 1개의 RC 결합 칩의 패턴이 아닌 복수개, 예를 들면 4개 이상의 반복된 RC 결합 칩의 패턴으로 설계한 뒤 상기와 같은 공정으로 적층 칩을 제조하여 도8과 같이 병렬 구조의 단위 RC 칩이 반복되는 에레이 칩(Array chip)을 제조한다.
상기한 바와 같이 제조되는 RC 결합 칩을 제조하는 기술은 상기의 예시된 소자 외에 상기 실시예의 기본 구조를 바탕으로 여러 가지 패턴으로 저항 패턴을 설계하여 저항 성분을 제조하고, 관통홀과 내부 전극 패턴을 변화시켜 내부 전극 패턴을 형성하며 인접 내부 전극 층 사이에 반대 방향의 전류 흐름이 발생되는 여러 가지 형태의 커패시터 성분을 제조하여, 두 성분을 적층하여 적층형 칩 부품 소자로 제조할 수 있다.
또한, 상기한 바와 같이 제조되는 RC 결합 칩을 제조하는 기술은 병렬 RC 결합칩 혹은 단일저항(R)의 구조가 내장된 다중칩모듈(MCM)소자를 용이하게 제조하며, 원하는 특성별로 두 개 이상 결합하여 제조하는 복합 전자 부품용 소자의 제조에 다양하게 응용될 수 있다.
상술한 본 발명과 같은 병렬 RC 결합 칩 소자는 동일칩내에 저항 성분과 커패시턴스 성분을 구성하므로 단순한 구조의 소형 RC 결합 칩으로 제조할 수 있는 효과가 있다.
상술한 본 발명과 같은 병렬 RC 결합 칩 소자는 동일칩내에서 저항 성분패턴의 면적과 층수를 조절하여 저항값 조절이 용이한 병렬 RC 결합 칩 부품을 제조할수 있는 효과가 있다.
상술한 바와 같은 본 발명에 따른 병렬 RC 결합 칩 소자는 내부 저항 패턴을 변화시켜 저항 성분의 전류 흐름이 전자기장을 간섭시켜 인덕턴스를 상쇄시키며, 관통홀과 내부 전극 패턴을 변화시켜 인접 내부 전극 사이에 반대 방향의 전류 흐름이 발생되는 커패시터 성분을 형성하여 고주파에서도 인덕턴스를 감소시켜, 등가인덕턴스가 최소화된 단일 병렬 RC 결합 칩 소자로 제조되며 고주파에서도 안정된 칩 부품으로 사용할 수 있는 효과가 있다.
상술한 본 발명과 같은 병렬 RC 결합 칩 소자는 별도의 공정 추가 없이 단순한 공정에 의해 제조되므로 제조 공정을 단순화시키고 제조 원가를 낮추며, 원하는 전기적 특성을 구현하는 경박 단소화된 소형의 RC 결합 칩 소자 및 에레이 칩을 제조할 수 있게 되는 효과가 있다.
또한, 상술한 본 발명과 같이 RC 결합 칩 소자는 저항성 페이스트의 저항값, 저항 패턴의 크기와 수를 조절함으로서 저항값을 용이하게 조절할 수 있으며, 칩의 단위 구조를 반복하여 적층함에 의하여 다양한 커패시턴스값 및 저항값을 구현하는 소자를 제조할 수 있는 효과가 있다.

Claims (20)

  1. 병렬 RC 결합 칩 소자에 있어서,
    전류 흐름의 방향이 소정 각도로 꺾이도록 소정 각도로 꺾인 저항 패턴이 설계된 저항 성분을 복수층 적층하되, 적층된 상하부층의 저항 성분에서 전류 흐름이 동일 위치에서 소정 각도로 꺾이도록 상하부층의 저항 패턴이 반대 방향으로 소정 각도로 꺾인 저항 패턴으로 설계된 저항 성분층과 적층 커패시터 성분을 단일 칩으로 설계한 병렬 RC 결합 칩 소자.
  2. 제 1 항에 있어서, 상기 저항 패턴은 연속하여 180도 또는 90도로 꺾여 설계된 것을 특징으로 하는 병렬 RC 결합 칩 소자.
  3. 원하는 특성을 가지는 소자용 세라믹 시트를 적어도 두 층 이상 적층한 소체, 저항 패턴을 복수층 적층한 저항 성분층, 세라믹 시트 위에 내부 도전 전극을 형성하되 인접한 층의 내부 전극의 전류 흐름이 반대가 되도록 형성한 커패시터층, 상기의 저항 성분층과 커패시터층이 적층된 소체의 끝단에 형성되어 저항 패턴 및 커패시터 내부전극과 연결되는 외부 전극으로 구성되는 병렬 RC 결합 칩 소자에 있어서,
    상기 저항 성분층은 상기 세라믹 시트 위에 전류 흐름의 방향이 소정 각도로 꺾이도록 소정 각도로 꺾인 저항 패턴을 형성한 것을 적층하되, 적층된 상하부층의 저항 성분에서 전류 흐름이 동일 위치에서 소정 각도로 꺾이도록 상하부층의 저항 패턴이 반대 방향으로 소정 각도로 꺾인 저항 패턴으로 설계된 것을 특징으로 하는 병렬 RC 결합 칩 소자.
  4. 제 3항에 있어서, 상기의 커패시터층의 내부전극은 교호로 배치되어 한쪽의 외부 전극과 연결됨을 특징으로 하는 병렬 RC 결합 칩 소자.
  5. 제 3항에 있어서, 상기의 커패시터층의 내부 전극은 관통홀을 통해 일방 외부 단자와 연결되는 두 개층이 연결되고 이 두 층 사이에 타방 외부 단자와 연결되는 내부 전극이 형성되어 인접한 층의 내부 전극의 전류 흐름이 반대가 되도록 형성되는 것을 특징으로 하는 병렬 RC 결합 칩 소자.
  6. 제 3항에 있어서, 상기의 저항 패턴은 연속하여 180도 또는 90도로 꺾여 설계된 것을 특징으로 하는 병렬 RC 결합 칩 소자.
  7. 제 1 항, 제 3 항 중 한 항에 있어서, 상기의 저항 패턴은 저항성 페이스트를 인쇄하여 제조된 것을 특징으로 하는 병렬 RC 결합 칩 소자.
  8. 제 1 항, 제 3 항 중 한 항에 있어서, 상기의 저항 성분의 저항값을 조절하기 위해 저항성 페이스트의 저항을 조절하거나, 저항 성분의 면적을 조절하는 것을 특징으로 하는 병렬 RC 결합 칩 소자.
  9. 제 1 항, 제 3 항 중 한 항에 있어서, 상기의 병렬 RC 결합 칩을 두 층 이상 적층하여 복수 개의 칩이 반복된 에레이 형태의 병렬 RC 결합 칩 소자.
  10. 제 1항, 제 3항 중 한항에 있어서 상기의 병렬 RC 결합칩 혹은 단일저항(R)의 구조가 내장된 다중칩모듈(MCM)소자.
  11. 소정 조성의 슬러리를 이용하여 세라믹 시트를 제조하는 단계, 상기의 세라믹 시트 위에 저항 패턴을 인쇄하는 단계, 상기의 세라믹 시트 위에 전극 페이스트를 인쇄하여 커패시터용 내부전극을 형성하는 단계, 상기의 저항 성분이 인쇄된 시트와 커패시터 내부전극이 인쇄된 성형 시트를 각각 두층 이상 적층하여 저항 성분과 커패시터 성분이 병렬로 배치된 적층물을 형성하는 단계, 상기의 적층물을 열처리하여 소성하는 단계, 상기 적층물의 양끝단부에 저항 패턴 및 커패시터 내부전극과 연결되는 외부전극을 형성하는 단계로 이루어지는 병렬 RC 결합 칩 소자의 제조 방법에 있어서,
    상기 저항 패턴을 인쇄하는 단계는 세라믹 시트 위에 전류 흐름의 방향이 소정 각도로 꺾이도록 소정 각도로 꺾인 제1 저항 패턴을 인쇄하는 단계와, 세라믹 시트 위에 제1저항 패턴과 반대 방향으로 소정 각도로 꺾인 제 2 저항 패턴을 인쇄하는 단계로 구성되는 것을 특징으로 하는 병렬 RC 결합 칩 소자의 제조 방법.
  12. 제 11항에 있어서, 상기 커패시터용 내부전극을 형성하는 단계는 세라믹 시트 위에 전극 페이스트를 교호로 인쇄하는 것을 특징으로 하는 병렬 RC 결합 칩 소자의 제조 방법.
  13. 제 11항에 있어서, 상기 커패시터용 내부전극을 인쇄하는 단계는 상기 세라믹 시트를 관통하는 복수개의 관통홀을 형성하는 단계와 전극 페이스트를 원하는 형태로 관통홀과 시트 위에 인쇄하여 시트 위 또는 관통홀 내에 커패시터용 내부전극을 형성하는 단계로 구성되며, 적층물을 형성하는 단계에서 상기의 저항 성분이 인쇄된 시트와 커패시터 내부전극이 인쇄된 성형 시트를 각각 두층 이상 적층한 후 적층된 커패시터용 시트의 내부전극을 관통홀을 통해 연결시켜 인접한 층의 내부전극의 전류 흐름이 반대가 되도록 형성하는 것을 특징으로 하는 병렬 RC 결합 칩 소자의 제조 방법.
  14. 제 11 항에 있어서, 상기의 저항 패턴은 연속하여 180도 또는 90도로 꺾여 인쇄되는 것을 특징으로 하는 병렬 RC 결합 칩 소자의 제조 방법.
  15. 제 11 항에 있어서, 상기의 저항 패턴은 저항성 페이스트를 인쇄하여 제조된 것을 특징으로 하는 병렬 RC 결합 칩 소자의 제조 방법.
  16. 제 11 항에 있어서, 상기의 칩 저항 소자를 2개 이상 반복하여 적층하여 제조한 것을 특징으로 하는 어레이형 병렬 RC 결합 칩 소자의 제조 방법.
  17. 제 15항에 있어서, 상기의 저항 성분의 저항값을 조절하기 위해 저항성 페이스트의 저항을 조절하는 것을 특징으로 하는 병렬 RC 결합 칩 소자의 제조 방법.
  18. 삭제
  19. 삭제
  20. 삭제
KR10-2000-0066176A 2000-11-08 2000-11-08 고주파 저항-커패시터 복합 칩 및 그 제조 방법 KR100384113B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0066176A KR100384113B1 (ko) 2000-11-08 2000-11-08 고주파 저항-커패시터 복합 칩 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0066176A KR100384113B1 (ko) 2000-11-08 2000-11-08 고주파 저항-커패시터 복합 칩 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20010016121A KR20010016121A (ko) 2001-03-05
KR100384113B1 true KR100384113B1 (ko) 2003-05-14

Family

ID=19697896

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0066176A KR100384113B1 (ko) 2000-11-08 2000-11-08 고주파 저항-커패시터 복합 칩 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100384113B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714608B1 (ko) * 2004-12-03 2007-05-07 삼성전기주식회사 적층형 칩 커패시터

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07200079A (ja) * 1993-12-28 1995-08-04 Murata Mfg Co Ltd 高電圧発生装置
JPH1167508A (ja) * 1997-08-19 1999-03-09 Mitsubishi Materials Corp 複合素子及びその製造方法
JP2000082605A (ja) * 1998-09-04 2000-03-21 Mitsubishi Materials Corp 温度補償回路
KR20000024339A (ko) * 2000-02-09 2000-05-06 박호근 고주파 저인덕턴스형 적층 칩 부품 및 그 제조 방법
JP2000151325A (ja) * 1998-11-13 2000-05-30 Sumitomo Metal Ind Ltd 積層チップ型ノイズフィルタ及びその製造方法
KR20000049951A (ko) * 2000-05-09 2000-08-05 박호근 고주파 저항-커패시터 복합 칩 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07200079A (ja) * 1993-12-28 1995-08-04 Murata Mfg Co Ltd 高電圧発生装置
JPH1167508A (ja) * 1997-08-19 1999-03-09 Mitsubishi Materials Corp 複合素子及びその製造方法
JP2000082605A (ja) * 1998-09-04 2000-03-21 Mitsubishi Materials Corp 温度補償回路
JP2000151325A (ja) * 1998-11-13 2000-05-30 Sumitomo Metal Ind Ltd 積層チップ型ノイズフィルタ及びその製造方法
KR20000024339A (ko) * 2000-02-09 2000-05-06 박호근 고주파 저인덕턴스형 적층 칩 부품 및 그 제조 방법
KR20000049951A (ko) * 2000-05-09 2000-08-05 박호근 고주파 저항-커패시터 복합 칩 및 그 제조 방법

Also Published As

Publication number Publication date
KR20010016121A (ko) 2001-03-05

Similar Documents

Publication Publication Date Title
US7542264B2 (en) Capacitor block and laminated board
EP0980576A1 (en) Integrated dual frequency noise attenuator
US6038134A (en) Modular capacitor/inductor structure
JP2002025851A (ja) 低インダクタンス型積層チップおよびその製造方法
KR100384112B1 (ko) 병렬형 저항-커패시터 복합 칩 및 그 제조 방법
KR100384113B1 (ko) 고주파 저항-커패시터 복합 칩 및 그 제조 방법
JP4243443B2 (ja) バラントランス
KR100470114B1 (ko) 저항-커패시터 복합 칩 및 그 제조 방법
KR100368494B1 (ko) 고주파 저항-커패시터 복합 칩 및 그 제조 방법
JP4525223B2 (ja) Ｌｃ複合フィルタ部品
JP4009178B2 (ja) ローパスフィルタ
WO2002011160A1 (en) Integrated dual frequency noise attenuator and transient suppressor
KR100419241B1 (ko) 고주파 칩 저항 소자 및 그 제조 방법
KR20000059248A (ko) 적층형 저항-인덕터 복합 칩 및 그 제조 방법
WO1994022281A1 (en) Laminated circuit board
JP2004350143A (ja) バラントランス
JPH09260144A (ja) コイル部品およびその製造方法
KR100374506B1 (ko) 고주파 적층 칩 부품 및 그 제조 방법
KR100372848B1 (ko) 고주파 저인덕턴스형 적층 칩 부품 및 그 제조 방법
KR20010008321A (ko) 고주파 적층 칩 부품 및 그 제조 방법
JP2004296927A (ja) 電子部品収納用配線基板
KR100673537B1 (ko) 금속상 저온 동시 소성 세라믹 기판 및 그 제작방법
JPH0410674Y2 (ko)
JP2006093996A (ja) ダイプレクサ
KR100848133B1 (ko) 표면실장형 이엠아이 필터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170428

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190502

Year of fee payment: 17