KR20000059248A - 적층형 저항-인덕터 복합 칩 및 그 제조 방법 - Google Patents

적층형 저항-인덕터 복합 칩 및 그 제조 방법 Download PDF

Info

Publication number
KR20000059248A
KR20000059248A KR1020000043068A KR20000043068A KR20000059248A KR 20000059248 A KR20000059248 A KR 20000059248A KR 1020000043068 A KR1020000043068 A KR 1020000043068A KR 20000043068 A KR20000043068 A KR 20000043068A KR 20000059248 A KR20000059248 A KR 20000059248A
Authority
KR
South Korea
Prior art keywords
resistive
electrode
sheet
ceramic sheet
conductive
Prior art date
Application number
KR1020000043068A
Other languages
English (en)
Inventor
엄우식
김덕희
박인길
Original Assignee
엄우식
주식회사 이노칩테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엄우식, 주식회사 이노칩테크놀로지 filed Critical 엄우식
Priority to KR1020000043068A priority Critical patent/KR20000059248A/ko
Publication of KR20000059248A publication Critical patent/KR20000059248A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본원 발명은 단일 칩내에 저항 성분과 인덕턴스 성분을 형성하며 단일칩의 형태로 저항 성분과 인덕턴스 성분이 직렬 또는 병렬로 연결되는 결합 복합 칩 부품 및 그 제조 방법에 관한 것으로, 특히 적층 세라믹 기술과 내부전극 패턴의 조절에 의해 칩 내에 저항 성분과 함께 인덕턴스 성분을 설계함으로써 원하는 저항과 인덕터를 단일 칩으로 제조하는 단일 RL 결합 칩 소자 및 이를 제조하는 방법에 관한 것이다. 특히 본 발명에 따른 RL 복합 칩 소자는 저항과 인덕터가 직렬로 연결되는 경우, 원하는 소자 특성에 맞추어 제조된 일정 조성의 시트(Sheet)의 원하는 위치에 그 자신이 저항 역할을 하는 저항성 페이스트(Paste)를 코일 형태로 인쇄하고 복수의 시트를 적층한 후, 적층물을 소성하여 단일 소체로 일체화하며, 저항과 인덕터가 병렬로 연결되는 경우, 세라믹 시트 위에 저항성 페이스트를 평면 인쇄하여 저항 성분을 형성하며 시트 상에 도전성 페이스트를 코일 형태로 인쇄하고 각 성분이 인쇄된 시트를 적층한 후, 적층물을 소성하여 단일 소체로 일체화하여 제조하여 원하는 소자 특성을 가지게 되는 RL 결합 칩 소자 및 이를 제조하는 방법에 관한 것이다.

Description

적층형 저항-인덕터 복합 칩 및 그 제조 방법{Laminated complex chip of combining with resistor and inductor and fabricating method therefor}
본원 발명은 단일 칩내에 저항 성분과 인덕턴스 성분을 형성하며 단일칩의 형태로 저항 성분과 인덕턴스 성분이 직렬 또는 병렬로 연결되는 결합 복합 칩 부품 및 그 제조 방법에 관한 것으로, 특히 적층 세라믹 기술과 내부전극 패턴의 조절에 의해 칩 내에 저항 성분과 함께 인덕턴스 성분을 설계함을 그 특징으로 한다.
전자회로에 있어서 대표적인 수동소자로서는 저항(R), 커패시터(C), 인덕터(L)가 있으며 이들 수동소자의 기능과 역할은 매우 다양하다. 예를 들면, 저항은 회로에 흐르는 전류의 흐름을 제어하며 교류회로에 있어서는 임피던스정합(Impedance matching)을 이루는 역할을 하기도 한다. 커패시터는 기본적으로는 직류는 차단하고 교류신호는 통과시키는 역할을 하나 시정수회로, 시간지연회로, RC 및 LC 필터회로를 구성하기도 하며 커패시터 자체로 노이즈(Noise)제거의 역할을 하기도 한다. 인덕터의 경우는 고주파 노이즈(Noise)의 제거, 임피던스정합 등의 기능을 수행한다.
일반적으로 수동소자 회로의 실장형태는 단일소자로서 칩(chip)형태로 실장되었으나 최근 이동 통신용 기기 및 디지털 카메라등 소형전자기기의 발달로 실장효율의 증가 및 소자간 노이즈 문제의 감소등을 목적으로 어레이(Array)화 및 두 개 이상의 수동소자의 결합 칩화가 가속되고 있다. 이미 인덕터(L)와 커패시터(C)를 결합한 LC-필터는 단일 칩으로 일본의 무라타등 일부 전자부품회사에서 양산하고 있으며 저항(R)과 커패시터(C)를 결합한 RC 결합 칩은 미국의 AVX사에서 일부의 특허를 소유하고 있으며 현재 시장에 시제품이 나오고 있다.
한편, 저항(R)과 인덕터(L)의 경우는 각각의 칩저항과 칩인덕터를 직렬로 연결시켜 저대역통과 필터회로로 사용되며, 병렬로 연결시킨 회로는 커패시터(C)와 연결하여 고대역통과 필터로 사용된다.
또한 회로내에서 단순한 저항 및 인덕터의 결합이 반복되는 경우가 많기 때문에 하나의 칩에 이러한 저항 인덕터 성분을 여러 개 수용할 수 있는 어레이화는 전자기기가 더욱 소형화되는데 필수적이라 할 수 있다.
종래에는 저항 및 인덕터를 제조상의 어려움등 때문에 각각 개별 칩으로 제조하고 이를 필요에 따라 연결하여 사용하고 있으나 이는 회로내의 실장 면적을 증가시키고 회로의 설계가 복잡해져 설계에 어려움이 있으며, 실장시에 부품의 실장 속도를 증가시키는 문제점이 있다.
이처럼 종래의 단일 칩저항과 칩인덕터를 연결하여 고주파에서 사용하게 될 경우 등가커패시턴스가 상승하는 문제점이 있다.
또한 종래의 단일 칩저항과 칩인덕터를 연결하는 공정은 제조 공정 상의 복잡성과 어려움으로 저항 및 인덕터(RL)를 결합하여 칩을 여러개 수용할 수 있는 어레이화가 어렵다는 문제점이 있다.
상술한 바와 같은 종래의 문제점을 해결하기 위한 본 발명의 목적은 적층 세라믹 기술을 이용하며 내부전극 패턴을 조정하여 저항 성분과 인덕터 성분을 설계함으로 사용 목적에 따라 안정적으로 사용할 수 있는 저항-인덕터(RL) 결합 칩 부품을 제조하는 데 있다. 또한 이러한 복합 칩 부품 소자를 제조하기 위한 제조 방법을 제공하는 데 본 발명의 목적이 있다.
즉, 세라믹 시트 위에 저항 및 도전성 페이스트를 이용하여 저항성 물질과 코일 형태의 인덕터를 병렬 또는 직렬등 회로 연결 방식에 따라 인쇄하여 저항 및 인덕터를 형성하고, 각 시트를 적층하여 원하는 소자 특성을 가지게 되는 RL 복합 칩 소자를 제조하는 데 본 발명의 목적이 있다.
또한 본 발명의 다른 목적은 상기의 RL 결합 칩 복수개를 하나의 칩으로 제조함으로 소형화된 칩 및 어레이 칩을 제조하는 데 그 목적이 있다.
도 1 본 발명 실시예1에 의한 건식 직렬 RL 결합 칩의 제조도
도 2 본 발명 실시예2에 의한 건식 병렬 RL 결합 칩의 제조도
(a) 기본 구조 (b) 저항 조정을 위한 다층구조
도 3 본 발명 실시예3, 4에 의한 습식 직렬 및 병렬 RL 결합 칩의 제조도
(a) RL 직렬 구조 (b) RL 병렬 구조
도 4 본 발명에 의한 저정전용량형 직렬 및 병렬 RL 결합 칩
(a) RL 직렬 구조 (b) RL 병렬 구조
도 5 본 발명 실시예5의 저정전용량형 직렬 RL 결합 칩의 제조도
도 6 본 발명 실시예6에 저정전용량형 병렬 RL 결합 칩의 제조도
도 7 본 발명 실시예7의 4열 에레이 형태의 직렬 및 병렬 RL 결합 칩
상술한 바와 같은 목적을 해결하기 위한 본 발명에 따른 RL 복합 칩 소자는 저항과 인덕터가 직렬로 연결되는 경우, 원하는 소자 특성에 맞추어 제조된 일정 조성의 세라믹 시트(Ceramic sheet)의 원하는 위치에 그 자신이 저항 역할을 하는 저항성 페이스트(Paste)를 코일 형태로 인쇄하고 복수의 시트를 적층한 후, 적층물을 소성하여 단일 소체로 일체화하며, 저항과 인덕터가 병렬로 연결되는 경우, 세라믹 시트 위에 저항성 페이스트를 평면 인쇄하여 저항 성분을 형성하며 시트 상에 도전성 페이스트를 코일 형태로 인쇄하고 각 성분이 인쇄된 시트를 적층한 후, 적층물을 소성하여 단일 소체로 일체화하여 제조한다. 또한 본 발명에 따른 RL 복합 칩은 그 사용 목적에 따라 저항성분 시트층의 수, 내부전극 인쇄 패턴, 적층 시트 수 또는 사용되는 페이스트의 비저항값 등을 변화시킬 수 있다.
또한 본 발명에 따른 RL 복합 칩의 제조에는 세라믹 시트와 내부 전극인 페이스트를 모두 인쇄하여 제조하는 습식 방법과 세라믹 시트를 성형한 후 홀 펀칭기로 관통홀을 뚫고 내부 전극 패턴을 연결하여 제조하는 건식 방법이 모두 이용될 수 있다.
실시예1
본 발명에 따른 RL 복합 칩 소자의 제조에 관한 실시예로 직렬 RL 복합 칩의 건식 제조에 관하여 도면을 참조하여 하기에서 보다 상세하게 살펴본다.
원하는 조성의 원료 분말을 이용하여 페라이트(Ferrite)-계 및 저유전율 저온소성-계 세라믹(LTCC-Low Temperature Cofirred Ceramics)의 슬러리(Slurry)를 제조하고, 이러한 슬러리를 닥터 블레이드(Doctor blade)등의 방법으로 도1과 같이 원하는 두께의 세라믹 성형 시트(101∼106, Green sheet)로 제조한다.
제조된 시트 위에 홀 펀처(Hole puncher)를 이용하여 도1과 같이 성형 시트의 원하는 위치 예를 들면 한쪽 끝단에서 상하부의 내부 전극이 관통홀을 통해 연결되도록 관통홀(107)을 형성한다. 관통홀은 4각형등의 다각형 형태 또는 원통형 등 여러 가지 형태로 제조할 수 있다. 형성된 관통홀 내에는 RuO2 페이스트(Paste) 등의 저항성 페이스트를 인쇄하여 홀을 채워 상 하부 시트의 내부전극 패턴을 연결한다.
상기와 같이 제조된 세라믹 시트 위에 RuO2 페이스트등의 저항성 내부전극 페이스트(Paste)를 이용하여 나선형의 내부전극을 스크린 프린팅 방법으로 인쇄한다. 즉 세라믹 시트의 테두리를 따라 페이스트를 인쇄하여 특정 위치에서 절연되며 한쪽 끝단이 외부단자와 연결되는 개 루프 형태의 내부전극 패턴(108)을 형성하여 제1시트(101)를 형성하고, 시트에 형성된 관통홀을 통해 하부 시트(제1시트)의 내부 전극과 연결되고 ㄷ 자 형태이며 외부와 절연되는 내부전극(109)을 시트의 표면에 인쇄하여 제2시트(102)를 형성하고, 제2시트와 반대 위치의 관통홀을 통해 제2시트의 내부전극(109)과 연결되고 제2시트와 반대 위치에 ㄷ 자 형태이며 외부와 절연되는 내부전극(110)을 시트의 표면에 인쇄하여 제3시트(103)를 형성하고, 하층 시트(제3시트)와 반대 위치의 관통홀을 통해 하층의 내부전극과 연결되고 한쪽 끝단이 외부단자와 연결되는 개 루프 형태의 내부전극 패턴(111)을 형성하여 제4시트(104)를 형성한다.
상기와 같이 저항 성분의 일정 형태의 내부전극이 형성된 제1 내지 제4시트(101∼104)를 하부시트(105) 위에 원하는 수만큼 쌍을 이루어 적층하고 그 위에 상부시트(106)를 적층하여, 즉 원하는 인덕턴스값이 되도록 제2시트 및 제3시트의 적층 수를 조절하여 적층하여 각 시트가 적층 되었을 때 도1과 같이 관통홀내의 저항 페이스트를 통하여 제1 내지 제4시트의 내부 전극이 연결되어 나선형의 내부전극이 되도록 한 후, 적층된 층이 밀착되도록 열과 압력을 가하여 압착한다. 이때 단위 구조를 반복하여 적층하면 다양한 인덕터스값 및 저항값을 구현하는 소자를 제조할 수 있다.
상기와 같이 제조된 적층물(112) 내의 각종 바인더등 유기물 성분을 모두 제거하기 위하여 400℃ 정도에서 가열하여 베이크 아웃(Bake-out)시킨 후 온도를 상승시켜 적당한 소성온도에서 적층물을 소성하며, 소성된 적층물의 외부에 적층물의 내부 전극과 연결되는 외부전극(113)을 형성하여 직렬 RL 결합 단일 칩을 제조한다.
상기와 같이 제조된 RL 결합 칩은 시트 위와 관통홀에 형성된 저항성 내부전극이 코일형태로 형성되어 인덕터 역할을 하며 그 자신이 저항의 역할을 하여 각 성분은 저항 성분과 인덕터 성분이 직렬로 연결된 직렬 RL 결합 단일 칩으로 제조된다. 이때 적층 수를 조절하여 인덕터스값 및 저항값을 조절하는 외에 내부전극의 일정 부분을 도전성 페이스트로 형성하므로 인덕턴스값과 저항값을 조절할 수 있다. 또한 저항성 내부전극의 비저항을 조절하므로 칩의 저항값을 조절할 수 있다.
실시예2
RL 결합 단일 칩의 다른 실시예는 저항 성분과 인덕터 성분을 병렬로 연결한 병렬 RL 결합 단일 칩 소자이다.
우선 실시예1과 동일한 세라믹 시트(201 내지 207) 위에 저항성 페이스트 대신에 은페이스트(Ag paste)와 같은 도전성 페이스트를 이용하여 상기 실시예1과 동일한 방법으로 도전성 내부전극(209 내지 212)을 인쇄 적층하여 인덕터 성분을 제조한다.
저항의 형성을 위하여 상기 실시예1과 같이 제조된 세라믹 시트(205) 위에 양쪽 끝이 외부단자와 연결되도록 RuO2 페이스트을 전면에 인쇄하여 저항성 내부전극 패턴(213)을 형성한다.
상기와 같이 제조된 인덕터 성분이 형성된 시트(201 내지 204)와 저항 성분이 형성된 시트 (205) 및 상하부 시트(206, 207)를 같이 적층하여 단일 적층물로 형성한 후, 적층된 층이 밀착되도록 적당한 열과 압력을 가하여 압착한다. 도5의(b)와 같은 단위 구조를 반복하여 적층하면 다양한 인덕턴스값 및 저항값을 구현하는 소자를 제조할 수 있다. 특히 저항층을 복수층으로 형성하여 적층하면 원하는 저항값을 설계할 수 있다.
상기와 같이 제조된 적층물 내의 각종 바인더등 유기물 성분을 모두 제거하기 위하여 가열하여 베이크 아웃(Bake-out)시킨 후 적당한 소성온도에서 적층물을 소성하며, 소성된 적층물의 외부에 적층물의 내부 전극와 연결되는 외부전극을 형성하여 병렬 RL 결합 단일 칩를 제조한다.
상기와 같이 제조된 RL 결합 칩은 저항성 내부전극으로 형성된 저항 성분과 나선형 도전성 내부전극으로 형성된 인덕턴스 성분으로 이루어지며, 저항 성분과 인덕터 성분이 병렬로 연결된 병렬 RL 결합 단일 칩으로 제조된다.
실시예3
본 발명에 따른 RL 복합 칩 소자의 제조에 관한 실시예로 직렬 RL 복합 칩의 습식 제조에 관하여 도3의 (a)를 참조하여 하기에서 보다 상세하게 살펴본다.
공업용으로 시판하고 있는 원료 분말을 이용하여 페라이트(Ferrite)-계 및 저유전율 저온소성-계 세라믹(LTCC) 분말을 원하는 조성으로 제조하여 인덕터 페이스트를 제조하고, 이러한 페이스트를 스크린 프린팅 등의 방법으로 인쇄하여 도3과 같이 원하는 두께의 인덕터 성형 시트(301 Green sheet)로 제조한다.
상기와 같이 인쇄 제조된 세라믹 시트 위에 RuO2 페이스트 등의 저항성 페이스트를 스크린 프린팅 등의 방법으로 일정패턴으로 인쇄하여 나선형의 내부 전극(302,304, 306)을 형성한다. 즉 하부 시트(307)위에 인턱터 페이스트를 인쇄하여 제조된 제1인덕터 시트(301) 위에 시트의 테두리를 따라 저항성 페이스트를 인쇄하여 특정 위치에서 절연되며 한쪽 끝단이 외부단자와 연결되는 개 루프 형태의 제1내부전극 패턴(302)을 형성하고, 그 위에 제1내부전극의 일부 면을 덮도록 인덕터 페이스트를 인쇄하여 제2인덕터 시트(303)를 형성하고, 제2인덕터 시트 위에 ㄷ 자 형태이며 일부 끝단이 제1내부전극과는 연결되며 외부와 절연되는 제2내부전극(304)을 인쇄하여 형성하고, 제2내부전극이 형성된 위에 제2인덕터 시트와 반대 위치를 덮도록 인덕터 페이스트를 인쇄하여 제3인덕터 시트(305)를 형성하고, 제3인덕터 시트 위에 일부 끝단이 제2내부전극과 연결되며 한쪽 끝이 외부단자와 연결되는 제3내부전극(306)을 인쇄한다. 이때 제1내부전극 패턴 및 인덕터 시트를 원하는 인덕턴스값 및 저항값이 되도록 원하는 수만큼 쌍을 이루어 인쇄하여, 인덕터층과 내부전극층이 적층되어 각 내부전극이 연결되어 나선형의 내부전극으로 형성된 적층물을 제조하고, 그 상부에 전체 적층물이 덮이돌고 인덕터 페이스트를 인쇄하여 상부시트(308)를 적층한다.
상기와 같이 인쇄 적층된 층이 밀착되도록 열과 압력을 가하여 압착하고, 적층물 내의 각종 바인더등 유기물 성분을 모두 제거하기 위해 가열하여 베이크 아웃(Bake-out)시킨 후 적당한 소성온도에서 적층물을 소성하며,소성된 적층물의 외부에 적층물의 내부 전극과 연결되는 외부 전극을 형성하여 직렬 RL 결합 단일 칩을 제조한다.
상기와 같이 제조된 RL 결합 칩은 인덕터 시트와 내부전극층을 모두 소정 패턴으로 인쇄하여 저항성 내부전극이 코일형태로 형성되어 인덕터 역할을 하며 그 자신이 저항의 역할을 하여 저항 성분과 커패시턴스 성분이 직렬로 연결된 직렬 RL 결합 단일 칩으로 제조된다. 이때 적층 수를 조절하여 인덕터스값 및 저항값을 조절하는 외에 내부전극의 일정 부분을 도전성 페이스트로 형성하므로 인덕턴스값과 저항값을 조절할 수 있다.
실시예4
습식으로 제조된 RL 결합 단일 칩의 다른 실시예는 저항 성분과 인덕터 성분을 병렬로 연결한 병렬 RL 결합 단일 칩 소자이다.
우선 실시예3과 동일하게 제조된 인덕터 시트(311, 313, 315) 위에 저항성 페이스트 대신에 은페이스트(Ag paste)와 같은 도전성 페이스트(312, 314, 316)를 이용하여 상기 실시예3과 동일한 방법으로 내부전극을 인쇄 적층하여 인덕터 성분(311 내지 316)을 제조한다.
저항의 형성을 위하여 상기 실시예3과 같이 제조된 시트(317) 위에 양쪽 끝이 외부단자와 연결되도록 RuO2 페이스트을 전면에 인쇄하여 저항성 내부전극 패턴(318)을 형성한다.
상기와 같이 제조된 인덕터 성분과 저항 성분을 같이 인쇄 적층하여 단일 적층물로 형성한 후, 적층된 층이 밀착되도록 적당한 열과 압력을 가하여 압착한다. 이때 단위 구조를 반복하여 적층하면 다양한 인덕턴스값 및 저항값을 구현하는 소자를 제조할 수 있다. 특히 저항층을 복수층으로 인쇄하여 적층하면 원하는 저항값을 설계할 수 있다.
상기와 같이 제조된 적층물을 가열하여 각종 바인더등 유기물 성분을 모두 제거한 후 적당한 소성온도에서 적층물을 소성하며, 소성된 적층물의 외부에 적층물의 내부 전극와 연결되는 외부전극을 형성하여 병렬 RL 결합 단일 칩를 제조한다.
상기와 같이 제조된 RL 결합 칩은 저항성 내부전극으로 형성된 저항 성분과 나선형 내부전극으로 형성된 인덕턴스 성분으로 이루어지며, 저항 성분과 커패시턴스 성분이 병렬로 연결된 병렬 RL 결합 단일 칩으로 제조된다.
실시예5
일반적으로 인덕터 등의 부품은 고주파 신호가 인가되면 등가커패시턴스의 발생으로 인해 고주파 특성이 저하된다. 이에 특히 고주파용 인덕터의 경우 세라믹 시트 물질로 저유전율계의 LTCC 재료를 사용하여 등가 커패시턴스를 줄이고 있으나, 도4의 (a) 및 (b)와 같이 각형 칩을 길이방향(L 방향)으로 세라믹 시트를 적층하여 칩을 제조하여 사용하면 칩이 실장되는 인쇄회로기판(PCB)의 면방향(L, T 방향)에 대해 내부전극 면이 W 방향으로 되어 서로 수직으로 교차되므로 등가 커패시턴스를 더욱 낮추게 되어 고주파에서도 안정적으로 동작하는 부품을 제조한다.
본 실시예에서는 본 발명에 따른 저정전용량형 RL 복합 칩 소자의 제조에 관한 실시예로 직렬 RL 복합 칩의 건식 제조에 관하여 도5를 참조하여 하기에서 보다 상세하게 살펴본다.
우선 실시예1과 동일한 방법으로 세라믹 시트(501 내지 505)를 제조한다. 상기와 같이 제조된 세라믹 시트의 중앙부위에 관통홀(506)을 형성하고 RuO2등의 저항성 페이스트를 채워 상부커버(505) 및 하부커버(501)를 제조하고, 하부커버 상면에 저항성 페이스트를 이용하여 상부층과 연결되는 내부전극패턴(507)을 도5와 같이 인쇄한다.
상기와 같이 제조된 세라믹 시트 위에 소자용 활성층을 형성하기 위해 특정 위치에 관통홀(508)을 형성하고 RuO2 페이스트등의 저항성 내부전극 페이스트(Paste)를 이용하여 나선형의 내부 전극(509, 510)을 스크린 프린팅 방법으로 인쇄한다. 즉 세라믹 시트에 형성된 관통홀을 통해 하부 시트(하부커버)의 내부 전극과 연결되고 ㄷ 자 형태이며 외부와 절연되는 내부전극(509)을 시트의 표면에 인쇄하여 제1시트(502)를 형성하고, 제1시트와 반대 위치의 관통홀을 통해 제1시트의 내부전극과 연결되고 제1시트와 대향되는 위치에 ㄷ 자 형태이며 외부와 절연되는 내부전극(510)을 시트의 표면에 인쇄하여 제2시트(503)를 형성하고, 하층 시트와 반대 위치의 관통홀을 통해 하층의 내부전극과 연결되고 상부 시트(상부커버)와 한쪽 끝단이 연결되는 형태의 내부전극 패턴(511)을 형성하여 제3시트(504)를 형성한다.
상기와 같이 저항 성분의 일정 형태의 내부전극이 형성된 제1 및 제2시트(502, 503)를 하부커버 위에 원하는 수만큼 쌍을 이루어 적층하며 즉 원하는 인덕턴스값 및 저항값이 되도록 제1시트(502) 및 제2시트(503)의 적층 수를 조절하여 적층하여 각 시트가 적층 되었을 때 도5와 같이 관통홀내의 저항 페이스트를 통하여 제1 및 제2시트의 내부 전극이 연결되어 나선형의 내부전극이 되도록 한 후, 그 위에 제3시트(504)와 상부커버(505)를 적층하여 단일 적층물로 제조한다.
적층물의 적층된 층이 밀착되도록 열과 압력을 가하여 압착하고, 적층물(512)내의 각종 바인더등 유기물 성분을 모두 제거하기 위하여 베이크 아웃(Bake-out)시킨 후 적층물을 소성한다.
소성된 적층물의 상부커버 및 하부커버의 관통홀내의 단자를 통해 적층물의 내부전극(513)과 연결되는 외부전극(514)을 형성하여 직렬 RL 결합 단일 칩을 제조한다.
상기와 같이 제조된 RL 결합 칩은 시트 위와 관통홀에 형성된 저항성 내부전극이 코일형태로 형성되어 인덕터 역할을 하며 그 자신이 저항의 역할을 하여 저항 성분과 인덕터 성분이 직렬로 연결된 직렬 RL 결합 단일 칩으로 제조되고, 적층 수를 조절하여 인덕터스값 및 저항값을 조절하는 외에 내부전극의 일정 부분을 도전성 페이스트로 형성하므로 인덕턴스값과 저항값을 조절할 수 있으며, 적층후 상하부 커버의 관통홀을 통하여 외부단자와 연결되므로 인쇄회로기판 상에 실장시 내부전극이 인쇄회로기판 면에 수직으로 교차된다. 또한 본 실시예의 구조의 직렬 RL 결합칩은 실시예3과 같은 방법으로 습식으로도 제조될 수 있다.
실시예6
저커패시턴스 RL 결합 단일 칩의 다른 실시예는 저항 성분과 인덕터 성분을 병렬로 연결한 병렬 RL 결합 단일 칩 소자이다.
실시예5과 동일한 세라믹 시트(601 내지 605) 위에 저항성 페이스트 대신에 은페이스트(Ag paste)와 같은 도전성 페이스트를 이용하여 상기 실시예5과 동일한 방법으로 내부전극을 인쇄 적층하여 도전성 인덕터 내부전극 패턴(607, 609. 610, 611)성분을 제조한다.
한편, 저항의 형성을 위하여 상기와 같이 제조된 상부 시트(605), 하부 시트(601) 및 인덕터용 세라믹 시트(602 내지 604) 위의 한쪽 끝단에 연속적인 관통홀(612)을 형성하고 관통홀 내를 저항성 페이스트로 채워 저항 성분을 제조한다. 저항값의 조절은 저항성 페이스트 재료의 비저항 제어 및 관통홀의 수를 변화시켜 조절한다.
상기와 같이 관통홀과 내부전극 패턴을 이용하여 인덕터 성분(613)과 저항 성분(614)이 제조된 시트를 도6과 같이 적층하여 단일 적층물(615)로 형성한 후, 적층된 층이 밀착되도록 적당한 열과 압력을 가하여 압착한다. 도5의(b)와 같은 단위 구조를 반복하여 적층하면 다양한 인덕턴스값 및 저항값을 구현하는 소자를 제조할 수 있다.
상기와 같이 제조된 적층물(615) 내의 각종 바인더등 유기물 성분을 모두 제거하기 위하여 베이크 아웃(Bake-out)시킨 후 적당한 소성온도에서 적층물을 소성하며, 소성된 적층물의 상부커버 및 하부커버의 관통홀내의 단자들을 통해 적층물의 내부 전극과 연결되는 외부전극(616)을 형성하여 병렬 RL 결합 단일 칩을 제조한다.
상기와 같이 제조된 RL 결합 칩은 관통홀에 형성된 저항성 내부전극으로 제조된 저항 성분(614)과 도전성 페이스트로 제조된 나선형 내부전극으로 형성된 인덕턴스 성분(613)으로 이루어지며, 저항 성분과 인덕터 성분이 병렬로 연결된 병렬 RL 결합 단일 칩으로 제조되며, 적층후 상하부 커버의 관통홀을 통하여 외부단자와 연결되므로 인쇄회로기판 상에 실장시 앤쇄회로기판에 내부전극이 수직으로 교차되어 고주파에서도 등가커패시턴스를 감소시킨다. 또한 본 실시예의 구조의 병렬 RL 결합칩은 실시예3과 같은 방법으로 습식으로도 제조될 수 있다.
실시예7
상기와 같이 제조된 직렬 또는 병렬 RL 결합 칩은 내부 전극의 인쇄 패턴 및 관통홀 형성 패턴을 도7에 나타내었듯이 1개의 RL 결합 칩의 패턴이 아닌 복수개, 예를 들면 4개 이상의 반복된 RL 결합 칩의 패턴으로 설계한 뒤 상기의 실시예들과동일한 공정으로 복수의 RL 결합 칩을 적층 제조하여 도7과 같은 직렬 및 병렬 구조의 에레이 칩(Array chip)을 제조한다.
한편, 상기한 바와 같이 제조된 직렬 또는 병렬 RL 결합 칩의 내부 전극의 인쇄 패턴과 관통홀 형성 패턴을 복합적으로 이용하여 단일 칩 내에서 직렬 저항 성분과 병렬 저항 성분이 모두 존재하는 RL 결합 칩을 제조할 수 있다.
또한, 상기한 바와 같이 제조되는 RL 결합 칩을 제조하는 기술은 원하는 특성별로 두 개 이상 결합하여 제조하는 복합 전자 부품용 소자의 제조에 다양하게 응용될 수 있다.
상술한 바와 같은 본 발명에 따른 세라믹 시트 위에 저항 및 도전성 페이스트를 이용하여 저항성 물질과 코일 형태의 인덕터를 병렬 또는 직렬등 회로 연결 방식에 따라 인쇄하여 저항 및 인덕터를 형성하고, 각 시트를 적층하여 제조된 RL 복합 칩 소자는 동일칩내에 저항 성분과 인덕턴스 성분을 구성하므로 소형의 RL 결합 칩으로 제조할 수 있는 효과가 있다.
상술한 본 발명과 같은 RL 결합 칩 소자는 별도의 공정 추가 없이 단순한 공정에 의해 제조되므로 원하는 전기적 특성을 구현하는 경박 단소화된 소형의 RL 결합 칩 소자 및 에레이 칩을 용이하게 제조할 수 있게 되는 효과가 있다.
상술한 본 발명과 같은 RL 결합 칩 소자는 칩내에서 내부전극의 패턴 및 관통홀의 크기와 수를 조절함으로서 저항값을 용이하게 조절할 수 있으며, 칩의 단위 구조를 반복하여 적층함에 의하여 다양한 인덕턴스값 및 저항값을 구현하는 소자를 용이하게 제조할 수 있는 효과가 있다.
또한 상술한 본 발명과 같은 RL 결합 칩 소자는 인쇄회로기판 상에 실장시 내부전극이 앤쇄회로기판과 수직으로 교차되어 고주파에서도 등가커패시턴스를 감소시킨다. 따라서 고주파에서도 안정된 칩 부품으로 사용할 수 있다.
또한 상술한 본 발명과 같은 RL 결합 칩 소자의 제조방법은 별도의 공정 추가 없이 단순한 공정에 의해 제조되므로 공정 단가를 감소시키는 효과가 있다.

Claims (19)

  1. 단일 칩내에 나선형 및 조절된 내부전극 패턴을 이용하여 저항 성분과 인덕턴스 성분을 형성한 저항 인덕터(RL) 결합 칩 소자.
  2. RL 결합 칩 소자에 있어서,
    원하는 특성을 가지는 복수개의 세라믹 시트가 적어도 두 층 이상 적층된 소체,
    상기의 세라믹 시트에 형성되고 내부에 저항성 내부전극이 형성된 복수 개의 관통홀,
    상기의 적층된 세라믹 시트 위에 소정 형태로 형성된 저항성 내부전극,
    상기의 저항성 내부전극이 형성된 세라믹 시트가 적층된 소체의 끝단에 형성되어 상기의 내부전극과 연결되는 외부전극,
    상기의 세라믹 시트 상의 저항성 내부전극은 관통홀을 통해 연결되어 칩 내에서 나선형으로 형성되어 직렬 연결된 저항과 인덕터로 작용하는 것을 특징으로 하는 직렬 RL 결합 칩 소자.
  3. RL 결합 칩 소자에 있어서,
    원하는 특성을 가지는 복수개의 세라믹 시트가 적어도 두 층 이상 적층된 소체,
    상기의 세라믹 시트에 형성되고 내부에 도전성 내부전극이 형성된 된 복수 개의 관통홀,
    상기의 적층된 세라믹 시트 위에 소정 형태로 형성된 도전성 내부전극,
    상기의 적층된 세라믹 시트의 일부층에 평면 형태로 제조된 저항성 내부전극,
    상기의 도전성 및 저항성 내부전극이 형성된 세라믹 시트가 적층된 소체의 끝단에 형성되어 상기의 내부 전극과 연결되는 외부 전극,
    상기의 세라믹 시트 상의 도전성 내부전극은 관통홀을 통해 연결되어 칩 내에서 나선형으로 제조되어 인덕턴스 성분을 형성하며 저항성 내부전극이 형성된 세라믹 시트는 인덕턴스 성분과 평행하게 적층하여 병렬 연결된 저항과 인덕터로 작용하는 것을 특징으로 하는 병렬 RL 결합 칩 소자.
  4. RL 결합 칩 소자에 있어서,
    원하는 특성을 가지는 복수개의 세라믹 시트가 적어도 두 층 이상 적층된 소체,
    상기의 적층된 세라믹 시트 위에 소정 형태로 형성된 저항성 내부전극,
    상기의 저항성 내부전극 및 세라믹 시트가 인쇄 적층된 소체의 끝단에 형성되어 상기의 내부전극과 연결되는 외부전극,
    상기의 소정의 세라믹 시트는 상하부의 저항성 내부전극이 연결되도록 일부 면에 인쇄되어 칩 내에서 저항성 내부전극이 나선형으로 형성되어 직렬 연결된 저항과 인덕터로 작용하는 것을 특징으로 하는 직렬 RL 결합 칩 소자.
  5. RL 결합 칩 소자에 있어서,
    원하는 특성을 가지는 복수개의 세라믹 시트가 적어도 두 층 이상 적층된 소체,
    상기의 적층된 세라믹 시트 위에 소정 형태로 형성된 도전성 내부전극,
    상기의 적층된 세라믹 시트의 일부층에 평면 형태로 제조된 저항성 내부전극,
    상기의 저항성 내부전극, 도전성 내부전극 및 세라믹 시트가 인쇄 적층된 소체의 끝단에 형성되어 상기의 내부전극과 연결되는 외부전극,
    상기의 소정의 세라믹 시트는 상하부의 저항성 내부전극이 연결되도록 일부 면에 인쇄되어 칩 내에서 저항성 내부전극이 칩 내에서 나선형으로 제조되어 인덕턴스 성분을 형성하며 저항성 내부전극이 형성된 세라믹 시트는 인덕턴스 성분과 평행하게 적층하여 병렬 연결된 저항과 인덕터로 작용하는 것을 특징으로 하는 병렬 RL 결합 칩 소자.
  6. 제 2 항 또는 제 4 항에 있어서, 상기의 직렬 RL 결합 칩 소자에 있어서,
    상기의 적층물 내의 저항성 내부전극과 연결되도록 소체의 상하부 커버 시트에 내부에 저항성 내부전극을 채운 관통홀,
    상기의 저항성 내부전극이 형성된 세라믹 시트가 적층된 소체의 끝단에 형성되어 상기의 상하부 커버시트의 관통홀을 통해 내부 전극과 연결되는 외부 전극,
    상기의 세라믹 시트 상의 저항성 내부전극은 관통홀을 통해 연결되어 칩 내에서 나선형으로 형성되어 직렬 연결된 저항과 인덕터로 작용하는 것을 특징으로 하는 직렬 RL 결합 칩 소자.
  7. 제 2 항 또는 제 4 항에 있어서, 상기의 직렬 RL 결합 칩 소자는 저항성 내부전극의 비저항을 조절하여 칩의 저항값을 조절하는 것을 특징으로 하는 직렬 RL 결합 칩 소자.
  8. 제 2 항 또는 제 4 항에 있어서, 상기의 직렬 RL 결합 칩 소자는 칩 내의 일부 저항성 내부전극 대신 도전성 내부전극을 사용함으로 칩의 저항값을 조절하는 것을 특징으로 하는 직렬 RL 결합 칩 소자.
  9. 제 3 항 또는 제 5 항에 있어서, 상기의 병렬 RL 결합 칩 소자에 있어서,
    상기의 적층물 내의 나선형 도전성 내부전극과 연결되도록 소체의 상하부 커버 시트에 내부에 도전성 내부전극을 채운 관통홀,
    상기의 평면 형태로 제조된 저항성 내부전극 대신에 적층 소체의 매층을 관통하며 내부에 저항성 내부전극을 채운 외곽 관통홀,
    상기의 도전성 내부전극 및 저항성 내부전극이 형성된 세라믹 시트가 적층된 소체의 끝단에 형성되어 상기의 상하부 커버시트의 도전성 및 저항성 내부전극의 관통홀을 통해 내부전극과 연결되는 외부전극,
    상기의 세라믹 시트 상의 도전성 내부전극은 칩 내에서 나선형으로 제조되어 인덕턴스 성분과 외곽 관통홀의 저항성 내부전극의 저항 성분이 병렬 연결되어 저항과 인덕터로 작용하는 것을 특징으로 하는 병렬 RL 결합 칩 소자.
  10. 제 3 항 또는 제 5 항에 있어서, 상기의 병렬 RL 결합 칩 소자는 저항성 내부전극을 복수층 형성하여 저항값을 조절함을 특징으로 하는 병렬 RL 결합 칩 소자.
  11. 제 3 항 또는 제 5 항에 있어서, 상기의 병렬 RL 결합 칩 소자는 저항성 내부전극의 비저항을 조절하여 칩의 저항값을 조절하는 것을 특징으로 하는 병렬 RL 결합 칩 소자.
  12. 제 1 항 내지 제 5 항중 한 항에 있어서, 상기의 RL 결합 칩 소자는 동일한 구조가 2개 이상 반복되어 형성되어 어레이 형태로 제조된 것을 특징으로 하는 RL 결합 칩 소자.
  13. 직렬 RL 결합 칩 소자의 제조 방법에 있어서,
    소정 조성의 슬러리를 이용하여 세라믹 성형 시트를 제조하는 단계,
    상기 세라믹 시트의 소정 위치에 시트를 관통하는 관통홀을 형성하는 단계,
    저항성 페이스트를 원하는 형태로 시트 위에 인쇄하여 시트 위 및 관통홀 내에 저항성 내부전극을 형성하는 단계,
    저항성 페이스트가 인쇄된 세라믹 시트를 적어도 두층 이상 적층하여, 소정 관통홀 내에는 저항성 내부전극이 형성되고 소정 시트의 저항성 내부전극을 관통홀을 통해 연결시켜 칩내에 나선형 저항성 내부전극을 형성하는 단계,
    상기의 적층된 세라믹 시트를 압착하는 단계,
    압착된 적층물을 열처리하여 소성하는 단계,
    상기 적층물의 양끝단부에 저항성 내부전극와 연결되는 외부전극을 형성하는 단계로 이루어짐을 특징으로 하는 직렬 RL 결합 칩 소자의 제조 방법.
  14. 병렬 RL 결합 칩 소자의 제조 방법에 있어서,
    소정 조성의 슬러리를 이용하여 세라믹 성형 시트를 제조하는 단계,
    상기 세라믹 시트의 소정 위치에 시트를 관통하는 관통홀을 형성하는 단계,
    도전성 페이스트를 원하는 형태로 시트 위에 인쇄하여 시트 위 및 관통홀 내에 도전성 내부전극을 형성하는 단계,
    저항성 페이스트를 상기의 세라믹 시트 위에 면형태로 인쇄하여 저항성 내부전극을 형성하는 단계,
    도전성 페이스트가 인쇄된 세라믹 시트를 적어도 두층 이상 적층하고 그 위에 저항성 페이스가 인쇄된 세라믹 시트를 적층하여, 관통홀 내에는 도전성 내부전극이 형성되고 상하부 시트의 도전성 내부전극을 관통홀을 통해 연결시켜 칩내에 나선형 도전성 내부전극을 형성하며 나선형 도전성 내부전극와 평행하여 저항성 내부전극을 형성하는 단계,
    상기의 적층된 세라믹 시트를 압착하는 단계,
    압착된 적층물을 열처리하여 소성하는 단계,
    상기 적층물의 양끝단부에 저항성 내부전극와 연결되는 외부전극을 형성하는 단계로 이루어짐을 특징으로 하는 병렬 RL 결합 칩 소자의 제조 방법.
  15. 직렬 RL 결합 칩 소자의 제조 방법에 있어서,
    소정 조성의 슬러리를 이용하여 세라믹 성형 시트를 인쇄 제조하는 단계,
    저항성 페이스트를 원하는 형태로 세라믹 시트 위에 인쇄하여 저항성 내부전극을 형성하는 단계,
    상기의 저항성 내부전극위의 일부에 세라믹 시트를 인쇄하여 형성하는 단계,
    상기의 저항성 내부전극와 세라믹 시트를 반복하여 인쇄하여 세라믹 시트가 인쇄되지 않은 영역을 통해 상하부의 저항성 내부전극이 연결되어 칩내에 나선형 저항성 내부전극을 형성하는 단계,
    상기의 인쇄 적층된 세라믹 시트를 압착하는 단계,
    압착된 적층물을 열처리하여 소성하는 단계,
    상기 적층물의 양끝단부에 저항성 내부전극와 연결되는 외부전극을 형성하는 단계로 이루어짐을 특징으로 하는 직렬 RL 결합 칩 소자의 제조 방법.
  16. 병렬 RL 결합 칩 소자의 제조 방법에 있어서,
    소정 조성의 슬러리를 이용하여 세라믹 성형 시트를 인쇄 제조하는 단계,
    도전성 페이스트를 원하는 형태로 세라믹 시트 위에 인쇄하여 도전성 내부전극을 형성하는 단계,
    상기의 도전성 내부전극 위의 일부에 세라믹 시트를 인쇄하여 형성하는 단계,
    상기의 도전성 내부전극과 세라믹 시트를 반복하여 인쇄하여 세라믹 시트가 인쇄되지 않은 영역을 통해 상하부의 도전성 내부전극이 연결되어 칩내에 나선형 도전성 내부전극을 형성하는 단계,
    상기의 나선형 도전성 내부전극이 적층된 적층물 상부 전면에 세라믹 시트를 인쇄하는 단계,
    상기의 전면 세라믹 시트 위에 저항성 페이스트를 면인쇄하여 저항성 내부전극을 인쇄하는 단계,
    상기의 인쇄 적층된 세라믹 시트를 압착하는 단계,
    압착된 적층물을 열처리하여 소성하는 단계,
    상기 적층물의 양끝단부에 도전성 및 저항성 내부전극와 연결되는 외부전극을 형성하는 단계로 이루어짐을 특징으로 하는 병렬 RL 결합 칩 소자의 제조 방법.
  17. 제 13 항 또는 제 15 항에 있어서, 상기의 직렬 RL 결합 칩 소자의 제조 방법에 있어서,
    상기의 적층물 내의 저항성 내부전극과 연결되도록 소체의 상하부 커버 시트에 내부에 저항성 내부전극을 채운 관통홀을 형성하는 단계,
    상기의 저항성 내부전극이 형성된 세라믹 시트가 적층된 소체의 상하부 끝단에 형성되어 상기의 상하부 커버시트의 관통홀을 통해 내부전극과 연결되는 외부전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 직렬 RL 결합 칩 소자의 제조 방법.
  18. 제 14 항 또는 제 16 항에 있어서, 상기의 병렬 RL 결합 칩 소자의 제조 방법에 있어서,
    상기의 적층물 내의 나선형 도전성 내부전극과 연결되도록 소체의 상하부 커버 시트에 내부에 도전성 내부전극을 채운 관통홀을 형성하는 단계,
    상기의 평면 형태로 제조된 저항성 내부전극 대신에 적층 소체의 매층을 관통하며 내부에 저항성 내부전극을 채운 외곽 관통홀을 형성하는 단계,
    상기의 도전성 내부전극 및 저항성 내부전극이 형성된 세라믹 시트가 적층된 소체의 상하부 끝단에 형성되어 상기의 상하부 커버시트의 도전성 및 저항성 내부전극의 관통홀을 통해 내부전극과 연결되는 외부전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 병렬 RL 결합 칩 소자의 제조 방법.
  19. 제 13 항 내지 제 16 항중 한 항에 있어서, 상기의 RL 결합 칩 소자는 동일한 구조를 2개 이상 반복하여 제조하여 형성되어 어레이 형태로 제조된 것을 특징으로 하는 RL 결합 칩 소자의 제조 방법.
KR1020000043068A 2000-07-26 2000-07-26 적층형 저항-인덕터 복합 칩 및 그 제조 방법 KR20000059248A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000043068A KR20000059248A (ko) 2000-07-26 2000-07-26 적층형 저항-인덕터 복합 칩 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000043068A KR20000059248A (ko) 2000-07-26 2000-07-26 적층형 저항-인덕터 복합 칩 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20000059248A true KR20000059248A (ko) 2000-10-05

Family

ID=19680053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000043068A KR20000059248A (ko) 2000-07-26 2000-07-26 적층형 저항-인덕터 복합 칩 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20000059248A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475620B1 (ko) * 2001-12-14 2005-03-15 미쓰비시덴키 가부시키가이샤 적층 인덕턴스 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310331A (ja) * 1993-04-23 1994-11-04 Murata Mfg Co Ltd Ｌｒ複合部品
JPH0817637A (ja) * 1994-06-24 1996-01-19 Matsushita Electric Ind Co Ltd チップ型ｌｒフィルタおよびその製造方法
JPH10312920A (ja) * 1997-05-14 1998-11-24 Taiyo Yuden Co Ltd インダクタンス素子及びその製造方法
JP2000068775A (ja) * 1998-08-25 2000-03-03 Murata Mfg Co Ltd Ｌｒ複合部品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310331A (ja) * 1993-04-23 1994-11-04 Murata Mfg Co Ltd Ｌｒ複合部品
JPH0817637A (ja) * 1994-06-24 1996-01-19 Matsushita Electric Ind Co Ltd チップ型ｌｒフィルタおよびその製造方法
JPH10312920A (ja) * 1997-05-14 1998-11-24 Taiyo Yuden Co Ltd インダクタンス素子及びその製造方法
JP2000068775A (ja) * 1998-08-25 2000-03-03 Murata Mfg Co Ltd Ｌｒ複合部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475620B1 (ko) * 2001-12-14 2005-03-15 미쓰비시덴키 가부시키가이샤 적층 인덕턴스 소자

Similar Documents

Publication Publication Date Title
US5034709A (en) Composite electronic component
JP2001076953A (ja) 積層型コイル部品及びその製造方法
JP3423569B2 (ja) 積層電子部品とその特性調整方法
JP2002025851A (ja) 低インダクタンス型積層チップおよびその製造方法
KR100384112B1 (ko) 병렬형 저항-커패시터 복합 칩 및 그 제조 방법
KR100470114B1 (ko) 저항-커패시터 복합 칩 및 그 제조 방법
KR20000059248A (ko) 적층형 저항-인덕터 복합 칩 및 그 제조 방법
JPS6228891B2 (ko)
KR100368494B1 (ko) 고주파 저항-커패시터 복합 칩 및 그 제조 방법
KR100384113B1 (ko) 고주파 저항-커패시터 복합 칩 및 그 제조 방법
JP4525223B2 (ja) Ｌｃ複合フィルタ部品
JP2606363Y2 (ja) 積層ｌｃフィルタ
JP2620840B2 (ja) 同軸型積層誘電体フィルタの製造方法
JPH09260144A (ja) コイル部品およびその製造方法
JP2002280864A (ja) 電力２分配回路及び電力２分配部品
JP4047640B2 (ja) 多層回路基板
JPH1187918A (ja) 多層セラミック基板およびその製造方法
KR100419241B1 (ko) 고주파 칩 저항 소자 및 그 제조 방법
KR100372848B1 (ko) 고주파 저인덕턴스형 적층 칩 부품 및 그 제조 방법
JPH09199331A (ja) コイル部品およびその製造方法
JPH03263311A (ja) 積層複合部品
JPH06310371A (ja) 複合電子部品
KR100848133B1 (ko) 표면실장형 이엠아이 필터
JP2604139Y2 (ja) 積層チップ部品
KR100440381B1 (ko) 가변용량형 콘덴서 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application