KR100470114B1 - 저항-커패시터 복합 칩 및 그 제조 방법 - Google Patents

저항-커패시터 복합 칩 및 그 제조 방법 Download PDF

Info

Publication number
KR100470114B1
KR100470114B1 KR10-2002-0051442A KR20020051442A KR100470114B1 KR 100470114 B1 KR100470114 B1 KR 100470114B1 KR 20020051442 A KR20020051442 A KR 20020051442A KR 100470114 B1 KR100470114 B1 KR 100470114B1
Authority
KR
South Korea
Prior art keywords
capacitor
component
sheet
resistive
chip
Prior art date
Application number
KR10-2002-0051442A
Other languages
English (en)
Other versions
KR20020074124A (ko
Inventor
박인길
김덕희
Original Assignee
주식회사 이노칩테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이노칩테크놀로지 filed Critical 주식회사 이노칩테크놀로지
Priority to KR10-2002-0051442A priority Critical patent/KR100470114B1/ko
Publication of KR20020074124A publication Critical patent/KR20020074124A/ko
Application granted granted Critical
Publication of KR100470114B1 publication Critical patent/KR100470114B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본원 발명은 단일 칩 내에 저항 성분과 커패시터 성분을 형성하며 제조공정이 용이하면서도 저항 성분과 커패시터 성분을 정확히 구분하고 각 성분을 정밀하게 조절할 수 있는 저항-커패시터(Resistor-Capacitor, RC) 결합 복합 칩 부품 및 그 제조 방법에 관한 것으로, 특히 칩 내의 특정 적층 시트 내에 저항 성분용 관통홀을 형성하여 관통홀 내에 저항 성분을 형성하고 커패시터는 일반적인 적층세라믹콘덴서와 같이 내부 전극을 교호로 적층하는 방식이나 관통홀을 통하여 내부 전극을 연결하는 방식으로 제조함을 그 특징으로 한다.
또한 본원 발명은 특정 시트의 관통홀 내의 저항 성분은 저항체 페이스트를 이용하여 형성하고 커패시터의 내부 전극 및 내부 전극 연결부는 저가의 도전성 페이스트를 이용함으로 생산 단가를 현저하게 감소시킨 RC 결합 복합 칩 부품 및 그 제조 방법에 관한 것이다.

Description

저항-커패시터 복합 칩 및 그 제조 방법 {Complex chip of combining with resistor and capacitor and fabricating method therefor}
본원 발명은 단일 칩 내에 저항 성분과 커패시터 성분을 형성하고 제조공정이 용이하면서도 저항 성분과 커패시터 성분을 정확히 구분하고 각 성분을 정밀하게 조절할 수 있는 저항-커패시터(Resistor-Capacitor, RC) 결합 복합 칩 부품 및 그 제조 방법에 관한 것으로, 특히 칩 내의 특정 적층 시트 내에 저항 성분용 관통홀을 형성하여 관통홀 내에 저항 성분을 형성하고 커패시터는 일반적인 적층세라믹콘덴서와 같이 내부 전극을 교호로 적층하는 방식이나 관통홀을 통하여 내부 전극을 연결하는 방식으로 제조함을 그 특징으로 한다.
전자회로에 있어서 대표적인 수동소자로서는 저항(R), 커패시터(C), 인덕터(L)가 있으며 이들 수동소자의 기능과 역할은 매우 다양하다. 예를 들면, 저항은 회로에 흐르는 전류의 흐름을 제어하며 회로에 있어서 임피던스정합(Impedance matching)을 이루는 역할을 하기도 한다. 커패시터는 기본적으로는 직류는 차단하고 교류신호는 통과시키는 역할을 하나 시정수회로, 시간지연회로, RC 및 LC 필터회로를 구성하기도 하며 커패시터 자체로 노이즈(Noise)제거의 역할을 하기도하여 수동소자중 그 기능이 가장 다양하고 복잡하다. 인덕터의 경우는 고주파 노이즈(Noise)의 제거, 임피던스정합 등의 기능을 수행한다.
일반적으로 수동소자 회로의 실장형태는 단일소자로서 칩(chip)형태로 실장되었으나 최근 이동 통신용 기기 및 디지털 카메라등 소형전자기기의 발달로 실장효율의 증가 및 소자간 노이즈 문제의 감소등을 목적으로 어레이(Array)화 및 두 개 이상의 수동소자의 결합 칩화가 가속되고 있다. 이미 인덕터(L)와 커패시터(C)를 결합한 LC-필터는 단일 칩으로 일본의 무라타등 일부 전자부품회사에서 양산하고 있으며 저항(R)과 커패시터(C)를 결합한 RC 결합 칩은 미국의 AVX사에서 일부의 특허를 소유하고 있으며 현재 시장에 시제품이 나오고 있다.
RC결합 칩은 RC결합 필터회로를 구성하기도 하며, 신호를 지연시키는 딜레이 라인을 구성하기도 하고, 시스템 확장마다 필요해지는 외부접속단자와 풀업필터, 즉 전자파 차단등의 역할을 수행하기도 한다. 도7, 도13 등에 나타내었듯이 회로 내에서 단순한 RC 결합(R, C)이 반복되는 경우가 많기 때문에 하나의 칩에 이러한 RC 결합 칩을 여러개 수용할 수 있는 어레이화는 전자기기가 더욱 소형화되는데 필수적이라 할 수 있다.
그러나, 종래 RC 결합 칩(예:AVX사의 RC결합 칩)은 RuO2계 페이스트(paste)를 적층용 시트 전면에 인쇄하여 커패시터의 내부전극으로 사용하면서 동시에 저항의 역할을 수행할 수 있도록 하므로 고가의 RuO2 저항체 페이스트를 다량 사용함으로 부품 단가가 상승하는 문제점이 있다.
또한 종래의 AVX사의 RC 결합 칩 부품은 RuO2계 저항체 페이스트를 커패시터용 내부전극으로 사용하므로 저항 성분과 커패시터 성분을 정확히 구분하여 분석하기가 어렵고, 복합 칩 부품을 원하는 저항값 및 커패시턴스값(정전용량값)으로 정밀하게 조절하기 어렵다는 문제점이 있다.
상술한 바와 같은 종래의 문제점을 해결하기 위한 본 발명의 목적은 칩 내의 커패시터 영역과 분리되는 특정 적층 시트 내에 관통홀을 형성하여 관통홀 내에 저항 성분을 형성하고 커패시터는 일반적인 적층세라믹콘덴서와 같이 내부전극을 교호로 적층하는 방식이나 관통홀을 통하여 내부 전극을 연결하는 방식으로 제조함으로, 제조공정이 용이하면서도 저항 성분과 커패시터 성분을 정확히 구분하고 각 성분을 정밀하게 조절할 수 있는 저항-커패시터(RC) 결합 복합 칩 부품을 제조하는 데 있다.
또한 이러한 복합 칩 부품 소자를 제조하기 위한 제조 방법을 제공하는 데 본 발명의 목적이 있다.
본 발명의 다른 목적은 커패시터 영역과 분리되는 특정 시트의 관통홀 내의 저항 성분은 저항체 페이스트를 이용하여 형성하고 커패시터의 내부전극 및 내부전극 연결부는 저가의 도전성 페이스트를 이용함으로 생산 단가를 현저하게 감소시킨 저항-커패시터(RC) 결합 복합 칩 부품을 제조하는 데 있다.
또한 상기의 RC 결합 칩 복수개를 하나의 칩으로 제조함으로 각 성분값이 정밀하게 조절된 원하는 특성치를 갖는 소형화된 칩 및 어레이 칩을 제조하는 데 그 목적이 있다.
도 1 실시예1의 직병렬 RC 결합 칩의 제조도
도 2 실시예1의 직병렬 RC 결합 칩의 내부 단면 구조도
도 3 실시예1의 직병렬 RC 결합 칩의 등가회로도
도 4 실시예2의 저항 부가 직병렬 RC 결합 칩의 제조도
도 5 실시예2의 저항 부가 직병렬 RC 결합 칩의 내부 단면 구조도
도 6 실시예3의 어레이형 직병렬 RC 결합 칩의 제조도
도 7 실시예3의 어레이형 직병렬 RC 결합 칩의 구조도
도 8 실시예3의 어레이형 직병렬 RC 결합 칩의 등가회로도
도 9 실시예4의 양방향 직렬 RC 결합 칩의 제조도
도 10 실시예4의 양방향 직렬 RC 결합 칩의 내부 단면 구조도
도 11 실시예4의 양방향 직렬 RC 결합 칩의 등가회로도
도 12 실시예5의 커패시터 부가 양방향 직렬 RC 결합 칩의 구조도
도 13 실시예6의 어레이형 양방향 직렬 RC 결합 칩의 구조도
도 14 실시예6의 어레이형 양방향 직렬 RC 결합 칩의 등가회로도
도 15 실시예7의 양방향 직병렬 RC 결합 칩의 제조도
도 16 실시예7의 양방향 직병렬 RC 결합 칩의 내부 단면 구조도
도 17 실시예7의 양방향 직병렬 RC 결합 칩의 등가회로도
도 18 실시예8의 어레이형 양방향 직병렬 RC 결합 칩의 구조도
도 19 실시예8의 어레이형 양방향 직병렬 RC 결합 칩의 등가회로도
상술한 바와 같은 목적을 해결하기 위한 본 발명에 따른 RC 복합 칩 소자는 원하는 소자 특성에 맞추어 제조된 일정 조성의 슬러리를 닥터 블레이드법 등을 이용하여 얇은 시트(Sheet)로 만들고 특정 시트의 원하는 위치에 관통홀을 형성하며 관통홀내에는 저항성 페이스트(Paste)를 삽입하며 시트 상에는 외부 전극과 연결되는 도전성 페이스트를 인쇄하여 저항 성분 시트를 형성하고, 또한 상기의 얇은 시트 위에 외부 전극과 연결될 수 있는 내부전극의 원하는 패턴을 도전성 페이스트를 이용하여 교호로 인쇄한 커패시터 성분 시트를 형성하고, 저항 성분 시트와 커패시터 성분 시트를 원하는 수만큼 적층한 후, 적층물을 소성하여 단일 소체로 일체화하며, 각 내부 전극과 연결되는 단자 전극을 형성하여 저항은 직렬로 연결되고 커패시터는 병렬로 연결되는 직병렬 RC 복합 칩을 제조한다.
이때 본 발명에 따른 RC 복합 칩은 그 사용 목적에 따라 저항 성분의 크기, 두께(저항 성분 시트의 두께), 형상 및 형성 위치, 내부전극 패턴 또는 각 성분의 적층 시트 수 등을 변화시킬 수 있다. 예를 들면 칩의 저항값을 조절하기 위해서는 관통홀의 크기, 모양, 두께(저항 성분 시트의 두께) 및 저항 성분 시트의 수를 조절하며, 커패시터 성분 시트의 내부전극 패턴 및 적층 시트 수를 변화시켜 커패시턴스값을 변화시키며, 관통홀의 형태 및 위치와 내부전극 패턴을 변화시켜 저항 성분과 커패시턴스 성분의 연결 방식을 직렬 또는 병렬로 변화시킨다.
또한 상술한 바와 같은 목적을 해결하기 위한 본 발명에 따른 RC 복합 칩 소자는 원하는 소자 특성에 맞추어 얇은 시트를 만들고 특정 시트의 원하는 위치에관통홀을 형성하며 관통홀내에는 저항성 페이스트(Paste)를 삽입하며 시트 상에는 저항 성분과 연결되는 도전성 페이스트를 인쇄하여 저항 성분 시트를 형성하고, 또한 상기의 얇은 시트 위에 외부전극과 연결될 수 있는 내부전극 및 관통홀을 통해 상호간 연결되는 내부전극의 원하는 패턴을 도전성 페이스트를 이용하여 인쇄한 다수의 커패시터 성분 시트를 형성하고, 저항 성분 시트와 커패시터 성분 시트를 원하는 패턴으로 원하는 수만큼 적층한 후, 적층물을 소성하여 단일 소체로 일체화하며, 각 내부 전극과 연결되는 단자 전극을 형성하여 양방향 직렬 RC 복합 칩으로 제조한다.
본 발명에 따른 RC 복합 칩 소자는 원하는 소자 특성에 맞추어 얇은 시트를 만들고 특정 시트의 원하는 위치에 하나 이상의 관통홀을 형성하고 관통홀내에는 저항성 페이스트(Paste)를 삽입하며 시트 상에는 양 끝단의 외부 전극과 연결되는 도전성 페이스트를 인쇄하여 저항 성분 시트를 형성하고, 또한 상기의 얇은 시트 위에 외부 전극과 연결될 수 있는 내부 전극 및 외부 전극과 연결되지 않는 내부 전극의 원하는 패턴을 도전성 페이스트를 이용하여 교호로 인쇄한 커패시터 성분 시트를 형성하고, 저항 성분 시트와 커패시터 성분 시트를 원하는 수만큼 적층한 후, 적층물을 소성하여 단일 소체로 일체화하며, 각 내부 전극과 연결되는 외부 단자 전극을 형성하여 두 개의 저항은 직렬로 연결되고 커패시터는 병렬로 연결되는 양방향 직병렬 RC 복합 칩을 제조한다.
또한 본 발명에 따른 RC 복합 칩 소자는 상기의 저항 성분 시트 및 커패시터 성분 시트로 이루어진 단위 RC 칩을 동시에 반복 인쇄하고 각 시트를 적층 결합하여 어레이(Array) 형태의 복합 칩으로 제조한다.
또한 본 발명에 따른 RC 복합 칩 소자는 저항 성분 시트의 저항 성분의 크기, 두께(저항 성분 시트의 두께), 관통홀 형상, 형성 위치 및 저항 성분 시트수를 조절하여 저항값을 정밀하게 조절하고, 커패시터 성분 시트의 내부 전극 패턴 또는 적층 시트 수(예, 단위 구조의 반복 적층)를 변화시켜 커패시턴스값을 정밀하게 조절하여 정확한 특성치를 갖는 소자로 제조한다.
또한 본 발명에 따른 RC 복합 칩 소자는 저항 성분 시트 및 커패시터 성분 시트의 관통홀의 형태 및 위치와 내부 전극 패턴을 변화시켜 저항 성분과 커패시턴스 성분의 연결 방식을 직렬 또는 병렬로 변화시킨다.
본 발명에 따른 RC 복합 칩 소자의 제조에 관한 실시예로 직렬 RC 복합 칩의 제조에 관하여 도면을 참조하여 하기에서 보다 상세하게 살펴본다.
(실시예1)
공업용으로 시판하고 있는 커패시터 소자용의 원료 분말을 이용하여 원하는 조성으로 소자용 슬러리(Slurry)를 제조하고, 이러한 슬러리를 닥터 블레이드(Doctor blade)등의 방법으로 도1과 같이 원하는 두께의 성형 시트(101, 102, 105, 107, Green sheet)로 제조한다.
제조된 소정 성형 시트 위에 홀 펀처(Hole puncher)를 이용하여 도1과 같이 성형 시트의 좌우 한쪽 끝단에 관통홀(103)을 형성한다. 관통홀은 4각형등의 다각형 형태 또는 원통형, 타원형, 각형 등 여러 가지 형태로 제조할 수 있다. 형성된 관통홀 내에는 RuO2 페이스트(Paste) 등의 저항성 페이스트를 인쇄하여 홀을 채워저항 성분(103)을 형성한다. 이때 저항값은 저항성 페이스트가 채워지는 관통홀의 형태, 크기 및 수로 조정한다. 관통홀에 채워진 저항성 페이스트와 외부 단자 전극이 연결되도록 관통홀이 형성된 시트의 표면 끝단을 팔라듐(Pd) 혹은 은-팔라듐(Ag/Pd)계 도전성 페이스트(104)로 인쇄하여 저항 성분 시트(102)를 제조한다.
상기와 같이 제조된 성형 시트 위에 좌우 한쪽 끝단은 외부 단자 전극과 연결되고 나머지 한쪽 끝단은 외부 단자 전극과 직접 접촉하지 않고 상기의 저항 성분(103)과 연결되도록 도전성 전극 페이스트를 이용하여 일정 패턴의 내부 전극(106)을 스크린 프린팅 방법으로 인쇄하여 커패시터 성분 제1시트(105)를 제조한다. 또한 상기와 같이 제조된 성형 시트 위에 좌우의 외부 단자 전극과는 절연되고 양 측면의 가운데 중앙부 끝단이 외부 단자 전극과 연결되도록 전극 페이스트를 이용하여 일정 패턴의 내부 전극(108)을 스크린 프린팅 방법으로 인쇄하여 커패시터 성분 제2시트(107)를 형성한다.
상기와 같이 저항 성분과 내부 전극이 형성된 저항 성분 시트(102) 및 커패시터 성분 제1, 2 시트(105,107)를 원하는 형태로 원하는 수만큼 쌍을 이루어 적층하고(예,단위 구조를 반복 적층) 상하부에 절연 성형 시트(101)를 적층하여 각 시트가 적층 되었을 때 도1과 같이 관통홀의 저항 성분(103)과 내부 전극(106)이 연결되며, 저항 성분은 외부 전극와 직렬로 연결되고 커패시터 성분은 병렬로 연결되도록 한 후, 적층된 층이 밀착되도록 열과 압력을 가하여 압착한다.
상기와 같이 제조된 적층물(109) 내의 각종 바인더등 유기물 성분을 모두 제거하기 위하여 400℃에서 6시간 정도 가열하여 베이크 아웃(Bake-out)시킨 후 온도를 상승시켜 적당한 소성온도에서 적층물(110)을 소성한다.
상기와 같이 저항과 커패시터 소자를 결합하여 단일 적층물(111) 형태로 제조한 후 적층물의 좌우 양쪽 끝단을 은 페이스트(Ag paste) 도포된 베드(Bed)위에 디핑(Dipping)하여 아령 모양의 외부 단자 터미네이션(112, Termination)을 형성하고 측면 가운데 부분의 단자는 롤러(Roller) 형태의 고무 벨트에 은 페이스트를 묻혀 디핑(Dipping)하여 외부 단자 터미네이션(113)을 형성한 후 소성하여 R-C 결합 칩을 완성한다.
도2는 상기와 같이 제조된 RC 결합 칩의 단면 내부 구조도로 도2의(a)는 도 1의 완성된 RC 결합 칩을 정면에서 바라본(A방향) 내부 단면 구조도 이며, 도2의(b)는 완성된 RC 결합 칩을 위에서 바라본(B방향) 내부 단면 구조도 이고, 도2의(c)는 완성된 RC 결합 칩을 아래에서 바라본(C방향) 내부 단면 구조도 이다. 이러한 RC 결합 칩(201)은 도2에 나타낸 바와 같이 관통홀에 형성된 저항 성분(202)과 적층물(206)을 가로지르는 내부 전극(204)에 의해 형성된 커패시터 성분(203)으로 이루어지며 칩의 외부에 외부 단자 전극(207,208)이 형성되고, 각 성분은 도3의 등가회로에 나타낸 바와 같이 커패시터 성분과 연결된 단자(303)를 공통접지선으로 하고 좌우 양 단자(301, 302) 중 한쪽은 입력단으로 사용하고 다른 한쪽 단자를 출력단으로 사용하는 직렬로 연결된 저항(R)과 병렬로 연결된 커패시터(C)의 직병렬 RC 결합 단일 칩으로 제조된다. 상기와 같이 제조된 RC 결합 칩은 별도의 연결 수단이 없이도 원하는 회로 조합으로 저항 및 커패시터를 연결하여 단일 칩으로 형성할 수 있으며, 저항 성분과 커패시터 성분이 명확히 구분되며 각 특성치(저항값 및 커피시턴스값) 조절이 용이한 직병렬 RC 결합 칩으로 제조된다.
(실시예2)
도4는 실시예1과 동일한 구조 및 방법으로 직병렬 RC 결합 칩을 제조할 때 칩의 저항값을 조절하기 위해 저항 성분 시트를 복수로 적층한 경우이다.
상기 실시예1과 동일한 방법으로 소자용 성형시트(401, 402, 405, 407, 409, 412, 414)를 복수개 제조한다.
제조된 소정 성형 시트 위에 홀 펀처(Hole puncher)를 이용하여 도4와 같이 성형 시트 좌우의 한쪽 끝단에 관통홀(403, 410)을 형성한다. 관통홀은 4각형등의 다각형 형태 또는 원통형, 타원형, 각형 등 여러 가지 형태로 제조할 수 있다. 형성된 관통홀 내에는 RuO2 페이스트 등의 저항성 페이스트를 인쇄하여 홀을 채워 저항 성분(403, 410)을 형성한다. 이때 저항값은 저항성 페이스트가 채워지는 관통홀의 형태, 크기 및 수로 조정한다. 관통홀에 채워진 저항성 페이스트와 외부 단자 전극이 연결되도록 관통홀이 형성된 시트의 표면 끝단을 도전성 전극 페이스트(404, 411)로 인쇄하여 저항 성분 시트(402, 409)를 복수개 제조한다.
상기와 같이 제조된 성형 시트 위에 좌우 한쪽 끝단은 외부 단자 전극과 직접 연결되고 나머지 한쪽 끝단은 외부 단자 전극과 직접 접촉하지 않고 상기의 저항 성분과 연결되도록 팔라듐(Pd) 혹은 은-팔라듐(Ag-Pd) 페이스트 등의 전극 페이스트를 이용하여 일정 패턴의 내부 전극(406, 413)을 스크린 프린팅 방법으로 인쇄하여 커패시터 성분 제1시트(405, 412)를 제조한다. 또한 상기와 같이 제조된 성형시트 위에 좌우의 외부 단자 전극과는 연결되지 않고 양 측면의 가운데 중앙부 끝단이 외부단자 전극과 연결되도록 전극 페이스트를 이용하여 일정 패턴의 내부 전극(408)을 스크린 프린팅 방법으로 인쇄하여 커패시터 성분 제2시트(407)를 제조한다.
상기와 같이 저항 성분과 내부 전극이 형성된 저항 성분 시트 및 커패시터 성분 제1, 2 시트를 도면과 같이 아래에서부터 절연 성형 시트(414), 커패시터 성분 제1 시트(412), 저항 성분 시트(409), 커패시터 성분 제2 시트(407), 커패시터 성분 제1 시트(405), 저항 성분 시트(402) 및 절연 성형 시트(401)의 순서로 원하는 수만큼 쌍을 이루어 적층하고, 적층된 층이 밀착되도록 열과 압력을 가하여 압착한다.
상기와 같이 제조된 적층물(415)을 가열하여 베이크 아웃(Bake-out)시킨 후 온도를 상승시켜 적당한 소성온도에서 적층물(416)을 소성하고, 적층물(417)의 좌우 양쪽 끝단 및 측면 가운데 부분을 은 페이스트로 디핑(Dipping)하여 외부 단자 터미네이션(418, 419)을 형성한 후 소성하여 직병렬 RC 결합 칩을 완성한다.
도5는 상기와 같이 제조된 저항값이 조절된 직병렬 RC 결합 칩의 단면 내부 구조도로 도5의(a)는 도4의 완성된 RC 결합 칩을 정면에서 바라본(A방향) 내부 단면 구조도 이며 도5의(b)는 완성된 RC 결합 칩을 위에서 혹은 아래에서 바라본(B방향, C방향) 내부 단면 구조도 이다. 이러한 RC 결합 칩(501)은 도5에 나타낸 바와 같이 두 층의 관통홀에 형성된 저항 성분(502, 503)과 적층물(506)을 가로지르는 내부 전극(504)에 의해 형성된 커패시터 성분(504, 505)으로 이루어지며 칩의 외부에 외부 단자 전극(507, 508)이 형성되며, 입출력단에 직렬로 연결된 두 개의 저항과 병렬로 연결된 커패시터의 직병렬 RC 결합 단일 칩으로 제조된다. 상기와 같이 제조된 RC 결합 칩은 별도의 연결 수단이 없이도 원하는 회로 조합으로 저항 및 커패시터를 연결하여 단일 칩으로 형성할 수 있으며, 저항 성분과 커패시터 성분이 명확히 구분되며 각 특성치(저항값 및 커피시턴스값) 조절이 용이한 RC 결합 칩으로 제조된다.
(실시예3)
도6 내지 도8은 상기와 같은 구조 및 방법(실시예1, 실시예2)으로 직병렬 RC 결합 칩을 제조할 때 단위 칩(점선으로 표시된 영역)을 복수개 반복 형성하여 어레이 칩(Array chip)을 제조하는 경우이다. 도6은 어레이 칩의 제조도 이고, 도7의(a)는 적층된 어레이 RC 결합 칩의 평면도이며 도7의(b)는 어레이 RC 결합 칩 중의 단위 칩의 내부 단면 구조도이다.
어레이 칩은 상기 실시예1 또는 실시예2의 결합 칩에서 내부 전극 및 관통홀을 인쇄할 때 1개의 단위 칩 패턴이 아닌 2개 이상의 연속적인 칩이 동시에 인쇄되고 적층 될 수 있도록 내부 전극 및 관통홀 패턴을 조절한 스크린(Screen)을 이용하여 인쇄하고 각 시트를 적층하여 커다란 적층바(green bar)를 제조한 뒤 어레이 모양의 칩 형태로 절단하여 어레이 결합 칩을 제조한다.
즉, 실시예1의 결합 칩을 어레이 칩으로 제조하는 경우를 보다 상세히 설명하면, 도6에 표시된 바와 같다. 우선 상기 실시예1과 동일한 방법으로 어레이 소자용 성형 시트(601, 602, 605, 607, 609)를 제조한다.
제조된 소정 성형 시트 위에 홀 펀처(Hole puncher)를 이용하여 시트의 장변한쪽 끝단에 관통홀을 어레이의 단위 칩 수 만큼 형성한다. 즉 4열 어레이 칩의 경우 동일형상의 관통홀을 4개 형성한다. 이때 관통홀은 실시예1의 관통홀(103)을 나란히 4개 배치한 것과 동일하다. 형성된 관통홀 내에는 RuO2 페이스트(Paste) 등의 저항성 페이스트를 인쇄하여 4개의 관통홀을 모두 채워 복수의 저항 성분(603)을 형성한다. 관통홀에 채워진 저항성 페이스트와 외부 단자 전극이 연결되도록 각 관통홀이 형성된 시트의 표면 끝단을 팔라듐(Pd) 혹은 은-팔라듐(Ag/Pd)계 도전성 페이스트(604)로 인쇄하여 저항 성분 시트(602)를 제조한다.
상기와 같이 제조된 성형 시트 위에 장변 한쪽 끝단은 각각의 외부 단자 전극과 연결되고 나머지 한쪽 끝단은 외부 단자 전극과 직접 접촉하지 않고 상기의 저항 성분들(603)과 연결되도록 도전성 전극 페이스트를 이용하여 일정 패턴의 내부 전극(606)을 동시에 복수개 인쇄하여 동일한 형상의 내부 전극이 4개 인쇄된 커패시터 성분 제1시트(605)를 제조한다. 이때 커패시터 제1시트는 실시예1의 커패시터 성분 제1시트(105) 4개를 나란히 배열한 형태와 동일하다. 또한 상기와 같이 제조된 성형 시트 위에 장변의 외부 단자 전극과는 절연되고 양 단변의 끝단이 외부 단자 전극과 연결되도록 전극 페이스트를 이용하여 일정 패턴의 내부 전극(608)을 스크린 프린팅 방법으로 인쇄하여 커패시터 성분 제2시트(607)를 형성한다. 이때 내부 전극(608)의 형상은 실시예1의 커패시터 성분 제2시트(107)의 내부 전극을 4개 연속하여 배열한 모양이다.
상기와 같이 저항 성분과 내부 전극이 형성된 저항 성분 시트(602) 및 커패시터 성분 제1, 2 시트(605,607)를 원하는 수만큼 쌍을 이루어 적층하고 상하부에 절연 성형 시트(601, 609)를 적층한 후, 적층된 층이 밀착되도록 열과 압력을 가하여 압착한다.
상기와 같이 단위 칩이 동시에 반복 인쇄된 어레이형 단일 적층물을 가열하여 베이크 아웃(Bake-out)시킨 후 온도를 상승시켜 적당한 소성온도에서 적층물을 소성하고, 도7에 나타내었듯이 적층물의 양 단변 끝단은 은 페이스트로 디핑(Dipping)하여 외부 단자 전극(704)을 형성하고 양 장변 끝단의 4개의 단자는 롤러(Roller) 형태의 고무 벨트에 은 페이스트를 묻혀 디핑(Dipping)하여 장변 단자 터미네이션(702, 703)을 형성한 후 소성하여 어레이형 직병렬 RC 결합 칩을 완성한다.
이러한 직병렬 RC 결합 칩은 도7(b)에 나타낸 바와 같이 각 단위 칩 내에는 원하는 형태로 저항 성분(705) 및 커패시터 성분(706)이 결합되어 있으며 각 단위 칩의 외부에 입출력단과 연결되는 외부 단자 전극(702, 703) 및 공통접지단과 연결되는 외부 단자 전극(704)으로 형성되며, 도8의 등가회로도에 나타내었듯이 각 단위 커패시터 성분(C1, C2, C3, C4)과 연결된 단자(803)를 공통접지선으로 하고 좌우 양 단자(801, 802) 중 한쪽은 입력단으로 사용하고 다른 한쪽 단자를 출력단으로 사용하는 각 단위 칩(점선 영역)이 병렬로 배열된 어레이형 RC 결합 단일 칩으로 제조된다.
상기와 같이 제조된 어레이형 직병렬 RC 결합 칩은 별도의 연결 수단이 없이도 원하는 수의 단위 칩을 단일 칩으로 형성할 수 있으며, 단위 칩 및 전체 결합칩의 저항 성분과 커패시터 성분이 명확히 구분되며 각 특성치(저항값 및 커피시턴스값) 조절이 용이한 어레이형 직병렬 RC 결합 칩으로 제조된다. 또한 단위 칩을 결합하여 어레이 칩으로 제조하면 실장 면적을 현저히 감소시키며 소자간에 발생하는 노이즈(Noise) 문제를 감소시킨다.
(실시예4)
도9는 두 개의 커패시터를 공통 접지와 연결하고 각 커패시터와 연결된 각 저항 성분을 입출력 단자와 연결시키는 양 방향 직렬 RC 칩의 제조도 이다.
상기 실시예1과 동일한 방법으로 소자용 성형 시트(901, 902, 905, 908, 911, 913, 916, 919, 922)를 복수개 제조한다.
제조된 소정 성형 시트 위에 홀 펀처(Hole puncher)를 이용하여 도9와 같이 성형 시트의 좌우 한쪽 끝단에 관통홀(903)을 형성한다. 관통홀은 4각형등의 다각형 형태 또는 원통형, 타원형, 각형 등 여러 가지 형태로 제조할 수 있다. 형성된 관통홀 내에는 RuO2 페이스트 등의 저항성 페이스트를 인쇄하여 홀을 채워 저항 성분(903)을 형성하고 관통홀에 채워진 저항성 페이스트와 좌우 한쪽 끝단에서 외부 단자 전극이 연결되도록 관통홀이 형성된 시트의 표면 끝단을 도전성 전극 페이스트(804)로 인쇄하여 제1 저항 성분 시트(902)를 형성한다. 또한 성형 시트 위에 제1 저항 성분 시트의 관통홀과는 다른 한쪽 끝단에 관통홀(920)을 형성하고 저항성 페이스트를 인쇄하여 관통홀을 채워 저항 성분(920)을 형성하고 관통홀에 채원진 저항 성분과 다른 층의 내부 전극이 연결되도록 시트의 중앙부 전체에 도전성 페이스트를 인쇄하여 내부 전극(921)을 형성한 제2 저항 성분 제1시트(919)를 제조하고, 성형 시트 위에 제2 저항 성분 제1 시트의 저항 성분(920)과 연결되며 좌우 한쪽 끝단에서 외부 단자 전극과 연결되는 내부 전극(923)을 인쇄하여 제2 저항 성분 제2시트(922)를 제조한다. 이때 제2 저항 성분 제2시트의 내부 전극은 제1 저항 성분이 외부 전극과 연결되는 반대쪽 끝단에서 외부 단자 전극과 연결된다.
커패시터 성분을 형성하기 위해 상기와 같이 제조된 성형 시트의 원하는 위치에 관통홀을 형성하고 팔라듐(Pd) 혹은 은-팔라듐(Ag-Pd) 페이스트등의 도전성 전극 페이스트를 이용하여 일정 패턴의 내부 전극 및 관통홀을 스크린 프린팅 방법으로 인쇄한다.
우선 제1 커패시터 성분을 구성하는 시트를 제조한다. 즉 외부 다자 전극과는 절연되고 관통홀을 통해 다른 시트 층의 내부 전극과 연결되는 내부 전극(906)을 시트 표면 및 관통홀(907)에 인쇄하여 제1 커패시터 성분 제1시트(905)를 제조하고, 측면 중앙에서 외부 전극과 연결되고 관통홀(910)과 분리된 내부 전극(909)을 시트의 표면에 인쇄하며 이때 분리된 관통홀도 동시에 도전성 페이스트로 인쇄하여 제1 커패시터 성분 제2시트(908)를 제조하고, 외부 단자 전극과는 절연되고 상기 각 층(905, 908)의 관통홀(907, 910)을 통해 제1 커패시터 성분 제1시트(905)의 내부 전극(906)과 연결되는 내부 전극(912)을 시트의 중앙 전면에 인쇄하여 제1 커패시터 성분 제3시트(911)를 제조한다.
제2 커패시터 성분을 형성하기 위해 외부 단자 전극과는 절연되고 관통홀(915)을 통해 다른 시트 층의 내부 전극과 연결되는 내부 전극(914)을 시트 표면 및 관통홀(915)에 인쇄하여 제2 커패시터 성분 제1시트(913)를 제조하고, 측면 중앙에서 외부 단자 전극과 연결되고 관통홀(918)과 분리된 내부 전극(917)을 시트의 표면에 인쇄하며 이때 분리된 관통홀(918)도 동시에 도전성 페이스트로 인쇄하여 제2 커패시터 성분 제2시트(916)를 제조한다. 이때 각 시트의 관통홀(915, 918) 위치는 제1 커패시터 성분 시트의 관통홀(907, 910)에 대칭적으로 반대되는 위치에 형성된다.
상기와 같이 제조된 각 저항 성분 시트 및 각 커패시터 성분 시트를 도면과 같이 아래에서부터 제2 저항 성분 제2시트(922), 제2 저항 성분 제3시트(919), 제2 커패시터 성분 제2시트(916), 제2 커패시터 성분 제1시트(913), 제1 커패시터 성분 제3시트(911), 제1 커패시터 성분 제2시트(908), 제1 커패시터 성분 제1시트(905), 제1 저항 성분 시트(902) 및 절연 성형 시트(901)의 순서로 원하는 수만큼 쌍을 이루어 적층하고, 적층된 층이 밀착되도록 열과 압력을 가하여 압착한다. 이렇게 적층된 적층물은 순서대로 제1 저항 성분(903) 및 제1 커패시터 성분(906, 907, 909, 910, 912), 제2 커패시터 성분(914, 915, 917, 918, 921) 및 제2 저항 성분(920)이 직렬로 연결된 적층물로 제조된다.
상기와 같이 제조된 적층물(924) 내의 각종 바인더등 유기물 성분을 모두 제거하기 위하여 400℃에서 6시간 정도 가열하여 베이크 아웃(Bake-out)시킨 후 온도를 상승시켜 적당한 소성온도에서 적층물을 소성한다.
상기와 같이 저항과 커패시터 소자를 직렬로 결합하여 단일 적층물(925) 형태로 제조한 후 적층물(925)의 좌우 양쪽 끝단을 은 페이스트 도포된 베드(Bed)위에 디핑하여 아령 모양의 외부 단자 터미네이션(926, Termination)을 형성하고 측면 가운데 부분의 단자는 롤러(Roller) 형태의 고무 벨트에 은 페이스트를 묻혀 디핑(Dipping)하여 외부 단자 터미네이션(927)을 형성한 후 소성하여 양방향 직렬 RC 결합 칩을 완성한다.
도10는 상기와 같이 제조된 양방향 직렬 RC 결합 칩의 단면 내부 구조도로 도10의(a)는 도9의 완성된 RC 결합 칩을 정면에서 바라본(A방향) 내부 단면 구조도 이며, 도10의(b)는 완성된 RC 결합 칩을 위에서 바라본(B방향) 내부 단면 구조도 이고, 도10의(c)는 완성된 RC 결합 칩을 아래에서 바라본(C방향) 내부 단면 구조도 이다. 이러한 RC 결합 칩(1001)은 도10에 나타낸 바와 같이 적층물의 상하부 좌우 양측에 관통홀에 형성된 제1 저항 성분 및 제2 저항 성분(1002, 1003)과 적층물(1006)을 가로지르는 내부 전극들(1004)에 의해 형성된 제1 커패시터 성분(1009) 및 제2 커패시터 성분(1010)으로 이루어지며 칩의 외부에 각 저항 성분과 연결되는 좌우 양쪽의 외부 단자 전극(1007) 및 각 커패시터 성분과 연결되는 측면 중앙부의 외부 단자 전극(1008)이 형성되고, 각 성분은 도11의 등가회로에 나타낸 바와 같이 제1, 2커패시터 성분(C1, C2)과 연결된 단자(1103)를 공통접지선으로 하고 제1, 2저항(R1, R2)과 연결되는 좌우 양단자(1101, 1102) 중 한쪽은 입력단으로 사용하고 다른 한쪽 단자를 출력단으로 사용하는 입출력 단자로 구성되어 방향성이 없고 저항과 커패시터가 직렬로 연결된 양방향 직렬 RC 결합 단일 칩으로 제조된다. 상기와 같이 제조된 양방향 직렬 RC 결합 칩은 별도의 연결 수단이 없이도 원하는 회로 조합으로 저항 및 커패시터를 양방향 직렬로 연결하여 단일 칩으로 형성할 수 있으며, 저항 성분과 커패시터 성분이 명확히 구분되며 각 특성치(저항값 및 커피시턴스값) 조절이 용이한 양방향 직렬 RC 결합 칩으로 제조된다.
(실시예5)
도12는 실시예4와 동일한 구조 및 방법으로 양방향 직렬 RC 결합 칩을 제조할 때 칩의 커패시턴스값을 조절하기 위해 각 커패시터 성분 시트를 다량으로 적층한 경우이다.
상기 실시예4와 동일한 방법으로 각 저항 성분 시트 및 각 커패시터 성분 시트를 복수개 제조한다.
제조된 각 저항 성분 시트 및 각 커패시터 성분 시트를 도12와 같이 아래에서부터 제2 저항 성분 제2시트, 제2 저항 성분 제1시트, 제2 커패시터 성분 제2시트, 제2 커패시터 성분 제1시트, 제1 커패시터 성분 제3시트, 제1 커패시터 성분 제2시트, 제1 커패시터 성분 제1시트, 제1 저항 성분 시트 및 절연 성형 시트의 순서로 원하는 수만큼 쌍을 이루어 적층한다. 이때 제1 커패시터 성분 시트 쌍과 제2 커패시터 성분 시트 쌍을 원하는 커패시턴스값을 얻을 수 있도록 복수의 쌍으로 적층하고 적층된 층이 밀착되도록 열과 압력을 가하여 압착한다. 이렇게 적층된 적층물은 순서대로 제1 저항 성분(1202) 및 제1 커패시터 성분(1204), 제2 커패시터 성분(1205) 및 제2 저항 성분이 직렬(1203)로 연결된 적층물(1207)로 제조된다.
상기와 같이 제조된 적층물(1207)을 가열하여 베이크 아웃(Bake-out)시킨 후 온도를 상승시켜 적당한 소성온도에서 적층물을 소성하고, 적층물의 좌우 양쪽 끝단 및 측면 가운데 부분을 은 페이스트로 디핑(Dipping)하여 외부 단다 터미네이션(1208)을 형성한 후 소성하여 커패시턴스값을 증가시킨 양방향 직렬 R-C결합 칩을 완성한다.
이러한 고커패시턴스 양방향 직렬 RC 결합 칩(1201)은 도12에 나타낸 바와 같이 적층물의 상하부 죄우 양측에 관통홀에 형성된 제1 저항 성분(1202) 및 제2 저항 성분(1203)과 적층물(1207)을 가로지르는 내부 전극들(1206)에 의해 형성된 제1 커패시터 성분(1204) 및 제2 커패시터 성분(1205)으로 이루어지며 칩의 외부에 각 저항 성분과 연결되는 좌우 양쪽의 외부 단자 전극(1205) 및 각 커패시터 성분과 연결되는 측면 중앙부의 외부 단자 전극(미도시)이 형성되고, 제1 커패시터 성분 시트 쌍 및 제2 커패시터 성분 시트 쌍이 다량 적층되므로 커패시턴스값이 증가된 양방향 직렬 RC 결합 단일 칩으로 제조된다.
(실시예6)
도13은 상기와 같은 구조 및 방법(실시예4, 실시예5)으로 양방향 직렬 RC 결합 칩을 제조할 때 단위 칩(점선으로 표시된 영역)을 복수개 반복 형성하여 어레이 칩(Array chip)을 제조하는 경우이다. 도13의(a)는 적층된 어레이 RC 결합 칩의 평면도이며 도13의(b)는 어레이를 구성하는 단위칩을 위에서 바라본 내부 단면 구조도이고, 도13의(c)는 어레이를 구성하는 단위칩을 아래에서 바라본 내부 단면 구조도 이다.
어레이 칩을 제조하는 방법은 상기 실시예4 또는 실시예5 에서 내부 전극 및 관통홀을 인쇄할 때 1개의 칩 패턴이 아닌 2개 이상의 연속적인 칩 패턴이 동시에 인쇄되도록 제작된 스크린을 이용하여 인쇄하고 각 패턴이 인쇄된 시트를 적층하여 커다란 적층바(green bar)를 제조한 뒤 어레이 모양의 칩형태로 절단하여 어레이칩(1301)을 제조한다. 단위 칩 패턴은 실시예4 또는 실시예5의 패턴과 동일하며 인쇄 및 적층하는 방법은 실시예3의 제조 방법과 동일하다.
복수개의 단위 칩 패턴(예를 들어 4개)이 인쇄된 시트를 원하는 수 만큼 적층한 단일 적층물(1301)을 가열하여 베이크 아웃(Bake-out)시킨 후 온도를 상승시켜 적당한 소성온도에서 적층물을 소성하고, 적층물의 양 단변 끝단은 은 페이스트로 디핑(Dipping)하여 외부 단자 전극(1304)을 형성하고, 양 장변 끝단의 4개의 단자는 롤러(Roller) 형태의 고무 벨트에 은 페이스트를 묻혀 디핑(Dipping)하여 측면 외부 단자 전극 터미네이션(1302, 1303)을 형성한 후 소성하여 어레이형 양방향 직렬 RC 결합칩을 제조한다.
이러한 양방향 직렬 RC 결합 칩은 도13에 나타낸 바와 같이 각 단위 칩 내에는 원하는 형태로 저항 성분(1305, 1307) 및 커패시터 성분(1306)이 결합되어 있으며 각 단위 칩의 외부에 입출력단과 연결되는 외부 단자 전극(1302, 1303) 및 공통접지단과 연결되는 외부 단자 전극(1304)으로 형성되며, 도14의 등가회로도에 나타내었듯이 각 단위 커패시터 성분(C11, C21 등)과 연결된 단자(1403)를 공통접지선으로 하고 좌우 양 단자(1401, 1402) 중 한쪽은 입력단으로 사용하고 다른 한쪽 단자를 출력단으로 사용하는 각 단위 칩(점선 영역)이 병렬로 배열된 어레이형 양방향 직렬 RC 결합 단일 칩으로 제조된다.
상기와 같이 제조된 어레이형 양방향 직렬 RC 결합 칩은 별도의 연결 수단이 없이도 원하는 수의 단위 칩을 단일 칩으로 형성할 수 있으며, 단위 칩 및 전체 결합 칩의 저항 성분과 커패시터 성분이 명확히 구분되며 각 특성치(저항값 및 커패시턴스값) 조절이 용이한 어레이형 양방향 직렬 RC 결합 칩으로 제조된다. 또한 단위 칩을 결합하여 어레이 칩으로 제조하면 실장 면적을 현저히 감소시키며 소자간에 발생하는 노이즈(Noise) 문제를 감소시킨다.
(실시예7)
도15는 커패시터를 공통 접지와 연결하고 커패시터와 양단에서 연결된 각 저항 성분을 입출력 단자와 연결시키는 양방향 직병렬 RC 결합 칩의 제조도 이다.
상기 실시예1과 동일한 방법으로 소자용 성형 시트(1501, 1502, 1507, 1509)를 복수개 제조한다.
제조된 소정 성형 시트 위에 홀 펀처(Hole puncher)를 이용하여 도15와 같이 성형 시트의 좌우 양쪽 끝단에 관통홀(1503, 1505)을 형성한다. 관통홀은 4각형등의 다각형 형태 또는 원통형, 타원형, 각형 등 여러 가지 형태로 제조할 수 있다. 형성된 관통홀 내에는 RuO2 페이스트(Paste) 등의 저항성 페이스트를 인쇄하여 홀을 채워 저항 성분(1503, 1505)을 형성한다. 이때 저항값은 저항성 페이스트가 채워지는 관통홀의 형태 및 크기로 조정한다. 양쪽 관통홀에 채워진 각각의 저항성 페이스트와 좌우 양쪽 끝단에서 외부 단자 전극과 연결되도록 관통홀이 형성된 시트의 양쪽 표면 끝단을 은(Ag), 팔라듐(Pd) 혹은 은-팔라듐(Ag/Pd)계 도전성 전극 페이스트(1504, 1506)로 인쇄하여 저항 성분 시트(1502)를 제조한다.
상기와 같이 제조된 성형 시트 위에 외부 단자 전극과 직접 접촉하지 않고 상기 저항 성분 시트(1503)의 저항 성분(1503, 1505)과 연결되도록 도전성 전극 페이스트를 이용하여 일정 패턴의 내부 전극(1508)을 스크린 프린팅 방법으로 인쇄하여 커패시터 성분 제1시트(1507)를 제조한다. 또한 상기와 같이 제조된 성형 시트 위에 좌우의 외부 단자 전극과는 절연되고 양 측면의 가운데 중앙부 끝단이 외부 단자 전극과 연결되도록 전극 페이스트를 이용하여 일정 패턴의 내부 전극(1510)을 스크린 프린팅 방법으로 인쇄하여 커패시터 성분 제2시트(1509)를 형성한다.
상기와 같이 저항 성분과 내부 전극이 형성된 저항 성분 시트(1502) 및 커패시터 성분 제1, 2 시트(1507, 1509)를 원하는 형태로 원하는 수만큼 쌍을 이루어 적층하고 상부에 절연 성형 시트(1501)를 적층하여 각 시트가 적층 되었을 때 도14과 같이 양쪽 관통홀의 저항 성분(1503, 1505)과 내부 전극(1508)이 연결되며, 양쪽의 저항 성분은 좌우의 외부 단자 전극와 직렬로 연결되고 커패시터 성분은 병렬로 연결되도록 한 후, 적층된 층이 밀착되도록 열과 압력을 가하여 압착한다.
상기와 같이 제조된 적층물(1511) 내의 각종 바인더등 유기물 성분을 모두 제거하기 위하여 400℃에서 6시간 정도 가열하여 베이크 아웃(Bake-out)시킨 후 온도를 상승시켜 적당한 소성온도에서 적층물을 소성한다.
상기와 같이 두 개의 저항과 하나의 커패시터를 단위 소자로 결합하여 단일 적층물(1512) 형태로 제조한 후 적층물의 좌우 양쪽 끝단을 은 페이스트(Ag paste) 도포된 베드(Bed)위에 디핑(Dipping)하여 아령 모양의 외부 단자 터미네이션(1514, Termination)을 형성하고 측면 가운데 부분의 단자는 롤러(Roller) 형태의 고무 벨트에 은 페이스트를 묻혀 디핑(Dipping)하여 외부 단자 터미네이션(1515)을 형성한 후 소성하여 양방향 직병렬 RC 결합 칩을 완성한다.
도16은 상기와 같이 제조된 RC 결합 칩의 단면 내부 구조도로 도16의(a)는도15의 완성된 양방향 직병렬 RC 결합 칩을 정면에서 바라본(A방향) 내부 단면 구조도 이며, 도16의(b)는 완성된 RC 결합 칩을 위에서 혹은 아래에서 바라본(B방향, C방향) 내부 단면 구조도 이다. 이러한 RC 결합 칩(1601)은 도16에 나타낸 바와 같이 양쪽 관통홀에 형성된 저항 성분(1602, 1603)과 적층물(1606)을 가로지르는 내부 전극들(1604)에 의해 형성된 커패시터 성분(1604, 1605)으로 이루어지며 칩의 외부에 외부 단자 전극(1607,1608)이 형성되고, 각 성분은 도17의 등가회로에 나타낸 바와 같이 커패시터 성분(C)과 연결된 단자(1703)를 공통접지선으로 하고 두 개의 저항(R1, R2)과 연결된 좌우 양 단자(1701, 1702) 중 한쪽은 입력단으로 사용하고 다른 한쪽 단자를 출력단으로 사용하는 입출력 단자로 구성되어 방향성이 없고 직렬로 연결된 두 개의 저항(R1, R2)과 병렬로 연결된 커패시터(C)의 양방향 직병렬 RC 결합 단일 칩으로 제조된다. 상기와 같이 제조된 RC 결합 칩은 별도의 연결 수단이 없이도 원하는 회로 조합으로 저항 및 커패시터를 연결하여 단일 칩으로 형성할 수 있으며, 저항 성분과 커패시터 성분이 명확히 구분되며 각 특성치(저항값 및 커피시턴스값) 조절이 용이한 양방향 직병렬 RC 결합 칩으로 제조된다.
(실시예8)
도18은 상기와 같은 구조 및 방법(실시예7)으로 양방향 직병렬 RC 결합 칩을 제조할 때 단위 칩(점선으로 표시된 영역)을 복수개 반복 형성하여 어레이 칩(Array chip)을 제조하는 경우이다. 도18의(a)는 적층된 어레이 RC 결합 칩의 평면도이며 도18의(b)는 RC 결합 칩을 위에서 바라본 내부 단면 구조도이다.
이러한 양방향 직병렬 RC 결합칩을 어레이로 제조하는 방법은 상기 실시예7에서 내부 전극 및 관통홀을 인쇄할 때 1개의 칩 패턴이 아닌 2개 이상의 연속적인 패턴이 동시에 인쇄되도록 제작된 스크린을 이용하여 복수의 칩 패턴을 동시에 인쇄하고 내부 전극 및 관통홀이 형성된 각 시트를 적층하여 커다란 적층바(green bar)를 제조한 뒤 어레이 모양의 칩형태로 절단하여 어레이 칩(1801)을 제조한다.단위 칩 패턴은 실시예7의 칩 패턴과 동일하며 인쇄 및 적층하는 방법은 실시예3의 제조 방법과 동일하다.
단위 칩 패턴이 동시에 반복 인쇄된 어레이형 단일 적층물(1801)을 가열하여 베이크 아웃(Bake-out)시킨 후 온도를 상승시켜 적당한 소성온도에서 적층물을 소성하고, 적층물의 양 단변 끝단은 은 페이스트로 디핑(Dipping)하여 외부 단자 전극(1804)을 형성하고, 적층물의 양 장변 끝단의 4개 단자는 롤러(Roller) 형태의 고무 벨트에 은 페이스트를 묻혀 디핑(Dipping)하여 외부 단자 터미네이션(1802, 1803)을 형성한 후 소성하여 어레이형 직병렬 RC 결합 칩을 완성한다.
이러한 어레이형 양방향 직병렬 RC 결합 칩은 도18에 나타낸 바와 같이 각 단위 칩 내에는 원하는 형태로 저항 성분(1805, 1806) 및 커패시터 성분(1806)이 결합되어 있으며 각 단위 칩의 외부에 입출력단과 연결되는 외부 단자 전극(1802, 1803) 및 공통접지단과 연결되는 외부 단자 전극(1704)으로 형성되며, 도19의 등가회로도에 나타내었듯이 각 단위 커패시터 성분(C11, C12, C13,C14)과 연결된 단자(1903)를 공통접지선으로 하고 두 개의 저항 성분(R11, R21 등)과 연결된 좌우 양 단자(1901, 1902) 중 한쪽은 입력단으로 사용하고 다른 한쪽 단자를 출력단으로 사용하는 각 단위 칩(점선 영역)이 병렬로 배열된 어레이형 양방향 직병렬 RC 결합단일 칩으로 제조된다.
상기와 같이 제조된 어레이형 양방향 직병렬 RC 결합 칩은 별도의 연결 수단이 없이도 원하는 수의 단위 칩을 단일 칩으로 형성할 수 있으며, 단위 칩 및 전체 결합 칩의 저항 성분과 커패시터 성분이 명확히 구분되며 각 특성치(저항값 및 커피시턴스값) 조절이 용이한 어레이형 양방향 직병렬 RC 결합 칩으로 제조된다. 또한 단위 칩을 결합하여 어레이 칩으로 제조하면 실장 면적을 현저히 감소시키며 소자간에 발생하는 노이즈(Noise) 문제를 감소시킨다.
한편, 상기한 바와 같이 제조된 직렬 또는 병렬 RC 결합 칩은 내부 전극의 인쇄 패턴과 관통홀 형성 패턴을 복합적으로 이용하여 단일 칩 내에서 직렬 연결 및 병렬 연결을 조합하는 여러 회로 구조로 RC 결합 칩을 제조할 수 있다.
상기한 바와 같이 제조되는 RC 결합 칩을 제조하는 기술은 상기의 예시된 소자 외에 관통홀과 내부 전극 패턴을 변화시켜 관통홀에 저항 성분을 형성하며 일반적인 여러 가지 적층 커패시터 제조법을 이용하여 다양한 적층형 칩 부품 소자로 제조할 수 있다.
또한, 상기한 바와 같이 제조되는 RC 결합 칩을 제조하는 기술은 원하는 특성별로 두 개 이상 결합하여 제조하는 복합 전자 부품용 소자의 제조에 다양하게 응용될 수 있다.
상술한 바와 같은 본 발명에 따른 칩 내의 커패시터 영역과 분리되는 특정 적층 시트 내에 저항 성분용 관통홀을 형성하여 관통홀 내에 저항 성분을 형성하고커패시터는 일반적인 적층세라믹콘덴서와 같이 내부 전극을 교호로 적층하는 방식이나 관통홀을 통하여 내부 전극을 연결하여 제조된 RC 결합 칩 소자는 단일 칩내에서 저항 성분과 커패시터 성분을 형성하며 제조공정이 용이하면서도 저항 성분과 커패시터 성분을 명확히 구분하고 각 성분을 정확하고 정밀하게 조절할 수 있는 효과가 있다.
상술한 본 발명과 같은 RC 결합 칩 소자는 동일칩내에 저항 성분과 커패시턴스 성분을 명확히 구분하여 형성하고 저항 성분과 커패시터 성분의 특성치를 정확하고 정밀하게 조절하므로 칩 내의 회로 구성으로 여러 가지 조합으로 용이하게 변할 수 있는 효과가 있다.
상술한 본 발명과 같이 RC 결합 칩 소자는 칩내에서 관통홀 내의 저항 성분의 크기와 두께를 조절함으로서 저항값을 용이하게 조절할 수 있으며, 칩의 단위 구조를 반복하여 적층함에 의하여 다양한 커패시턴스값 및 저항값을 구현하는 소자를 제조할 수 있는 효과가 있다.
상술한 본 발명과 같은 RC 결합 칩 소자는 동일칩내에 저항 성분과 커패시턴스 성분을 구성하므로 소형의 RC 결합 칩으로 제조할 수 있는 효과가 있다.
상술한 본 발명과 같은 RC 결합 칩 소자는 시트의 관통홀 내의 저항 성분은 저항체 페이스트를 이용하여 형성하고 커패시터의 내부 전극 및 내부 전극 연결부는 저가의 도전성 페이스트를 이용함으로 생산 단가를 현저하게 감소시킨 RC 결합 복합 칩으로 제조할 수 있는 효과가 있다.
또한, 상술한 본 발명은 단위 RC 결합 칩 복수개를 하나의 칩으로 제조함으로 각 성분값이 정밀하게 조절된 원하는 특성치를 갖는 및 어레이형 칩을 제조할 수 있게 되는 효과가 있다.
또한, 상술한 본 발명과 같은 어레이형 RC 결합 칩 소자는 실장 면적을 현저히 감소시키며 소자간에 발생하는 노이즈(Noise) 문제를 감소시킬 수 있는 효과가 있다.

Claims (16)

  1. 저항 및 커패시터를 포함하는 저항 커패시터(RC) 결합 칩 소자에 있어서,
    칩 내의 상기 커패시터와 분리된 특정 적층층의 관통홀 내부를 저항 성분으로 매립하고, 상기 저항 성분을 적층형 상기 커패시터 층의 내부 전극과 연결하여 상기 저항 성분과 커패시터 성분을 명확히 분리되도록 설계한 RC 결합 칩 소자.
  2. 저항 커패시터(RC) 결합 칩 소자에 있어서,
    원하는 특성을 가지는 복수개의 커패시터 소자용 시트가 적어도 두 층 이상 적층된 적층물;
    상기의 소자용 시트 중 커패시터 성분과 분리된 시트에 위치한 관통홀 내부에 매립된 저항 성분;
    상기의 커패시터 소자용 시트 위에 일정 패턴으로 교호로 인쇄된 복수의 내부 전극으로 형성된 커패시터 성분; 및
    상기의 저항 성분 및 내부 전극과 적층된 소체의 좌우 끝단 및 측면 가운데 끝단에서 연결되는 외부 단자 전극을 포함하되,
    상기의 저항 성분은 커패시터 성분과 명확히 구분되어 적층물의 내부 전극과 연결되고 좌우 끝단에서의 외부 단자 전극과 연결되고, 커패시터 성분은 적층물 내에서 저항 성분과 연결되고 측면 가운데 끝단에서 접지용 외부 단자 전극과 연결되는 것을 특징으로 하는 RC 결합 칩 소자.
  3. 저항 커패시터(RC) 결합 칩 소자에 있어서,
    원하는 특성을 가지는 복수개의 커패시터 소자용 시트가 적어도 두 층 이상 적층된 적층물;
    상기의 소자용 시트 중 커패시터 성분과 분리된 각각의 시트에 위치한 관통홀 내부에 매립되고 적층물의 상하부에 구성된 제1, 2 저항 성분;
    상기의 커패시터 소자용 시트 위에 관통홀과 일정 패턴으로 교호로 인쇄된 복수의 내부 전극으로 형성된 제1, 2커패시터 성분; 및
    상기의 저항 성분 및 내부 전극과 적층된 소체의 좌우 끝단 및 측면 가운데 끝단에서 연결되는 외부 단자 전극을 포함하되,
    상기의 제1, 2 저항 성분은 커패시터 성분과 명확히 구분되어 적층물의 내부 전극과 연결되고 각각 좌우 끝단에서의 외부 단자 전극과 연결되고, 제1, 2 커패시터 성분은 적층물 내에서 저항 성분과 연결되고 측면 가운데 끝단에서 각각 접지용 외부 단자 전극과 연결되어 제1 저항 성분 및 제1 커패시터 성분, 제2 저항 성분 및 제2 커패시터 성분이 양방향 직렬로 배치되는 것을 특징으로 하는 RC 결합 칩 소자.
  4. 저항 커패시터(RC) 결합 칩 소자에 있어서,
    원하는 특성을 가지는 복수개의 커패시터 소자용 시트가 적어도 두 층 이상 적층된 적층물;
    상기의 소자용 시트 중 커패시터 성분과 분리된 시트에 위치한 관통홀 내부에 매립되고 시트의 좌우에 구성된 제1, 2 저항 성분;
    상기의 커패시터 소자용 시트 위에 일정 패턴으로 교호로 인쇄된 복수의 내부 전극으로 형성된 커패시터 성분; 및
    상기의 저항 성분 및 내부 전극과 적층된 소체의 좌우 끝단 및 측면 가운데 끝단에서 연결되는 외부 단자 전극을 포함하되,
    상기의 제1, 2 저항 성분은 커패시터 성분과 명확히 구분되어 적층물의 내부 전극과 연결되고 좌우 끝단에서의 각각 외부 단자 전극과 연결되고, 커패시터 성분은 적층물 내에서 저항 성분과 연결되고 측면 가운데 끝단에서 접지용 외부 단자 전극과 연결되는 것을 특징으로 하는 RC 결합 칩 소자.
  5. 제 1 항 내지 제 4 항 중 한 항에 있어서, 상기의 저항 성분이 형성되는 관통홀을 원형, 타원형, 각형 또는 기타 다각형으로 형성하는 것을 특징으로 하는 RC 결합 칩 소자.
  6. 제 1 항 내지 제 4 항 중 한 항에 있어서, 상기의 저항 성분의 저항값을 조절하기 위해 관통홀의 크기, 모양, 두께(저항 성분 시트의 두께) 및/또는 저항 성분 시트의 수를 조절하는 것을 특징으로 하는 RC 결합 칩 소자.
  7. 제 1 항 내지 제 4 항 중 한 항에 있어서, 상기의 커패시턴스값을 조절하기위해 커패시터용 내부 전극이 인쇄된 시트쌍의 수를 조절하는 것을 특징으로 하는 RC 결합 칩 소자.
  8. 제 1 항 내지 제 4 항 중 한 항에 있어서, 상기 결합 칩 소자의 저항값 및 커패시턴스값을 조절하기 위해 저항 성분 시트 및 커패시터 성분 시트(RC 단위 구조)를 반복적으로 적층하고 외부 단자 전극을 형성하여 제조하는 것을 특징으로 하는 RC 결합 칩 소자.
  9. 제 1 항 내지 제 4 항 중 한 항에 있어서, 상기 결합 칩 소자의 저항 성분 및 커패시터 성분을 각 층에 동시에 복수개 형성하고, 복수개의 저항 성분 및 커패시터 성분이 형성된 시트를 적층하고 외부 단자 전극을 형성하여 어레이 칩으로 제조하는 것을 특징으로 하는 RC 결합 칩 소자.
  10. RC 결합 칩 소자의 제조 방법에 있어서,
    소정 조성의 슬러리를 이용하여 커패시터 소자용 성형 시트를 제조하는 단계;
    상기 성형 시트 중 특정 시트에 관통홀을 형성하는 단계;
    상기 특정 관통홀 내부를 저항성 페이스트로 매립하여 저항 성분을 형성하고 상기 저항 성분과 외부 단자 전극을 연결하는 전극 페이스트를 인쇄하여 저항 성분 시트를 제조하는 단계;
    상기 복수 매의 성형 시트 위에 커패시터 내부 전극용 전극 페이스트를 원하는 형태로 교호로 인쇄하여 커패시터 성분 시트를 제조하는 단계;
    상기의 저항 성분 시트와 커패시터 성분 시트를 원하는 수만큼 적층하여 적층물을 단계; 및
    상기 적층물의 좌우 양끝단부 및 측면 가운데 끝단부에 내부 전극와 연결되는 외부 단자 전극을 형성하는 단계로 이루어짐을 특징으로 하는 RC 결합 칩 소자의 제조 방법.
  11. 제 10 항에 있어서, 상기의 저항 성분은 커패시터 성분과 명확히 구분되어 적층물의 커패시터 성분과 연결되고 좌우 끝단에서의 외부 단자 전극과 연결되고, 커패시터 성분은 적층물 내에서 저항 성분과 연결되고 측면 가운데 끝단에서 접지용 외부 단자 전극과 연결되도록 제조하는 것을 특징으로 하는 RC 결합 칩 소자의 제조 방법.
  12. 제 10 항에 있어서, 상기의 저항 성분이 좌우 끝단에 각각 위치하는 제1, 2 저항 성분 시트를 제조하는 단계;
    상기 커패시터 성분 시트에 관통홀을 형성하고 내부 전극을 인쇄함과 동시에 전극 페이스트로 관통홀을 인쇄하여 격층간 내부 전극을 연결하여 제1 커패시터 성분 시트를 제조하는 단계; 및
    상기 제1 커패시터 성분 시트와 대칭적 위치에 관통홀을 형성하여 내부 전극용 전극 페이스트를 인쇄하여 격층간 내부 전극을 연결하는 제2 커패시터 성분 시트를 제조하는 단계를 더 포함하여,
    상기의 제1, 2 저항 성분은 커패시터 성분과 명확히 구분되어 적층물의 내부 전극에 의해 커패시터 성분과 연결되고 각각 좌우 끝단에서의 외부 단자 전극과 연결되고, 제1, 2 커패시터 성분은 적층물 내에서 저항 성분과 연결되고 측면 가운데 끝단에서 각각 접지용 외부 단자 전극과 연결되어 제1 저항 성분 및 제1 커패시터 성분, 제2 저항 성분 및 제2 커패시터 성분이 양방향 직렬로 배치되도록 제조하는 것을 특징으로 하는 RC 결합 칩 소자의 제조 방법.
  13. 제 10 항에 있어서, 상기의 동일 저항 성분 시트 양쪽 좌우 끝단에 제1 및 제2 저항 성분을 형성하여 저항 성분 시트를 제조하는 단계를 포함하여,
    상기의 제1, 2 저항 성분은 커패시터 성분과 명확히 구분되어 적층물의 내부 전극에 의해 커패시터와 연결되고 좌우 끝단에서의 외부 단자 전극과 연결되고, 커패시터 성분은 적층물 내에서 저항 성분과 연결되고 측면 가운데 끝단에서 접지용 외부 단자 전극과 연결되도록 제조하는 것을 특징으로 하는 RC 결합 칩 소자의 제조 방법.
  14. 제 10 항 내지 제 13 항 중 한 항에 있어서, 상기 관통홀 내의 저항 성분은 RuO2 등의 저항성 페이스트를 이용하여 제조하는 것을 특징으로 하는 RC 결합 칩 소자의 제조 방법.
  15. 삭제
  16. 삭제
KR10-2002-0051442A 2002-08-29 2002-08-29 저항-커패시터 복합 칩 및 그 제조 방법 KR100470114B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0051442A KR100470114B1 (ko) 2002-08-29 2002-08-29 저항-커패시터 복합 칩 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0051442A KR100470114B1 (ko) 2002-08-29 2002-08-29 저항-커패시터 복합 칩 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020074124A KR20020074124A (ko) 2002-09-28
KR100470114B1 true KR100470114B1 (ko) 2005-02-05

Family

ID=27728025

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0051442A KR100470114B1 (ko) 2002-08-29 2002-08-29 저항-커패시터 복합 칩 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100470114B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102083993B1 (ko) * 2013-10-31 2020-03-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101499725B1 (ko) * 2013-11-08 2015-03-06 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101548814B1 (ko) 2013-11-08 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR101499724B1 (ko) * 2013-11-08 2015-03-06 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR102016485B1 (ko) * 2014-07-28 2019-09-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07192927A (ja) * 1993-12-27 1995-07-28 Taiyo Yuden Co Ltd ノイズフィルタ
JPH1097954A (ja) * 1996-09-24 1998-04-14 Taiyo Yuden Co Ltd 積層チップ形のｃｒフィルタおよびｃｒフィルタアレイ
JPH1097953A (ja) * 1996-09-24 1998-04-14 Taiyo Yuden Co Ltd 積層チップ形ｃｒフィルタおよびそのアレイ
KR20000072338A (ko) * 2000-08-30 2000-12-05 엄우식 병렬형 저항-커패시터 복합 칩 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07192927A (ja) * 1993-12-27 1995-07-28 Taiyo Yuden Co Ltd ノイズフィルタ
JPH1097954A (ja) * 1996-09-24 1998-04-14 Taiyo Yuden Co Ltd 積層チップ形のｃｒフィルタおよびｃｒフィルタアレイ
JPH1097953A (ja) * 1996-09-24 1998-04-14 Taiyo Yuden Co Ltd 積層チップ形ｃｒフィルタおよびそのアレイ
KR20000072338A (ko) * 2000-08-30 2000-12-05 엄우식 병렬형 저항-커패시터 복합 칩 및 그 제조 방법

Also Published As

Publication number Publication date
KR20020074124A (ko) 2002-09-28

Similar Documents

Publication Publication Date Title
KR101258423B1 (ko) 적층형 필터의 제조방법
CN107039732B (zh) 叠层片式功率分配模块及其制造方法
US5910755A (en) Laminate circuit board with selectable connections between wiring layers
WO2002060001A1 (en) Multilayered tapered transmission line and device
KR100470114B1 (ko) 저항-커패시터 복합 칩 및 그 제조 방법
JP2002025851A (ja) 低インダクタンス型積層チップおよびその製造方法
KR100384112B1 (ko) 병렬형 저항-커패시터 복합 칩 및 그 제조 방법
JP3231776B2 (ja) 積層回路基板
KR100638802B1 (ko) 다양한 커패시턴스 값을 갖는 적층 칩 소자
JPS6228891B2 (ko)
CN107332531A (zh) 一种叠层可调滤波器及可调磁芯电感的制备方法
KR100384113B1 (ko) 고주파 저항-커패시터 복합 칩 및 그 제조 방법
KR100368494B1 (ko) 고주파 저항-커패시터 복합 칩 및 그 제조 방법
JPH09260144A (ja) コイル部品およびその製造方法
KR20000059248A (ko) 적층형 저항-인덕터 복합 칩 및 그 제조 방법
JP2620840B2 (ja) 同軸型積層誘電体フィルタの製造方法
CN107039736B (zh) 叠层片式功率分配模块及其制造方法
JP2004207540A (ja) 複合電子部品及びその特性調整方法
KR100374506B1 (ko) 고주파 적층 칩 부품 및 그 제조 방법
JPH09199331A (ja) コイル部品およびその製造方法
JP2001291958A (ja) 積層配線基板
JPH08321406A (ja) 積層型複合素子及びその製造方法
JPH03263311A (ja) 積層複合部品
KR100372848B1 (ko) 고주파 저인덕턴스형 적층 칩 부품 및 그 제조 방법
KR100419241B1 (ko) 고주파 칩 저항 소자 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130125

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140128

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170131

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20180124

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190124

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20200115

Year of fee payment: 16