JP2000243646A - 多連型積層セラミックコンデンサ - Google Patents
多連型積層セラミックコンデンサInfo
- Publication number
- JP2000243646A JP2000243646A JP3836399A JP3836399A JP2000243646A JP 2000243646 A JP2000243646 A JP 2000243646A JP 3836399 A JP3836399 A JP 3836399A JP 3836399 A JP3836399 A JP 3836399A JP 2000243646 A JP2000243646 A JP 2000243646A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ceramic capacitor
- laminated
- electrode
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
Abstract
(57)【要約】
【課題】 クロストークを低減する多連型積層セラミッ
クコンデンサを提供することを目的とする。 【解決手段】 多連積層セラミックコンデンサ12,1
6を接地内部電極層15を介して積層する。
クコンデンサを提供することを目的とする。 【解決手段】 多連積層セラミックコンデンサ12,1
6を接地内部電極層15を介して積層する。
Description
【0001】
【発明の属する技術分野】本発明は各種電子機器や通信
機器などに用いられる多連型積層セラミックコンデンサ
に関するものである。
機器などに用いられる多連型積層セラミックコンデンサ
に関するものである。
【0002】
【従来の技術】従来における多連型積層セラミックコン
デンサについて図6,図7を用いて説明する。図6は従
来の多連型積層セラミックコンデンサの分解斜視図、図
7は同一部切欠斜視図である。図6,図7において、1
は誘電体層、2はこの誘電体層1上に複数個一定の間隔
をもって形成された内部電極、3は無効層、4は上記内
部電極2を形成した誘電体層1を複数枚と最上層に無効
層3を積層した積層体、5はこの積層体4の正面と背面
に上記内部電極2と各層で交互に接続された外部電極で
ある。
デンサについて図6,図7を用いて説明する。図6は従
来の多連型積層セラミックコンデンサの分解斜視図、図
7は同一部切欠斜視図である。図6,図7において、1
は誘電体層、2はこの誘電体層1上に複数個一定の間隔
をもって形成された内部電極、3は無効層、4は上記内
部電極2を形成した誘電体層1を複数枚と最上層に無効
層3を積層した積層体、5はこの積層体4の正面と背面
に上記内部電極2と各層で交互に接続された外部電極で
ある。
【0003】このように構成することにより、1つの積
層体4に正面と背面に設けた対となる外部電極5の数だ
けのコンデンサを内蔵した多連型積層セラミックコンデ
ンサとすることができる。
層体4に正面と背面に設けた対となる外部電極5の数だ
けのコンデンサを内蔵した多連型積層セラミックコンデ
ンサとすることができる。
【0004】
【発明が解決しようとする課題】しかしながら、上記多
連型積層セラミックコンデンサにおいては、接地電極が
ないため、外部からの不要信号の重畳を防止することが
できず、隣り合うコンデンサ間のクロストークにも大き
な問題をもつものであった。
連型積層セラミックコンデンサにおいては、接地電極が
ないため、外部からの不要信号の重畳を防止することが
できず、隣り合うコンデンサ間のクロストークにも大き
な問題をもつものであった。
【0005】本発明は以上のような従来の欠点を除去
し、コンデンサ間のクロストークを低減し、外部の不要
信号の重畳も低減できる多連型積層セラミックコンデン
サを提供することを目的とするものである。
し、コンデンサ間のクロストークを低減し、外部の不要
信号の重畳も低減できる多連型積層セラミックコンデン
サを提供することを目的とするものである。
【0006】
【課題を解決するための手段】上記課題を解決するため
に本発明の多連型積層セラミックコンデンサは、複数の
内部電極を形成した誘電体層を複数層積層した2個以上
の多連積層セラミックコンデンサを接地内部電極層を介
して積層した構成とするものである。
に本発明の多連型積層セラミックコンデンサは、複数の
内部電極を形成した誘電体層を複数層積層した2個以上
の多連積層セラミックコンデンサを接地内部電極層を介
して積層した構成とするものである。
【0007】この構成とすることにより、積層する多連
積層セラミックコンデンサ間のクロストークを著しく低
減できることになり、高品質なものとすることができ
る。
積層セラミックコンデンサ間のクロストークを著しく低
減できることになり、高品質なものとすることができ
る。
【0008】
【発明の実施の形態】本発明の請求項1に記載の発明
は、複数の内部電極を形成した誘電体層を複数層積層し
た2個以上の多連積層セラミックコンデンサを接地内部
電極層を介して積層した積層体に、上記内部電極に電気
的に接続される複数の外部電極と、上記接地内部電極に
電気的に接続される外部接地電極を設けた構成であり、
積層する多連積層セラミックコンデンサ間のクロストー
クを接地内部電極層によって低減することができる。
は、複数の内部電極を形成した誘電体層を複数層積層し
た2個以上の多連積層セラミックコンデンサを接地内部
電極層を介して積層した積層体に、上記内部電極に電気
的に接続される複数の外部電極と、上記接地内部電極に
電気的に接続される外部接地電極を設けた構成であり、
積層する多連積層セラミックコンデンサ間のクロストー
クを接地内部電極層によって低減することができる。
【0009】請求項2に記載の発明は、接地内部電極層
を介して積層した多連積層セラミックコンデンサの外層
側に接地内部電極層を設けたものであり、最外層側に接
地内部電極層が設けられているため、外部からの不要信
号の重畳を著しく低減できるものとなる。
を介して積層した多連積層セラミックコンデンサの外層
側に接地内部電極層を設けたものであり、最外層側に接
地内部電極層が設けられているため、外部からの不要信
号の重畳を著しく低減できるものとなる。
【0010】請求項3に記載の発明は、外部接地電極を
積層体の両側面の少なくとも一方に設けた構成であり、
側面側からの不要信号の重畳を低減することができる。
積層体の両側面の少なくとも一方に設けた構成であり、
側面側からの不要信号の重畳を低減することができる。
【0011】請求項4に記載の発明は、外部接地電極を
積層体に形成する外部電極と同一面に設けた構成であ
り、プリント配線板への実装時にその接続状態が確認し
やすくなる。
積層体に形成する外部電極と同一面に設けた構成であ
り、プリント配線板への実装時にその接続状態が確認し
やすくなる。
【0012】請求項5に記載の発明は、外部接地電極の
幅を外部電極の幅より広く形成した構成であり、外部の
不要信号の重畳を低減することができる。
幅を外部電極の幅より広く形成した構成であり、外部の
不要信号の重畳を低減することができる。
【0013】請求項6に記載の発明は、複数の内部電極
を形成した各誘電体層の両端部に接地内部電極を設けた
構成であり、積層体の側面に形成する外部接地電極との
接続箇所を増し、外部接地電極の接続強度を向上させる
ものである。
を形成した各誘電体層の両端部に接地内部電極を設けた
構成であり、積層体の側面に形成する外部接地電極との
接続箇所を増し、外部接地電極の接続強度を向上させる
ものである。
【0014】請求項7に記載の発明は、複数の内部電極
を形成した各誘電体層に内部電極の一端側だけを除いて
囲む櫛歯状の接地内部電極を設けた構成であり、各コン
デンサ間のクロストークを著しく低減したものとするこ
とができる。
を形成した各誘電体層に内部電極の一端側だけを除いて
囲む櫛歯状の接地内部電極を設けた構成であり、各コン
デンサ間のクロストークを著しく低減したものとするこ
とができる。
【0015】以下、本発明の実施の形態について図面を
用いて説明する。
用いて説明する。
【0016】(実施の形態1)本発明の実施の形態1に
おける多連型積層セラミックコンデンサについて図1〜
図3を用いて説明する。図1は本発明の実施の形態1に
おける多連型積層セラミックコンデンサの分解斜視図、
図2は同一部切欠斜視図、図3は同断面図である。
おける多連型積層セラミックコンデンサについて図1〜
図3を用いて説明する。図1は本発明の実施の形態1に
おける多連型積層セラミックコンデンサの分解斜視図、
図2は同一部切欠斜視図、図3は同断面図である。
【0017】図1〜図3において、6は誘電体材料ある
いは絶縁体材料からなる無効層7の上面に正面および背
面側の辺からは少し内側に位置し両側面の辺に表出する
ように接地内部電極8を形成した下段の接地内部電極層
であり、この接地内部電極層6上には、上面の背面側に
一端部を表出するように形成した2個の内部電極9を設
けるとともに両側端に接地内部電極10を形成した誘電
体層11が積層され、その上に内部電極9が正面側に表
出する誘電体層11を積層し、この誘電体層11の積層
を交互に所定数繰返して1つの多連積層セラミックコン
デンサ12とし、その多連積層セラミックコンデンサ1
2の上に両側に表出する接地内部電極13を設けた無効
層14からなる中間の接地内部電極層15を積層し、こ
の接地内部電極層15上に、内部電極9の一端が背面
側、正面側に交互に表出し、両端部に接地内部電極10
を形成した誘電体層11を複数枚積層して他の多連積層
セラミックコンデンサ16を構成し、この多連積層セラ
ミックコンデンサ16の上に誘電体材料あるいは絶縁体
材料からなる無効層17の上面に正面および背面側から
は少し内側に位置し両側に表出する接地内部電極18を
形成した上段の接地内部電極層19を積層し、さらにこ
の接地内部電極層19上に無効層20を積層して積層体
21を構成している。
いは絶縁体材料からなる無効層7の上面に正面および背
面側の辺からは少し内側に位置し両側面の辺に表出する
ように接地内部電極8を形成した下段の接地内部電極層
であり、この接地内部電極層6上には、上面の背面側に
一端部を表出するように形成した2個の内部電極9を設
けるとともに両側端に接地内部電極10を形成した誘電
体層11が積層され、その上に内部電極9が正面側に表
出する誘電体層11を積層し、この誘電体層11の積層
を交互に所定数繰返して1つの多連積層セラミックコン
デンサ12とし、その多連積層セラミックコンデンサ1
2の上に両側に表出する接地内部電極13を設けた無効
層14からなる中間の接地内部電極層15を積層し、こ
の接地内部電極層15上に、内部電極9の一端が背面
側、正面側に交互に表出し、両端部に接地内部電極10
を形成した誘電体層11を複数枚積層して他の多連積層
セラミックコンデンサ16を構成し、この多連積層セラ
ミックコンデンサ16の上に誘電体材料あるいは絶縁体
材料からなる無効層17の上面に正面および背面側から
は少し内側に位置し両側に表出する接地内部電極18を
形成した上段の接地内部電極層19を積層し、さらにこ
の接地内部電極層19上に無効層20を積層して積層体
21を構成している。
【0018】この積層体21の正面と背面の内部電極9
に対応する位置には、この内部電極9と電気的に接続さ
れる複数の外部電極22が設けられ、また、積層体21
の両側面には接地内部電極8,10,13,18と電気
的に接続される外部接地電極23が設けられて多連型積
層セラミックコンデンサが構成されている。
に対応する位置には、この内部電極9と電気的に接続さ
れる複数の外部電極22が設けられ、また、積層体21
の両側面には接地内部電極8,10,13,18と電気
的に接続される外部接地電極23が設けられて多連型積
層セラミックコンデンサが構成されている。
【0019】また、多連積層セラミックコンデンサ12
と16とは内部電極9の誘電体層11上に形成する位置
をずらした構成としてある。
と16とは内部電極9の誘電体層11上に形成する位置
をずらした構成としてある。
【0020】このような構成とすることにより、多連積
層セラミックコンデンサ12と16とは内部電極9の距
離が長くとれてクロストークを低減でき、しかも、中間
の接地内部電極層15の存在によってさらにクロストー
クを低減できることになる。
層セラミックコンデンサ12と16とは内部電極9の距
離が長くとれてクロストークを低減でき、しかも、中間
の接地内部電極層15の存在によってさらにクロストー
クを低減できることになる。
【0021】また、下段と上段の接地内部電極層6と1
9を設けることで外部からの不要信号を遮蔽して多連積
層セラミックコンデンサ12と16に重畳されないよう
にすることができる。しかし、用途によってこのような
不要信号の発生のほとんどないものに組込む場合にはこ
の下段と上段の接地内部電極層6と19を省略してもよ
い。
9を設けることで外部からの不要信号を遮蔽して多連積
層セラミックコンデンサ12と16に重畳されないよう
にすることができる。しかし、用途によってこのような
不要信号の発生のほとんどないものに組込む場合にはこ
の下段と上段の接地内部電極層6と19を省略してもよ
い。
【0022】さらに、多連積層セラミックコンデンサ1
2と16を構成する内部電極9を設けた誘電体層11の
両側端部に形成する接地内部電極10は、積層体21の
両側面に形成する外部接地電極23との接続箇所を多く
して外部接地電極23の積層体21に対する接続強度を
大きくする働きをすることになる。
2と16を構成する内部電極9を設けた誘電体層11の
両側端部に形成する接地内部電極10は、積層体21の
両側面に形成する外部接地電極23との接続箇所を多く
して外部接地電極23の積層体21に対する接続強度を
大きくする働きをすることになる。
【0023】そして、このように積層体21の両側面に
外部接地電極23を設けることにより、側方からの不要
信号を遮蔽することができる。しかし、場合によって
は、積層体21の片側の側面のみに外部接地電極23を
設けても多連型積層セラミックコンデンサとして機能は
十分に発揮する。
外部接地電極23を設けることにより、側方からの不要
信号を遮蔽することができる。しかし、場合によって
は、積層体21の片側の側面のみに外部接地電極23を
設けても多連型積層セラミックコンデンサとして機能は
十分に発揮する。
【0024】(実施の形態2)次に本発明の実施の形態
2について図4,図5を用いて説明する。図4は分解斜
視図、図5は同斜視図であり、基本的な構成は実施の形
態1と同じであり、異なる構成についてのみここでは説
明する。
2について図4,図5を用いて説明する。図4は分解斜
視図、図5は同斜視図であり、基本的な構成は実施の形
態1と同じであり、異なる構成についてのみここでは説
明する。
【0025】まず、下段の接地内部電極層6、中間の接
地内部電極層15および上段の接地内部電極層19の接
地内部電極8,13,18は無効層7,14,17に対
して両側面には表出せず、両側面に近い正面および背面
に一部が表出するように設けられている。
地内部電極層15および上段の接地内部電極層19の接
地内部電極8,13,18は無効層7,14,17に対
して両側面には表出せず、両側面に近い正面および背面
に一部が表出するように設けられている。
【0026】また、多連積層セラミックコンデンサ1
2,16を構成する内部電極9を形成した誘電体層11
上には、側面には表出しない両端部の電極指24と内部
電極9間に伸びた電極指25とこれらを内部電極9の正
面あるいは背面に表出させない側に設けた連結部26か
らなる櫛歯状の接地内部電極27を設けた構成となって
いる。この接地内部電極27は両端部の電極指24が正
面と背面に表出する構成となっている。
2,16を構成する内部電極9を形成した誘電体層11
上には、側面には表出しない両端部の電極指24と内部
電極9間に伸びた電極指25とこれらを内部電極9の正
面あるいは背面に表出させない側に設けた連結部26か
らなる櫛歯状の接地内部電極27を設けた構成となって
いる。この接地内部電極27は両端部の電極指24が正
面と背面に表出する構成となっている。
【0027】そして、これらの積層体21には図5に示
すように正面と背面のみに外部電極22、外部接地電極
23が設けられて多連型積層セラミックコンデンサを構
成している。なお、この場合、外部接地電極23の幅は
外部電極22の幅より大きく構成し、外部電極22と外
部接地電極23とが識別できるようにするとともに、外
部接地電極23の幅を大きくすることで不要信号の遮蔽
効果を少しでも大きくするようにしてある。
すように正面と背面のみに外部電極22、外部接地電極
23が設けられて多連型積層セラミックコンデンサを構
成している。なお、この場合、外部接地電極23の幅は
外部電極22の幅より大きく構成し、外部電極22と外
部接地電極23とが識別できるようにするとともに、外
部接地電極23の幅を大きくすることで不要信号の遮蔽
効果を少しでも大きくするようにしてある。
【0028】上記構成とすることにより、接地内部電極
27の電極指25によって多連積層セラミックコンデン
サ12,16のそれぞれにおける隣のコンデンサ間のク
ロストークも遮蔽し低減することができる。
27の電極指25によって多連積層セラミックコンデン
サ12,16のそれぞれにおける隣のコンデンサ間のク
ロストークも遮蔽し低減することができる。
【0029】なお、上記2つの実施の形態においては、
多連積層セラミックコンデンサ12,16を積層するも
のについてのみ説明したが3段以上の積層とすることも
可能である。
多連積層セラミックコンデンサ12,16を積層するも
のについてのみ説明したが3段以上の積層とすることも
可能である。
【0030】
【発明の効果】以上のように本発明の多連型積層セラミ
ックコンデンサは構成されるため、上下に積層した多連
積層セラミックコンデンサ間のストロークを接地内部電
極層によって著しく低減でき、信頼性に富んだものとす
ることができる。
ックコンデンサは構成されるため、上下に積層した多連
積層セラミックコンデンサ間のストロークを接地内部電
極層によって著しく低減でき、信頼性に富んだものとす
ることができる。
【図1】本発明の多連型積層セラミックコンデンサの実
施の形態1における分解斜視図
施の形態1における分解斜視図
【図2】同一部切欠斜視図
【図3】同断面図
【図4】同実施の形態2における分解斜視図
【図5】同斜視図
【図6】従来の多連型積層セラミックコンデンサの分解
斜視図
斜視図
【図7】同一部切欠斜視図
6,15,19 接地内部電極層 7,14,17 無効層 8,13,18,27 接地内部電極 9 内部電極 10 接地内部電極 11 誘電体層 12,16 多連積層セラミックコンデンサ 20 無効層 21 積層体 22 外部電極 23 外部接地電極 24,25 電極指 26 連結部
Claims (7)
- 【請求項1】 複数の内部電極を形成した誘電体層を複
数層積層した2個以上の多連積層セラミックコンデンサ
を接地内部電極層を介して積層した積層体に、上記内部
電極に電気的に接続される複数の外部電極と、上記接地
内部電極に電気的に接続される外部接地電極を設けた多
連型積層セラミックコンデンサ。 - 【請求項2】 接地内部電極層を介して積層した多連積
層セラミックコンデンサの外層側に接地内部電極層を設
けた請求項1に記載の多連型積層セラミックコンデン
サ。 - 【請求項3】 外部接地電極を積層体の両側面の少なく
とも一方に設けた請求項1に記載の多連型積層セラミッ
クコンデンサ。 - 【請求項4】 外部接地電極を積層体に形成する外部電
極と同一面に設けた請求項1に記載の多連型積層セラミ
ックコンデンサ。 - 【請求項5】 外部接地電極の幅を外部電極の幅より広
く形成した請求項1に記載の多連型積層セラミックコン
デンサ。 - 【請求項6】 複数の内部電極を形成した各誘電体層の
両端部に接地内部電極を設けた請求項1に記載の多連型
積層セラミックコンデンサ。 - 【請求項7】 複数の内部電極を形成した各誘電体層に
内部電極の一端側だけを除いて囲む櫛歯状の接地内部電
極を設けた請求項1に記載の多連型積層セラミックコン
デンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3836399A JP2000243646A (ja) | 1999-02-17 | 1999-02-17 | 多連型積層セラミックコンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3836399A JP2000243646A (ja) | 1999-02-17 | 1999-02-17 | 多連型積層セラミックコンデンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000243646A true JP2000243646A (ja) | 2000-09-08 |
Family
ID=12523210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3836399A Pending JP2000243646A (ja) | 1999-02-17 | 1999-02-17 | 多連型積層セラミックコンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000243646A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100848192B1 (ko) | 2006-11-21 | 2008-07-24 | 주식회사 아모텍 | 칩 소자 |
US7688565B2 (en) | 1997-04-08 | 2010-03-30 | X2Y Attenuators, Llc | Arrangements for energy conditioning |
US7768763B2 (en) | 1997-04-08 | 2010-08-03 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US7782587B2 (en) | 2005-03-01 | 2010-08-24 | X2Y Attenuators, Llc | Internally overlapped conditioners |
US8004812B2 (en) | 1997-04-08 | 2011-08-23 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
US8014119B2 (en) | 2005-03-01 | 2011-09-06 | X2Y Attenuators, Llc | Energy conditioner with tied through electrodes |
US8026777B2 (en) * | 2006-03-07 | 2011-09-27 | X2Y Attenuators, Llc | Energy conditioner structures |
US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
-
1999
- 1999-02-17 JP JP3836399A patent/JP2000243646A/ja active Pending
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8587915B2 (en) | 1997-04-08 | 2013-11-19 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US7768763B2 (en) | 1997-04-08 | 2010-08-03 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US8018706B2 (en) | 1997-04-08 | 2011-09-13 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
US7916444B2 (en) | 1997-04-08 | 2011-03-29 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US7920367B2 (en) | 1997-04-08 | 2011-04-05 | X2Y Attenuators, Llc | Method for making arrangement for energy conditioning |
US9036319B2 (en) | 1997-04-08 | 2015-05-19 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US8004812B2 (en) | 1997-04-08 | 2011-08-23 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
US9373592B2 (en) | 1997-04-08 | 2016-06-21 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US7688565B2 (en) | 1997-04-08 | 2010-03-30 | X2Y Attenuators, Llc | Arrangements for energy conditioning |
US9019679B2 (en) | 1997-04-08 | 2015-04-28 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US8547677B2 (en) | 2005-03-01 | 2013-10-01 | X2Y Attenuators, Llc | Method for making internally overlapped conditioners |
US9001486B2 (en) | 2005-03-01 | 2015-04-07 | X2Y Attenuators, Llc | Internally overlapped conditioners |
US7782587B2 (en) | 2005-03-01 | 2010-08-24 | X2Y Attenuators, Llc | Internally overlapped conditioners |
US7974062B2 (en) | 2005-03-01 | 2011-07-05 | X2Y Attenuators, Llc | Internally overlapped conditioners |
US8014119B2 (en) | 2005-03-01 | 2011-09-06 | X2Y Attenuators, Llc | Energy conditioner with tied through electrodes |
US8026777B2 (en) * | 2006-03-07 | 2011-09-27 | X2Y Attenuators, Llc | Energy conditioner structures |
KR100848192B1 (ko) | 2006-11-21 | 2008-07-24 | 주식회사 아모텍 | 칩 소자 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100242669B1 (ko) | 적층관통형 콘덴서어레이 | |
JP2976960B2 (ja) | 積層3端子コンデンサアレイ | |
JP2004014961A (ja) | 積層貫通型コンデンサ | |
JPH1197291A (ja) | 積層型電子部品 | |
JPH06151245A (ja) | ノイズフィルタ | |
JP2000243646A (ja) | 多連型積層セラミックコンデンサ | |
JP2003051729A (ja) | 積層型フィルタアレイ | |
JP2967449B2 (ja) | 積層型貫通コンデンサアレイ | |
JPH0653078A (ja) | バリスタ機能付き積層コンデンサアレイ | |
JP3019616B2 (ja) | 積層貫通型コンデンサアレイ | |
JP3328399B2 (ja) | 積層コンデンサアレイ | |
JPH06244058A (ja) | チップ型貫通コンデンサ | |
JPH098427A (ja) | コンデンサ内蔵プリント基板 | |
WO2005020256A1 (ja) | 積層型電子部品 | |
JP4483157B2 (ja) | 積層型電子部品 | |
JP3304171B2 (ja) | 積層型貫通コンデンサアレイ | |
JPH05326271A (ja) | 複合インダクタ部品 | |
JPH06231995A (ja) | 積層電子部品 | |
JPH0338813A (ja) | Lc複合部品 | |
JP2604203Y2 (ja) | セラミックコンデンサ | |
JPH0343712Y2 (ja) | ||
JPH06275464A (ja) | Crフィルタアレー | |
JP2605882Y2 (ja) | 誘電体共振器を含むフィルタ装置 | |
JP2009038333A (ja) | 貫通型積層コンデンサ | |
JPH10340825A (ja) | 3端子電子部品アレイ |