JP2021506105A - 低アスペクト比バリスタ - Google Patents

Abstract

低アスペクト比バリスタが開示される。バリスタは、幅方向でオフセットされた対向する第１の側面と第２の側面、および長さ方向でオフセットされた対向する第１の端面と第２の端面を規定する長方形構造を有してよい。バリスタは、長さ方向で電極長を有し、幅方向で電極幅を有する第１の電極を含む第１の電極層を含んでよい。また、バリスタは、長さ方向で電極長を有し、幅方向で電極幅を有する第２の電極を含む第２の電極層を含んでもよい。また、バリスタは、対向する第１の端面と第２の端面にそれぞれ隣接し、接続された第１の端子と第２の端子を含んでもよい。第１の電極または第２の電極の少なくともいずれかが、約１未満の電極アスペクト比を有してよい。【選択図】図１Ｄ

Description

関連出願の相互参照
本出願は、参照により全体が本明細書に組み込まれている、２０１７年１２月１日の出願日を有する米国仮特許出願第６２／５９３，３４０号明細書の出願の利益を主張するものである。

本主題は、一般に、回路基板上に実装されるように構成された電子構成要素に関し、より詳細には、バリスタおよびバリスタアレイに関する。

多層セラミックキャパシタまたは多層セラミックバリスタなどの多層セラミックデバイスは、通常、複数の積層された誘電体電極層を有して構成される。製造中、層は、しばしば、プレス加工されて、垂直に積層された構造に形成されることが可能である。多層セラミックデバイスは、単一の電極を含むこと、または複数の電極をアレイにおいて含むことが可能である。

バリスタは、電圧依存の非線形抵抗器であり、サージを吸収する電極、アレスタ、および電圧安定化装置として使用されてきた。バリスタは、例えば、デリケートな電子構成要素と並列に接続されてよい。バリスタの非線形抵抗応答は、しばしば、制限電圧として知られるパラメータによって特徴づけられる。バリスタの制限電圧未満の印加された電圧に関して、バリスタは、一般に、非常に高い抵抗を有し、それ故、開回路と類似した作用をする。しかし、バリスタが、バリスタの制限電圧を超える電圧にさらされたとき、バリスタの抵抗が減少し、したがってバリスタは、短絡とより類似した作用をして、バリスタを通る電流のより大きい流れを可能にする。この非線形応答が、デリケートな電子構成要素を保護すべく電流サージをデリケートな電子回路からそれるように分流させるのに使用されてよい。

しばらくの間、様々な電子回路の設計は、小型化に向かう一般的な業界の傾向によって駆り立てられてきた。電子回路の小型化は、より低い動作電流、および電流サージに対するより低い耐久性をもたらしている。それ故、低い制限電力を有する小型バリスタアレイが望ましい。

本発明の一実施形態によれば、幅方向でオフセット（ｏｆｆｓｅｔ）された対向する第１の側面と第２の側面、および長さ方向でオフセットされた対向する第１の端面と第２の端面を規定する長方形構造を有するバリスタが開示される。バリスタは、対向する第１の端面に隣接した第１の端子と、長さ方向で電極長を有し、幅方向で電極幅を有する第１の電極を含む第１の電極層とを備える。第１の電極は、第１の電極の電極幅に沿って第１の端子に接続される。また、バリスタは、対向する第２の端面に隣接した第２の端子と、長さ方向で電極長を有し、幅方向で電極幅を有する第２の電極を含む第２の電極層とを備えもする。第２の電極は、第２の電極の電極幅に沿って第２の端子に接続される。第１の電極または第２の電極の少なくともいずれかが、約１未満の電極アスペクト比を有してよい。

本発明の別の実施形態によれば、幅方向でオフセットされた対向する第１の側面と第２の側面、および長さ方向でオフセットされた対向する第１の端面と第２の端面を規定する長方形構造を有するバリスタが提供される。バリスタは、対向する第１の端面に隣接した第１の端子と、第１の電極を含む第１の電極層とを備える。第１の電極は、第１の端子に接続される。バリスタは、対向する第２の端面に隣接した第２の端子と、第２の電極を含む第２の電極層とを備える。第２の電極は、第２の端子に接続される。第２の電極は、重なり合う領域に沿って第１の電極と重なり合う。重なり合う領域は、約１未満の重なり合いアスペクト比を有する。

本発明の別の実施形態によれば、幅方向でオフセットされた対向する第１の側面と第２の側面、および長さ方向でオフセットされた対向する第１の端面と第２の端面を規定する長方形構造を有するバリスタアレイが提供される。バリスタアレイは、対向する第１の端面に関連付けられた第１の端子と、第１のセットの電極を含む第１の電極層とを備える。第１のセットの電極のそれぞれが、第１の端子に接続され、それぞれが、長さ方向で電極長を有し、幅方向で電極幅を有する。バリスタアレイは、対向する第２の端面に関連付けられた第２の端子と、第２のセットの電極を含む第２の電極層とを備える。第２のセットの電極のそれぞれが、第２の端子に接続され、長さ方向で電極長を有し、幅方向で電極幅を有する。第２のセットの電極または第１のセットの電極のうちの電極のうちの少なくとも１つが、約１未満の電極アスペクト比を有する。

当業者に向けられた、最良の形態を含む、本主題の完全で、実現可能にする開示が、添付の図を参照する本明細書において提示される。

本開示の態様によるバリスタの一実施形態の断面図である。 図１Ａのバリスタの層の上面図である。 端子なしに示される図１Ａのバリスタの透視図である。 端子を有して示される図１Ａのバリスタの透視図である。 本開示の態様によるバリスタのＴ電極実施形態の断面図である。 図２Ａのバリスタの層の上面図である。 端子なしに示される図２Ａのバリスタの透視図である。 端子を有して示される図２Ａのバリスタの透視図である。 図１Ａ〜図１Ｄに示される実施形態によるペアの誘電体層の間の重なり合う領域を示す図である。 図２Ａ〜図２Ｄに示される実施形態によるペアの誘電体層の間の重なり合う領域を示す図である。 図１Ａ〜図１Ｄに示される実施形態による複数の誘電体電極層の製造に関するパネルレイアウトを示す図である。 図２Ａ〜図２Ｄに示される実施形態による複数の誘電体電極層の製造に関するパネルレイアウトを示す図である。 本開示の態様によるバリスタアレイを示す図である。 本開示の態様によるバリスタの制限電圧を試験するのに使用される例示的な電流波を示す図である。 本開示の態様によるバリスタの制限電圧の例示的な試験中の電流および電圧を示す図である。

本明細書および添付の図面のすべてにわたる参照符号の繰返しの使用は、本主題の同一の、もしくは類似した特徴、電極、またはステップを表すことを意図している。
本開示は、例示的な実施形態の説明に過ぎず、例示的な構成において実施される、本主題のより広い態様を限定することは意図していないことが当業者には理解されよう。

一般に、本開示は、より低い制限電圧を有するバリスタおよびバリスタアレイを対象とする。一般に、バリスタのアクティブ抵抗（ａｃｔｉｖｅ ｒｅｓｉｓｔａｎｃｅ）を小さくすることが、より低い制限電圧をもたらすことが可能である。例えば、バリスタを形成するのに使用される材料の特性、ならびにバリスタおよびバリスタの電極の寸法を含め、多くの要因がバリスタのアクティブ抵抗に寄与することが可能である。

バリスタは、複数の交互する誘電体層を含んでよく、各層が、電極を含んでよい。誘電体層は、一緒にプレス加工されて、一体構造を形成すべく焼結されてよい。誘電体層は、例えば、チタン酸バリウム、酸化亜鉛、または他の任意の適切な誘電材料などの任意の適切な誘電材料を含んでよい。誘電材料の電圧依存の抵抗をもたらす、または強化する様々な添加物が誘電材料に含められてよい。例えば、一部の実施形態において、添加物は、コバルトの酸化物、ビスマスの酸化物、マンガンの酸化物、またはその組合せを含んでよい。一部の実施形態において、添加物は、ガリウムの酸化物、アルミニウムの酸化物、アンチモンの酸化物、クロムの酸化物、チタンの酸化物、鉛の酸化物、バリウムの酸化物、ニッケルの酸化物、バナジウムの酸化物、スズの酸化物、またはその組合せを含んでよい。誘電材料は、約０．５モルパーセントから約３モルパーセントに及ぶ範囲の添加剤でドープされてよく、一部の実施形態において、約１モルパーセントから約２モルパーセントに及ぶ範囲の添加剤でドープされてよい。誘電材料の平均結晶粒径（ａｖｅｒａｇｅ ｇｒａｉｎ ｓｉｚｅ）が、誘電材料の非線形特性に寄与することが可能である。一部の実施形態において、平均結晶粒径は、約１０ミクロンから１００ミクロンに及ぶ範囲のことが可能であり、一部の実施形態において、約２０ミクロンから８０ミクロンに及ぶ範囲であることが可能である。また、バリスタは、２つの端子を含んでもよく、各電極が、それぞれの端子に接続されてよい。電極は、電極の長さに沿って、および／または電極と端子の間の接続において抵抗をもたらしてよい。

使用される特定の構成にかかわらず、本発明者らは、電極および／または全体的な寸法のアスペクト比に対する選択的な管理を通じて、より低い制限電圧を示すバリスタが実現されることが可能であることを見出した。例えば、一部の実施形態において、少なくとも１つの電極が、電極の長さを電極の幅で割ったものとして定義されるアスペクト比を有してよい。一部の実施形態において、少なくとも１つの電極の電極アスペクト比は、１未満である。例えば、一部の実施形態において、電極アスペクト比は、約０．０５より大きく、かつ１未満であってよく、一部の実施形態において、約０．１より大きく、かつ約０．９未満であってよく、一部の実施形態において、約０．２より大きく、かつ約０．８未満であってよく、一部の実施形態において、約０．３より大きく、かつ約０．７未満であってよい。

一部の実施形態において、電極は、長さ方向および幅方向で重なり合ってよく、またはインターリーブしてよい。また、電極の間の重なり合う領域のサイズおよび形状が、バリスタのアクティブ抵抗に影響することもあり、それ故、制限電圧に影響することもある。重なり合う領域は、重なり合う領域の幅で割った重なり合う領域の長さとして定義される重なり合いアスペクト比を有してよい。一部の実施形態において、重なり合いアスペクト比は、１未満であってよい。例えば、一部の実施形態において、重なり合いアスペクト比は、約０．０５より大きく、かつ１未満であってよく、一部の実施形態において、約０．１より大きく、かつ約０．９未満であってよく、一部の実施形態において、約０．２より大きく、かつ約０．８未満であってよく、一部の実施形態において、約０．３より大きく、かつ約０．７未満であってよい。

本開示の態様によれば、一部の実施形態において、バリスタまたはバリスタアレイが、バリスタまたはバリスタアレイの幅で割ったバリスタまたはバリスタアレイの長さとして定義される全体的なアスペクト比を有してよい。一部の実施形態において、全体的なアスペクト比は、１未満であってよい。例えば、一部の実施形態において、全体的なアスペクト比は、約０．０５より大きく、かつ１未満であってよく、一部の実施形態において、約０．１より大きく、かつ約０．９未満であってよく、一部の実施形態において、約０．２より大きく、かつ約０．８未満であってよく、一部の実施形態において、約０．３より大きく、かつ約０．７未満であってよい。

一部の実施形態において、本開示の態様によるバリスタまたはバリスタアレイが、４０ボルト未満の制限電圧を有してよい。例えば、一部の実施形態において、バリスタ１０が、約１ボルトから約２４ボルトに及ぶ範囲の制限電圧を有してよく、一部の実施形態において、約２ボルトから約１２ボルトに及ぶ範囲の制限電圧を有してよく、一部の実施形態において、約３ボルトから約８ボルトに及ぶ範囲の制限電圧を有してよく、一部の実施形態において、約４ボルトから約６ボルトに及ぶ範囲の制限電圧を有してよい。

次に図を参照して、本開示の例示的な実施形態が次に詳細に説明される。図１Ａ〜図１Ｄが、本開示の態様によるバリスタ１０の一実施形態を示す。図１Ａは、バリスタ１０の一実施形態の様々な層を示す概略断面図である。一実施形態において、バリスタ１０は、例えば、前述したとおり、セラミック誘電材料で作られた複数の全体的に平面的な誘電体層を含んでよい。

図１Ａを参照すると、バリスタ１０が、交互する第１の層１２と第２の層１４を含んでよい。各第１の層１２が、第１の端子１７に接続された第１の電極１６を含んでよく、各第２の層１４が、第２の端子１９に接続された第２の電極１８を含んでよい。電極１６、１８は、パラジウム、銀、白金、銅などの導体から形成されてよく、または誘電体層上に印刷されることが可能な別の適切な導体から形成されてよい。

また、バリスタ１０は、上側誘導体層２０と、下側誘導体層２２とを含んでもよい。一部の実施形態において、上側誘導体層２０、および下側誘導体層２２のうちの１つまたは複数が、ダミー電極２４を含んでよい。バリスタ１０は、単一の上側誘導体層２０と、単一の下側誘導体層２２とを有するものとして示されるが、本開示の範囲を逸脱することなく、任意の適切な数の上側誘導体層２０または下側誘導体層２２が使用されることが可能であることを理解されたい。さらに、一部の実施形態において、上側誘導体層２０および下側誘導体層２２は、ダミー電極２４をまったく含まなくてよく、電極をまったく含まなくてもよい。

また、本開示は、いずれの特定の数の誘電体電極層にも限定されないことも理解されたい。例えば、一部の実施形態において、バリスタ１０が、２つ以上の誘電体電極層、４つ以上の誘電体電極層、８つ以上の誘電体電極層、１０以上の誘電体電極層、２０以上の誘電体電極層、３０以上の誘電体電極層、または任意の適切な数の誘電体電極層を含んでよい。

図１Ｃおよび図１Ｄを参照すると、バリスタ１０が、第１の端面２６を有してよい。図１Ｃおよび図１Ｄの観点から示されないものの、バリスタ１０は、第１の端面２６に対向し、長さ方向３４でオフセットされた第２の端面２７を含んでよいことを理解されたい。また、バリスタ１０は、第１の側面２８を有してもよく、図１Ｃおよび図１Ｄの観点から示されないものの、バリスタは、第１の側面２８に対向し、幅方向３０でオフセットされた第２の側面２９を含んでよいことを理解されたい。

図１Ｂは、バリスタ１０の第１の層１２を示す。一部の実施形態において、層１２、１４、および電極１６、１８はそれぞれ、全体的に長方形の形状を有してよい。各電極１６、１８は、長さ方向３４で長さ３６を有してよく、幅方向３０でそれぞれの幅３８を有してよい。

図１Ｃは、一切端子を有しないバリスタ１０を示す。上記のとおり、一部の実施形態において、バリスタ１０の上側層２２は、ダミー電極２４を含んでよい。第１の電極１６のエッジは、第１の端面２６まで延びてよい。図１Ｄを参照すると、バリスタ１０が、バリスタ１０の内部電極１６、１８をプリント回路基板に結合するための端子構造を含んでよい。端子構造は、第１の端子１７と、第２の端子１９とを含んでよい。第１の端子１７および第２の端子１９は、白金、銅、パラジウム−銀、または他の適切な導体材料の金属化層を含んでよい。スパッタリングなどの典型的な処理技法によって施された、クロム／ニッケル層とその後に続く銀／鉛層が、端子構造のための外側導体層として使用されることが可能である。

図１Ｄに示されるとおり、第１の端子１７が、第１の端子１７が第１の電極１６に電気的に接続されるようにバリスタ１０の第１の端面２６上に配置されてよい。第１の電極１６が、バリスタ１０の第１の端面２６まで延びて、第１の端子１７に接続されてよい。さらに、第２の端子１９が、バリスタの第２の端面２７上に配置されてよく、第２の電極１８が、バリスタ１０の第２の端面２７まで延びて、第２の端子１９に接続されてよい。

上記のとおり、上側誘電体層２０および／または下側誘電体層２２が、ダミー電極２４を含んでよい。一部の実施形態において、ダミー電極２４は、端子１７、１９に対する電気接続を向上させることが可能である。例えば、ダミー電極２４が端子１７、１９の一部を形成し、各端子１７、１９が、バリスタ１０のそれぞれの終端に巻き付くように、端子材料が、第１の端面２６、および第２の端面２７に沿って堆積させられてよい。一部の実施形態において、端子１７、１９は、端子１７、１９がバリスタ１０の各終端に巻き付くように、ダミー電極２４の上に堆積させられてよく、またはダミー電極２４の上にそれ以外で形成されてよい。しかし、他の実施形態において、バリスタ１０は、ダミー電極２４をまったく含まなくてよく、端子１７、１９は、バリスタ１０の上面および下面に沿って配置されなくてよい。例えば、一部の実施形態において、端子は、第１の端面２６上、および第２の端面２７上だけに配置されてよい。

図１Ｄを参照すると、バリスタ１０が、長さ方向３４で全長４０を有してよく、幅方向３０で全幅４２を有してよい。全長４０および／または全幅４２は、端子１７、１９を含んでよい。

図２Ａ〜図２Ｄを参照すると、別の実施形態において、電極１６、１８のうちの少なくとも１つが、Ｔ電極として構成されてよい。この実施形態は、それ以外、図１Ａ〜図１Ｄに示される実施形態と類似したように全体的に構成されてよい。Ｔ電極は、対向する２つの側部エッジと、終端エッジとを有する突出部分５４を有してよい。また、Ｔ電極は、１つまたは複数の肩部分５６を有してもよい。図２Ａ〜図２Ｄを参照すると、第１の端子１７が、バリスタ１０の第１の側面２８または第２の側面２９のうちの少なくとも１つに沿って第１の電極１６に接続されてよい。

本開示の態様によれば、Ｔ電極構成は、より低いアクティブ抵抗をもたらすことが可能であり、それ故、より低い制限電圧をもたらすことが可能である、電極１６、１８と端子１７、１９の間の向上した電気接続をもたらすことが可能である。図２Ｂおよび図２Ｃに示されるとおり、この実施形態において、電極１６は、第１の側面２８または第２の側面２９のうちの少なくとも１つにまで延びてよい。例えば、肩部分５６の一方が、第１の側面２８と交差してよく、肩部分５６の他方が、第２の側面２９と交差してよい。各肩部分５６は、肩部分５６が第１の側面２８と第２の側面２９のうちの１つを延長する辺長５８を規定してよい。図２Ｄに示されるとおり、一部の実施形態において、端子１７、１９は、端子１７、１９が側面２８、２９に沿ってそれぞれの電極１６、１８に電気的に接続されるように、第１の側面２８および／または第２の側面２９の一部分に沿って形成されてよい。一部の実施形態において、バリスタ１０の全長４０をバリスタ１０の辺長５８で割った辺長比が、約２．５から約１０に及ぶ範囲であってよく、一部の実施形態において、約３から約１０に及ぶ範囲であってよく、一部の実施形態において、約４から約１０に及ぶ範囲であってよく、一部の実施形態において、約５から約１０に及ぶ範囲であってよい。

電極１６、１８は、図１Ａおよび図２Ａに示されるとおり、重なり合ってよく、またはインターリーブしてよい。このことをよりよく例示すべく、図３Ａおよび図３Ｂが、第２の誘電体層１４上に積み重ねられた第１の誘電体層１２を示す。図３Ａは、図１Ａ〜図１Ｄに示される長方形の電極構成を示す。図３Ａおよび図３Ｂにおいて、第１の層１２は、重なり合う領域６０が第１の電極１６のクロスハッチングパターンと第２の電極１８のクロスハッチングパターンの組合せとして示されるように部分的に透明であるものとして示される。重なり合う領域は、幅方向３０で幅６２を有してよく、長さ方向３４で長さ６４を有してよい。

一般に、低い抵抗を有するバリスタは、低い制限電圧をもたらす。バリスタ１０の様々な構成要素の幾何学的構成および材料特性などの、多くの要因が、バリスタのアクティブ抵抗に寄与することが可能である。例えば、電極１６、１８が、電極１６、１８の長さに沿って抵抗をもたらしてよい。同様に、電極１６、１８と端子１７、１９の間の接続が、抵抗をもたらしてよい。一部の実施形態において、少なくとも１つの電極１２が、長さ３６を幅３８で割ったものとして定義される電極アスペクト比を有してよい。前述したとおり、一部の実施形態において、電極アスペクト比は、約１未満であってよい。

また、電極１６、１８の間の重なり合う領域６０の形状が、バリスタ１０のアクティブ抵抗に影響することもあり、それ故、バリスタ１０の制限電圧に影響することもある。一部の実施形態において、重なり合う領域６０は、重なり合い長６４を重なり合い幅６２で割ったものとして定義される重なり合いアスペクト比を有してよい。前述したとおり、一部の実施形態において、重なり合いアスペクト比は、約１未満であってよい。

また、バリスタ１０の全体形状が、バリスタ１０のアクティブ抵抗に影響することもあり、それ故、バリスタ１０の制限電圧に影響することもある。バリスタ１０は、バリスタ１０の全長４０をバリスタ１０の全幅４２で割ったものとして定義される全体アスペクト比を有してよい。前述したとおり、一部の実施形態において、全体アスペクト比は、約１未満であってよい。

図４は、図１および図２に示されるバリスタ１０の実施形態による複数の誘電体電極層１２の製造に関するパネルレイアウト６６を示す。電極１６、１８は、任意の適切な印刷技法を使用して誘電材料の薄板上に印刷されてよい。例えば、電極インクを用いたシルクスクリーン印刷が、使用されてよい。個々の誘電体電極層１２、１４が、バリスタ１０を形成するように積み重ねられてよく、ダイシングされてよく、プレス加工されてよく、および／または焼結されてよい。例えば、ギロチンが、１つまたは複数の縦の切断線６８、および１つまたは複数の横の切断線７０に沿ってなど、積層された薄板をダイシングするように構成されてよい。

図５は、図２Ａ〜図２Ｄに示されるバリスタ１０の実施形態による複数の誘電体電極層１２の製造に関するパネルレイアウト６６を示す。前述した印刷技法および切断技法が使用されてよい。上記のとおり、積層された薄板が、１つまたは複数の縦の切断線６８、および１つまたは複数の横の切断線６８に沿って切断されてよい。

図４および図５は、３×２電極配置で６つの電極１６、１７を有するパネルレイアウト６６を示すものの、他の実施形態において、パネルレイアウト６６は、他の数および配置の電極を含んでよい。例えば、一部の実施形態において、パネルレイアウト６６は、２ないし１０００の電極を含んでよく、一部の実施形態において、１０ないし１００の電極を含んでよく、一部の実施形態において、２０ないし５０の電極を含んでよい。しかし、任意の適切な数の電極が、パネルレイアウト６６上に印刷されてよい。

図６を参照すると、一部の実施形態において、複数のバリスタを含むバリスタアレイ１００が形成されてよい。一部の実施形態において、バリスタアレイ１００は、３つのバリスタを含んでよい。バリスタアレイ１００は、４ペアの交互する層１２、１４を含んでよく、層１２、１４のそれぞれが、バリスタごとに３つの電極１６、１８を提供してよい。図６に示されるバリスタアレイ１０は、図１Ａ〜図１Ｄに示される長方形の電極１６、１８、および／または図２Ａ〜図２Ｄに示されるＴ電極を含んでよい。バリスタアレイ１００は、図１〜図４に示される単一のバリスタ実施形態に関して説明されたのと類似した様態で製造されてよい。例えば、電極インクが、積層された薄板上に印刷されてよい（例えば、シルクスクリーンを使用して）。一部の実施形態において、図４および／または図５に示されるパネルレイアウト６６が、使用されてよい。前述したとおり、個々の誘電体電極層１２、１４が、バリスタアレイ１００を形成するように積み重ねられてよく、ダイシングされてよく、プレス加工されてよく、および／または焼結されてよい。

バリスタアレイ１００は、長さ方向３４で全長１０２を有してよく、幅方向３０で全幅１０４を有してよい。バリスタアレイ１００は、全幅１０４を全長１０２で割ったものとして定義される全体アスペクト比を有してよい。前述したとおり、一部の実施形態において、全体アスペクト比は、約１未満であってよい。

電圧過渡現象または電圧サージが生じると、電極１６、１８の２つ以上の間で電流が流れることが可能である。このことが、回路基板の他の１つまたは複数の構成要素に電流が流れることを防止して、回路基板上の他の構成要素を損傷から保護することが可能である。本明細書において説明されるバリスタ１０および／またはバリスタアレイ１００は、自動車アプリケーションに特に適していることが可能である。他のアプリケーションは、ディファレンシャルモードとコモンモードの両方の過渡電圧サージ保護のためのサージ保護を提供することを含んでよい。

本発明は、以下の実施例を参照してよりよく理解されることが可能である。

実施例
当技術分野において知られているとおり、電子デバイスのケースサイズは、４数字コード（例えば、ＸＸＹＹ）として表現されてよく、ここで、最初の２つの数字（ＸＸ）は、ミリメートル単位の（または１／１０００インチ単位の）デバイスの長さであり、最後の２つの数字（ＹＹ）は、ミリメートル単位の（または１／１０００インチ単位の）デバイスの幅である。例えば、一般的なメートル法ケースサイズは、２０１２、１６０８、０６０３を含んでよい。本開示の態様によれば、「逆幾何学（ｒｅｖｅｒｓｅ ｇｅｏｍｅｔｒｙ）」バリスタが、提供されてよい。例えば、逆幾何学１２２０メートル法ケースサイズバリスタが、提供されてよい（１２ミリメートルの長さ、および２０ミリメートルの幅を有する）。逆幾何学１２２０メートル法ケースサイズバリスタは、従来の２０１２メートル法ケースサイズバリスタ（２０ミリメートルの長さ、および１２ミリメートルの幅を有する）と比べて「逆転」されていてよい。逆幾何学１２２０メートル法ケースサイズバリスタは、例えば、全体的に長方形の電極を有してよい。そのような逆幾何学バリスタは、約０．７８の電極アスペクト比を有してよい。一部の実施形態において、逆幾何学１２２０メートル法ケースサイズバリスタは、Ｔ電極を含んでよい。そのような逆幾何学バリスタは、約０．４９の電極アスペクト比を有してよい。前述の逆幾何学１２２０バリスタのそれぞれは、約０．４８のそれぞれの重なり合いアスペクト比と、約０．６７のそれぞれの全体アスペクト比を有してよい。

本開示の態様による逆幾何学バリスタの他の実施例は、逆幾何学０８１６バリスタ、および逆幾何学０６０３バリスタを含んでよい。これらのバリスタのそれぞれは、長方形の電極および／またはＴ電極を有して構成されてよい。

試験方法
以下のセクションは、様々なバリスタ特性を測定すべくバリスタを試験するための例示的な方法を提供する。

バリスタの制限電圧は、Ｋｅｉｔｈｌｅｙ ２４００（Ｒ）シリーズのソースメジャーユニット（ＳＭＵ）、例えば、Ｋｅｉｔｈｌｅｙ ２４１０−Ｃ（Ｒ）ＳＭＵを使用して測定されてよい。バリスタは、例えば、ＡＮＳＩ標準Ｃ６２．１により、８／２０マイクロ秒の電流波を受けてよい。電流波は、１ｍＡのピーク電流値を有してよい。ピーク電流値は、後段でより詳細に説明されるとおり、ピーク電流値がバリスタに電圧を「クランプする」ことをさせるように選択されてよい。例示的な電流波が、図７に示される。電流（垂直軸２０２）は、時間（水平軸２０４）に対してプロットされる。電流は、ピーク電流値２０６まで増加し、その後、減衰することが可能である。「立ち上がり」時間周期（垂直の破線２０６で示される）は、電流パルス（ｔ＝０における）の開始から、電流がピーク電流値２０６の９０％（水平の破線２０８で示される）に達するときまでであることが可能である。「立ち上がり」時間は、８マイクロ秒であることが可能である。「減衰時間」（垂直の破線２１０で示される）は、電流パルス（ｔ＝０における）の開始から、ピーク電流値２０６の５０％（水平の破線２１２で示される）までであることが可能である。「減衰時間」は、２０マイクロ秒であることが可能である。電流波の間にバリスタにかかる最大電圧として測定される制限電圧。

図８を参照すると、バリスタにかかる電圧（水平軸３０２）が、バリスタを通る電流（垂直軸３０４）に対してプロットされる。図８に示されるとおり、電圧がブレークダウン電圧３０６を超えると、バリスタを流れるさらなる電流は、バリスタにかかる電圧を大きく増加させることはない。言い換えると、バリスタは、ほぼ制限電圧３０８において電圧を「クランプする」。それ故、制限電圧３０８が、電流波の間にバリスタの両端で測定される最大電圧として正確に測定されることが可能である。このことは、ピーク電流値３１０がバリスタを損傷するほど大きくない限り、成立しつづける。

本発明のこれら、およびその他の変形形態および変更形態が、本発明の趣旨および範囲を逸脱することなく、当業者によって実施されることが可能である。さらに、様々な実施形態の態様は、全体としても、部分的にも入れ替えられてよいことを理解されたい。さらに、以上の説明は、例示に過ぎず、そのような添付の特許請求の範囲にさらに記載される本発明を限定することは意図していないことが、当業者には認識されよう。

Claims (20)

1. 幅方向でオフセットされた対向する第１の側面と第２の側面、および長さ方向でオフセットされた対向する第１の端面と第２の端面を規定する長方形構造を有するバリスタであって、
   対向する前記第１の端面に隣接した第１の端子と、
   前記長さ方向で電極長を有し、前記幅方向で電極幅を有する第１の電極を含み、前記第１の電極は、前記第１の電極の前記電極幅に沿って前記第１の端子に接続される、第１の電極層と、
   対向する前記第２の端面に隣接した第２の端子と、
   前記長さ方向で電極長を有し、前記幅方向で電極幅を有する第２の電極を含み、前記第２の電極は、前記第２の電極の前記電極幅に沿って前記第２の端子に接続される、第２の電極層と
   を備え、
   前記第１の電極または前記第２の電極の少なくともいずれかは、約１未満の電極アスペクト比を有する、バリスタ。
2. バリスタの制限電圧は、約１２ボルト未満である、請求項１に記載のバリスタ。
3. 前記第１の電極は、前記幅方向で重なり合い幅を有し、前記長さ方向で重なり合い長を有する重なり合い領域を規定するように前記幅方向と前記長さ方向の両方で前記第２の電極と重なり合い、
   前記重なり合い領域は、約１未満の重なり合いアスペクト比を有する、請求項１に記載のバリスタ。
4. 対向する前記第１の端面と前記第２の端面の間の前記長さ方向における全長、および対向する第１の側面と第２の側面の間の前記幅方向における全幅と、
   約１未満である全体アスペクト比と
   をさらに備える請求項１に記載のバリスタ。
5. 前記第１の電極または前記第２の電極のうちの少なくともいずれかは、Ｔ電極である、請求項１に記載のバリスタ。
6. 前記第１の端子は、前記バリスタの対向する前記第１の側面または対向する前記第２の側面のうちの少なくともいずれかに沿って前記第１の電極に接続される、請求項１に記載のバリスタ。
7. 前記第１の電極または前記第２の電極のうちの少なくとも１つは、対向する前記第１の側面または対向する前記第２の側面のうちの少なくともいずれかと交差する、請求項１に記載のバリスタ。
8. 幅方向でオフセットされた対向する第１の側面と第２の側面、および長さ方向でオフセットされた対向する第１の端面と第２の端面を規定する長方形構造を有するバリスタであって、
   対向する前記第１の端面に隣接した第１の端子と、
   前記第１の端子に接続された第１の電極を含む第１の電極層と、
   対向する前記第２の端面に隣接した第２の端子と、
   前記第２の端子に接続された第２の電極を含む第２の電極層と
   を備え、
   前記第２の電極は、前記幅方向で重なり合い幅を有し、前記長さ方向で重なり合い長を有する重なり合い領域に沿って前記第１の電極と重なり合い、
   前記重なり合い領域は、約１未満の重なり合いアスペクト比を有する、バリスタ。
9. 対向する前記第１の端面と前記第２の端面の間の前記長さ方向における全長、および対向する第１の側面と第２の側面の間の前記幅方向における全幅と、
   約１未満である全体アスペクト比と
   をさらに備える請求項８に記載のバリスタ。
10. バリスタの制限電圧は、約１２ボルト未満である、請求項８に記載のバリスタ。
11. 前記第１の電極または前記第２の電極のうちの少なくともいずれかは、Ｔ電極である、請求項８に記載のバリスタ。
12. 前記第１の端子は、前記バリスタの対向する前記第１の側面または対向する前記第２の側面のうちの少なくともいずれかに沿って前記第１の電極に接続される、請求項８に記載のバリスタ。
13. 前記第１の電極または前記第２の電極のうちの少なくとも１つは、対向する前記第１の側面または対向する前記第２の側面のうちの少なくともいずれかと交差する、請求項８に記載のバリスタ。
14. 幅方向でオフセットされた対向する第１の側面と第２の側面、および長さ方向でオフセットされた対向する第１の端面と第２の端面を規定する長方形構造を有するバリスタアレイであって、
    対向する前記第１の端面に関連付けられた第１の端子と、
    第１のセットの電極を含み、前記第１のセットの電極のそれぞれは、前記第１の端子に接続され、かつ前記長さ方向で電極長を有し、前記幅方向で電極幅を有する第１の電極層と、
    対向する前記第２の端面に関連付けられた第２の端子と、
    第２のセットの電極を含み、前記第２のセットの電極のそれぞれは、前記第２の端子に接続され、かつ前記長さ方向で電極長を有し、前記幅方向で電極幅を有する第２の電極層と
    を備え、
    前記第１のセットの電極または前記第２のセットの電極のうちの少なくとも１つの電極は、約１未満の電極アスペクト比を有する、バリスタアレイ。
15. 前記第１のセットの電極のうちの前記電極のうちの少なくとも１つは、前記幅方向で重なり合い幅を有し、前記長さ方向で重なり合い長を有する重なり合い領域を規定するように前記長さ方向および前記幅方向で前記第２のセットの電極のうちの前記電極のうちの少なくとも１つと重なり合い、
    前記重なり合い領域は、約１未満の重なり合いアスペクト比を有する、請求項１４に記載のバリスタアレイ。
16. 対向する前記第１の端面と前記第２の端面の間の前記長さ方向における全長、および対向する前記第１の側面と前記第２の側面の間の前記幅方向における全幅と、
    １未満である全体アスペクト比と
    をさらに備える請求項１４に記載のバリスタアレイ。
17. 前記第１のセットの電極または前記第２のセットの電極のうちの少なくともいずれかは、Ｔ電極である、請求項１４に記載のバリスタアレイ。
18. 前記第１の端子は、前記バリスタの対向する前記第１の側面または対向する前記第２の側面のうちの少なくともいずれかに沿って前記第１の電極に接続される、請求項１４に記載のバリスタアレイ。
19. 前記第１のセットの電極または前記第２のセットの電極のうちの少なくともいずれかは、対向する前記第１の側面または対向する前記第２の側面のうちの少なくともいずれかと交差する、請求項１４に記載のバリスタアレイ。
20. バリスタアレイの前記第１の端子と前記第２の端子の間の前記制限電圧は、約１２ボルト未満である、請求項１４に記載のバリスタアレイ。

Images