JPH01194479A - 積層熱電素子およびその製造方法 - Google Patents

積層熱電素子およびその製造方法

Info

Publication number
JPH01194479A
JPH01194479A JP63020119A JP2011988A JPH01194479A JP H01194479 A JPH01194479 A JP H01194479A JP 63020119 A JP63020119 A JP 63020119A JP 2011988 A JP2011988 A JP 2011988A JP H01194479 A JPH01194479 A JP H01194479A
Authority
JP
Japan
Prior art keywords
semiconductor ceramic
type semiconductor
layer
thermoelectric element
plates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63020119A
Other languages
English (en)
Inventor
Yutaka Shimabara
豊 島原
Yasunobu Yoneda
康信 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP63020119A priority Critical patent/JPH01194479A/ja
Publication of JPH01194479A publication Critical patent/JPH01194479A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Temperature Or Quantity Of Heat (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (al産業上の利用分野 この発明は、複数のp型半導体セラミック仮とn型半導
体セラミック板とを交互に積層してなる熱電素子および
その製造方法に関する。
(b)従来の技術 従来、熱電素子の熱起電力を高めるために、複数のn型
半導体層とn型半導体層とを積層して多層化することが
行われている。
例えば、特開昭61−263176号で開示された熱電
素子は複数のn型半導体層とn型半導体層とを交互に積
み重ね、両層の界面にP’N接合部を残して空隙層を形
成し、その空隙層にガラス質を充填させて絶縁層を形成
することによって、積層熱電素子を構成している。
[C)発明が解決しようとする問題点 ところで、一般に熱電素子の性能指数をZとすればZは
次の式で示される。
Z−α2/にρ ここでαはゼーベック係数、Kは熱伝導率、ρは比抵抗
である。
上記従来例では、複数の半導体層間にガラス質が充填さ
れて絶縁層が形成されているが、ガラス自体の熱伝導率
は一般に太き(、熱電素子全体の熱伝導率Kが増大し、
性能指数Zが低下する。たとえばこの熱電素子を熱セン
サに用いる場合、感度の減少を招く。
この発明の目的は、熱電素子全体の熱伝導率を小さくし
て性能指数を増大さセた積層熱電素子およびその製造方
法を提供することにある。
fd1問題点を解決するための手段 この発明の熱電素子は、複数のn型半導体セラミック層
とn型半導体セラミック層とを交互に積層してなる積層
熱電素子において、 n型半導体セラミック層とn型半導体セラミック層の両
層間の一端部に両層間を電気的に接続する電極を介在さ
せ、この電極を除く他の領域に絶縁樹脂層を介在させた
ことを特徴としている。
また、この発明の積層熱電素子の製造方法は、隣接する
他の半導体セラミック板との電気的接続部に導電ペース
トを、電気的絶縁部に空隙形成用ペーストを、それぞれ
複数のn型半導体セラミック板およびn型半導体セラミ
ック板に塗布し、n型半導体セラミック板とn型半導体
セラミック板とを交互に積層し、焼き付けることによっ
て各セラミック板間に電極と空隙層を形成し、この空隙
層に樹脂溶液を注入または含浸させたのち、乾燥硬化す
ることを特徴としている。
te1作用 この発明の積層熱電素子においては、n型半導体セラミ
ック層とn型半薄体セラミック層の両層間の一端部に両
層間を電気的に接続する電極が介在されているとともに
、この電極を除く他の領域に絶縁樹脂層が介在されてい
る。この絶縁樹脂層の熱伝導率はn型半導体セラミック
層およびn型半導体セラミック層の熱伝導率よりはるか
に小さい。このため積層熱電素子全体の熱伝導率を小さ
くすることができる。これにより性能指数Zの低下を防
ぎ、たとえば高感度の熱センサを構成することができる
この発明の積層熱電素子の製造方法においては、複数の
n型半導体セラミック板およびn型半導体セラミック板
のおのおのに、隣接する他の半導体セラミック板との電
気的接続部に導電ペーストが塗布され、電気的絶縁部に
空隙形成用ペーストが塗布される。その後、n型半導体
セラミック板とn型半導体セラミック板とが交互に積層
され、焼付られることにより、各セラミック板は導電ペ
ーストにより電気的に接続されるとともに接合される。
このとき、空隙形成用ペーストは気化されて空隙層が形
成される。その後、この空隙層に絶縁樹脂溶液が注入ま
たは含浸されて乾燥硬化されることによって、絶縁樹脂
により空隙層が充填される。これにより一体化された積
層熱電素子が得られる。
なお、p型半導体セラミックには、NiO,Feo、C
oo、MnOの一種または二種以上か、らなる材料にL
+20をドープした材料、n型半m体セラミックには、
BaTi0.+、またはBaTi0.に5rTi03.
CaTi0=、PbTiO3の一種もしくは二種以上を
含んだ材料に希土類もしくはpJ bz 05 、 T
 a 20sから一種以上をドープした材料、またはT
iO2にNb2O5もしくは’razosをドープした
材料、またはZnoにAl2O3もしくはGaz 03
をドープした材料を用いることができる。
また、電極材料としてPt、Pd、Ag−Pd1.l!
、Ni中から一種以上を、絶縁体材料としてBa0−T
iOx−3iO□系材料を用いることができる。
(fl実施例 p型半導体セラミックとして、Ni099.5mo1%
に対してLi2Oを0.5moffi%ドープした材料
を50X20X0.25mmのグリーンシートとして成
形し、空気中において1250℃で1時間焼成し、焼結
板を得た。
一方n型半導体セラミックとして、BaTi○380m
o/%、CaTiC)+  19.5mo/%に対して
Y2O3を0.5mo1%ドープした材料を50X20
X0.25mmのグリーンシートとして成形し、空気中
において1300 ’Cで1時間焼成し焼結板を得た。
続いて、両方の焼結板をダイヤモンドカッタで10X5
X0.2mm (厚みは焼成による収縮後の寸法)のサ
イズにカプトした。
その後、カットした複数のn型半導体セラミック板およ
びn型半導体セラミック板の各々に、隣接する他の半導
体セラミック板との電気的接続部に導電ペーストを印刷
し、電気的絶縁部に空隙形成用ペーストを印刷した。第
2図はその一例を表し、1はn型半導体セラミック板、
3は導電ペースト、4は空隙形成用ペーストを示してい
る。ここで、導電ペーストはAg、フェス、フリット溶
剤を混練してペースト状にしたもの、また、空隙形成用
ペーストは、カーボン、フェス、溶剤を混練してペース
ト状にしたカーボンペーストを用いた。
第1図は導電ペーストと空隙形成用ペーストをそれぞれ
印刷した半導体セラミック板の積層前の状態を示す斜視
図である。図においてla、lb、lc、ldはn型半
導体セラミック板、2a。
2b、2cはn型半導体セラミック板である。また、3
b〜3fは導電ペースト、4a〜4fは空隙形成用ペー
ストである。このように各ペーストを印刷した半導体セ
ラミック板を積層し、第3図(A)の断面図に示すよう
に半導体セラミック板の積層体を形成した。
この積層体を乾燥させた後950°Cまで加熱すること
によって導電ペーストの焼付および空隙形成用ペースト
の気化を行った。第3図(B)はこのときの状態を示し
ている。
その後、ポリスチレン系またはエポキシ系の樹脂溶液に
積層体を浸漬し、真空脱気した後、加圧含浸させた。な
お、その際、のちに取出電極を形成すべき箇所に樹脂溶
液が付着しないようにテーピイングを行った。
その後樹脂溶液槽から積層体を取り出し、加熱乾燥させ
て樹脂を硬化させた。これにより各半導体セラミック板
間を絶縁樹脂によって充填した。
第3図(C)は絶縁樹脂充填後の積層体の断面し1を示
している。図において5は充填された絶縁樹脂である。
第1図および第3図(A)〜(C)に示した例は説明上
層数を少なくして表しているが、p型半導体層とn型半
導体層をそれぞれ10層としてlQX5X5mmの積層
体を形成し、これをIO×5 (積層方向)×2 (ス
ライス幅)の寸法にスライスして熱電素子を作成したと
ころ、約25mV/にの熱起電力が得られた。また、上
記実施例によればp型半導体セラミックの温度に対する
ゼーベック係数の絶対値が負特性、n型半導体セラミッ
クの温度に対するゼーベック係数の絶対値が正特性であ
る。このため、両生導体セラミック板を積層した熱電素
子は正負キャンセルされて平坦な温度特性を備えている
(g)発明の効果 以上のようにこの発明によれば、p型半導体セラミック
層とn型半導体セラミック層間の電気的接続部以外の領
域に絶縁樹脂層を介在させたことにより、素子全体の熱
伝導率Kを小さくし、性能指数Zを増大させることがで
きる。これにより高感度の熱センサを構成することがで
きる。
【図面の簡単な説明】
第1図はこの発明の実施例である積層熱電素子の製造途
中の状態を示す斜視図、第2図は半導体セラミック板と
これに印刷したペーストについて示す図、第3図(A)
〜(C)は同積層熱電素子の製造途中における構造を示
す断面図である。 1a〜1d−n型半導体セラミック板、2a〜2C−n
型半導体セラミック板、3a〜3f−導電ペーストおよ
び焼付後の電極、4a〜4f−空隙形成用ペースト、 5−絶縁樹脂

Claims (2)

    【特許請求の範囲】
  1. (1)複数のp型半導体セラミック層とn型半導体セラ
    ミック層とを交互に積層してなる積層熱電素子において
    、 p型半導体セラミック層とn型半導体セラミック層の両
    層間の一端部に両層間を電気的に接続する電極を介在さ
    せ、この電極を除く他の領域に絶縁樹脂層を介在させた
    ことを特徴とする積層熱電素子。
  2. (2)隣接する他の半導体セラミック板との電気的接続
    部に導電ペーストを、電気的絶縁部に空隙形成用ペース
    トを、それぞれ複数のp型半導体セラミック板およびn
    型半導体セラミック板に塗布し、p型半導体セラミック
    板とn型半導体セラミック板とを交互に積層し、焼き付
    けることによって各セラミック板間に電極と空隙層を形
    成し、この空隙層に樹脂溶液を注入または含浸させたの
    ち乾燥硬化することを特徴とする積層熱電素子の製造方
    法。
JP63020119A 1988-01-29 1988-01-29 積層熱電素子およびその製造方法 Pending JPH01194479A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63020119A JPH01194479A (ja) 1988-01-29 1988-01-29 積層熱電素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63020119A JPH01194479A (ja) 1988-01-29 1988-01-29 積層熱電素子およびその製造方法

Publications (1)

Publication Number Publication Date
JPH01194479A true JPH01194479A (ja) 1989-08-04

Family

ID=12018234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63020119A Pending JPH01194479A (ja) 1988-01-29 1988-01-29 積層熱電素子およびその製造方法

Country Status (1)

Country Link
JP (1) JPH01194479A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010073398A1 (ja) * 2008-12-26 2012-05-31 富士通株式会社 熱電変換素子の製造方法及び熱電変換素子
EP2998983A2 (en) 2006-12-27 2016-03-23 Nikon Corporation Stage apparatus, exposure apparatus and device fabricating method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2998983A2 (en) 2006-12-27 2016-03-23 Nikon Corporation Stage apparatus, exposure apparatus and device fabricating method
JPWO2010073398A1 (ja) * 2008-12-26 2012-05-31 富士通株式会社 熱電変換素子の製造方法及び熱電変換素子
US8501518B2 (en) 2008-12-26 2013-08-06 Fujitsu Limited Method of manufacturing thermoelectric conversion element and thermoelectric conversion element
JP5360072B2 (ja) * 2008-12-26 2013-12-04 富士通株式会社 熱電変換素子の製造方法
US8940571B2 (en) 2008-12-26 2015-01-27 Fujitsu Limited Thermoelectric conversion element

Similar Documents

Publication Publication Date Title
US6462464B2 (en) Stacked piezoelectric device and method of fabrication thereof
US5523645A (en) Electrostrictive effect element and methods of producing the same
JP3239959B2 (ja) マイクロ波用非可逆回路素子
JPH0732273B2 (ja) 電歪効果素子
JPH04253382A (ja) 電歪効果素子
JPH11340081A (ja) 積層セラミック電子部品及びその製造方法
JPH01194479A (ja) 積層熱電素子およびその製造方法
JPS63153870A (ja) 電歪効果素子
JP2779896B2 (ja) 積層電子部品の製造方法
JP2689756B2 (ja) 急変サーミスタおよびその製造方法
JP2004281957A (ja) 積層型セラミック電子部品およびその製造方法
JPS61174681A (ja) 積層圧電体の製造方法
JPH01183862A (ja) 積層熱電素子およびその製造方法
JPH06314602A (ja) セラミック電子部品
JP3528972B2 (ja) Ntcサーミスタ
JPH0476969A (ja) 電歪効果素子
JPH01183863A (ja) 積層熱電素子
JPS639168A (ja) 電歪式変位素子
JP2003109820A (ja) 積層型インダクタ及びその製造方法
JPS60154581A (ja) 積層圧電体およびその製造方法
JPH08181032A (ja) 積層セラミックコンデンサ
JPH0534122Y2 (ja)
JPH01262678A (ja) 積層熱電素子およびその製造方法
JPH0280927A (ja) 積層熱電素子およびその製造方法
JPH01147879A (ja) 積層型圧電素子の製造方法