JP2008205343A - 積層型サーミスタの製造方法 - Google Patents

積層型サーミスタの製造方法 Download PDF

Info

Publication number
JP2008205343A
JP2008205343A JP2007041861A JP2007041861A JP2008205343A JP 2008205343 A JP2008205343 A JP 2008205343A JP 2007041861 A JP2007041861 A JP 2007041861A JP 2007041861 A JP2007041861 A JP 2007041861A JP 2008205343 A JP2008205343 A JP 2008205343A
Authority
JP
Japan
Prior art keywords
semiconductor ceramic
ceramic layer
laminated
ptc
room temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007041861A
Other languages
English (en)
Inventor
Akira Kakinuma
朗 柿沼
Kazuhiko Ito
和彦 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2007041861A priority Critical patent/JP2008205343A/ja
Publication of JP2008205343A publication Critical patent/JP2008205343A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

【課題】高いPTC特性を備えつつ、積層型PTCサーミスタの低抵抗化を図るための技術を提供する。
【解決手段】半導体セラミック層とNi系金属から構成される内部電極とが交互に積層されるとともに、内部電極と電気的に接続された外部電極とを有し、正の抵抗温度特性を有する積層型サーミスタの製造方法において、半導体セラミック層を(Ba1-w−xSrREα TiO+βSiO+zMnO・・・組成式(1)で示される化合物を含む焼結体から構成し、半導体セラミック層のBa、Sr、RE、Ti、Siに関する原料を所定温度で加熱保持して仮焼体を得た後、得られた仮焼体を粉砕する。そして、得られた粉砕粉末に、半導体セラミック層のMnに関する原料およびバインダを添加するようにした。半導体セラミック層のMnに関する原料は仮焼体を粉砕する際に添加してもよい。
【選択図】なし

Description

本発明は、内部電極にNi系金属を用い、正の抵抗温度特性を有する積層型サーミスタに関する。
サーミスタとして、正の抵抗温度特性を有する、つまり温度の上昇に対して抵抗が増加するサーミスタがある。このサーミスタはPTC(Positive Temperature Coefficient)サーミスタと称される。
PTCサーミスタは、チタン酸バリウム(BaTiO)を主成分とし微量の希土類元素等を添加して導電性をもたせた半導体磁器と電極とを備えて構成されており、例えば回路の過電流保護素子として、あるいは温度センサ等として広く利用されている。この半導体磁器としては、特許文献1に開示されたものが知られており、微量添加される希土類元素等は半導体化剤と称される。
近年、消費電力をできるだけ抑えるためにPTCサーミスタの低抵抗化の要望が強い。抵抗は電極面積に反比例するため、電極面積が大きいほど抵抗を低減することができる。しかし、従来の単板型の半導体磁器では電極面積を大きくすることに限界があり、近年の低抵抗化には応えられない。このため、単板型に代わるものとして、積層型のPTCサーミスタが提案されている。積層型PTCサーミスタは、半導体セラミック層と内部電極を交互に積層してなる積層体を一体焼成して得られた焼結体に外部電極を形成してなるもので、この積層型PTCサーミスタによれば、内部電極の電極面積を大幅に増やすことができ、それだけ低抵抗化を可能にでき、上述の要請に応えられる。
特開平4−42501号公報
従来の積層型PTCサーミスタにおいて、内部電極の電極面積を増やすには積層数を増やす必要がある。しかしながら、積層型PTCサーミスタの表面実装化が進むにつれてサーミスタに対する小型化の要求が高まってきており、積層数の増加はこの要求に反する。積層型PTCサーミスタに対する小型化の要求に応えるには積層数を増やして電極面積を大きくするのではなく、半導体セラミック層自体の抵抗を小さくすることによりサーミスタの低抵抗化を図る必要がある。
本発明は、このような技術的課題に基づいてなされたもので、高いPTC特性を備えつつ、積層型PTCサーミスタの低抵抗化を図るための技術を提供することを目的とする。
本発明者等は上記目的を達成するために、組成面、製造条件の観点から様々な検討を行った。その結果、以下の3つの要素を見出した。
(1)これまで単なる焼結助剤として考えられていたSiOは、Baサイト/Tiサイトのmol比と相関があり、両者が特定の関係にあるときに、低抵抗率と高いPTC特性を兼備することができる。
(2)PTCサーミスタの主成分をなすチタン酸バリウム(BaTiO)のBaサイトおよびTiサイトの各々を所定の半導体化剤で所定量だけ置換することにより、低抵抗率と高いPTC特性を兼備することができる。
(3)所定量のMnを他の原料を仮焼した後に添加することにより、低抵抗率と高いPTC特性を兼備することができる。しかも、この手法を採用することによって、上記(1)、さらには上記(2)により得られる低抵抗率と高いPTC特性を阻害することがない。
以上の新規な知見に基づく本発明は、半導体セラミック層とNi系金属から構成される内部電極とが交互に積層されるとともに、内部電極と電気的に接続された外部電極とを有し、正の抵抗温度特性を有する積層型サーミスタの製造方法であって、半導体セラミック層は(Ba1-w−xSrREαTiO+βSiO+zMnO・・・組成式(1)で示される化合物を含む焼結体から構成される。本発明では、まず、工程aにおいて半導体セラミック層のBa、Sr、RE、Ti、Siに関する原料を所定温度で加熱保持して仮焼体を得た後、続く工程bにおいて工程aで得られた仮焼体を粉砕する。そして、工程cでは、工程bで得られた粉砕粉末にバインダを添加し、半導体セラミック層形成用のシートを形成する。続いて、工程cで得られた半導体セラミック層形成用のシートと内部電極用材料とが交互に積層された積層体を得た後、この積層体を還元雰囲気中で焼結し、焼結体を得る。得られた焼結体は酸化雰囲気中で熱処理される。本発明では、半導体セラミック層のMnに関する原料を上記工程bおよび上記工程cの少なくともいずれかの工程で添加することを特徴とする。また、組成式(1)において、REは、Y、La、Ce、Sm、Er、Nd、Dyからなる群から選択される少なくとも1種で表されるとともに、w、x、z、β(いずれもmol)、およびα(Baサイト/Tiサイトのmol比)は、以下を満足することを特徴とする。
0≦w≦0.3
0.002≦x≦0.008
0<z<0.001
1.02≦α≦1.1
2.35α−2.39<β<2.35α−2.32
また、本発明は、上記した半導体セラミック層が、一般式(Ba1−w−xSrREα(Ti1−yTM)O+βSiO+zMnO・・・組成式(2)で示される化合物を含む焼結体から構成されることを特徴とする積層型サーミスタの製造方法も提供する。ここで、REは、Y、La、Ce、Pr、Nd、Sm、Gd、DyおよびErからなる群から選択される少なくとも1種の元素、TMは、V、NbおよびTaからなる群から選択される少なくとも1種の元素であるとともに、w、x、y、z、β(いずれもmol)、およびα(Baサイト/Tiサイトのmol比)は、以下を満足することを特徴とする。
0≦w≦0.3
0.001≦x+y≦0.005
0.2≦y/(x+y)≦0.8
0<z<0.001
1.02≦α≦1.1
2.35α−2.39<β<2.35α−2.32
本発明において、Mnに関する原料のすべてを上記工程bまたは上記工程cにおいて添加することが室温抵抗率を低減する上で好ましいが、Mnに関する原料の一部を配合時に添加してもよい。後者の場合には、配合時におけるMnに関する原料の添加量はMnO換算で0.0001mol未満とすることが好ましい。配合時におけるMn添加量が0.0001mol以上になると、室温抵抗率が高くなってしまうからである。
上記した組成式(1)または組成式(2)において、0.0001≦z≦0.0007であることが好ましい。zをこの範囲とすることにより、より高いPTC特性を得つつ室温抵抗率を低減することができる。
本発明において、半導体セラミック層を構成する積層体の空隙率は5〜25%であることが好ましい。
また積層体は1180〜1280℃で焼結されることが好ましい。
以上説明したように、本発明によれば、高いPTC特性を備えつつ、積層型PTCサーミスタの低抵抗化を図ることができる。
以下、実施の形態に基づいてこの発明を詳細に説明する。
図1は、本実施の形態における積層型サーミスタの構成を示す断面図である。
積層型サーミスタ1は直方体状のもので、半導体セラミック層2とNi系金属からなる内部電極3とを交互に積層して積層体を形成し、この積層体を一体焼成して本体4が構成されている。この本体4は、上記積層体を還元雰囲気中にて高温焼成した後、低温の酸化処理を施すことによって形成されたものである。
本体4の左端面4aおよび右端面4bには各内部電極3の一端面3aのみが交互に露出しており、他の端面3bは半導体セラミック層2の内部に位置して本体4内に埋設されている。また、上記本体4の左端面4aおよび右端面4bには外部電極5が形成されており、この外部電極5は内部電極3の一端面3aと電気的に接続されている。例えばAgやAg−Pd合金を焼付けて外部電極5とすることができる。
本発明において、半導体セラミック層2は下記の組成式(1)または組成式(2)で示される化合物を含む焼結体から構成される。
(Ba1−w−xSrREαTiO+βSiO+zMnO…(1)
(Ba1−w−xSrREα(Ti1−yTM)O+βSiO+zMnO…(2)
組成式(1)において、REは、Y、La、Ce、Sm、Er、Nd、Dyからなる群から選択される少なくとも1種の元素である。組成式(2)において、REは、Y、La、Ce、Pr、Nd、Sm、Gd、DyおよびErなる群から選択される少なくとも1種の元素である。また、組成式(2)におけるTMは、V、NbおよびTaからなる群から選択される少なくとも1種の元素である。
以下、組成式(1)、組成式(2)について順次説明する。
組成式(1)において、w、x、z、β(いずれもmol)、およびα(BaサイトとTiサイトのmol比)はそれぞれ以下を満足する。
0≦w≦0.3、
0.002≦x≦0.008、
0<z<0.001、
1.02≦α≦1.1、
βは、1.02≦α≦1.1の範囲において2.35α−2.39<β[mol]<2.35α−2.32。
なお、組成式(1)において、(Ba1−w−xSrREαTiOの項は、チタン酸バリウム(BaTiO)のBaサイトの一部をSr、REで置換することを示している。ただし、SrによるBaサイトの置換は任意である。
Sr置換量[w]
Baの一部をSrで置換することによりキュリー温度を変動させることができる。但し、wが増加するにつれてキュリー温度が低下し、wが0.3を超えるとキュリー温度と室温との差が小さくなるため、wの上限は0.3とする。本発明においては、25℃における抵抗率R25℃(以下、R25℃または室温抵抗率ということがある)の2倍に抵抗率がなる温度をキュリー温度と定義する。
キュリー温度は、PTCサーミスタの用途に応じて調整する必要がある。例えば、電池パック内にPTCサーミスタを入れて電池セルの温度を検出する場合があるが、電池パックに要求されるキュリー温度は80〜90℃である。よって、本発明のPTCサーミスタを電池パック用に用いる場合には、wを0.05≦w≦0.075の範囲とすればよい。また後述する実施例で示すように、所定量のSrでBaサイトの一部を置換することにより、Srで置換しない場合よりもPTC特性を向上させることができる。高いキュリー温度を得たい場合には、wは、0≦w≦0.25の範囲とすることが好ましく、さらには0.05≦w≦0.15とすることが好ましい。PTC特性を重視する場合には、wは、0.05≦w≦0.3の範囲とすることが好ましく、さらには0.1≦w≦0.3とすることが好ましい。
RE置換量[x]
REは半導体化剤として機能し、組成式(1)において、その量を示すxは、0.002≦x≦0.008の範囲とする。この範囲で、高いPTC特性を得ることができる。これに対し、xが0.002未満では、半導体セラミック層2を構成する磁器を半導体化させることが困難である。また、xが0.008を超えると、室温抵抗率が高くなるとともに、PTC特性が低下してしまう。
xは、0.002≦x≦0.006の範囲とすることが好ましく、さらには0.003≦x≦0.005とすることが好ましい。REのなかでは室温抵抗率が低く、かつPTC特性が高いという理由から、Y、Smが特に好ましい。
MnO量[z]
本発明において、MnOは、PTC特性を向上させるのに有効である。ただし、zが0.001molを超えると室温抵抗率が高くなりすぎてPTC特性が得られず、温度の上昇に対して抵抗が減少するNTC(Negative Temperature Coefficient)特性を示す。そこで本発明は組成式(1)において、MnO量を示すzを0<z<0.001とする。zは、0.0001≦z≦0.0007の範囲とすることが好ましく、さらには0.0002≦z≦0.0007とすることが好ましい。
BaサイトとTiサイトのmol比[α]
BaサイトとTiサイトのmol比を示すαが1.02未満またはαが1.1を超えると、室温抵抗率が高くなり、PTC特性が劣化してしまう。したがって、本発明のαは1.02≦α≦1.1とする。αは1.02≦α≦1.08の範囲とすることが好ましく、さらには1.02≦α≦1.05とすることが好ましい。
SiO量[β]
SiOは焼結助剤として機能するが、BaサイトとTiサイトのmol比と相関があり、両者が特定の関係にあるときに、低抵抗率と高いPTC特性を兼備することができる。すなわち、αおよびβを2.35α−2.39<β<2.35α−2.32に制御することにより、室温抵抗率およびPTC特性を積層型サーミスタ1として好ましい値とすることができる。この式において、1.02≦α≦1.1である。
次に、組成式(2)について説明する。
組成式(2)において、w、x、y、z、β(いずれもmol)、およびα(BaサイトとTiサイトのmol比)はそれぞれ以下を満足する。
0≦w≦0.3
0.001≦x+y≦0.005
0.2≦y/(x+y)≦0.8、
0<z<0.001、
1.02≦α≦1.1、
βは、1.02≦α≦1.1の範囲において2.35α−2.39<β[mol]<2.35α−2.32。
RE、TM置換量[0.001≦x+y≦0.005、0.2≦y/(x+y)≦0.8]
BaサイトのREによる置換量およびTiサイトのTMによる置換量の合計を示すx+yが少なくなると室温抵抗率が高く、かつPTCジャンプが小さくなる傾向にある。また、x+yが多くなるとPTCジャンプが小さくなる。そこで本発明では、0.001≦x+y≦0.005とする。好ましいx+yは0.002≦x+y≦0.005、さらに好ましいx+yは0.002≦x+y≦0.004である。
本発明において、BaサイトのREによる置換量およびTiサイトのTMによる置換量の比率を示すy/(x+y)の値が室温抵抗率およびPTC特性に影響を与える。y/(x+y)の値が小さくなるか、または大きくなると室温抵抗率が高くなるとともに、PTCジャンプが小さくなる傾向にある。そこで本発明は、0.2≦y/(x+y)≦0.8とする。好ましくは0.3≦y/(x+y)≦0.7、より好ましくは0.35≦y/(x+y)≦0.67である。
なお、組成式(2)においてSr置換量[w]、MnO量[z]、BaサイトとTiサイトのmol比[α]、SiO量[β]を上記範囲内とする理由は、組成式(1)の箇所で示した理由と同じであるから、ここでの説明は割愛する。
組成式(1)または組成式(2)の組成を採用することにより、低抵抗化を図りつつ酸化処理後に高いPTC特性を得ることができる。
組成式(1)によれば、25℃における抵抗率R25℃(以下、R25℃または室温低効率ということがある)を1×10Ωcm以下、以下の式(3)によるPTCジャンプ(桁数)を1.6以上、さらには2.6以上とすることができる。
PTCジャンプ=Log10(R200℃/R25℃)…(3)
200℃:200℃における抵抗率
25℃:25℃における抵抗率
また、組成式(2)によれば、R25℃を1×10Ωcm以下、以下の式(4)によるPTCジャンプ(桁数)を4以上とすることができる。
PTCジャンプ=Log10(R250℃/R25℃)…(4)
250℃:250℃における抵抗率
25℃:25℃における抵抗率
本発明による半導体セラミック層2は焼結体で構成されるが、その空隙率は5〜25%である。空隙率は室温抵抗率およびPTC特性と相関があり、空隙率が5%未満と低すぎるとPTC特性が劣化する。一方、空隙率が25%を超えると、室温抵抗率が大きくなり、PTC特性も劣化する。好ましい空隙率は10〜25%、さらに好ましくは10〜23%である。空隙率を変動させる要因として、組成および還元焼成条件が挙げられる。組成が本発明の範囲内でも、還元焼成条件によっては空隙率が5〜25%の範囲外の値になる。
<積層型サーミスタの製造方法>
上記した積層型サーミスタ1を作製するには、原料を配合した後に仮焼し、得られた仮焼体を粉砕してスラリーを作製する。そして、そのスラリーを用いて半導体セラミック層用グリーンシートを作製した後、グリーンシートの上面に内部電極用ペーストを印刷して内部電極3を形成する。次いで、グリーンシートを積層して得られた積層体を焼結し、得られた本体4に対して酸化処理(熱処理)を施すのである。本発明は、上記組成式(1)または組成式(2)の組成を採用するとともに、Mnに関する原料を、Mn以外の原料を仮焼粉砕した後または/および仮焼粉砕時に添加することを特徴としている。
以下、各工程について詳述する。
主成分の原料として、酸化物または加熱により酸化物となる化合物を用いる。具体的にはBaCO、TiO、SrCO、SiO、Mn(NO・6HO、REの酸化物(例えばY23)、TMの酸化物(例えば、Nb)を用いることができる。なお、上述した原料に限らず、2種以上の金属を含む複合酸化物の粉末を原料粉末としてもよい。原料として粉末状のものを用いる場合、その原料粉末の平均粒径は0.1〜3.0μmの範囲で適宜選択すればよい。
Mn以外の原料を上記組成式(1)または上記組成式(2)の範囲内になるようにそれぞれ秤量した後、原料を純水ならびに粉砕用ボールとともにナイロン製ポット内に入れて4〜8時間粉砕混合した後、乾燥させ混合粉末を得る。この混合粉末を仮成形し、1000〜1150℃の範囲内で所定時間保持する仮焼を行う。このときの雰囲気はNまたは大気とすればよい。仮焼の保持時間は0.5〜5時間の範囲で適宜選択すればよい。
次いで、この仮焼体を粉砕して得た仮焼粉にMnに関する原料、例えば上記したMn(NO・6HOを添加する。Mnに関する原料を他の原料を仮焼した後に添加(以下、仮焼した後に添加することを「後添加」ということがある)することにより、Mn添加に伴う半導体セラミック層2の室温抵抗上昇を抑えることができる。Mnは粒内に存在すると室温抵抗率を高める傾向があるが、Mnを後添加することにより、Mnを配合時に添加(以下、配合時に添加することを「前添加」ということがある)した場合と比較して、粒内よりも粒界近傍により多くのMnを偏析させることができ、その結果、半導体セラミック層2の室温抵抗率が低下するのである。半導体セラミック層2の室温抵抗率が高いと、半導体セラミック層2の積層数が多くなりサーミスタの小型化が困難となるが、Mnを後添加することにより、Mn添加によるPTC特性向上という効果を享受しつつ室温抵抗率の上昇を抑えることができるため、小型かつ高特性のサーミスタを得ることができる。また、Mnの全部を前添加する場合とMnの全部を後添加する場合とを比較すると、後者の方がより少ない添加量でPTC特性が向上し、室温抵抗率も低い。
本発明において、Mnの全部を後添加することが好ましいが、Mnの総量の60%以上を後添加することを条件として、0.0001mol未満のMnを配合時に添加することを本発明は許容する。この程度の量であれば、Mnを前添加することによる室温抵抗率上昇という影響が小さいからである。
Mnが添加された仮焼粉を、粉砕用ボールとともにナイロン製ポットに入れ、これに溶剤、バインダおよび可塑剤を添加して10〜20時間混合し、所定粘度のスラリーを得る。この半導体セラミック層用スラリー中の溶剤、バインダ、可塑剤の含有量には制限はないが、例えば、溶剤の含有量は10〜50重量%、バインダの含有量は1〜10重量%程度の範囲で設定することができる。また、スラリー中には、必要に応じて分散剤等を10重量%以下の範囲で含有させることができる。
得られたスラリーを、ポリエステルフィルム等の上にドクターブレード法等で塗布、乾燥して厚さ10〜100μmのグリーンシートを作製する。このグリーンシートを短冊状に打ち抜いて多数の半導体セラミック層用グリーンシートを得た後、グリーンシートの上面に内部電極用ペーストをスクリーン印刷等で印刷して内部電極3を形成する。内部電極3はその一端面3aのみがグリーンシートの端縁まで延びて、他の端面3bはグリーンシートの内側に位置するように形成する。なお、内部電極用ペーストは、Ni粉末またはNi合金粉末と電気絶縁材(ワニス)を混合して調製することができる。Ni合金粉末としては、例えばNi−Pd粉末を用いることができる。
次いで、半導体セラミック層2と内部電極3とが交互に重なり、かつ内部電極3の一端面3aが半導体セラミック層2の左端縁、右端縁に交互に露出するようグリーンシートを積層し、その上面および下面に内部電極3が形成されていない半導体セラミック層2を重ねる。これをプレスで積層方向に加圧、圧着する。圧着体をカッター等で所望のサイズに切断し、積層体とする。これにより、上記各内部電極3の一端面3aのみが積層体の左端面または右端面に露出し、残りの端面3bは積層体の内部に封入されることとなる。
積層体を大気中、400〜600℃で1〜2時間加熱保持してバインダを除去する。その後、還元雰囲気中、1180〜1280℃で0.5〜4時間積層体を焼結し、本体4を得る。還元雰囲気は例えば水素と窒素の混合雰囲気とすることができ、還元雰囲気中で焼結するのは、内部電極3としてのNi系金属電極の酸化を防止するためである。
続いて本体4に対して酸化雰囲気中、酸化処理(熱処理)を施す。酸化処理の条件は内部電極3の酸化を防止しつつ、かつ半導体セラミック層2のPTC特性を改善することができるものとする。例えば、大気中、500〜850℃で本体4を0.5〜6時間加熱保持することにより、酸化処理を行うことができる。酸化処理温度が500℃未満では、酸化処理が十分に進行しない。また酸化処理温度が850℃を超えると、内部電極3が酸化してしまう。酸化処理の温度は550〜650℃、酸化処理時間は0.4〜6時間、さらには0.4〜3時間とすることが好ましい。酸化処理の際、酸素濃度を変動させることにより、室温抵抗率およびPTC特性を変動させることができる。酸素濃度は酸化処理温度および酸化処理時間に応じて設定する必要があり、酸化処理温度が550〜650℃、酸化処理時間が2時間のときには酸素濃度は10〜30%程度とすればよく、酸化処理時間が2時間であっても酸化処理温度がより高温のときには酸素濃度は1.0%以下、さらには0.1〜0.5%程度とすることが好ましい。なお、酸化処理の温度および時間は本体4の寸法に応じて適宜設定する必要がある。
酸化処理後の本体4の左端面4aおよび右端面4bに外部電極用ペーストを塗布した後、大気中、550〜650℃で焼き付けて外部電極5を形成して外部電極5と内部電極3の一端面3aとを電気的に接続することにより、図1に示した積層型サーミスタ1を得ることができる。外部電極用ペーストとしては、例えばAgペーストやAg−Pdペーストを用いることができる。
以下、本発明を具体的な実施例に基づいて説明する。実施例1〜5では組成式(1)を対象とした実験結果を示し、実施例6〜10では組成式(2)を対象とした実験結果を示す。
BaCO、TiO、SrCO、Y2、SiOを下記の組成になるようにそれぞれ秤量した後、純水ならびに粉砕用ボールとともにナイロン製ポット内に入れて6時間混合した後、乾燥させ混合粉末を得た。
(Ba0.772Sr0.2230.0051.02TiO+0.05SiO
この混合粉末を仮成形し、1100℃で4時間保持する仮焼を行った。このときの雰囲気は大気中とした。次いで、この仮焼体を粉砕する際に、下記の組成になるようにMn(NO・6HOを添加した。zの値は表1に示す通りである。また、下記組成の2.35α−2.39および2.35α−2.32は、各々0.007、0.077となり、β=0.05であるから、2.35α−2.39<β<2.35α−2.32を満足する。
(Ba0.772Sr0.2230.0051.02TiO+0.05SiO+zMnO
次いで、Mnが添加された仮焼体を粉砕して得られた仮焼粉末(平均粒径1μm)を、粉砕用ボールとともにナイロン製ポットに入れ、これに溶剤、バインダおよび可塑剤を添加して3本ロールにて20時間混合し、半導体セラミック層形成用スラリーを得た。なお、溶剤、バインダ、可塑剤の配合比はそれぞれ以下の通りとした。
溶剤:粉末100重量部に対して50重量部配合した。
バインダ:粉末100重量部に対して5重量部配合した。
可塑剤:粉末100重量部に対して2.5重量部配合した。
得られた半導体セラミック層形成用スラリーをポリエステルフィルムの上にドクターブレード法で塗布、乾燥して厚さ80μmのグリーンシートを作製した。このグリーンシートを50mm×50mmの寸法に打ち抜いて多数のセラミック層用グリーンシートを得た後、グリーンシートの上面に内部電極用ペーストをスクリーン印刷で印刷して内部電極を形成した。なお、内部電極用ペーストは、平均粒径0.2μmのNi粉末100重量部に対して電気絶縁材としてのBaTiOを10重量部加え、混練して調製した。
内部電極の一端面が半導体セラミック層の左端部、右端部に交互に露出するようグリーンシートを積層し、その上面および下面に、内部電極が形成されていないグリーンシートを重ね、これをプレスで積層方向に加圧、圧着した。圧着体をカッターで切断し、2mm×1.2mm×1.2mmの積層体を得た。
積層体を大気中、600℃で2時間加熱保持してバインダを除去した後、還元雰囲気中、1200℃で2時間、積層体を焼結し、焼結体を得た。還元雰囲気は水素と窒素の混合雰囲気とし、水素と窒素の比率は1:99とした。
続いて焼結体を大気中、800℃で2時間加熱保持することにより、酸化処理を行った。なお、酸素濃度は0.2%とした。酸化処理後の焼結体の左端面および右端面にAgペーストを塗布した後、大気中650℃で焼き付けて外部電極を形成し、図1に示した構成を有する積層型サーミスタを得た。得られた積層型サーミスタについて、室温抵抗率およびPTCジャンプを求めた。その結果を表1の「Mn後添加」の欄に示す。なお、PTCジャンプは式(3)に基づき求めた。
<比較例>
Mnを配合時に添加した以外は上記実施例1と同様の条件で積層型サーミスタを作製した後、同様の条件で室温抵抗率およびPTCジャンプを求めた。その結果を表1の「Mn前添加」の欄に示す。
Figure 2008205343
表1に示すように、Mn量が同じであっても、その添加タイミングによって室温抵抗率およびPTC特性が相違する。Mn量が0.0010mol未満のときには、Mnを後添加することにより、Mnを前添加した場合よりも室温抵抗率を小さくすることができ、かつ2.7〜3.2という高いPTCジャンプを得ることができる。しかし、Mn量が0.0010mol以上になると、PTCジャンプおよび室温抵抗率はMnを前添加した場合の方がMnを後添加した場合よりも良好な値を示し、0.0020molのMnを後添加した場合にはもはやMn添加によるPTC特性向上という効果を享受することができない。
したがって、低い室温抵抗率および高いPTC特性を兼備するには、Mnを後添加するとともに、組成式(1)におけるMn量、つまりzを0<z<0.001、さらには0.0001≦z≦0.0007、より好ましくは0.0002≦z≦0.0007とすることが好ましい。
(Ba0.772Sr0.2230.005αTiO+βSiOとなるように原料の秤量を行うとともに、仮焼粉砕時にMn(NO・6HOを添加し最終組成が下記組成となるように調整した以外は、実施例1と同様にして積層型サーミスタを作製した。
(Ba0.772Sr0.2230.005αTiO+βSiO+0.0005MnO
得られた積層型サーミスタについて、実施例1と同様に、室温抵抗率を測定した。その結果を表2の「Mn後添加」の欄に示す。
<比較例>
Mnを配合時に添加した以外は上記実施例2と同様の条件で積層型サーミスタを作製した後、同様の条件で室温抵抗率を測定した。その結果を表2の「Mn前添加」の欄に示す。
Figure 2008205343
表2に示すように、α、βの値を変動させた場合にも、実施例1と同様の傾向が確認できた。すなわち、Mnを後添加することにより、Mnを前添加した場合よりも室温抵抗率を小さくすることができた。
但し、試料No.23〜26のように、αが1.02未満またはαが1.10を超えると、室温抵抗率が高くなる。したがって、本発明ではαは1.02≦α≦1.1とする。αは1.02≦α≦1.08の範囲とすることが好ましく、さらには1.02≦α≦1.05とすることが好ましい。
また、Mnを後添加した場合でも、βが本発明が推奨する範囲外となると、室温抵抗率が1.0×10を超える。
実施例2で作製した試料のうち、Mnを後添加した試料についてPTCジャンプおよび空隙率を測定した。その結果を表3に示す。
Figure 2008205343
表3に示すように、αを固定してβを変動させることにより、室温抵抗率、PTC特性、ならびに空隙率が変動する。αに対してβが小さすぎても、また大きすぎても室温抵抗率および/またはPTC特性が劣化してしまう。例えばβの値が0.05molと同一である試料No.3と試料No.7とを比較すると、αが1.02である試料No.3については室温抵抗率が1.4×10[Ωcm]と低くかつPTCジャンプが3.2と高いPTC特性を示すが、αが1.04である試料No.7についてはPTC特性が不十分である。つまり、0.05molというSiO添加量はαが1.02の場合には適量であるが、αが1.04の場合には少なすぎるといえる。
同様に、βの値が0.24molと同一である試料No.18と試料No.21とを比較すると、αが1.10である試料No.21については室温抵抗率が低くかつPTC特性が高いが、αが1.08である試料No.18については室温抵抗率が高すぎ、PTC特性ではなくNTC特性を示した。つまり、0.24molというSiO添加量はαが1.08の場合には多すぎるが、モル比Baサイト/Tiサイトが1.10の場合には適量であるといえる。
したがって、βは単独で決定すべきではなく、αに応じて決定すべきである。本発明者が表3の結果を整理した結果、所望の室温抵抗率およびPTC特性を兼備した試料については、2.35α−2.39<β<2.35α−2.32(但し、1.02≦α≦1.1)を満足することを確認した。
実施例3は組成式(1)における好ましいxの範囲を確認するために行った実験である。
(Ba0.995−wSr0.0051.02TiO+0.05SiOとなるように原料粉末の秤量を行うとともに、仮焼粉砕後にMn(NO・6HOを添加し最終組成が下記組成となるように調整した以外は、実施例1と同様にして積層型サーミスタを作製した。得られた積層型サーミスタについて、実施例1と同様に、室温抵抗率を測定し、かつPTCジャンプを求めた。その結果を表4に示す。
(Ba0.995−wSr0.0051.02TiO+0.05SiO+0.0005MnO
Figure 2008205343
表4に示すように、Srの添加によりキュリー温度およびPTCジャンプを変動させることができる。wが増加するにつれてPTC特性が向上するが、その一方でキュリー温度が低下してしまうため、wは0≦w≦0.3、さらには0≦w≦0.25とすることが好ましい。2.2以上のPTCジャンプを得たい場合には、wは、0.05≦w≦0.3の範囲とすることが好ましく、さらには0.1≦w≦0.3とすることが好ましい。
実施例4は組成式(1)における好ましいxの範囲を確認するために行った実験である。
BaCO、TiO、SrCO、SiO、REの酸化物を(Ba0.777−xSr0.223RE1.00TiO+0.05SiOまたは(Ba0.777−xSr0.223RE1.02TiO+0.05SiOの組成になるように原料の秤量を行うとともに、仮焼粉砕後にMn(NO・6HOを添加し最終組成が下記組成となるように調整した。そしてxの値を0.003mol、0.005molまたは0.010molとした以外は、実施例1と同様にして積層体を作製した。なお、REとしては本発明が推奨するLa、Nd、Sm、Yの他、比較例としてYbを使用した。
(Ba0.777−xSr0.223RE1.00TiO+0.05SiO+0.0005MnO
(Ba0.777−xSr0.223RE1.02TiO+0.05SiO+0.0005MnO
次いで、実施例1と同様の条件で積層体からバインダを除去した後、還元雰囲気中、表5に示す各温度で2時間、積層体を焼結し、焼結体を得た。還元雰囲気は水素と窒素の混合雰囲気とし、水素と窒素の比率は1:99とした。続いて焼結体を大気中、600℃で2時間加熱保持することにより、酸化処理を行った。
酸化処理後の焼結体の左端面および右端面にAgペーストを塗布した後、大気中、600℃で焼き付けて外部電極を形成し、図1に示した構成を有する積層型サーミスタを得た。得られた積層型サーミスタについて、実施例1と同様に、室温抵抗率を測定し、かつPTCジャンプを求めた。また密度を測定した。また積層型サーミスタのキュリー温度およびPTCジャンプを求めた。それらの結果を表5に示す。
Figure 2008205343
表5に示すように、REとしてYbを用いた場合にはA/B、xの値ならびに還元焼成温度を種々変動させても、所望のPTC特性を得ることができなかった。これに対し、REとしてLa、Nd、Sm、Yを用い、かつA/Bが1.02の場合には低い室温抵抗率ならびに高いPTC特性を兼備することができた。但し、A/Bが1.02の場合にはxが0.010molになるとPTC特性が低下することから、xは0.002〜0.008molとすることが好ましい。
なお、1300℃で還元焼成した場合には、各試料とも高い密度を示すが、1.0以上のPTCジャンプを得ることはできなかった。1300℃で還元焼成した場合には、焼結体が緻密であるためにその後に酸化処理を施したとしても、酸素が焼結体の内部に浸透しにくく、酸化処理が十分に進行しないためであると推察される。
実施例5は組成式(1)におけるREとしてSm、La、Ce、Er、Nd、Dyを用いて、Mnを前添加した場合と後添加した場合の効果を確認した実験である。
BaCO、TiO、SrCO、SiO、REの酸化物を(Ba0.772Sr0.223RE0.005αTiO+βSiOの組成になるようにそれぞれ秤量し、仮焼粉砕後にMn(NO・6HOを添加し最終組成が下記組成となるように調整した以外は、実施例1と同様の条件で積層型サーミスタを作製した。得られた積層型サーミスタについて、室温抵抗率を測定した。その結果を表6の「Mn後添加」の欄に示す。
(Ba0.772Sr0.223RE0.005αTiO+βSiO+0.0005MnO
<比較例>
Mnを配合時に添加した以外は上記実施例5と同様の条件で積層型サーミスタを作製した後、同様の条件で室温抵抗率を測定した。その結果を表6の「Mn前添加」の欄に示す。
Figure 2008205343
表6に示すように、REとしてSm、La、Ce、Er、Nd、Dyを用いた場合にも、Mnを後添加することにより、Mnを配合時に添加した場合よりも室温抵抗率を小さくすることができた。但し、βが本発明の範囲外のときは、Mnを後添加することによる室温抵抗率の低下という効果を得ることができなかった。
Mnを後添加した本発明の試料についてPTCジャンプを測定したところ、1.6〜3.2の値を示した。したがって、REとしてSm、La、Ce、Er、Nd、Dyを用いた場合にも、本発明が推奨する組成を採用し、かつMnを後添加することにより、室温抵抗率が低く、PTC特性が高いPTCサーミスタを得ることができることが確認できた。
実施例6は組成式(2)の組成を採用した場合にもMn後添加による効果が得られるかを確認するために行った実験である。
BaCO、TiO、SrCO、SiO、RE酸化物としてのY、TM酸化物としてのNbを(Ba0.7755Sr0.2230.00151.02(Ti0.9985Nb0.0015)O+0.05SiOの組成になるようにそれぞれ秤量し、1150℃で仮焼を行った後にMn(NO・6HOを添加し最終組成が下記組成となるように調整した以外は、実施例1と同様にして積層型サーミスタを作製した。得られた積層型サーミスタについて、実施例1と同様に、室温抵抗率を測定した。また式(4)に基づきPTCジャンプを求めた。その結果を表7に示す。
(Ba0.7755Sr0.2230.00151.02(Ti0.9985Nb0.0015)O+0.05SiO+zMnO
Figure 2008205343
表7に示すように、組成式(2)を採用する場合にも、実施例1で示した組成式(1)を採用する場合と同様の傾向が確認できた。つまり、Mn量が同じであっても、その添加タイミングによって室温抵抗率およびPTC特性が相違する。Mn量が0.0010mol未満のときには、Mnを後添加することにより、Mnを前添加した場合よりも室温抵抗率を小さくすることができ、4.3〜4.5という高いPTCジャンプを得ることができる。しかし、Mn量が0.0010mol以上になると、室温抵抗率およびPTCジャンプはいずれもMnを前添加した場合の方がMnを後添加した場合よりも良好な値を示す。
したがって、組成式(2)を採用する場合も、低い室温抵抗率および高いPTC特性を兼備するには、Mn量、つまりzは0<z<0.001、さらには0.0001≦z≦0.0007、より好ましくは0.0002≦z≦0.0007とすることが好ましい。
実施例7ではMnの一部を前添加し、残部を後添加した場合の効果を確認するために行った実験である。
Mn(NO・6HOを配合時に添加(前添加)するとともに仮焼後にも添加(後添加)し、最終組成が下記組成となるように調整した以外は、実施例6と同様にして積層型サーミスタを作製した。得られた積層型サーミスタについて、実施例6と同様に、室温抵抗率を測定し、かつPTCジャンプを求めた。その結果を表8に示す。
(Ba0.7755Sr0.2230.00151.02(Ti0.9985Nb0.0015)O+0.05SiO+(z1+z2)MnO
z1:Mnの前添加量
z2:Mnの後添加量
Figure 2008205343
表8に示すように、Mnの後添加の割合が100%に近いほど、低い室温抵抗率を得ることができる。但し、Mnの前添加量が0.0001mol未満の場合には、室温抵抗率への影響が小さいため、本発明はMnの前添加量が0.0001mol未満、好ましくは0.00005mol以下の範囲内でMnを前添加することを許容する。但し、Mn後添加による室温低効率低減という効果を享受するために、Mnの一部を前添加する場合にもMnの後添加の割合は60%以上(Mnの前添加の割合は40%以下)、さらには70%以上(Mnの前添加の割合は30%以下)とする。
実施例8では組成式(2)におけるx+y、y/(x+y)の限定理由を示す。
RE酸化物、TM酸化物を以下の通りとし、最終組成が下記組成となるように調整した以外は、実施例6と同様にして積層型サーミスタを作製した。また、下記組成の2.35α−2.39および2.35α−2.32は、各々0.007、0.077となり、β=0.05であるから、2.35α−2.39<β<2.35α−2.32を満足する。
Ba0.772Sr0.223RE1.02(Ti1−yTM)O+0.05SiO+0.0005MnO
RE(x)、TM(y):表9、表10
RE酸化物:Y、Gd、La、Ce、Pr、Sm、Dy、Er、Nd
TM酸化物:Nb、V、Ta
得られた積層型サーミスタについて、実施例6と同様に、室温抵抗率を測定し、かつPTCジャンプを求めた。その結果を表9、表10に示す。
表9、表10に示すように、REでBaサイトまたはTMでTiサイトの一方しか置換していない場合(No.27、42、43、46、49、54、55、58)には、PTCジャンプが4未満となるか、または室温抵抗率が1.0×10Ωcmを超える。
x+y(mol)が0.001未満(No.28〜30)か、0.005を超えると(No.43〜46)では、PTCジャンプが4未満の特性となってしまう。これに対して、x+yが0.001〜0.005の範囲(No.31、33〜38、40、41)にあると、室温抵抗率が1.0×10Ωcm以下、かつPTCジャンプが4以上の特性を得ることができる。x+yは0.003近傍が最も好ましい。
y/(x+y)についてみると、y/(x+y)が0.2未満または0.8を超える(No.32、39)と、PTCジャンプが4未満の特性となってしまう。これに対して、y/(x+y)が0.2〜0.8の範囲(No.33〜38、40、41)にあると、室温抵抗率が1.0×10Ωcm以下、かつPTCジャンプが4以上の特性を得ることができる。
本発明において、本体の空隙率は5〜25%である。空隙率は室温抵抗率およびPTC特性と相関があり、空隙率が5%未満と低すぎるとPTC特性が劣化する。一方、空隙率が25%を超えると、室温抵抗率が大きくなり、PTC特性も劣化する。例えば表9のNo.52の空隙率は27%(25%超の値)であり、本発明が推奨する範囲外である。No.53は室温抵抗率が2.0×10Ωcmと低く、PTCジャンプも0.1と低い。
表10に示すように、REについては、Y以外のGd、La、Ce、Pr、Sm、Dy、ErおよびNd、また、TMについてはNb以外のVおよびTaであっても、x+yおよびy/(x+y)が各々本発明の範囲にあると、室温抵抗率が1.0×10Ωcm以下、かつPTCジャンプが4以上の特性を得ることができる。表9、表10より、REとしてYおよびGdの1種または2種、TMとしてNbを選択した場合に、室温抵抗率およびPTCジャンプの特性が最も優れることがわかる。
Figure 2008205343
Figure 2008205343
実施例9では組成式(2)におけるα、βの限定理由を示す。
下記の組成となるように原料を秤量した以外は、実施例6と同様にして積層型サーミスタを作製した。
(Ba0.772Sr0.223REα(Ti1−yTM)O+βSiO+0.0005MnO
x=0.0015、y=0.0015(x+y=0.0030、y/(x+y)=0.5)
得られた積層型サーミスタについて、実施例6と同様に、室温抵抗率、PTCジャンプを求め、また、焼結体の空隙率を測定した。その結果を表11に示す。
Figure 2008205343
表11に示すように、αを固定してβを変動させることにより、室温抵抗率、PTC特性および空隙率が変動する。αに対してβが小さすぎても、また大きすぎても室温抵抗率、PTC特性が劣化してしまう。例えばβの値が0.05molと同一であるNo.91とNo.95とを比較すると、αが1.02であるNo.91についてはRが1.0×10[Ωcm]以下を示し、かつPTCジャンプが4以上と高いPTC特性を示すのに対して、αが1.04であるNo.95についてはPTCジャンプが1と低い。つまり、0.05molというSiO添加量はαが1.02の場合には適しているが、αが1.04の場合には不適である。
同様に、βの値が0.24molと同一であるNo.106とNo.109とを比較すると、αが1.10であるNo.109については室温抵抗率が低く、かつPTCジャンプが4とPTC特性も高いが、αが1.08であるNo.106については室温抵抗率が高く、PTCジャンプが1と低い。
図2は、No.89〜110のαおよびβをプロットしたグラフである。図2中、室温抵抗率が1×10[Ωcm]以下で、かつPTCジャンプが4以上のPTC特性を有する試料は円(○)でプロットし、室温抵抗率またはPTC特性が上記範囲外のものをばつ(×)でプロットした。その結果、上記特性を兼備する試料のαおよびβは、2.35α−2.39<β<2.35α−2.32(但し、1.02≦α≦1.1)を満足することが確認できた。つまり、αおよびβを上記範囲内に制御することにより、室温抵抗率およびPTC特性を積層型サーミスタとして好ましいものとすることができる。したがって、βは単独で決定すべきではなく、αに応じて決定すべきである。αおよびβは、2.35α−2.37≦β≦2.35α−2.34の関係にある程好ましい。
No.111〜114のように、αが1.02未満またはαが1.10を超えると、室温抵抗率が高くなり、PTC特性が劣化してしまう。したがって、本発明ではαを1.02≦α≦1.1とする。αは1.02≦α≦1.08の範囲とすることが好ましく、さらには1.02≦α≦1.05とすることが好ましい。
下記の組成となるように原料を秤量した以外は、実施例6と同様にして積層型サーミスタを作製した。ただし、wは表12に示す通りとした。得られた積層型サーミスタについて、実施例6と同様に、室温抵抗率を測定し、かつ式(4)に基づきPTCジャンプを求め、また、焼結体の空隙率を測定した。その結果を表12に示す。
(Ba0.995−x−wSr1.02(Ti1−yNb)O+0.05SiO+0.0005MnO
x=0.0015、y=0.0015(x+y=0.0030、y/(x+y)=0.5)
表12に示すように、BaをSrで置換することによりキュリー温度およびPTC特性が変動することがわかる。wが多くなるにつれてPTC特性が向上するが、その一方でキュリー温度が低下してしまうため、wは0≦w≦0.3、さらには0≦w≦0.25とすることが好ましい。4を超えるPTCジャンプを得たい場合には、wは、0.05≦w≦0.3の範囲とすることが好ましく、さらには0.1≦w≦0.3とすることが好ましい。
Figure 2008205343
本実施の形態における、積層型サーミスタを説明するための断面図である。 試料No.89〜110のαおよびβをプロットしたグラフである。
符号の説明
1…積層型サーミスタ、2…半導体セラミック層、3…内部電極、4…本体、5…外部電極

Claims (7)

  1. 半導体セラミック層とNi系金属から構成される内部電極とが交互に積層されるとともに、前記内部電極と電気的に接続された外部電極とを有し、正の抵抗温度特性を有する積層型サーミスタの製造方法であって、
    前記半導体セラミック層は(Ba1-w−xSrREαTiO+βSiO+zMnO・・・組成式(1)で示される化合物を含む焼結体から構成され、
    前記半導体セラミック層のBa、Sr、RE、Ti、Siに関する原料を所定温度で加熱保持して仮焼体を得る工程aと、
    前記工程aで得られた前記仮焼体を粉砕する工程bと、
    前記工程bで得られた粉砕粉末にバインダを添加し、前記半導体セラミック層形成用のシートを形成する工程cと、
    前記工程cで得られた前記半導体セラミック層形成用のシートと前記内部電極用材料とが交互に積層された積層体を得る工程と、
    前記積層体を還元雰囲気中で焼結し、前記焼結体を得る工程と、
    前記焼結体を酸化雰囲気中で熱処理する工程と、を備え、
    前記半導体セラミック層のMnに関する原料を前記工程bおよび前記工程cの少なくともいずれかの工程で添加するとともに、
    前記組成式(1)において、
    前記REは、Y、La、Ce、Sm、Er、Nd、Dyからなる群から選択される少なくとも1種で表されるとともに、
    w、x、z、β(いずれもmol)、およびα(Baサイト/Tiサイトのmol比)は、以下を満足することを特徴とする積層型サーミスタの製造方法。
    0≦w≦0.3
    0.002≦x≦0.008
    0<z<0.001
    1.02≦α≦1.1
    2.35α−2.39<β<2.35α−2.32
  2. 半導体セラミック層とNi系金属から構成される内部電極とが交互に積層されるとともに、前記内部電極と電気的に接続された外部電極とを有し、正の抵抗温度特性を有する積層型サーミスタの製造方法であって、
    前記半導体セラミック層は(Ba1−w−xSrREα(Ti1−yTM)O+βSiO+zMnO…組成式(2)で示される化合物を含む焼結体から構成され、
    前記半導体セラミック層のBa、Sr、RE、Ti、TM、Siに関する原料を予め定められた温度で加熱保持して仮焼体を得る工程aと、
    前記工程aで得られた前記仮焼体を粉砕する工程bと、
    前記工程bで得られた粉砕粉末にバインダを添加し、前記半導体セラミック層形成用のシートを形成する工程cと、
    前記工程cで得られた前記半導体セラミック層形成用のシートと前記内部電極用材料とが交互に積層された積層体を得る工程と、
    前記積層体を還元雰囲気中で焼結し、前記焼結体を得る工程と、
    前記焼結体を酸化雰囲気中で熱処理する工程と、を備え、
    前記半導体セラミック層のMnに関する原料を前記工程bおよび前記工程cの少なくともいずれかの工程で添加するとともに、
    前記組成式(2)において、
    前記REは、Y、La、Ce、Pr、Nd、Sm、Gd、DyおよびErからなる群から選択される少なくとも1種の元素、
    前記TMは、V、NbおよびTaからなる群から選択される少なくとも1種の元素であり、
    w、x、y、z、β(いずれもmol)、およびα(Baサイト/Tiサイトのmol比)は、以下を満足することを特徴とする積層型サーミスタの製造方法。
    0≦w≦0.3
    0.001≦x+y≦0.005
    0.2≦y/(x+y)≦0.8
    0<z<0.001
    1.02≦α≦1.1
    2.35α−2.39<β<2.35α−2.32
  3. 前記工程aにおいて、前記半導体セラミック層のMn以外の原料と、Mnに関する原料の一部であってMnO換算で0.0001mol未満の原料とを予め定められた温度で加熱保持して前記仮焼体を得るとともに、
    前記工程bまたは前記工程cにおいて、前記半導体セラミック層のMnに関する原料の残部を添加することを特徴とする請求項1または2に記載の積層型サーミスタの製造方法。
  4. 前記工程bまたは前記工程cにおいて、Mnに関する原料の全部を添加することを特徴とする請求項1または2に記載の積層型サーミスタの製造方法。
  5. 前記組成式(1)または前記組成式(2)において、0.0001≦z≦0.0007であることを特徴とする請求項1〜4のいずれかに記載の積層型サーミスタの製造方法。
  6. 前記半導体セラミック層を構成する前記積層体の空隙率は5〜25%であることを特徴とする請求項1〜5のいずれかに記載の積層型サーミスタの製造方法。
  7. 前記積層体は1180〜1280℃で焼結されることを特徴とする請求項1〜6に記載の積層型サーミスタの製造方法。
JP2007041861A 2007-02-22 2007-02-22 積層型サーミスタの製造方法 Pending JP2008205343A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007041861A JP2008205343A (ja) 2007-02-22 2007-02-22 積層型サーミスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007041861A JP2008205343A (ja) 2007-02-22 2007-02-22 積層型サーミスタの製造方法

Publications (1)

Publication Number Publication Date
JP2008205343A true JP2008205343A (ja) 2008-09-04

Family

ID=39782488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007041861A Pending JP2008205343A (ja) 2007-02-22 2007-02-22 積層型サーミスタの製造方法

Country Status (1)

Country Link
JP (1) JP2008205343A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016033966A (ja) * 2014-07-31 2016-03-10 株式会社村田製作所 Ptcサーミスタ、ptcサーミスタの製造方法およびptcサーミスタの貫通率の測定方法
WO2017038189A1 (ja) * 2015-09-03 2017-03-09 株式会社村田製作所 Ntcサーミスタの製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03120701A (ja) * 1989-10-03 1991-05-22 Masanaga Kikuzawa 正特性サーミスタ
JPH04119964A (ja) * 1990-09-07 1992-04-21 Murata Mfg Co Ltd 半導体磁器の製造方法
JPH065402A (ja) * 1992-06-19 1994-01-14 Murata Mfg Co Ltd セラミック素子
JPH0645104A (ja) * 1991-01-30 1994-02-18 Murata Mfg Co Ltd 正の抵抗温度係数を有する半導体磁器の製造方法
JPH06302403A (ja) * 1993-04-16 1994-10-28 Murata Mfg Co Ltd 積層型半導体セラミック素子
JPH11116327A (ja) * 1997-10-09 1999-04-27 Murata Mfg Co Ltd チタン酸バリウム系半導体磁器
JPH11292622A (ja) * 1998-04-13 1999-10-26 Murata Mfg Co Ltd 半導体セラミックおよび半導体セラミック素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03120701A (ja) * 1989-10-03 1991-05-22 Masanaga Kikuzawa 正特性サーミスタ
JPH04119964A (ja) * 1990-09-07 1992-04-21 Murata Mfg Co Ltd 半導体磁器の製造方法
JPH0645104A (ja) * 1991-01-30 1994-02-18 Murata Mfg Co Ltd 正の抵抗温度係数を有する半導体磁器の製造方法
JPH065402A (ja) * 1992-06-19 1994-01-14 Murata Mfg Co Ltd セラミック素子
JPH06302403A (ja) * 1993-04-16 1994-10-28 Murata Mfg Co Ltd 積層型半導体セラミック素子
JPH11116327A (ja) * 1997-10-09 1999-04-27 Murata Mfg Co Ltd チタン酸バリウム系半導体磁器
JPH11292622A (ja) * 1998-04-13 1999-10-26 Murata Mfg Co Ltd 半導体セラミックおよび半導体セラミック素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016033966A (ja) * 2014-07-31 2016-03-10 株式会社村田製作所 Ptcサーミスタ、ptcサーミスタの製造方法およびptcサーミスタの貫通率の測定方法
WO2017038189A1 (ja) * 2015-09-03 2017-03-09 株式会社村田製作所 Ntcサーミスタの製造方法

Similar Documents

Publication Publication Date Title
JP4970318B2 (ja) 積層型ptcサーミスタ及びその製造方法
JP5158113B2 (ja) 誘電体磁器組成物及び温度補償用積層コンデンサ
JP6424728B2 (ja) 半導体磁器組成物およびptcサーミスタ
US8488298B2 (en) Dielectric ceramic and laminated ceramic capacitor
JP2009007209A (ja) 誘電体磁器及びそれを用いた積層セラミックコンデンサ
JP4710096B2 (ja) 積層型正特性サーミスタ
JP2017143090A (ja) 半導体磁器組成物およびptcサーミスタ
JP5418323B2 (ja) 誘電体磁器組成物および電子部品
JP4780306B2 (ja) 積層型サーミスタ及びその製造方法
JPH06302403A (ja) 積層型半導体セラミック素子
JP4888405B2 (ja) 積層型ptcサーミスタ及びその製造方法
EP2015318B1 (en) Stacked PTC thermistor and process for its production
JP4888264B2 (ja) 積層型サーミスタ及びその製造方法
JP3438736B2 (ja) 積層型半導体磁器の製造方法
KR101423990B1 (ko) 적층 세라믹 콘덴서
JP3506056B2 (ja) 正の抵抗温度特性を有する積層型半導体セラミック素子、および正の抵抗温度特性を有する積層型半導体セラミック素子の製造方法
JP2008205343A (ja) 積層型サーミスタの製造方法
JP4984958B2 (ja) 積層型サーミスタおよびその製造方法
JP2016184694A (ja) 半導体磁器組成物およびptcサーミスタ
JP5000088B2 (ja) 誘電体磁器組成物の製造方法と磁器コンデンサの製造方法
JP2005150289A (ja) サーミスタ用組成物及びサーミスタ素子
JPH0714702A (ja) 正の抵抗温度特性を有する積層型半導体磁器
TW201249777A (en) Dielectric ceramic composition and electronic component
JP2006160531A (ja) 誘電体磁器組成物及び磁器コンデンサとそれらの製造方法
JP5354834B2 (ja) 誘電体磁器組成物及び磁器コンデンサとそれらの製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Effective date: 20090721

Free format text: JAPANESE INTERMEDIATE CODE: A7421

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091016

A977 Report on retrieval

Effective date: 20110617

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A02 Decision of refusal

Effective date: 20111025

Free format text: JAPANESE INTERMEDIATE CODE: A02