JP2002043103A

JP2002043103A - 積層型半導体セラミック素子およびその製造方法

Info

Publication number: JP2002043103A
Application number: JP2001144317A
Authority: JP
Inventors: Mitsutoshi Kawamoto; 光俊川本; Masahiro Kodama; 雅弘児玉; Hideaki Niimi; 秀明新見; Akira Ando; 陽安藤
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2000-05-15
Filing date: 2001-05-15
Publication date: 2002-02-08
Anticipated expiration: 2021-05-15
Also published as: JP4487439B2

Abstract

(57)【要約】【課題】半導体セラミック層とＮｉを含む内部電極と
の間にオーミック接触が得られるとともに、小型で、か
つ室温における抵抗値が０．１Ω以下の低抵抗で、さら
に温度変化による抵抗変化幅が十分な値を有する積層型
半導体セラミック素子を得る。【解決手段】Ｎｉを含む内部電極材料を印刷したセラ
ミックグリーンシートを積層した積層体を焼成する。焼
成雰囲気としては、金属ニッケルが酸化ニッケルになる
平衡酸素分圧の１／１０⁶ 以下の酸素分圧となるような
雰囲気を用いる。焼成して得た基体を再酸化処理し、外
部電極を形成する。基体を焼成する際に、空隙率が０．
１５以上の基板上に積層体を載置して焼成を行なう。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は積層型半導体セラ
ミック素子およびその製造方法に関し、特にたとえば、
回路の過電流保護用として用いられる積層型半導体セラ
ミック素子およびその製造方法に関する。

【０００２】

【従来の技術】チタン酸バリウム系半導体セラミック
は、常温では比抵抗が小さく、ある温度（キュリー温
度）を超えると急激に抵抗が上昇するという正の抵抗温
度特性（ＰＴＣ特性）を有しており、従来より温度制
御、電流制御、定温度発熱などの用途に広く用いられて
いる。中でも、回路用として用いられる過電流保護素子
では、小型で高耐圧を維持しながら、特に室温におい
て、より低抵抗化されていることが要望されている。特
に、パーソナルコンピュータあるいはその周辺機器など
においては、小型で低抵抗、高耐圧の半導体セラミック
電子部品が望まれている。

【０００３】このような要望に対応するものとして、た
とえば特開昭５７−６０８０２号公報には、積層型の半
導体セラミック素子が提案されている。この半導体セラ
ミック素子は、チタン酸バリウムを主成分とする半導体
セラミック層と、Ｐｔ−Ｐｄ合金からなる内部電極とを
交互に積層した基体を含み、これらの内部電極に接続さ
れた外部電極を形成したものである。この基体は、たと
えばセラミックグリーンシートと内部電極材料とを積層
したのち、一体焼成することによって作製される。この
ような積層構造を採用することにより、半導体セラミッ
ク素子全体としての内部電極の面積を大きくすることが
でき、室温における低抵抗化を図ることができるととも
に、素子自体の小型化も図ることができる。

【０００４】しかしながら、このような積層型半導体セ
ラミック素子では、内部電極の材料としてＰｔ−Ｐｄ合
金を用いているため、内部電極と半導体セラミック層と
の間でオーミック接触が得られにくく、オーミック接触
が得られない場合、室温における抵抗値が大幅に上昇す
るという問題がある。

【０００５】そこで、特開平６−１５１１０３号公報に
おいて、ＮｉまたはＮｉ含有合金のようなＮｉ系金属を
用いた積層型セラミック素子が提案されている。このよ
うなＮｉ系金属からなる内部電極は、半導体セラミック
層と良好なオーミック接触を示すため、室温における抵
抗値の上昇を防止することができる。

【０００６】

【発明が解決しようとする課題】しかしながら、内部電
極としてＮｉ系金属を用いた場合、通常の大気中におい
て焼成すると、Ｎｉ系金属が酸化してしまうため、還元
雰囲気中で焼成が行われる。ところが、還元雰囲気中で
焼成を行うと、半導体セラミック層のＰＴＣ特性が得ら
れないため、還元雰囲気中で焼成したのち、Ｎｉ系金属
が酸化されない程度の比較的低温で半導体セラミック層
の再酸化処理を行なう必要がある。しかしながら、この
ような方法で作製した積層型半導体セラミック素子で
は、温度変化による抵抗変化幅が２桁未満と小さくなっ
てしまうという問題がある。

【０００７】また、積層型半導体セラミック素子におい
ては、半導体セラミック層の１層当たりの厚みを薄くす
るほど抵抗値を下げることができるが、半導体セラミッ
ク層の厚みが２０μｍ以下になると、Ｎｉ内部電極の拡
散の影響で、逆に高抵抗化することがわかった。そのた
め、半導体セラミック層の厚みを２０μｍ以下にするこ
とができず、小型で、かつ室温における抵抗値が０．１
Ω以下の低抵抗値を有する積層型半導体セラミック素子
を得ることができなかった。

【０００８】さらに、多数の積層体を焼成するときに、
焼成ロットによってＰＴＣ特性にばらつきが生じるとい
う問題がある。そのため、還元性ガスを多数の導入口か
ら入れたり、積層体を載置する基板の間隔を広くするな
どの方法により、還元雰囲気を均一化する対策が講じら
れてきた。しかしながら、これらの方法では不充分であ
り、なおＰＴＣ特性のばらつきが生じていた。

【０００９】それゆえに、この発明の主たる目的は、半
導体セラミック層と内部電極との間にオーミック接触が
得られるとともに、小型で、かつ室温における抵抗値が
０．１Ω以下の低抵抗で、さらに温度変化による抵抗変
化幅が十分な値を有する積層型半導体セラミック素子
と、その製造方法を提供することである。また、この発
明の目的は、特性ばらつきの少ない積層型半導体セラミ
ック素子と、そのような積層型半導体セラミック素子を
多量に得ることができる製造方法を提供することであ
る。

【００１０】

【課題を解決するための手段】この発明は、半導体セラ
ミック層とＮｉを含む内部電極とが交互に積層された基
体を含む正の抵抗温度特性を有する積層型半導体セラミ
ック素子の製造方法であって、セラミックグリーンシー
トとＮｉを含む内部電極材料層との積層体を還元雰囲気
中で焼成したのち、再酸化することにより基体を形成す
る工程を含み、還元雰囲気は、金属ニッケルが酸化ニッ
ケルになる平衡酸素分圧の１／１０⁶ 以下の酸素分圧と
した雰囲気であることを特徴とする、積層型半導体セラ
ミック素子の製造方法である。このような積層型半導体
セラミック素子の製造方法において、積層体を焼成する
際に、空隙率が０．１５以上の基板上に積層体を載置し
て焼成することが好ましい。また、この発明は、半導体
セラミック層とＮｉを含む内部電極とが交互に積層され
た基体を含む正の抵抗温度特性を有する積層型半導体セ
ラミック素子であって、上述の積層型半導体セラミック
素子の製造方法によって製造された、積層型半導体セラ
ミック素子である。このような積層型半導体セラミック
素子において、焼成後の半導体セラミック層の厚みが２
０μｍ以下であることが好ましい。

【００１１】積層型半導体セラミック素子の内部電極の
材料としてＮｉ系金属を用いることにより、内部電極と
半導体セラミック層との間にオーミック接触を得ること
ができる。また、焼成時の雰囲気条件を、金属ニッケル
が酸化ニッケルになる平衡酸素分圧の１／１０⁶以下の
酸素分圧という極めて還元性の強い雰囲気とすることに
より、再酸化後の室温における抵抗値が０．１Ω以下
で、かつ、温度変化による半導体セラミック層の抵抗変
化幅が４．０桁以上という極めて急峻な変化幅を有する
半導体セラミック層が得られることを見出した。また、
このような製造方法を採用することにより、内部電極材
料のＮｉが半導体セラミック中に拡散することを防ぐこ
とができ、半導体セラミック層の厚みを薄くしても、高
抵抗化を防止することができる。さらに、基体の焼成時
に、空隙率が０．１５以上の基板を用いることにより、
焼成炉内の還元雰囲気を均一にすることができ、多数の
基体を焼成しても特性ばらつきを大幅に抑制することが
できることを見出した。

【００１２】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の発明の実施
の形態の詳細な説明から一層明らかとなろう。

【００１３】

【発明の実施の形態】図１は、この発明の積層型半導体
セラミック素子の一例を示す図解図である。積層型半導
体セラミック素子１０は、基体１２を含む。基体１２
は、半導体セラミック層１４と内部電極１６とを交互に
積層したものである。内部電極１６の隣接するものは、
互いに基体１２の反対側の側面に引き出される。そし
て、内部電極１６が引き出された基体１２の側面には、
外部電極１８，２０が形成される。したがって、基体１
２の対向側面に形成された外部電極１８，２０には、隣
接する内部電極１６が交互に接続される。

【００１４】半導体セラミック層１４は、たとえばチタ
ン酸バリウム系半導体セラミック粉末を焼結させること
によって得られる。このチタン酸バリウム系半導体セラ
ミック材料において、必要に応じて、Ｂａの一部をＣ
ａ，Ｓｒ，Ｐｂなどで置換してもよく、またＴｉの一部
をＳｎ，Ｚｒなどで置換してもよい。また、このような
チタン酸バリウム系半導体セラミック材料中に含まれる
半導体化剤は、ドナー元素と呼ばれるものであるが、こ
のようなドナー元素としては、Ｌａ，Ｙ，Ｓｍ，Ｃｅ，
Ｄｙ，Ｇｄなどの希土類元素や、Ｎｂ，Ｔａ，Ｂｉ，Ｓ
ｂ，Ｗなどの遷移元素を用いることができる。さらに、
このようなチタン酸バリウム系半導体セラミック材料に
対して、必要に応じて、ＳｉＯ₂ やＭｎなどを添加して
もよい。なお、チタン酸バリウム系半導体セラミック材
料のＢａサイト／Ｔｉサイト比や、焼結体の磁器粒径に
ついては、特段の限定をされるものではないが、Ｂａサ
イト／Ｔｉサイト比は、０．９９０以上、１．０１０以
下であることが好ましく、また、磁器粒径は平均で２μ
ｍ以下であることが好ましい。

【００１５】また、内部電極１６に含まれる導電成分と
しては、Ｎｉ系金属、Ｍｏ系金属、Ｃｒ系金属、または
これらの合金を用いることができるが、半導体セラミッ
ク層１４との間で確実なオーミック接触を得ることがで
きるという点から、特にＮｉ系金属を用いることが好ま
しい。一方、外部電極１８，２０に含まれる導電成分と
しては、Ａｇ，Ｐｄ、またはこれらの合金などを用いる
ことができるが、内部電極１６の場合に比べると、その
金属の種類に関して、それほど限定されるものではな
い。

【００１６】この積層型半導体セラミック素子１０を作
製するには、半導体セラミック材料で形成されたセラミ
ックグリーンシート上に内部電極材料を印刷し、このセ
ラミックグリーンシートを複数枚積層することにより、
積層体が得られる。この積層体を還元雰囲気中で焼成
し、さらに大気中において再酸化処理を行うことによっ
て基体１２が形成される。なお、焼成時の還元雰囲気と
しては、金属ニッケルが酸化ニッケルになる平衡酸素分
圧の１／１０⁶以下の酸素分圧とした還元雰囲気が用い
られる。そして、得られた基体１２の端部に外部電極用
材料を塗布し、焼き付けることにより、外部電極１８，
２０が形成される。このようにして得られた積層型半導
体セラミック素子１０は、室温における抵抗値は低く、
キュリー温度を超えると急激に抵抗値が上昇するような
正の抵抗温度特性を有する素子となる。したがって、こ
の積層型半導体セラミック素子１０は、たとえば回路の
過電流保護用素子として用いることができる。

【００１７】この積層型半導体セラミック素子１０で
は、積層体を金属ニッケルが酸化ニッケルになる平衡酸
素分圧の１／１０⁶以下の酸素分圧とした還元雰囲気中
で焼成し、再酸化処理をすることにより、室温における
抵抗値が低く、しかも温度変化による抵抗変化率が４．
０桁以上の素子とすることができる。さらに、このよう
な製造方法を採用することにより、半導体セラミック層
が２０μｍ以下の厚みとなるようにしても、Ｎｉ系金属
の拡散を防ぐことができ、半導体セラミック層１４の高
抵抗化を防止することができる。そのため、低抵抗で小
型の積層型半導体セラミック素子１０を得ることができ
る。また、内部電極材料としてＮｉ系金属を用いること
により、内部電極１６と半導体セラミック層１４との間
にオーミック接触を得ることができ、室温における抵抗
値を低くすることができる。

【００１８】さらに、基体を焼成する際に、空隙率が
０．１５以上の基板を用い、この基板上に積層体を載置
して焼成することにより、積層体の周囲の還元雰囲気を
均一にすることができる。そのため、多数の積層体を焼
成しても、全ての積層体を均一な雰囲気中で焼成するこ
とができ、特性ばらつきの少ない積層型半導体セラミッ
ク素子を得ることができる。なお、基板の空隙率は０．
１５以上のときにこのような効果を得ることができる
が、基板の機械的強度が弱くなるため、空隙率の上限は
０．５程度となる。

【００１９】

【実施例】（実施例１）出発原料として、ＢａＣＯ₃ ，
ＳｒＣＯ₃ ，ＴｉＯ₂ および硝酸サマリウム溶液を用
い、（Ｂａ_0.938Ｓｒ_0.06Ｓｍ_0.002）_1.004ＴｉＯ₃と
いう組成となるように秤量し、純水およびＰＳＺ５Φの
玉石を用いて５時間ボールミルによる混合を行なった。
次に、この混合液を蒸発乾燥し、得られた混合粉を１０
００〜１２００℃の温度で２時間仮焼した。この仮焼粉
に純水を加え、ＰＳＺ５Φの玉石を用いて、５〜３０時
間ボールミルによる粉砕を行ない、蒸発乾燥して粉砕済
み仮焼粉末を得た。この粉砕済み仮焼粉末に、有機溶
剤、有機バインダおよび可塑剤などを添加して、セラミ
ックスラリーとした。このセラミックスラリーを用い
て、ドクターブレード法により成形し、セラミックグリ
ーンシートを得た。

【００２０】そして、セラミックグリーンシートの特定
のものの上に、内部電極を形成するために、Ｎｉを含有
する導電性ペーストをスクリーン印刷し、図１に示すよ
うな構造が得られるように、導電性ペーストを印刷した
セラミックグリーンシートを積層し、その上下に導電性
ペーストを印刷していないセラミックグリーンシートを
積層した。これを加圧し、切断することによって、基体
となるべき積層体を得た。このとき、セラミックグリー
ンシートの厚みと積層数を種々変更して、積層体の作製
を行なった。

【００２１】得られた積層体を、大気中で脱バインダ処
理したのち、水素／窒素＝０．３／１００〜３．３／１
００の雰囲気で還元焼成を行ない、焼結された基体を得
た。なお、試料の焼成前において、試料支持板や炉材な
どを全て水素１００％の雰囲気中で強還元雰囲気焼成を
行なった。積層体の焼成時の酸素分圧は、炉の背面から
取り付けられた直挿式のジルコニア酸素センサの起電力
を読み取り、それをもとにして算出した。また、積層体
の焼成時における、金属ニッケルから酸化ニッケルにな
る平衡酸素分圧は、エリンガム図のデータを読み取っ
た。そして、還元焼成後の基体について、大気中におい
て６００〜１０００℃で１時間再酸化処理を施した。そ
ののち、基体の両端部にオーミック銀ペーストを塗布
し、大気中で焼き付けることにより、外部電極を形成し
た積層型半導体セラミック素子を得た。得られた積層型
半導体セラミック素子は、概ね、３．２ｍｍの長さ方向
寸法、２．５ｍｍの幅方向寸法および１．０ｍｍの厚み
方向寸法を有するものであった。

【００２２】このようにして得られた各積層型半導体セ
ラミック素子の室温における抵抗値および温度変化によ
る抵抗変化幅を求めた。室温における抵抗値は、デジタ
ルボルトメータを用いて４端子法で測定することによっ
て求めた。また、温度変化による抵抗変化幅（桁）は、
室温から２５０℃までにおける最大抵抗値を最小抵抗値
で除し、その常用対数を求めることによって算出した。
そして、これらの評価結果を表１に示した。なお、表１
において、＊印を付した試料番号は、この発明の範囲外
のものであることを示す。

【００２３】

【表１】

【００２４】試料番号１，２，４，５からわかるよう
に、１層当たりの半導体セラミック層の厚みが２０μｍ
以下で、かつ、金属ニッケルが酸化ニッケルになる平衡
酸素分圧に対する焼成時の酸素分圧が１／１０⁶以下で
ある積層型半導体セラミック素子では、室温における抵
抗値が０．１Ω以下であり、温度変化による抵抗変化幅
が４．０桁以上の特性が得られている。

【００２５】それに対して、試料番号７，８のように、
１層当たりの半導体セラミック層の厚みが２０μｍを超
えると、室温における抵抗値が増加して０．１Ω以上と
なり好ましくない。また、試料番号３，６のように、金
属ニッケルが酸化ニッケルになる平衡酸素分圧に対する
焼成時の酸素分圧が１／１０⁶ より大きくなると、１層
当たりの半導体セラミック層の厚みが２０μｍ以下の場
合、室温における抵抗値が極端に上昇するとともに、温
度変化による抵抗変化幅が大幅に低下して好ましくな
い。

【００２６】（実施例２）実施例１と同じ原料を用い
て、実施例１と同じ方法により、複数の積層体を作製し
た。これらの積層体については、セラミックグリーンシ
ートの厚みおよび積層数は全て同じとなるようにした。
そして、図２に示すように、得られた積層体３０をセラ
ミック製の基板３２に載せて焼成した。基板３２は、酸
化ジルコニウムを原料として、混合するバインダの量や
焼成温度を変えることで、所定の空隙率となるようにし
た。

【００２７】基板３２を得るために、バインダと混合し
た酸化ジルコニウムを金型に入れ、プレス機で加圧し
た。得られた成形体を大気中で脱バインダの後１３００
℃〜１５００℃で２時間焼成し、基板３２を得た。基板
３２の大きさは、縦横５０ｍｍ、厚み２．０ｍｍであ
る。

【００２８】１枚の基板３２上の中央付近に５個の積層
体３０を載せ、スペーサ３４を用いて、基板３２間の距
離２ｍｍとして５段重ねた。これを焼成炉３６内の回転
テーブル３８に載せて、水素／窒素＝３／１００の還元
雰囲気中において、１２００℃で２時間、積層体３０の
焼成を行なった。このときの酸素分圧は、金属ニッケル
が酸化ニッケルになる平衡酸素分圧の１／１０⁶ であ
る。そして、実施例１と同様にして再酸化処理し、外部
電極を形成して、積層型半導体セラミック素子を得た。
得られた積層型半導体セラミック素子の大きさは、実施
例１と同様に、概ね、３．２ｍｍの長さ寸法、２．５ｍ
ｍの幅方向寸法、１．０ｍｍの厚み方向寸法を有するも
のである。

【００２９】焼成ロットごとに、積層体を載せる基板の
空隙率のみを変えて、その他については同じ条件とし
て、積層型半導体セラミック素子を得た。これらの積層
型半導体セラミック素子について、実施例１と同様にし
て、室温における抵抗値と抵抗変化幅を測定した。そし
て、同じ空隙率を有する基板を用いた積層型半導体セラ
ミック素子について、室温における抵抗値および抵抗変
化幅を測定し、平均値と標準偏差とを求めて、その結果
を表２に示した。

【００３０】表２において、基板の空隙率は、基板焼成
後、焼結体の寸法から体積を求め、これに酸化ジルコニ
ウムの真密度をかけて真重量とし、実際の焼結体基板の
重量を真重量で除した値を１から引いて求めた。また、
表２において、＊印を付した試料番号は、この発明の範
囲外のものであることを示す。

【００３１】

【表２】

【００３２】試料番号１〜４に示すように、基板の空隙
率が０．１５以上のとき、抵抗値および抵抗変化幅と
も、ばらつきが小さいことがわかる。それに対して、試
料番号５に示すように、基板の空隙率が０．１５未満で
あると、抵抗値および抵抗変化幅のばらつきが大きい。
これは、焼成時における還元性ガスが、基板の空隙を通
して積層体の裏面にも供給され、十分な還元性ガスの循
環が行なわれていることによるものと考えられる。

【００３３】

【発明の効果】この発明によれば、室温における抵抗値
が０．１Ω以下と低く、温度変化による抵抗変化幅が
４．０桁以上という十分な抵抗変化幅を有し、回路の過
電流保護素子として好適な小型の積層型半導体セラミッ
ク素子を得ることができる。また、積層体を焼成する際
に、積層体を載せる基板の空隙率を０．１５以上とする
ことにより、特性ばらつきの少ない積層型半導体セラミ
ック素子を得ることができる。

【図面の簡単な説明】

【図１】この発明の積層型半導体セラミック素子の一例
を示す図解図である。

【図２】実施例２における積層体の焼成炉内を示す図解
図である。

【符号の説明】

１０積層型半導体セラミック素子１２基体１４半導体セラミック層１６内部電極１８，２０外部電極３０積層体３２基板３４スペーサ３６焼成炉３８回転テーブル

───────────────────────────────────────────────────── フロントページの続き (72)発明者新見秀明京都府長岡京市天神二丁目26番10号株式会社村田製作所内 (72)発明者安藤陽京都府長岡京市天神二丁目26番10号株式会社村田製作所内Ｆターム(参考） 4G031 AA05 AA06 AA07 AA11 AA39 BA05 CA03 CA07 CA08 GA10 GA17 5E034 AA07 AB01 AC02 DA07 DC05 DE09

Claims

【特許請求の範囲】

【請求項１】半導体セラミック層とＮｉを含む内部電
極とが交互に積層された基体を含む正の抵抗温度特性を
有する積層型半導体セラミック素子の製造方法であっ
て、セラミックグリーンシートとＮｉを含む内部電極材料層
との積層体を還元雰囲気中で焼成したのち、再酸化する
ことにより前記基体を形成する工程を含み、前記還元雰囲気は、金属ニッケルが酸化ニッケルになる
平衡酸素分圧の１／１０⁶以下の酸素分圧とした雰囲気
であることを特徴とする、積層型半導体セラミック素子
の製造方法。
【請求項２】前記積層体を焼成する際に、空隙率が
０．１５以上の基板上に前記積層体を載置して焼成する
ことを特徴とする、請求項１に記載の積層型半導体セラ
ミック素子の製造方法。
【請求項３】半導体セラミック層とＮｉを含む内部電
極とが交互に積層された基体を含む正の抵抗温度特性を
有する積層型半導体セラミック素子であって、請求項１または請求項２に記載の積層型半導体セラミッ
ク素子の製造方法によって製造された、積層型半導体セ
ラミック素子。
【請求項４】焼成後の前記半導体セラミック層の厚み
が２０μｍ以下である、請求項３に記載の積層型半導体
セラミック素子。