JPWO2014017365A1

JPWO2014017365A1 - 積層型ｐｔｃサーミスタ素子

Info

Publication number: JPWO2014017365A1
Application number: JP2014526879A
Authority: JP
Inventors: 渉青戸; 有民西郷; 勝　勇人; 勇人勝; 康訓並河
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2012-07-25
Filing date: 2013-07-18
Publication date: 2016-07-11
Anticipated expiration: 2033-07-18
Also published as: EP2879137A1; TW201409495A; EP2879137A4; US9530547B2; CN104428847A; WO2014017365A1; US20150091690A1; JP5970717B2; TWI478182B; CN104428847B

Abstract

積層型ＰＴＣサーミスタ素子は、複数のセラミック層からなるセラミック基体と、セラミック基体内に形成された複数の内部電極と、内部電極と電気的に導通し、セラミック基体の表面上に形成された外部電極と、を備える。セラミック基体の平均磁器粒径は、０．３［μｍ］以上、１．２［μｍ］以下である。また、セラミック基体の相対密度の下限値は７０［％］であり、その上限値は、平均磁器粒径をｄとおくと、−６．４３ｄ＋９７．８３［％］である。

Description

本発明は、正の温度特性を有する積層型ＰＴＣサーミスタ素子に関する。

上記積層型ＰＴＣサーミスタ素子に応用可能なチタン酸バリウム系半導体磁器が、例えば、下記の特許文献１に記載されている。このチタン酸バリウム系半導体磁器では、平均磁器粒径が０．９μｍ以下で、室温（２５℃）での比抵抗が９０Ωｃｍ以下で、耐電圧強度が７２０Ｖ／ｍｍ以上である。

特開平１１−１１６３２７号公報

近年、ＰＴＣサーミスタ素子による過電流保護を必要とする電子機器（携帯電話やパーソナルコンピュータ等）の高機能化が進展している。高機能な電子機器には、高容量または大電流駆動が可能な電子部品等が必要となる。したがって、ＰＴＣサーミスタ素子には大電流に対応可能な過電流保護が求められている。

このような過電流保護に対応するには、ＰＴＣサーミスタ素子は、通常使用時の電力ロス低減を考慮して極めて低い室温比抵抗を有し、かつ高い耐電圧性を確保することが要求される。しかしながら、室温比抵抗および耐電圧はトレードオフの関係にあり、これらの両立は困難であるという問題点があった。例えば、従来のチタン酸バリウム系半導体磁器では、室温比抵抗が９０Ωｃｍと大きいため、耐電圧性は確保可能であるが、通常時の電力ロスが大きい。

それゆえに、本発明は、低室温比抵抗および高耐電圧を両立した積層型ＰＴＣサーミスタ素子を提供することを目的とする。

上記目的を達成するために、本発明の第一局面は、積層型ＰＴＣサーミスタ素子であって、複数のセラミック層からなるセラミック基体と、前記セラミック基体内に形成された複数の内部電極と、前記内部電極と電気的に導通し、前記セラミック基体の表面上に形成された外部電極と、を備える。

前記セラミック基体の平均磁器粒径は、０．３［μｍ］以上、１．２［μｍ］以下である。また、前記セラミック基体の相対密度の下限値は７０［％］であり、その上限値は、前記平均磁器粒径をｄとおくと、−６．４３ｄ＋９７．８３［％］である。

上記局面によれば、低室温比抵抗および高耐電圧を両立した積層型ＰＴＣサーミスタ素子を提供することが可能となる。

本発明の一実施形態に係る積層型ＰＴＣサーミスタ素子の縦断面を正面から見た時の図である。図１Ａに示すセラミック基体の分解斜視図である。還元焼成および再酸化による、温度に対するセラミック焼結素体の抵抗値の特性を示す模式図である。酸化焼成による、温度に対するセラミック焼結素体の抵抗値の特性を示す模式図である。平均磁器粒径が０．３［μｍ］以上１．２［μｍ］以下の場合における再酸化の様子を示す模式図である。平均磁器粒径が１．２［μｍ］超の場合の再酸化の様子を示す模式図である。試料１〜１９の平均磁器粒径、室温比抵抗、相対密度および耐電圧を記載した図である。図４Ａに示す平均磁器粒径に対する相対密度を示すグラフである。図１Ａに示すセラミック基体のサイズを詳細を記載した図である。

以下、図面を参照して、本発明の一実施形態に係る積層型ＰＴＣサーミスタ素子について説明する。

（はじめに）
まず、以下の説明の便宜のため、図１Ａ，図１Ｂに示すＸ軸、Ｙ軸およびＺ軸を定義する。Ｘ軸、Ｙ軸およびＺ軸は、積層型ＰＴＣサーミスタ素子１の左右方向、前後方向および上下方向を示す。

（ＰＴＣサーミスタ素子の構成）
図１Ａには、表面実装型の積層型ＰＴＣサーミスタ素子１の完成品が例示される。この積層型ＰＴＣサーミスタ素子１は、セラミック基体２と、複数の内部電極３と、二個一対の外部電極４ａ，４ｂと、第一メッキ膜５ａ，５ｂと、第二メッキ膜６ａ，６ｂとを備える。

セラミック基体２は、正の温度特性を有しており、例えばＢａＴｉＯ₃（チタン酸バリウム）に所定の添加物が加えられたセラミック材料からなる。ここで、添加物は、希土類であり、典型的にはＳｍ（サマリウム）である。これ以外にも、Ｎｄ（ネオジム）またはＬａ（ランタン）等を添加物として用いることが可能である。

セラミック基体２は、図１Ｂに示すように、複数のセラミック層２１を上下方向に積層することで得られる積層体であり、例えば、左右方向に長い略直方体形状を有する。セラミック基体２が２０１２サイズの場合、その左右方向長さの設計目標値Ｌは例えば２．０［ｍｍ］で、前後方向幅の設計目標値Ｗは例えば１．２［ｍｍ］で、高さ方向厚さの設計目標値Ｔは例えば１．０［ｍｍ］である。ここで、Ｌ、ＷおよびＴは、必ずしも正確に２．０［ｍｍ］、１．２［ｍｍ］および１．０［ｍｍ］となるわけではなく、公差を持っている。

本実施形態では、セラミック基体２は、下記の条件（Ａ），（Ｂ）を満たすように作製される。

（Ａ）セラミック基体２の平均磁器粒径ｄは、０．３［μｍ］以上、１．２［μｍ］以下である。ここで、下限値が０．３［μｍ］とされるのは、これ未満の平均磁器粒径のセラミック基体２を製造することは難しいからである。上限値の１．２［μｍ］は、本件発明者による実験結果（詳細は後述）に基づき規定される。

（Ｂ）セラミック基体２の相対密度Ｒの下限値は７０［％］であり、該相対密度Ｒの上限値Ｌは、平均磁器粒径ｄの関数であり、Ｌ＝−６．４３ｄ＋９７．８３［％］である。

詳細は後述するが、セラミック基体２の相対密度Ｒが上限値Ｌを超えると、粒界が大きくなるため耐電圧が悪化する。また、下限値の７０％を下回ると、室温比抵抗が大きくなる。換言すると、上記条件（Ａ），（Ｂ）を満たさないと、積層型ＰＴＣサーミスタ素子は、低い室温比抵抗および高い耐電圧を両立できなくなる。

複数の内部電極３のそれぞれは、例えばＮｉ（ニッケル）のような金属材料からなり、セラミック基体２の内部に形成される。図１Ａ，図１Ｂの例では、複数の内部電極３のいくつかは左側の内部電極群３ａを構成し、残りの内部電極３は右側の内部電極群３ｂを構成する。内部電極群３ａの内部電極３はそれぞれ、セラミック基体２の左端面に引き出され、該左端面から右端に向けて延在する。一方、内部電極群３ｂの内部電極３は、セラミック基体２の右端面に引き出され、該右端面から左端に向けて延在する。また、内部電極群３ａ，３ｂは、正面視で上下方向に所定間隔を空けて噛み合うように配置されている。

外部電極４ａ，４ｂは、例えば、ＮｉＣｒ合金（ニクロム合金）、ＮｉＣｕ合金（ニッケル銅合金）およびＡｇ（銀）からなる。具体的には、外部電極４ａ，４ｂには、ＮｉＣｒ合金、ＮｉＣｕ合金およびＡｇが、下層側から上層側に向けて、この順序で積層されている。外部電極４ａ，４ｂは、内部電極群３ａ，３ｂと電気的に導通するようにセラミック基体２の左端面上および右端面上に形成される。

また、第一メッキ膜５ａ，５ｂは、例えばＮｉからなり、外部電極４ａ，４ｂ上に形成される。第二メッキ膜６ａ，６ｂは、例えばＳｎ（スズ）からなり、第一メッキ膜５ａ，５ｂ上に形成される。

（積層型ＰＴＣサーミスタ素子の製法の一例）
上記積層型ＰＴＣサーミスタ素子１の製造工程は、大略的には、下記の第一工程〜第八工程からなる。

第一工程は以下の通りである。まず、セラミック基体２の出発原料（つまり素原料）であるＢａＣＯ₃、ＴｉＯ₂、Ｓｍ₂Ｏ₃の粉末が準備され、次式（１）を満たすように秤量された後、調合される。
（Ｂａ_1-xＳｍ_x）_yＴｉＯ₃ …（１）
ここで、ｘはＳｍのＢａに対する添加量のモル比を示す。また、ｙは、ＢａＴｉＯ₃系セラミックにおけるＢａサイトのＴｉサイトに対するモル比（Ｂａサイト／Ｔｉサイト）を示す。本実施形態では、ｘは０．０００５〜０．００４０であり、ｙは０．９９０〜１．００５である。

本実施形態では、上記三種の出発原料は、狙いの仮焼粉粒径に合うように選定されている。この出発原料の選定および下記の仮焼粉の粒径制御技術により、完成品におけるセラミック基体２の平均磁器粒径ｄが狙いの値（０．３［μｍ］以上、１．２［μｍ］以下）に制御される。

次の第二工程では、仮焼粉の粒径制御（微粒化）が行われる。具体的には、まず、第一工程の調合で得られた粉末に純水が加えられる。純水が加えられた粉末は、ジルコニアボールと共に１６時間混合および粉砕された後に乾燥させられる。この粉砕物は、約１１００℃で２時間の間仮焼され、これによって、仮焼粉が得られる。

次の第三工程では、第二工程で得られた仮焼粉に、有機バインダ、分散剤および水が加えられる。これらはジルコニアボールと共に数時間混合され、これによって、セラミックスラリーが得られる。このセラミックスラリーはドクターブレード法等によりシート状に成形された後、乾燥される。その結果、セラミックグリーンシートが得られる。このシート（つまりは、焼成前のセラミック層２１）の厚さは例えば３０〜６０［μｍ］である。

次の第四工程では、Ｎｉ金属粉末と有機バインダとが有機溶剤内に分散させられ、これによって、Ｎｉ内部電極用導電性ペーストが生成される。この導電性ペーストを用いてスクリーン印刷により、セラミックグリーンシートの主面上に内部電極３用のパターンが印刷される。ここで、焼結後の厚さが０．５〜２．０［μｍ］になるようにパターンが印刷される。この第四工程により、内部電極付セラミックグリーンシートが得られる。

次の第五工程では、まず、複数の内部電極付セラミックグリーンシートが積層される。この積層シート材の表裏両面には、内部電極３が印刷されていないセラミックグリーンシートが所定枚数圧着される。これら２種類のセラミックグリーンシートからなる積層シート材は圧着された後、所定サイズのセラミック生チップに切断される。

次の第六工程では、上記第五工程で得られたセラミック生チップが大気中で約３００℃で約１２時間脱脂処理される。その後、脱脂処理済の生チップはＮ２／Ｈ２の還元雰囲気下で、１１８０℃〜１２４０℃の温度で２時間焼成される。これによって、セラミック焼結素体が得られる。

次の第七工程では、上記第六工程で得られたセラミック焼結素体がガラスコートされた後、大気雰囲気下において約７００℃で熱処理される。これにより、セラミック焼結素体にはガラス層が形成され、さらに、セラミック焼結素体が再酸化される。

次の第八工程では、再酸化済のセラミック焼結素体がバレル研磨され、その後に、この素体の左右両端面にＣｒ、ＮｉＣｕ、Ａｇの順でスパッタリングにより外部電極４ａ，４ｂが形成される。最後に、外部電極４ａ，４ｂの表面に、電界メッキにより、まず、Ｎｉの第一メッキ膜５ａ，５ｂが形成され、その後、第一メッキ膜５ａ，５ｂ上にはＳｎの第二メッキ膜６ａ，６ｂが形成される。

本実施形態の場合、仮焼粉の微粒化は、第一工程および第二工程で行われる。この微粒化により、後工程での再酸化性を高めている。

また、還元焼成は第六工程で行われる。本実施形態で、大気焼成ではなく還元焼成が用いられている。還元焼成が用いられるのは、Ｎｉのような卑金属の内部電極３を酸化させないためである。ただし、還元焼成のみの場合、セラミック基体２の温度変化に対する抵抗変化が図２Ａの左側に示すように緩慢となる。なお、参考のため、大気焼成の場合は、逆に、図２Ｂに示すように急峻となるが、大気焼成では、内部電極３の材料であるＮｉが酸化してしまう。

再酸化は第七工程で行われる。本実施形態では、仮焼粉の微粒化により、図３Ａに示すように、セラミック粒子間の粒界（矢印αで示す）が小さくなるため、セラミック基体２全体に酸素がいきわたりやすくなる。つまり、再酸化性が高まる。この再酸化により、図２Ａの右側に示すように、セラミック基体２の温度変化に対する抵抗変化が急峻になり、ＰＴＣ特性を向上させることが可能となる。もし、仮焼粉の微粒化をせずに、単に焼結密度を上げるだけでは、図３Ｂに示すように、個々のセラミック粒子の粒径が大きくなり、粒界が大きくなる（矢印βで示す）。その結果、再酸化性が悪くなり、良好なＰＴＣ特性を得ることが出来なくなる。

本件発明者は、以上の製法により、例えば下記条件の積層型ＰＴＣサーミスタ素子１を作製した。
セラミック基体３の設計目標値：長さＬ＝２．０［ｍｍ］，幅Ｗ＝１．２［ｍｍ］，厚さＴ＝１．０［ｍｍ］
セラミック基体３の材料：ＢａＴｉＯ₃を主成分とする誘電体セラミックス
焼成後のセラミック層２１の厚み：２４［μｍ］
内部電極３の材質：Ｎｉ
焼成後の内部電極３の厚み：１［μｍ］
隣接する二個の内部電極３の間の距離：３０［μｍ］
内部電極３の総枚数：２４［枚］
外部電極４ａ，４ｂの最下層の材質：厚さ０．１３［μｍ］のＮｉＣｒ合金
外部電極４ａ，４ｂの中間層の材質：厚さ１．２［μｍ］のＮｉＣｕ合金
外部電極４ａ，４ｂの最上層の材質：厚さ０．８［μｍ］のＡｇ
第一メッキ膜５ａ，５ｂの材質：Ｎｉ
第二メッキ膜６ａ，６ｂの材質：Ｓｎ

（セラミック基体２の平均磁器粒径と相対密度との関係）
本件発明者は、上記製法の諸条件を変更することで、１９種類の完成品（以下、それぞれを試料１〜１９という場合がある）を作製し、それぞれのセラミック基体の平均磁器粒径（平均結晶粒径）ｄを求めた。平均磁器粒径ｄの定義および求め方は以下の通りである。

１個の完成品（積層型ＰＴＣサーミスタ素子）をＹ軸方向に半分の大きさになるまで研磨し、ＺＸ平面に平行な素子断面を露出させる。次に、このサーミスタ素子の断面を、走査電子顕微鏡（日本電子製ＪＳＭ−７５００ＦＡ）を用い、加速電圧５［ｋＶ］１００００倍で観察して、ＳＥＭ観察像を得る。このＳＥＭ観察像における、セラミック基体の中央部であって２個の内部電極間のセラミック部分を、解析装置（旭エンジニアリング社製，ＩＰ−１０００）を用いて画像解析して、ＳＥＭ観察像におけるセラミック粒子の面積を求める。そして、この粒子面積と同じ面積を有する円の直径を磁器粒径として算出する。平均磁器粒径ｄは、観察したＳＥＭ画像の視野（約１８［μｍ］平方〜約２０［μｍ］平方）の中に完全に収まっている各粒子径の平均値である。

また、本件発明者は、平均磁器粒径ｄが０．３〜１．２［μｍ］のセラミック基体それぞれについて相対密度Ｒを求めた。相対密度の定義は以下の通りである。まず、セラミック基体の重量はごく軽量であるため、１個のセラミック基体では重量を測定することが非常に困難である。それゆえ、１０個のセラミック基体の合計重量を電子天秤により測定し、その後、各セラミック基体の長さＬ’、幅Ｗ’および厚さＴ’を測定した後、１０個のセラミック基体の合計体積を求めた。次に、合計重量を合計体積で割ることで基体密度を算出した。相対密度Ｒは、この基体密度をＢａＴｉＯ₃の理論密度６．０２［ｇ／ｃｍ³］で割り算した値である。なお、密度の測定は、ガラスコート・再酸化処理の前後で密度変化は極小であることから、還元焼成後のセラミック基体を用いて算出したものであり、ガラスコート・再酸化処理する前のものである。また副成分のＳｍ等は極微量であるため、相対密度の算出には便宜上ＢａＴｉＯ₃の理論密度を使用している。

また、本件発明者は、試料１〜１９の各セラミック基体の室温比抵抗および耐電圧を、電流計（アドバンテスト社製，ＥＫＥ２１−２９１）および電圧計（アドバンテスト社製，ＥＫＥ２２−２５１）を用いて測定した。

ここで、図４Ａは、試料１〜１９について、平均磁器粒径ｄ、相対密度Ｒ、室温比抵抗および耐電圧を記載した図である。図４Ａに示すように、試料２〜６，８，１１〜１６（Ｇｏｏｄを意味するＧでマークされる）は、３０［Ωｃｍ］という低い室温比抵抗と、実用上好ましい値である７３０［Ｖ／ｍｍ］という高い耐電圧とを両立している。それに対し、試料１，７，９，１０，１７〜１９（図中、ＮｏＧｏｏｄを意味するＮＧでマークされる）は、低い室温比抵抗と高い耐電圧を両立できていない。

また、図４Ｂは、試料２〜６，８，１１〜１６について、平均磁器粒径ｄに対する相対密度Ｒを”■”でプロットしたグラフである。図４Ｂによれば、上記のような低い室温比抵抗および高い耐電圧を両立させるためには、上記条件（Ａ）および（Ｂ）を満たせばよいことが分かる。なお、図４Ｂには、参考のために、ＮＧである試料１，７，９，１０，１７〜１９についても、平均磁器粒径ｄに対する相対密度Ｒが”×”でプロットされている。

（付記）
上記実施形態では、表面実装型のＰＴＣサーミスタ素子について説明した。しかし、ＰＴＣサーミスタ素子のプリント基板への実装方法は、表面実装型に限らず、ＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）型でも構わない。

また、上記実施形態では、セラミック基体２は２０１２サイズであるとして、説明した。しかし、これに限らず、セラミック基体２は、３２２５サイズ、３２１６サイズ、１６０８サイズ、１００５サイズ、０６０３サイズ、０４０２サイズであっても構わない。これら六種のサイズを代表して３２２５サイズの詳細について説明する。３２２５サイズに関し、その左右方向長さの設計目標値Ｌは例えば３．２［ｍｍ］で、前後方向幅の設計目標値Ｗは例えば２．５［ｍｍ］である。なお、高さ方向厚さは、特に定義される訳ではないが、好ましくは１．０［ｍｍ］以下である。３２２５サイズに関しても、Ｌ、ＷおよびＴは、必ずしも正確に上記数値となるわけではなく、公差を持っている。残り五種類のサイズに関しては、図５に記載の通りである。

また、上記実施形態では、外部電極４ａ，４ｂとして、各内部電極３との接合等を考慮して、ＮｉＣｒ合金、ＮｉＣｕ合金およびＡｇを含む多層構造としていた。しかし、これに限らず、外部電極４ａ，４ｂの材料は適宜選択可能であり、例えば、Ｃｒ（クロム）、ＮｉＣｕ合金およびＡｇを含む多層構造であっても構わない。

また、上記実施形態では、最上層が銀である外部電極４ａ，４ｂとの相性を考慮して、第一メッキ膜５ａ，５ｂはＮｉメッキであり、第二メッキ膜６ａ，６ｂはＳｎメッキとした。しかし、これに限らず、第一メッキ膜５ａ，５ｂおよび第二メッキ膜６ａ，６ｂの材料は、外部電極４ａ，４ｂの材料に応じて適宜選択される。

また、上記実施形態では、セラミック素原料として、ＢａＣＯ₃、ＴｉＯ₂が使用された。しかし、これに限らず、バリウム源は、炭酸バリウムや水酸化バリウム等のバリウム化合物であれば良い。また、チタン源は、二酸化チタンや水酸化チタン等のチタン化合物であれば良い。

また、本出願は、２０１２年７月２５日に日本国特許庁に提出された特許出願２０１２−１６４３８４号に基づき優先権を主張するものであり、その全内容は本出願に参照により取り込まれる。

本発明に係る積層型ＰＴＣサーミスタ素子は、低室温比抵抗および高耐電圧を両立しており、携帯電話やパーソナルコンピュータのような電子機器の過電流保護に好適である。

１積層型ＰＴＣサーミスタ素子
２セラミック基体
２１セラミック層
３複数の内部電極
３ａ，３ｂ内部電極群
４ａ，４ｂ外部電極
５ａ，５ｂ第一メッキ膜
６ａ，６ｂ第二メッキ膜

前記セラミック基体の材料は、チタン酸バリウムを主成分とし、希土類元素が添加されることにより構成され、前記セラミック基体の平均磁器粒径は、０．３［μｍ］以上、０．８［μｍ］未満であり、前記セラミック基体の相対密度の下限値は７０［％］であり、前記セラミック基体の相対密度の上限値は、前記平均磁器粒径をｄとおくと、−６．４３ｄ＋９７．８３［％］である。

前記セラミック基体の材料は、チタン酸バリウムを主成分とし、希土類元素が添加されることにより構成され、前記セラミック基体の平均磁器粒径は、０．３［μｍ］以上、０．５［μｍ］未満であり、前記セラミック基体の相対密度の下限値は７０［％］であり、前記セラミック基体の相対密度の上限値は、前記平均磁器粒径をｄとおくと、−６．４３ｄ＋９７．８３［％］である。

Claims

複数のセラミック層からなるセラミック基体と、
前記セラミック基体内に形成された複数の内部電極と、
前記内部電極と電気的に導通し、前記セラミック基体の表面上に形成された外部電極と、を備え、
前記セラミック基体の平均磁器粒径は、０．３［μｍ］以上、１．２［μｍ］以下であり、
前記セラミック基体の相対密度の下限値は７０［％］であり、
前記セラミック基体の相対密度の上限値は、前記平均磁器粒径をｄとおくと、−６．４３ｄ＋９７．８３［％］である、積層型ＰＴＣサーミスタ素子。
室温比抵抗が３０［Ωｃｍ］以下で、耐電圧が７３０［Ｖ／ｍｍ］以上である、請求項１に記載の積層型ＰＴＣサーミスタ素子。