TWI295472B - - Google Patents

Download PDF

Info

Publication number
TWI295472B
TWI295472B TW093104894A TW93104894A TWI295472B TW I295472 B TWI295472 B TW I295472B TW 093104894 A TW093104894 A TW 093104894A TW 93104894 A TW93104894 A TW 93104894A TW I295472 B TWI295472 B TW I295472B
Authority
TW
Taiwan
Prior art keywords
laminated
electrode
thermistor
temperature coefficient
positive temperature
Prior art date
Application number
TW093104894A
Other languages
English (en)
Other versions
TW200423157A (en
Inventor
Kenjiro Mihara
Hideaki Niimi
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Publication of TW200423157A publication Critical patent/TW200423157A/zh
Application granted granted Critical
Publication of TWI295472B publication Critical patent/TWI295472B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/021Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient formed as one or more layers or coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)

Description

1295472 玖、發明說明: 【發明所屬之技術領域】 本發明係有關一種積層型正溫度係數熱敏電阻,尤其 有關一種可提昇耐電壓性能的積層型正溫度係數熱敏電阻 【先前技術】 積層型正溫度係數熱敏電阻,一般有以下的構造(例 如·苓考專利文獻1 )。 即,積層型正溫度係數熱敏電阻係具備:具有正的電 、μ度係數、且由複數個熱敏電阻層積層而成的長方體狀 的,層體’及在該積層體的外表面上且在彼此對向的第工 及第2端面上分別形成的第1及第2外部電極。 此外,在積層體内部沿複數個熱敏電阻層間的既定界 面’同樣分別形成複數個第!及帛2内部電極。第^及第 :邛電極係分別與第!及帛2外部電極形成電氣連接, 於各-部分彼此重疊的狀態下沿積層方向交替配置。 專利文獻··日本專利特開平5 —475〇8號公報。 【發明内容】 祝止溫度係數熱敏電 ^ !低驼係必要的a 月匕,右對具有上述構造的積層 茺 電壓性-、* 積層歪正-度係數熱敏電阻之, 此订°平知,則在積層體的中央部,更且f + ,裳, P電極的配置部分的積層方向的中央, 方:1及第2内部電極相重叠的部分之、與積層方 方向的中央部’會發生破壞。 向" 1295472 該破壞係由於構成熱敏電阻層的半導體陶瓷的熱熔解 所致。更詳細而言,為了評價耐電壓性能,而對積層型正 溫度係數熱敏電阻施加電壓時,積層體會發熱。在富含該 發熱所產生熱的積層體的中央部形成熱點,其結果,引起 熱爆發而使構成熱敏電阻層的半導體陶瓷熱熔解,因此, 在上述積層體的中央部產生破壞。 因此,本發明的目的在於提供一種可提昇上述耐電壓 性此的積層型正溫度係數熱敏電阻。 為解決上述問題,本發明之積層型正溫度係數熱敏電 阻,係具備: 積層體,係具有正的電阻溫度係數並由積層的複數個 熱敏電阻層積層而成;及 第1及第2外部電極,係形成在該積層體的外表面上 不同的位置; 在該積層體内部,沿該複數個熱敏電阻層 第1及第2 分夾著該熱 配置,其特 中’在與積 向的中央部 壓也不會發 一個該熱敏 面,各複數個第!及第2内部電極係分別與該 外部電極形成電氣連接; 該第i及第2内部電極,係以各自的一部 敏電阻層並彼此重疊的I態沿積層方向交替地 徵在於:於該第i及第2内部電極的配置部分 層方向垂直的方向的中央部、且至少在積声方 敍設置即使於該第1及第2内部電極間施加電 熱的非發熱部分。 本發明進一步特定的帛1形態中,在至少 1295472 電阻層設置空腔,其位在該第〗 笙 v 弟1及弟2内部電極相重疊的 #分中與積層方向垂直的方 ^ .^ ^ ^ 扪τ央op。又,該空腔係 广弟1及第2内部電極配置部分的積層方向上的至少 中央部。該空腔係具有該非發熱部分的功能。 較佳該^腔係設置成沿厚度方向貫穿熱敏電阻層。在 此*丨月形,較佳係在位於介日允 、二I的一编面側的内部電極上設置 與空腔連通的開口。 本發明進一步特定的筮 乂 )弟2形恶,係於該第1及第£内 部電極的配置部分中,在 於積層方向上的至少中央部的 二…第2内部電極中的至少一個内部電極上,設二 ^成部分,㈣非電極形成部分錢置在 1: ::;Γ的部分中與積層方向垂直的方向上的: ,在此…非電極形成部分係具有非發熱部 月Ε» 0 口而形i電極形成七分,可藉由在内部電極設置開口或切 的:極!成部分,只要係設置在第1及第2内部電極 的配置部分中,位於 ,电炫 部電極之至少一個內f方向上的中央部的第1及第2内 部電極或所有的第2内!極,則可以設置在所有的第1内 及第2内部電極。内彻’也可以設置在所有的第1 依本發明,可 積層體内部形成熱點,型正溫度係數熱敏電阻的 型正溫度係數熱敏電阻因此丌獲传提幵耐電壓性能的積層 1295472 在本發明甲,為了形成非發埶 設置空腔的情況下,此空腔可設置:刀’而在熱敏電阻層 電阻η、隹半, 成沿厚度方向貫穿熱敏 空腔連诵的鬥. 鸲面側的内部電極設置與 产異的藉^口、/猎此’空腔容易形成’可以獲得量產性 瓦八、積θ型正溫度係數熱敏電阻。 【實施方式】 數丄是表示本發明的第1實施形態的積層型正溫度係 數",、敏電阻1的截面圖。 溫度係數熱敏電阻〗,具有作為元件本體的 ==的積層體2。積層體2通常利用滾磨來使i角部 :且:有ΓΓ成圓滑。積層體2具有正的電阻溫度係數 3積層而:::系半導體陶…的複數個熱敏電阻層 沿著是積層體内部的複數個熱敏電 弟z内部電極4及5,#西?署#丨、/々上 ^ t PJL ^ ^ ^ . … 自的一部分夾有著熱 ::層彼此重豐的狀態沿積層方向交替重疊。 5例如含有作為導電成分的鎳。 在積層體2的外表面上,在彼此 面6及7卜,、 杜吸此對向的弟1及第2端 及第2外4 >別形成第1及第2外部電極8及9。第1 及弟2“電極8及9,分別與第】及 形成電氣連接,其係由對各内部電極4及5 ^電極4及5 接觸的底層的歐姆電㈣!。、以及 歐姆 構成的錢層Η所構成1姆電極“料等 曰1 u,例如猎由濺射形 1295472 成,由在積層體2的端面6及7上形成的以層、在其上形 成的Ni-Cu層及在其上形成的Ag層構成。鍍層I〗,除了 所述焊料鍍以外,也可丨Ni鐘、Sn M等形成。通常使用 電鍵來形成。 此外’在積層冑2的外表面上,在未被外部電極8及 9覆蓋的區域,可施以破璃塗層12。用以獲得積層體之的 燒成步驟在還原性環境氣氛巾進行時,錢成後,雖進行 供再氧化的熱處理,但在此再氧化的步驟中,肖時也可進 行用來形成玻璃塗層12的熱處理。 以上之積層型正溫度係數熱敏電阻i,在此實施形態 中有以下特徵。 即,第1及第2内部電極4及5彼此重疊的部分之、 與積層方向垂直方向的中央部’即位於内部電極4及5彼 此重疊部分的長邊方向及寬度方向的中央部㈣腔13,係 設置在至少一個熱敏電阻層3。此外,該空腔Μ,係位於 第1及第2内部電極4及5的配置部分之、積層方向的至 v中央部。该空腔13具有非發熱部分的功能。 用以設置上述空腔13’例如有參照圖2所說明的方法 。圖2是為了獲得積層冑2而準備的供形成熱敏電阻層3 的典型生片14及15的俯視圖。 網
如圖2(a)所示,在一生片 如圖2(a)及(b)所示 版印刷等來施加導電性糊, 2内部電極4及5的導電性 ’在生片14及15上,藉由 藉此’形成用來構成第1及 糊膜16及1 7。 上,設有形成空腔w 10 1295472
的貫穿孔18。此貫穿《丨7 Q . 4i ^ 、 8,從量產性的觀點看較佳係在導 “生糊膜16形成後’亦貫穿該導電性糊膜16。 其理由在於,若在導電性膜16形成前設置貫穿孔18 18:後形成導電性糊膜則導電性糊會流入貫穿孔 =在第1及第2内部電極…間產生不希望的通電 的:二又,為了避免此不希望的通電,而在貫穿孔18 繁項的其他問題。 加導電性糊,但會導致對位等 此外’雖亦考慮在未形成導電性糊膜^的生片Η上 設置…18’然後在位於生片“上方的生片(未圖示 )下面形成導電性糊膜16 ’在此情形,由於在一個生片的 兩面句要形成導電性膜16 & 17,故導致導電性膜16及17 間之對位的繁瑣問題。 構成空腔13的貫穿孔18,典型的是利用鐳射或衝壓 等方法形成,但不限於此,也可利用其他的方法形成。 為了獲得圖1所示的積層體2,而積層包括在圖2(a )及(b )中分別所示的生片1 4及1 5的複數個生片。因此 ,在積層體2中,以貫穿孔18所形成的空腔丨3,係形成 /口居度方向貝牙既定的熱敏電阻層3的狀態。另外,由於 貫穿孔18亦設成貫穿導電性糊膜16,因此在位於空腔13 一玄而面側的弟1内部電極4,設有與空腔13連通的開口 19 如圖1所示的空腔13,沿厚度方向貫穿既定的内部電 極4,但若不考慮量產性,也可以内部電極$未貫穿厚度 11 1295472 方向的方式來設置空腔13。 空腔13也可設在複數個熱敏電 H ^里 亦朴 屬d即,空腔13 ?5又置位置,只要滿足第1及第2内部電極4及5彼此重 ,的部分之、與積層方向垂直方向的中央部,且係第 第2内部電極4及5的配置部分的積層方向的至少 的條件》則例如也可以為裳彳B势 ……古:内部電極4及5的配 置口 I5刀,沿積層方向縱列或貫穿。 只要集中分布在與積層方向垂直方向的中央部 個熱敏電阻層3可設定複數個空腔13。 、 空腔13如圖2 ( a )所千你言办a 1。 ^ 所不從貝牙孔18的形狀可得知1 係呈截面圓形,但也可以县一名 八 AT以疋二角形、四角形、其他 、橢圓形或星形等任何截面形狀均可。 ,如圖1所示的第1及第2内部電極4及5,在積層體2 中係均等配置,因此空腔13的位置在積層體2的中央部, 但當第1及第2内部電極‘乃c;献娶士 才4及5配置在積層體2中係不均 4的情形,錢13的位置未必在積層體2的中央部n ?如何,空腔13係位在第1及第2内部電極4及5彼:重 s的部分之、與積+ 檟層方向垂直方向的中央部,且重要的是 位於第1及第2内部雷炻文彳疋 丨電極4及5配置部分的積層方向的至 ^'中央部。 如上所述 依弟1 f 彡能 拉丄 八 1只鉍形悲,猎由設置具有非發熱部 刀功能的空紅13,可緩和埶 耐電壓性。此外,為了接而達到提昇熱破壞 為了 k汁耐電壓性能,空腔13越大越 好,但要根據積層體? 2的尺寸、積層型正溫度係數熱敏電 12 1295472 阻1所需要的電阻值、及積層髅9 % +热 來、…1Q… 體2所需要的機械的強度等 來決疋空腔13的大小。 圖3是表示本發明的第2每# π & , 敏電卩且91 胃 貝⑪形悲的積層型正特徵熱 舣冤阻21的截面圖。圖3所子隹既… 所不積層型正特徵熱敏電阻21 ,八有與如圖1所示的積層型正 個要件,因此在圖3中,盘圖二::電阻1共通的多 的標號表示,而不再重複說明。的要件相同者以同樣 第2實施形態的積層型正牯 徵。 1正特被熱敏電阻21具有以下特
即,在第1及第2内部電極R 内部電極4及5彼此重晶❹ ’在該等第1及第2 二4及5彼此重豐的部分之、與積層方向垂直方向 =二:在内部電極4…疊部分長邊方向及寬度 =向的中央部,設置未形成電極的開σ 22。該開口 ^具 有非發熱部分的功能。 ^設置㈣口 22’例如可㈣參照圖4所說明的方 ;的血為了獲得積層體2而準備的供形成熱敏電阻層 、” 3L生片23及24的俯視圖。 分別如圖4(a)及(b)所示,在生片㈡及24上, 利用々網版印刷等來施加導電性糊,而分別形成用來構成第 弟内部電極4及5的導電性糊膜25及%。在 電性糊膜25及26的印刷時,机署益道^^^ ^ 、 丨冲J守5又置無導電性糊的區域2 7 〇 該區域27是用來形成開口 22。 士如圖3所不’為了獲得積層體2,在圖4(a)及(b) 中所示的«個Μ 23及24交替積層,並且將未形成導 13 1295472 電性糊膜的保護用生片在其上下積層。 此外,在圖3所示積層型正溫度係數熱敏電阻Η中, 二22係設在所有第1及第2内部電極4及5,但該開口 :如亦可只設在所有的第1内部電極“戈只設在所有第 内部電極5。又’為了避免形成熱點,可將開口 Μ設置 ,内部電極4 I 5配置部分之、位於積層方向的至少中央 部之至少一個内部電極4及/或5。 、 又’開口 22只要集中分布在與積層方向垂直方向的中 央。卩,可在一個内部電極4或5設置複數個。 又’開口 22從圖4所示的區域27的形狀可知,俯視 呈圓形’但也可以是三角形、四角形、其他多角形、擴圓 形或星形等任何平面形狀均可。 如上所述,依第2實施形態,藉由設置開口 22,與第 1實施形態的情形同樣,可緩和熱量集中,從而達到提昇 熱破壞的耐電Μ性能。Α外,為了提昇财電職能,開口 22雖越大越好,但要根據積層體2的尺寸、積層型正溫度 係數熱敏電阻21所需要的電阻值、及内部電極4及5的開 口 22以外部分的電流容量來決定開口 22的大小。 又,依第2實施形態,與第丨實施形態相比,具有可 避免因空腔13導致積層體2的力學強度降低的優點。 圖5是表示本發明的第3實施形態的積層型正特徵熱 敏電阻31的截面圖。如圖5所示積層型正特徵熱敏電阻 31 ’具有分別如圖1及圖3所示的積層型正特徵熱敏電阻 1及21共通的多個要件,因此在圖5中,與圖1及圖3所 1295472 示的要件相當的要件使用同樣的標號,不再重複說明。 “第3實施形態的積層型正特徵熱敏電阻31具有以下特 徵。 、 即,在第2内部電極5,在第1及第2内部電極4及5 彼此重疊的部分之、與積層方向垂直方向的中央部,即在 内部電極4及5重疊部合的旦、息+丄 里且口P刀的長邊方向及寬度方向的中央 =非電極形成部分設置切口 32。該切口 32具有非發孰 部分的功能。 用以設置該切口 32,可利用參照圖6所說明的方法。 圖6是為了獲得積層體2而準備的供形成熱敏電阻層3的 典型生片33及34的俯視圖。 、 分別如圖6(a)及⑴所示,在生片Μ*%上, 利用網版印刷等來施加導電性糊,藉此形 及第2内部電極兹& ^ 1 咖4及5的導電性糊膜35及36。在這些導 t^^35^36t 35^36 丁。又置呈切口狀之無導電性糊的區域π。該區域3 用來形成該切口 32。 疋 為了獲得如圖5所示之積層體2,而將圖6(a)及 中所不的複數個生片33及34交替積 導電性糊膜的保護用生片在其上下積層。 吏未心成 圖5所不積層型正溫度係數熱敏電阻^,切口 ==第2内部電極5,但該切口32也可只 的弟1内部電極4或設在所有第i及第2内部電極彳及有 。此外,為了避免形成熱點,可將切口 32設置在第!及第 15 1295472 2内"卩電極4及5配置部分之、位於籍恳士 丨 诅於積層方向的至少中央 主^、一個内部電極4及/或5。 X ’切口 32只要隼中分布在盥接® 士 央部, *^刀冲杜,、積層方向垂直方向的中 、σ ,則可在一個内部電極4或5設置複數個。 的第:’切口 32如本實施形態般’較佳係形成在積層體2 :2端面7之前。藉此構成,在内部電極5與外部電極 曰1可獲得穩定的電氣連接狀態。 如上所述’依第3實施形態’藉由設置切口 32,盥第 /第2實施形態同樣,可緩和熱集中。特別是在第3實 轭形態,切口 32穿過内部電極5的中央 八 ν τ天口I4,把内部電極5 刀成了 2部分,因此發熱部也分成兩部分。藉此,由於一 =發熱部的發熱量會減少,在積層體2中 得緩和。藉此可防止在積層體2的内部 …了 ^ 曰Μ 』門〇丨D成熱點,以便提 汁熱破壞之耐電壓性能。 為了提昇而t電祕能’切σ 32的寬度雖料越好,炉 =根據積層體2的尺寸、積層型正溫度係數熱敏電阻31所 而要的電阻值、及在内部電極^ 士 旦+ % ^ 5切口 32以外部分的電流容 置來決定切口 3 2的大小。 依第3實施形態,與第2會旆报能π # 'Μ 4貝施幵/怨冋樣,與第1實施 形態相比,具有可避免因空脒]q道 卫股13導致積層體2的力學強度 降低的優點。 圖7是說明本發明的第4與竑浓能七冰 乐4 κ施形恶之與圖6相對應的 圖。圖7中與圖6所示相同的|杜你田 J白0要件使用同樣的標號,不再 重複說明。 16 1295472 弟4貫施形態之特傲愈楚 與第3實施形態相比,不僅是在 二内部二5,亦在第〗内部電…置切口。因此在 ,不僅< ^在構成第2内部電極5的導電性糊膜36 _、,&置呈切口狀之無導電性糊的區域37,如圖7 (a) 不亦在構成第1内部電極4的導電ϋ ^ s R # 切口 h μ + π 4的導電性糊35膜,設置呈 之…、導電性糊的區域38。 重複=都與第3實施形態的情況實質上是同樣,故不再 圖8是用來說明本發明第5實施形態。如圖 層型正溫度係數熱敏電 斤/、積 數熱敏電…有多個二:^ 溫度係 样… 共同要件。在圖8中,與圖5中同 樣的要件使用同樣的標號, 2内邻心“ s 小丹靈複次明。圖8是以沿第 電阻面之截面來表示積制正溫度係數熱敏 包阻41的俯視圖。 ^第5實施形態的積層型正特徵熱敏電阻41具有以下特 徵。 、 r付 即,在第2内部電極5中形成用來與第2外部電極9 >、電氣連接的寬幅連接端緣部42。藉此,更加擴大 =電極5與第2外部電極9的接觸面積,可使電氣連接 穩-,抑制電阻值的不均。…圖示第2内部電極5, 但關於第1内部電極4也採用同樣的構成。 如圖8所示的特徵性構成,圖j、圖3及圖7中所示 的各第1、第2及第4實施形態也可同樣採用。 下面說明用來確認本發明的效果而實施的實驗例。 17 1295472 (實驗例l) 此在實驗例1中,對參照圖1及圖2所說明第丨實施形 態進行評價。 y γ首先’‘準備BaC〇3、Ti〇2及Sni2〇3各粉末,調和這些原 料粉末使其成為(BaG 9 998SmQ _2) Ti〇3。 一接著,在獲得的混合粉末中加入純水,與鍅球一起混 二粉碎1G小時’乾燥後,纟圆t的溫度下預燒成2小 呀。在此預燒成的粉末中加入有機結合劑、分散劑及水, 並與錯球一起混合數小時,然後由獲得的漿料形成厚3〇 m的生片。 者在生片上利用網版印刷法,加上以鎖作為導電 =分的導電性糊,然、後使其乾燥,藉此製成形成有用來構 、内部電極的導電性糊膜的生片。在形成有該導電性糊膜 :生片中❾、與内部電極重疊部分的中央部相對應的位置 ^如圖2 (a)所示利用衝壓形成了相當於貫穿孔18的 直控〇· 2mm的圓形貫穿孔。 ,、、,其次’在將形成有冑電性糊膜的複數個生片加以積層 ,並且在其上下積層未形成導電性糊膜的保護用生片,壓 接後’切割成既定的尺寸,藉此而獲得晶片狀的生積層體 在獲得生積層體的步驟中,使如上所述設有貫穿孔的 =在„式料1中位於配置有導電性糊膜部分的積層方向 、央部,在試料2使其位於該部分的積層方向的最外側 ,在試料3中使其位於該部分的積層方向的中央部和最外 18 1295472 側。又’在試料4中僅積層未設貫穿孔的生片。 把生積層體放在大氣中在35(rc的溫度下進行脫脂處 理後,在1/1 = 3%的還原性環境氣氛中在13〇(rc的溫度下 燒成2小時,而獲得燒結後的積層體。在試料丨〜3中的各 積層體中,以設在生片上的貫穿孔而形成空腔。 其次,將燒結後的積層體與研磨介質一起進行滾磨, 把積層體的角部分及稜線部分圓滑處理後,對積層體進行 供再氧化的熱處理。 其次,冑了形成外部電極,而在積層體的兩端面上, 利用滅鍍法依序形成以層、其上的Ni_Cu層及其上的蛇 層’藉此形成歐姆電極層。在歐姆電極層上形成由嬋料所 構成的鐘層。 如此’可獲得平面尺寸為2.0mmxl.2mm、0·3Ω的試料 1〜4的各積層型正溫度係數熱敏電阻。 "人對於4料1〜4的積層型正溫度係數熱敏電阻, 各使用20個試料實施耐電壓試驗。耐電壓試驗,係在串 聯於直流電源的端子卜 ... ’夾者各試料的積層型正溫度係數 熱敏電阻,從2 0 V開妒戽Α 1广、 1始母κ升壓2V,且在各電壓下保持施 加1分鐘的狀態,採用 、 木用逐步增加電壓的方式而進行。加壓 到試料的積層型正、;W4 里度係數熱敏電阻破壞為止,破壞前的 電壓為耐電壓。 如此獲得的耐電屙 ,.^ . 1 土、千句值、最大值、最小值及標準 偏差值如表1所示。 19 1295472 表1 試料號 耐電壓(V) 碼 平均值 最大值 最小值 j準偏差值 1 7 1 36. 1 38 ---- 32 2 31. 0 36 28 A · 1 9 Π 3 29· 8 34 28 --^_ 1 Q 4 30. 0 34 26 如表 所不,空腔設置在内部電極的配置部分的積層 方向的中央部以外的試料2及3’與不設置該空腔 曰 的而寸電壓程度幾乎一樣,但空腔設置在内部電極的配置部 分的積層方向的中央部的試料!,耐電壓明顯提昇。 ’在耐電壓試驗中證f 9 、叛甲€貫了右緩和在内部電極的配置部分 積層方向中央部產生的熱點,則可提昇耐電壓。 又,以上試驗是比較空腔在積層彳向的位置 於與積層方向垂直的方向,也彳' „ ¥ , ^ A 也很今易類推出··藉由將空腔 =在内部電極彼此重疊部分的中央部,相較於 以外的部分設置空腔的情 、邛 此更有效地避免形成熱點。 (只驗例2) 在實驗例2中,對參照圖3及 態進行評價。 乃幻弟2貫鈀形 採^與試驗例1相同的方法及條件成形生片。 接者’在生片上利用網 導雷4、 、 ^刷法’來施加含以鋅作兔 V電成分的導電性糊而形赤道φ ^ 3 ^嫖作為 内部電# % + # β 電^糊膜時,作為與設置在 t極彼此重璺部分的中者 * I和田的位置的、圖4所示 20 1295472 的…、導電[生糊區域27相對應的區域,在試料!工中設置直 T 〇· 1mm的圓形區域、在試料12中設置直徑〇· 2_的圓形 品或及在忒料13中设置直徑〇· 5随的圓形區域。在試料 14中未設置該導電性糊的區域,而同樣形成導電性糊膜。 戈料11〜14中’内部電極的重疊部分的尺寸在燒 結後均為1. 6mmx〇. 8mm。 二接著,將上述試料11〜14的各複數個生片加以積層, 並f在其上下積層未形成導電性糊的保護用生片,並按照 與實驗例1相同的方法及條件,製成晶片狀的生積層體,· '、後進仃脫月曰處理、燒成、滾磨,然後進行供再氧化的熱 處理’而&成用來構成外部電極的歐姆電極層及鍍層。 如此,可獲得平面尺寸為2.0mmxl.2mm、0.5Ω的試料 - 〜14 1各積層型正溫度係數熱敏電阻。在此,該試料u 汝引述敍,在未形成導電性糊的區域中,在内 形成開口。 ° 在與實驗例1同樣的方法及條件下,對試料11〜14眘 施耐電壓試驗。 Φ 由耐電壓試驗獲得㈣f壓的平均值、最 值及標準偏差值如表2所示。 敢]、 21 1295472 表2 ------- 试料 —_ ~~—-— 耐電壓(VI 最大值 最小值 標準偏差值 -LL _12 —40 36, 1. 7 _43.3 46 38 ? η 一_13 ^ 49.1 —56 32 5 6 LluiJ 32Ϊ _36_^ 28_ U 9 \J 2. 7 益L如表2所示,在導電性糊膜設置無導電性糊的區域 曰此,依電極内部执女 料 円卩叹有開口的試料11〜13,與無開口的 :^ 可知,耐電壓值獲得提昇。在耐電壓試驗中 燁。在積層方向中央部產生的熱點,則可提昇耐 比車乂試料11〜1 q „ 、 13之間,依試料][ii 2、j 3的順月
θ 口逐漸變大,卩邊装QQ 現者開口的逐漸變大,耐電壓的平均值 A f准,、與内部電極的電流容量降低以至破壞相關糊 故耐電壓的不均 ή也越大。因此,設置在内部電極的開口 Μ要考慮到内部電極的電流容量、即耐電壓 決定。 W i ^ (實驗例3 ) ^ 中 為了參照圖5及圖6的說明評價$ 貫施形態,製作 、 衣1下以下的試料21 〇 才采用與試驗例』& L . y m w 1相冋的方法及條件來形成生片。 接著,在生g μ Μ 利用網版印刷法’施加含錄作為_ 22 1295472 此時,如圖6 ( a)所 及如圖6(b)所示, 位置形成設置有未形 l 7mm)之導電性糊膜 成分的導電性糊而形成導電性糊膜。 不’製作-樣形成的導電性糊膜35, 位於内部電極彼此4疊部分中央部的 成導電性糊的區域37(宽。如長 個生=V(a)所示,在形成導電性糊膜35的複數 3 如圖6(b)所示在形成導電性糊膜%的複數 生片 34父替地積層,祐 少 m m ^ ^ 、、’在,、上下積層未形成導電性 养月膜的保護用生片,按昭鱼 f成“ 實驗例1相同的方法及條件, 製成曰曰片狀的生積層體’然後進行脫脂處理、燒成、滾磨 ,亀以供再氧化的熱處理’而形成用以構成外部電極 的歐姆電極層及鍍層。 如此’可獲得平面尺寸是2.0mmxl 2職,〇 5Ω的試料 2人的積層型正溫度係數熱敏電阻。在積層型正溫度係數熱 敏電阻中’如上所Μ,在無導電性糊的區域中,在内部電 極形成切口。 /、人在與貫驗例1同樣的方法及條件下,對試料21 的積層型正溫度係數熱敏電阻實施耐電壓試驗。 以耐電壓試驗獲得的耐電廢的平均值、最大值、最小 值及標準偏差值如表3所示。為了容易比較,在表3中還 列入了試驗例1製作的試料4,即前面表丨所示的内部電 極處未形成任何切口的試料4的耐電壓的平均值、最大值 、最小值及標準偏差值。 23 1295472 表3
如表3所示,在導電性糊 “ ^ 膦^ 5又置無導電性糊的區域 ’猎依内部電極設有切口的試料2卜與無此切口的試料 二耐電壓值獲得提昇。在耐電壓試驗中證實了 右緩和在積層方向中央部甚 #八$ & 9 & 、 的…點,則藉由切口使發熱 口P为割為2部分而择蘇献旦、a 而便&熱里減少,而可提昇耐電壓。 【圖式簡單說明】 (一)圖式部分 回 表示本毛明的第1實施形態的積層型正溫度係 數熱敏電阻1的截面圖。 /皿度係 圖2(a)、(b)是為了獲得圖1所示的積層體2而準備 的供形成熱敏電阻屛q θ电阻層3的典型生片14及15的俯視圖。 回疋表不本發明的第2實施形態的積層型正 敏電阻21的截面圖。 吁傲熟 、〜疋為了獲得圖3所示的積層體2而 的供形成熱敏雷a爲Q ^ 尾阻層3的典型生片23及24的俯視圖。 圖 5 13声― 回 疋衣示本發明的第3實施形態的積層型正特 敏電阻31的戴面圖。 “、、 圖 6(a)、(h、b 去 疋為了獲得圖5所示的積層體2而 的供形成熱敏電ρ且s 0 0 ^ 有 曰3的典型生片33及34的俯視圖。 24 1295472 圖7(a)、(b)是用來說明本發明的第4實施形態的與 圖6相對應的圖。 圖8是以沿第2内部電極5通過的面之截面來表示本 發明的第5實施形態的積層型正溫度係數熱敏電阻41 視圖。 府 (二)元件代表符號 1、21、31、41 :積層型正溫度係數熱敏電阻 2 :積層體 3 ·熱敏電阻層 :内部電極 •端面 13 : 19、 32 : •外部電極 空月空
切D 25

Claims (1)

1295472 拾、申請專利範圍: 1. 一種積層型正溫度係數熱敏電阻,係具備: 積層體,係具有正的電卩w 电丨且/皿度係數並由積層的複數個 熱敏電阻層積層而成;及 第1及第2外部電極,在 不同的位置; 係,成在該積層體的外表面上 在 < 積層體内邛’沿該複數個熱敏電阻層間的既定 馨 二’各複數個第!及第2内部電極係分別與該第】及第2 卜部電極形成電氣連接; :二及第2内部電極,係以各自的一部分夹著該熱 破琶阻層彼此重疊的狀能、、儿 在於: 的狀心/ 口積層方向交替地配置,其特徵 於該第1及第2内部電極的配置部分中 向垂直的方向的中央部、且至少在積層方向的中央= 及第2 一間―熱的 阻,1如申清專利範圍第1項之積層型正溫度係數熱敏電 二 中孩非發熱部分係藉由至少在一個該熱敏電阻層 玟置空腔而形成。 敏電^如中4專利範圍第1《2項之積層型正溫度係數熱 且,其中,該非發熱部分係藉由在該第丨及第2内部 電才5 5 小 夕一内邛電極中設置非電極形成部分而形成。 阻,=如申請專利範圍帛3項之積層型正溫度係數熱敏電 "中,该非電極形成部分係藉由在該内部電極設置開 26 1295472 口而形成。 A 5· 士申明專利乾圍第3項之積層型正溫度係數熱敏電 ,、 Χ非電極形成部分係藉由在該内部電極設置切 口而形成。 6·種積層f正溫度係數熱敏電阻,係具備: 積層體,係具有正的電阻溫度係數並由積層的複數個 熱敏電阻層積層而成;及 第1及第2外部電極,係形成在該積層體的外表面上 不同的位置; 麵| 在/積層體内部’沿該複數個熱敏電阻層間的既定界 各複數個第1及第2内部電極係分別與該第1及第2 外部電極形成電氣連接; > 4第1及第2内部電極,係以各自的一部分夾著該熱 電阻層彼此重s的狀態沿積層方向交替地配置,其特徵 在於: — 在至少一個該熱敏電阻層設置空腔,其位在該第1及 第2内部電極相重疊的部分中與積層方向垂直的方向上的· 中央°卩,且該空腔係位於該第1及第2内部電極配置部分 的積層方向上的至少中央部。 7·如申請專利範圍第6項之積層型正溫度係數熱敏電 1¾. ,r4-> “中’遠空腔係設置成沿厚度方向貫穿該熱敏電阻層 0 8·如申請專利範圍第7項之積層型正溫度係數熱敏 阻,复由 ”甲,在位於該空腔一端面側的該内部電極,設置與 27 1295472 該空腔連通的開口。 9 ·種積層型正溫度係數熱敏電阻,係具備: 積層體’係具有正的電阻溫度係數並由積層的複數個 熱敏電阻層積層而成;及 第1及第2外部電極,係形成在該積層體的外表面上 不同的位置; 在該積層體内部,沿該複數個熱敏電阻層間的既定界 面,各複數個第i及第2内部電極係分別與該第以第2 外部電極形成電氣連接; Λ第1及第2内°卩電極’係以各自的—部分夾著該熱 敏電阻層彼此重疊的狀態沿積層方向交替地配置,其特徵 在於: · 於該第1及第2内部電極的配置部分中,在位於積層 方向上的至少中央部的該第1及第2内部電極中的至少一 :内部電極上,設置非電極形成部分,且該非電 2係設置在該第!及第2内部電極相重疊的部分中與積層 Ρ 方向垂直的方向上的中央部。 1 0·如申請專利範圍第q 阻立由 、積θ尘正溫度係數熱敏電 阻’其中,该非電極形成部分俜 口而形成。 I刀係精由在遠内部電極設置開 1 1 ·如申睛專利範圍第Q 了有+亇士 @ 靶闽弟9項之積層型正溫度係數埶敏雷 阻,其中,該非電極形成部分 口而形成。 丨刀係精由在该内部電極設置切 12·如申清專利範圍第9〜 貞甲任項之積層型正溫 28 1295472 度係數熱敏電阻,其中,該非電極形成部分係設置在所有 該第1内部電極或所有該第2内部電極。 13·如申請專利範圍第9〜u 度係數熱敏電阻,直中,兮非、彳一項之積層型正溫 丹τ,场非電核、 該第1及第2内部電極上。 ^成部分係設置在所有 拾壹、圖式: 如次頁
29
TW093104894A 2003-03-26 2004-02-26 Laminate-type positive temperature coefficient thermistor TW200423157A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003084406 2003-03-26
JP2004037952A JP4135651B2 (ja) 2003-03-26 2004-02-16 積層型正特性サーミスタ

Publications (2)

Publication Number Publication Date
TW200423157A TW200423157A (en) 2004-11-01
TWI295472B true TWI295472B (zh) 2008-04-01

Family

ID=32993028

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093104894A TW200423157A (en) 2003-03-26 2004-02-26 Laminate-type positive temperature coefficient thermistor

Country Status (6)

Country Link
US (1) US7075408B2 (zh)
JP (1) JP4135651B2 (zh)
KR (1) KR100543123B1 (zh)
CN (1) CN100405509C (zh)
DE (1) DE102004014157B4 (zh)
TW (1) TW200423157A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100803916B1 (ko) * 2003-10-31 2008-02-15 가부시키가이샤 무라타 세이사쿠쇼 적층형 저항소자
DE102007007113A1 (de) * 2007-02-13 2008-08-28 Epcos Ag Vielschicht-Bauelement
TW200903527A (en) * 2007-03-19 2009-01-16 Murata Manufacturing Co Laminated positive temperature coefficient thermistor
US8031043B2 (en) * 2008-01-08 2011-10-04 Infineon Technologies Ag Arrangement comprising a shunt resistor and method for producing an arrangement comprising a shunt resistor
DE102008056746A1 (de) * 2008-11-11 2010-05-12 Epcos Ag Piezoaktor in Vielschichtbauweise und Verfahren zur Befestigung einer Außenelektrode bei einem Piezoaktor
DE102011050461A1 (de) 2011-05-18 2012-11-22 Chemical Consulting Dornseiffer CCD GbR (vertretungsberechtigter Gesellschafter: Dr. Jürgen Dornseiffer, 52070 Aachen) Verfahren zur Herstellung eines Halbleiterkeramikmaterials für einen nichtlinearen PTC-Widerstand, Halbleiterkeramikmaterial und ein Halbleiter-Bauelement
TWI562718B (en) * 2012-06-05 2016-12-11 Ind Tech Res Inst Emi shielding device and manufacturing method thereof
WO2016143483A1 (ja) * 2015-03-11 2016-09-15 株式会社村田製作所 積層型サーミスタ
JP6841036B2 (ja) * 2016-12-28 2021-03-10 Tdk株式会社 積層セラミック電子部品
CN111971759B (zh) 2018-04-17 2023-05-02 京瓷Avx元器件公司 用于高温应用的变阻器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542365A (en) * 1982-02-17 1985-09-17 Raychem Corporation PTC Circuit protection device
JPH03208301A (ja) * 1990-01-10 1991-09-11 Matsushita Electric Ind Co Ltd 正特性サーミスタ
JP2833242B2 (ja) * 1991-03-12 1998-12-09 株式会社村田製作所 Ntcサーミスタ素子
JPH0547508A (ja) 1991-08-08 1993-02-26 Murata Mfg Co Ltd 積層型半導体磁器及びその製造方法
JPH0661014A (ja) * 1992-08-10 1994-03-04 Taiyo Yuden Co Ltd 積層型サ−ミスタ
JPH0644101U (ja) * 1992-11-09 1994-06-10 株式会社村田製作所 チップ型正特性サーミスタ素子
JPH06208903A (ja) * 1993-01-11 1994-07-26 Murata Mfg Co Ltd 正の抵抗温度特性を有する積層型半導体磁器
JPH08153606A (ja) 1994-11-30 1996-06-11 Matsushita Electric Ind Co Ltd 積層バリスタ
DE69636245T2 (de) * 1995-08-07 2007-04-12 Bc Components Holdings B.V. Mehrelement-ptc-widerstand
DE69838727T2 (de) * 1997-07-07 2008-03-06 Matsushita Electric Industrial Co., Ltd., Kadoma Ptc thermistorchip sowie seine herstellungsmethode
TW412755B (en) * 1998-02-10 2000-11-21 Murata Manufacturing Co Resistor elements and methods of producing same
DE19833609A1 (de) * 1998-07-25 2000-01-27 Abb Research Ltd Elektrisches Bauteil mit einer Einschnürung in einem PTC-Polymerelement
US20020125982A1 (en) * 1998-07-28 2002-09-12 Robert Swensen Surface mount electrical device with multiple ptc elements
JP2000188205A (ja) * 1998-10-16 2000-07-04 Matsushita Electric Ind Co Ltd チップ形ptcサ―ミスタ
JP3424742B2 (ja) * 1998-11-11 2003-07-07 株式会社村田製作所 正の抵抗温度特性を有する積層型半導体セラミック電子部品
JP3402226B2 (ja) * 1998-11-19 2003-05-06 株式会社村田製作所 チップサーミスタの製造方法
JP4419214B2 (ja) * 1999-03-08 2010-02-24 パナソニック株式会社 チップ形ptcサーミスタ
US6640420B1 (en) * 1999-09-14 2003-11-04 Tyco Electronics Corporation Process for manufacturing a composite polymeric circuit protection device
US6429533B1 (en) * 1999-11-23 2002-08-06 Bourns Inc. Conductive polymer device and method of manufacturing same

Also Published As

Publication number Publication date
CN1532852A (zh) 2004-09-29
JP4135651B2 (ja) 2008-08-20
KR100543123B1 (ko) 2006-01-20
US7075408B2 (en) 2006-07-11
DE102004014157B4 (de) 2015-10-22
TW200423157A (en) 2004-11-01
JP2004311959A (ja) 2004-11-04
US20040189437A1 (en) 2004-09-30
KR20040084848A (ko) 2004-10-06
DE102004014157A1 (de) 2004-10-21
CN100405509C (zh) 2008-07-23

Similar Documents

Publication Publication Date Title
US9076576B2 (en) Chip thermistor and thermistor assembly board
JP6496581B2 (ja) 電圧非直線抵抗素子及びその製法
TWI295472B (zh)
TWI222086B (en) Manufacturing method of laminated ceramic electronic device
WO2000054290A1 (fr) Thermistance ctp a puce
TW200913805A (en) Ceramic electronic component
TW200935457A (en) Aggregate substrate, production method of aggregate substrate, and varistor
CN104934173A (zh) 电压非线性电阻元件及其制法
JPS59215701A (ja) 複合機能素子の製造方法
JPH01293503A (ja) 正の抵抗温度特性を有する半導体磁器
CN107251168A (zh) 基板嵌入用ntc热敏电阻及其制造方法
JP2005303160A (ja) 積層型半導体セラミック電子部品
JP4492187B2 (ja) 積層型正特性サーミスタ
JP2008270391A (ja) 積層型チップバリスタおよびその製造方法
JP3393792B2 (ja) 積層型電圧非直線性抵抗器の製造方法
JP3632592B2 (ja) チップサーミスタおよびその製造方法
JP4144080B2 (ja) 積層型半導体セラミック素子
JP4660922B2 (ja) サーミスタ及びその製造方法
US9831018B2 (en) Electronic component
JPH0376202A (ja) 積層正特性サーミスタおよびその製造方法
WO2016059917A1 (ja) 積層型正特性サーミスタ
KR101333259B1 (ko) 저항가변소자 및 그 제조 방법
JPH0376278A (ja) 積層半導体セラミック素子の製造方法
JP2008277555A (ja) 熱電素子とその製造方法および熱電変換モジュール
JP2002141205A (ja) サーミスタ

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent