WO2016143483A1 - 積層型サーミスタ - Google Patents

積層型サーミスタ Download PDF

Info

Publication number
WO2016143483A1
WO2016143483A1 PCT/JP2016/054840 JP2016054840W WO2016143483A1 WO 2016143483 A1 WO2016143483 A1 WO 2016143483A1 JP 2016054840 W JP2016054840 W JP 2016054840W WO 2016143483 A1 WO2016143483 A1 WO 2016143483A1
Authority
WO
WIPO (PCT)
Prior art keywords
thermistor
main surface
internal electrode
divided
internal electrodes
Prior art date
Application number
PCT/JP2016/054840
Other languages
English (en)
French (fr)
Inventor
圭 戸田
有紀子 植田
聖浩 古戸
雄一 平田
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2016143483A1 publication Critical patent/WO2016143483A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient

Definitions

  • the present invention relates to a multilayer thermistor, and more particularly to a multilayer thermistor in which the resistance value is suppressed from being affected by the temperature during firing.
  • thermistors such as NTC thermistors and PTC thermistors are widely used in various applications such as temperature detection applications, temperature compensation applications, heater applications, and circuit protection applications.
  • Patent Document 1 Japanese Patent Laid-Open No. 6-84608 and Patent Document 2 (Publication of Japanese Patent Laid-Open No. 2014-146669) disclose a multilayer thermistor including a multilayer body in which a semiconductor ceramic layer and internal electrodes are stacked.
  • Patent Document 2 describes the invention taking a multilayer ceramic capacitor as an example, but paragraph (0039) describes that a multilayer thermistor may be used instead of the multilayer ceramic capacitor. .
  • the resistance value can be easily set to a desired value by design.
  • the multilayer thermistor has a specific resistance value ⁇ of the material in the vicinity of the portion where the internal electrodes are formed at a certain temperature T0, and a distance between the internal electrodes t.
  • the resistance value R at T0 can be set by the following (formula 1).
  • R ⁇ t / s (n ⁇ 1) (Formula 1)
  • the specific resistance value ⁇ of the ceramic material when it is desired to increase the resistance value, the specific resistance value ⁇ of the ceramic material is increased, the distance t between the inner electrodes is increased, the overlapping area s of the inner electrodes is decreased, or the number n of the inner electrodes is set. Either at least one of them may be applied. Conversely, when it is desired to reduce the resistance value, the specific resistance value ⁇ of the ceramic material is decreased, the distance t between the internal electrodes is decreased, the overlapping area s of the internal electrodes is increased, or the number n of the internal electrodes is increased. Or at least one of them may be applied.
  • the laminated thermistor has the advantage that the design value of the resistance value is high.
  • a ceramic element formed by firing a ceramic material has a higher heterogeneous concentration as it is closer to the center of the ceramic element and lower as it is closer to the outer surface of the ceramic element.
  • the center of the ceramic body means a point located in the middle of the ceramic body in all of the width direction, the height direction, and the length direction when the ceramic body is a rectangular parallelepiped.
  • a specific resistance value ⁇ is easily affected in a portion having a high heterogeneous concentration because the heterogeneous precipitation concentration is difficult to stabilize. Therefore, when the firing temperature is deviated from the reference value, the specific resistance value ⁇ tends to vary as the part is closer to the center of the ceramic body.
  • the resistance value R of the laminated thermistor is proportional to the specific resistance value ⁇ of the material in the vicinity of the portion where the internal electrode is formed, as shown in (Formula 1). Therefore, in the multilayer thermistor, when the internal electrode is present including the center of the multilayer body (ceramic body), the resistance value R is greatly affected by the variation in the firing temperature.
  • conventional multilayer thermistors such as the multilayer thermistors described in Patent Document 1 and Patent Document 2 described above have an internal electrode formed in a portion including the center of a multilayer body (ceramic body) having a high heterogeneous concentration. It was. Therefore, in the conventional laminated thermistor, even if the laminated thermistors fired at the same time in the same firing furnace, when the temperature in the firing furnace varies, the resistance value R may vary greatly. was there.
  • the multilayer thermistor of the present invention includes a plurality of stacked semiconductor ceramic layers and an interlayer between the semiconductor ceramic layers. And a pair of external electrodes formed on the surface of the multilayer body, wherein the multilayer body is parallel to the internal electrodes and has a short side and a long side.
  • a rectangular parallelepiped having a pair of main surfaces each having a rectangular shape and four side surfaces connecting the pair of main surfaces, wherein at least one of the internal electrodes is connected to one of the external electrodes, and at least the other of the internal electrodes One is connected to the other of the external electrodes, and a pair of external electrodes is mainly formed on a pair of side surfaces that are in contact with the long side of the main surface and are opposed to each other among the four side surfaces.
  • a pair of diagonals cross each other After having defined the center point the point, when viewed through the stack in the stacking direction, and so that the internal electrode is not formed at the center point.
  • the internal electrode is shifted in the horizontal direction (shifted in a direction perpendicular to the stacking direction of the stack) inside the stack, so that the internal electrode is centered on the stack. It is made not to be formed in the part to include.
  • the first problem is that the height dimension of the stacked thermistor (dimension between both main surfaces) becomes large.
  • electronic components such as a laminated thermistor are also required to be small and low.
  • it is necessary to shift the internal electrode in the stacking direction of the multilayer body (close to one of the main surfaces). This is not preferable because it increases the height of the laminated thermistor.
  • one or both of the main surfaces of the multilayer body may be cut to adjust a characteristic value (for example, resistance value R), and the internal electrode includes the center of the multilayer body. If the internal electrode is shifted in the stacking direction of the laminated body so as not to be formed in a portion (closer to one of the main surfaces), the cutting reaches the internal electrode when adjusting the characteristic value. This is a problem. A laminated thermistor whose cutting has reached the internal electrode must be discarded as a defective product. Even if the cutting does not reach the internal electrode, the distance from the main surface to the internal electrode is reduced, and the reliability of the stacked thermistor may be reduced.
  • a characteristic value for example, resistance value R
  • the multilayer thermistor of the present invention is a method that does not have these problems, so that the internal electrode is not formed in a portion including the center of the multilayer body by shifting the internal electrode in the horizontal direction inside the multilayer body. It is what.
  • the internal electrodes are each divided into a plurality of divided internal electrodes, and the divided internal electrodes formed between the same layers are connected to the same external electrode, whereby a plurality of thermistors are arranged in parallel between a pair of external electrodes. You may make it provide the equivalent circuit connected to. In this case, when the laminated body is seen through in the stacking direction, the center point can be positioned between the divided internal electrode and the divided internal electrode. Since a plurality of thermistors are connected in parallel between the pair of external electrodes, the overall resistance value R of the laminated thermistor does not increase.
  • the laminated thermistor of the present invention is a so-called LW inversion type in which a pair of external electrodes is mainly formed on a pair of side surfaces that are in contact with the long side of the main surface and are opposed to each other. Therefore, the internal electrodes can be easily divided into a plurality of divided internal electrodes, and the divided internal electrodes formed between the same layers can be easily connected to the same external electrode. .
  • the internal electrode May not be formed in the central region. Since the portion included in the central region of the laminate is a portion having a particularly high heterogeneous concentration compared to the periphery thereof, the resistance value is fired by preventing the internal electrode from being formed in the central region as described above. It can suppress more reliably that it is influenced by the temperature of time.
  • a slit may be formed in the internal electrode or the divided internal electrode. If the width of the internal electrode or the divided internal electrode is increased, a saddle phenomenon described later may occur. However, if a slit is formed in the internal electrode or the divided internal electrode as described above, the generation of the saddle phenomenon is suppressed. Contribute.
  • the width of the internal electrode or the divided internal electrode is 1100 ⁇ m or less. If the width of the internal electrode or the divided internal electrode is increased, a saddle phenomenon described later may occur. However, if the width of the internal electrode or the divided internal electrode is 1100 ⁇ m or less as described above, the generation of the saddle phenomenon is suppressed. To contribute.
  • the stacked thermistor can be, for example, an NTC thermistor or a PTC thermistor.
  • the type of thermistor is not limited to these, and may be a CTR thermistor, for example.
  • the dimensions from one main surface to the nearest internal electrode and the dimensions from the other main surface to the nearest internal electrode are both , Greater than 20% of the dimension between one main surface and the other main surface.
  • the characteristic value for example, the resistance value R
  • the characteristic value (for example, resistance value R) can be adjusted by cutting at least one of the main surfaces.
  • the laminated thermistor of the present invention defines the center point as the point where a pair of diagonal lines intersect each other on the main surface of the laminated body, and when the laminated body is seen through in the laminating direction, the internal electrode becomes the central point. Since it is not formed, the resistance value is suppressed from being influenced by the temperature during firing.
  • FIG. 1 is a perspective view of a stacked thermistor 100 according to a first embodiment.
  • 1 is a perspective view of a stacked thermistor 100.
  • FIG. FIG. 3 is a cross-sectional view of the laminated thermistor 100, showing the XX portion of FIGS. 1 and 2;
  • 2 is an exploded perspective view of a stacked thermistor 100.
  • FIG. 3 is an SEM view near the center of the laminated thermistor 100.
  • FIG. It is a perspective view of the lamination type thermistor 500 concerning a comparative example.
  • 2 is an exploded perspective view of a stacked thermistor 500.
  • FIG. It is sectional drawing for demonstrating a saddle phenomenon.
  • FIG. 1 is a perspective view of the laminated thermistor 100.
  • FIG. 2 is a perspective view of the laminated thermistor 100 seen through in the lamination direction of the laminated body 1 to be described later.
  • FIG. 3 is a cross-sectional view of the laminated thermistor 100 and shows a portion XX in FIGS. 1 and 2.
  • FIG. 4 is an exploded perspective view of the stacked thermistor 100. However, in FIG. 4, illustration of external electrodes 3 and 4 to be described later is omitted.
  • the laminated thermistor 100 includes a laminated body 1 made of ceramic.
  • the laminated body 1 is a rectangular parallelepiped having a width W, a height T, and a length L, and a pair of main surfaces 1a and 1b and four side surfaces 1c, 1d, and 1e connecting the pair of main surfaces 1a and 1b. 1f.
  • the main surfaces 1a and 1b are surfaces parallel to internal electrodes (divided internal electrodes 5a, 5b, 6a and 6b) described later.
  • an external electrode is formed in a cap shape on a WT surface (a surface constituted by a width W and a height T), and the width W ⁇ length In many cases, the relationship is L.
  • the laminated thermistor 100 external electrodes 3 and 4 described later are formed in a cap shape on the WT surface, but the laminated body 1 has a relationship of width W> length L. Since the width W is larger than the length L, the configuration of the laminated thermistor 100 may be referred to as an LW reverse type.
  • FIG. 4 of Patent Document 2 Japanese Patent Laid-Open No. 2014-146669 described above discloses an LW reverse type multilayer ceramic electronic component.
  • the laminate 1 is made of a semiconductor ceramic containing an appropriate amount of Mn, Ni, Fe, Ti, Co, Al, Zn and the like in any combination.
  • the laminated body 1 is formed by laminating, for example, eight semiconductor ceramic layers 2a to 2h.
  • No internal electrodes are formed on the main surfaces of the semiconductor ceramic layers 2a and 2b.
  • Divided internal electrodes 6a and 6b divided into two are formed as internal electrodes on the main surface of the semiconductor ceramic layer 2c.
  • Divided internal electrodes 5a and 5b divided into two are formed as internal electrodes on the main surface of the semiconductor ceramic layer 2d.
  • Divided internal electrodes 6a and 6b divided into two are formed as internal electrodes on the main surface of the semiconductor ceramic layer 2e.
  • Divided internal electrodes 5a and 5b divided into two are formed as internal electrodes on the main surface of the semiconductor ceramic layer 2f.
  • No internal electrodes are formed on the main surfaces of the semiconductor ceramic layers 2g and 2h.
  • a noble metal such as Ag, Pd, Au
  • a base metal such as Cu, Ni, Al, W, Ti, or an alloy containing these Is used.
  • the laminate 1 is formed by laminating a plurality of ceramic green sheets, press-bonding and then firing, the interfaces of the semiconductor ceramic layers 2a to 2h in the laminate 1 are formed. May have disappeared.
  • a pair of external electrodes 3 and 4 are formed on the surface of the laminate 1. Specifically, the pair of external electrodes 3 and 4 are formed in a cap shape on the side surfaces 1 c and 1 e which are WT surfaces of the multilayer body 1. More precisely, the external electrode 3 is mainly formed on the side surface 1c of the multilayer body 1, but extends to the main surfaces 1a and 1b and the side surfaces 1d and 1f of the multilayer body 1 beyond the side of the side surface 1c. It is formed out.
  • the external electrode 4 is mainly formed on the side surface 1e of the multilayer body 1 but extends beyond the side surface 1e to the main surfaces 1a and 1b and side surfaces 1d and 1f of the multilayer body 1. Has been.
  • the external electrodes 3 and 4 include, for example, a baked external electrode layer and a plated external electrode layer formed on the surface thereof.
  • a baked external electrode layer for example, a simple substance such as Ag—Pd, Ag, Cu, or an alloy containing these is used.
  • the plating external electrode layer is formed, for example, in two layers of Ni plating for the first layer and Sn plating for the second layer.
  • the external electrode 3 is connected to the divided internal electrodes 5a and 5b
  • the external electrode 4 is connected to the divided internal electrodes 6a and 6b.
  • the divided internal electrodes 5a and 5b are obtained by dividing an internal electrode that may be originally formed into two. Also, the divided internal electrodes 6a and 6b are originally divided into two internal electrodes that may be formed by one. The divided internal electrodes 5a and 6a constitute one thermistor, and the divided internal electrodes 5b and 6b constitute another thermistor. Therefore, the laminated thermistor 100 has an equivalent circuit in which two thermistors are connected in parallel between the external electrode 3 and the external electrode 4.
  • the resistance value R is adjusted. Therefore, even if one or both of the main surfaces 1a and 1b of the laminate 1 are cut, there is no possibility that the cutting reaches the divided internal electrodes 5a (5b) and 6a (6b).
  • the laminated thermistor 100 having the above-described configuration is defined as a center point P at a point where a pair of diagonal lines intersect each other on the main surface 1 a or 1 b of the laminated body 1.
  • the internal electrode (the divided internal electrodes 5a, 5b, 6a, 6b) is not formed at the center point P when 1 is seen through in the stacking direction.
  • the laminated thermistor 100 is formed of a rectangle similar to the main surfaces 1a and 1b, and the center point defined as the point where the pair of diagonal lines intersect with each other is the main surface 1a, It overlaps with the center point P of 1b, the short side is parallel to the short side (side consisting of length L) of the main surfaces 1a and 1b, and the long side is the long side (side consisting of width W) of the main surfaces 1a and 1b.
  • a region having a parallel area of 0.25% of the area of the main surfaces 1a and 1b is defined as a central region Q, and when the laminate 1 is seen through in the laminating direction, The electrodes 5a, 5b, 6a, 6b) are not formed in the central region Q.
  • the central region Q is 0.08 mm ⁇ 0.04 mm (80 ⁇ m ⁇ 80 mm). 40 ⁇ m).
  • the laminate 1 formed by firing a ceramic material has a higher heterogeneous concentration as it is closer to the center of the laminate 1. It is known that the closer to the outer surface, the lower the heterogeneous concentration.
  • the specific resistance value ⁇ is easily affected by a variation in firing temperature in a portion having a high heterogeneous concentration.
  • the resistance value R of the laminated thermistor is proportional to the specific resistance value ⁇ of the material in the vicinity of the portion where the internal electrode is formed, as shown in (Equation 1).
  • R ⁇ t / s (n ⁇ 1) (Formula 1)
  • the resistance value R is greatly affected by the variation in the firing temperature.
  • the internal electrodes (divided internal electrodes 5a, 5b, 6a, 6b) are prevented from being formed at the center point P, and further in the central region Q. By preventing them from being formed, the internal electrode is shifted from the center of the multilayer body 1 to suppress the resistance value R from being affected by variations in the firing temperature.
  • the laminate 1 was subjected to cross-section polishing from the main surface 1a side to the main surface 1b side until the height dimension T was halved.
  • the first observation area was a central area Q (80 ⁇ m ⁇ 40 ⁇ m).
  • the second observation region was a region S having a size of 80 ⁇ m ⁇ 40 ⁇ m centered on the midpoint of the line drawn from the point P to the external electrode 3 with a line perpendicular to the side surface 1c.
  • FIG. 5 shows an SEM image of a region Q of a sample. In the SEM image, it is a different phase in which white portions are generated.
  • region Q and region S were observed, and the heterogeneous concentration (the area of the heterogeneous phase in the SEM image / the total area) was measured.
  • the sample with the highest heterogeneous concentration in region Q had a heterogeneous concentration of 20%. Further, the sample having the minimum heterogeneous concentration in the region Q had a heterogeneous concentration of 12%.
  • the sample with the highest heterogeneous concentration in region S had a heterogeneous concentration of 12%. Further, the sample having the minimum heterogeneous concentration in the region S had a heterogeneous concentration of 5%.
  • FIGS. 6 and 7 20 stacked thermistors 500 shown in FIGS. 6 and 7 were prepared as samples according to the comparative example.
  • FIG. 6 is a perspective view of the laminated thermistor 500 seen through in the lamination direction of the laminated body 1.
  • FIG. 7 is an exploded perspective view of the stacked thermistor 100.
  • the divided internal electrodes 5a and 5b of the multilayer thermistor 100 according to the present embodiment are replaced with the internal electrodes 15 that are not divided.
  • the divided internal electrodes 6a and 6b of the multilayer thermistor 100 are replaced with the internal electrodes 16 that are not divided.
  • the area of the internal electrode 15 is equal to the sum of the area of the divided internal electrode 5a and the area of the divided internal electrode 5b
  • the area of the internal electrode 16 is the area of the divided internal electrode 6a and the area of the divided internal electrode 6b.
  • the reference resistance value R of the multilayer thermistor 500 is equal to the reference resistance value R of the multilayer thermistor 100.
  • the variation CV of the resistance value R was obtained for the laminated thermistor 100 according to the example and the laminated thermistor 500 according to the comparative example.
  • the number of measurements was 20 each.
  • the variation CV of the laminated thermistor 100 according to the example was 0.0110%.
  • the variation CV of the laminated thermistor 500 according to the comparative example was 0.0202%.
  • the resistance value R can be effectively suppressed from being affected by the temperature during firing.
  • the laminated thermistor 100 according to this embodiment can be manufactured, for example, by the following method.
  • starting materials such as Mn 3 O 4 powder, Co 3 O 4 powder, and NiO powder are weighed so as to have a predetermined composition, and wet mixed by a ball mill. Subsequently, the mixed raw materials are calcined at 900 ° C., for example. Subsequently, the calcined raw material is pulverized again by a ball mill, and a dispersant and an organic binder are further added and mixed to obtain a slurry.
  • the obtained slurry is molded by a doctor blade method to obtain a ceramic green sheet.
  • the ceramic green sheet is cut into a rectangular shape having a relatively large area to form a mother sheet for manufacturing a large number of stacked thermistors at once.
  • a conductive paste mainly composed of Ag—Pd for example, is printed on the main surface of a predetermined mother sheet to form patterns for divided internal electrodes 5a, 5b, 6a, and 6b each having a desired shape. To do. However, the divided internal electrode patterns are not formed on some mother sheets.
  • the divided internal electrodes 5a, 5b, 6a and 6b preferably have a width of 1100 ⁇ m or less in order to suppress the occurrence of the saddle phenomenon.
  • the saddle phenomenon is that the thickness Ts of both shoulder portions of the pattern 8 is larger than the thickness Tu of other portions. It is a phenomenon that becomes larger. If the saddle phenomenon occurs, the pattern 8 may be deformed when the ceramic green sheets are laminated and pressure-bonded, and cracks may occur when the laminate is fired, which is not preferable.
  • the saddle phenomenon occurs due to a number of factors such as the type of conductive paste, viscosity, temperature of the working environment, pattern width, thickness, type of printing screen, etc.
  • the width of the divided internal electrodes 5a, 5b, 6a, 6b is preferably 1100 ⁇ m or less.
  • the width of the divided internal electrodes 5a, 5b, 6a, 6b is 400 ⁇ m.
  • the width of the pattern can be made smaller than that of the internal electrode when the divided internal electrode is not divided, so that it also has an effect of suppressing the occurrence of the saddle phenomenon. be able to.
  • the mother sheets on which the divided internal electrode patterns are formed are stacked in a predetermined order, and mother sheets on which the internal electrode patterns are not formed are stacked on top and bottom of the mother sheets to obtain a mother stacked body.
  • the mother laminated body is cut to have predetermined vertical and horizontal dimensions to obtain a plurality of unfired laminated bodies 1 ′.
  • the unfired laminated body 1 ′ is heated to perform a binder removal process. Subsequently, for example, the laminate 1 is obtained by firing at 1100 ° C.
  • the external electrodes 3 and 4 are formed in a cap shape on the WT surface (side surfaces 1c and 1e) of the laminate 1. Specifically, first, a conductive paste mainly composed of Ag, for example, is applied to the WT surface of the laminate 1 and baked to form a baked external electrode. Subsequently, a plated external electrode in which the first layer is made of Ni plating and the second layer is made of Sn plating is formed on the baked external electrode by electrolytic plating.
  • the laminated thermistor 100 according to this embodiment is completed.
  • FIG. 9 shows a stacked thermistor 200 according to the second embodiment of the present invention.
  • FIG. 9 is a perspective view of the laminated thermistor 200 seen through in the stacking direction of the stacked body 1.
  • one internal electrode is divided into two divided internal electrodes 5a and 5b, and the other internal electrode is divided into two divided internal electrodes 6a and 6b.
  • the internal electrodes are not divided, and the internal electrodes 25, 26 having the same size as the divided internal electrodes 5a, 5b, 6a, 6b are formed on one half of the laminated body 1 (see FIG. 2 on the left half).
  • the other configuration of the laminated thermistor 200 is the same as that of the laminated thermistor 100. Also in the laminated thermistor 200, since the internal electrodes 25 and 26 are not formed at the center point P and further not formed at the center region Q, variation in the resistance value R due to variation in the firing temperature is suppressed. Yes.
  • the width of the internal electrodes 25 and 26 is preferably 1100 ⁇ m or less in order to suppress the occurrence of the saddle phenomenon.
  • the stacked thermistor 200 has a structure suitable when the resistance value R may be large.
  • FIG. 10 shows a stacked thermistor 300 according to the third embodiment of the present invention.
  • FIG. 10 is a perspective view of the laminated thermistor 300 seen through in the stacking direction of the stacked body 1.
  • one internal electrode is divided into two divided internal electrodes 5a and 5b, and the other internal electrode is divided into two divided internal electrodes 6a and 6b.
  • one internal electrode is divided into four divided internal electrodes 35a, 35b, 35c, and 35d, and the other internal electrode is divided into four divided internal electrodes 36a, 36b, 36c, and 36d. did.
  • the other configuration of the laminated thermistor 300 is the same as that of the laminated thermistor 100.
  • the divided internal electrodes 35a to 35d and 36a to 36d are not formed at the center point P, and further, not formed at the center region Q. Variation is suppressed.
  • the widths of the divided internal electrodes 35a to 35d and 36a to 36d are each preferably 1100 ⁇ m or less.
  • the stacked thermistor 300 can reduce the width of each divided internal electrode by increasing the number of divided internal electrodes 35a to 35d and 36a to 36d, and thus has a more suitable structure for suppressing the occurrence of the saddle phenomenon. You can say that.
  • FIG. 11 shows a stacked thermistor 400 according to the fourth embodiment of the present invention.
  • FIG. 11 is a perspective view of the laminated thermistor 400 seen through in the lamination direction of the laminated body 1.
  • the laminated thermistor 400 is a partial modification of the laminated thermistor 100 according to the first embodiment described above. Specifically, the split thermistor 100 is provided with slits 9a, split internal electrodes 5b with slits 9b, split internal electrodes 6a with slits 9c, and split internal electrodes 6b with slits 9d.
  • the other configuration of the laminated thermistor 400 is the same as that of the laminated thermistor 100.
  • the divided internal electrodes 5a, 5b, 6a, 6b are not formed at the center point P, and further not formed at the center region Q. Variation is suppressed.
  • the divided internal electrodes 5a, 5b, 6a, 6b are further divided by the slits 9a, 9b, 9c, 9d, respectively.
  • it is preferably 1100 ⁇ m or less.
  • the divided internal electrodes 5a, 5b, 6a and 6b are further divided by the slits 9a to 9d, and the widths thereof are reduced, so that the structure is more suitable for suppressing the occurrence of the saddle phenomenon. You can say that.
  • the stacked thermistors 100 to 400 according to the first to fourth embodiments of the present invention have been described above.
  • the present invention is not limited to the contents described above, and various modifications can be made in accordance with the spirit of the invention.
  • the stacked thermistors 100 to 400 are NTC thermistors, but the type of thermistor is not limited to this, and may be another type of thermistor such as a PTC thermistor or a CTR thermistor.
  • the number of semiconductor ceramic layers and the number of internal electrodes forming the laminate 1 are arbitrary, and are not limited to the above-described number of layers.
  • the number of semiconductor ceramic layers and the number of internal electrodes can be increased or decreased so as to obtain a desired reference resistance value R.
  • the number of divisions is arbitrary, and is not limited to the number of divisions described above.
  • SYMBOLS 1 Laminated body 2a, 2b, 2c, 2d, 2e, 2f, 2g, 2h ... Semiconductor ceramic layer 3, 4 ... External electrode 5a, 5b, 6a, 6b, 35a, 35b, 35c, 35d , 36a, 36b, 36c, 36d ... split internal electrodes 25, 26 ... internal electrodes 9a, 9b, 9c, 9d ... slits 100, 200, 300, 400 ... stacked thermistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Thermistors And Varistors (AREA)

Abstract

　抵抗値が焼成時の温度により影響を受けることが抑制された積層型サーミスタを提供する。　半導体セラミック層２ａ～２ｈと内部電極（分割内部電極５ａ、５ｂ、６ａ、６ｂ）とを備えた積層体１と、１対の外部電極３、４と、を備え、積層体１の主面１ａまたは１ｂにおいて、１対の対角線が相互に交わる点を中心点Ｐと規定したうえで、積層体１を積層方向に透視した場合に、内部電極（分割内部電極５ａ、５ｂ、６ａ、６ｂ）が中心点Ｐに形成されていないようにした。

Description

積層型サーミスタ
　本発明は、積層型サーミスタに関し、さらに詳しくは、抵抗値が焼成時の温度により影響を受けることが抑制された積層型サーミスタに関する。
　電気機器や電子機器において、ＮＴＣサーミスタやＰＴＣサーミスタなどのサーミスタが、温度検知用途、温度補償用途、ヒーター用途、回路保護用途など、種々の用途に広く使用されている。
　特許文献１（特開平６－８４６０８号公報）や特許文献２（特開２０１４－１４６６６９号公）に、半導体セラミック層と内部電極とを積層した積層体を備えた積層型サーミスタが開示されている。なお、特許文献２は、積層型セラミックコンデンサを例として発明が説明されているが、その（００３９）段落に、積層型セラミックコンデンサに代えて積層型サーミスタであっても良い旨が記載されている。
　積層型サーミスタは、積層体の内部に内部電極を備えているため、設計上、容易に抵抗値を所望の値に設定することができる。
　すなわち、積層型サーミスタは、内部電極が等間隔に積層されている場合において、ある温度Ｔ０における内部電極が形成されている部分の近傍の材料の比抵抗値をρ、内部電極間の距離をｔ、内部電極の重なり面積をｓ、内部電極の枚数をｎとした場合、Ｔ０での抵抗値Ｒを、下の（式１）により設定することができる。
Ｒ＝ρｔ／ｓ（ｎ-１）・・・（式１）
　すなわち、抵抗値を大きくしたい場合は、セラミック材料の比抵抗値ρを大きくするか、内部電極間の距離ｔを大きくするか、内部電極の重なり面積ｓを小さくするか、内部電極の枚数ｎを少なくするか、の少なくとも１つを適用すれば良い。逆に、抵抗値を小さくしたい場合は、セラミック材料の比抵抗値ρを小さくするか、内部電極間の距離ｔを小さくするか、内部電極の重なり面積ｓを大きくするか、内部電極の枚数ｎを多くするか、の少なくとも１つを適用すれば良い。
　このように、積層型サーミスタには、抵抗値の設計自由度が高いという利点がある。
特開平６－８４６０８号公報 特開２０１４－１４６６６９号公報
　セラミック材料を焼成して形成されたセラミック素体は、セラミック素体の中心に近いほど異相濃度が高く、セラミック素体の外表面に近いほど異相濃度が低いことが知られている。なお、ここでセラミック素体の中心とは、セラミック素体が直方体からなる場合、幅方向、高さ方向、長さ方向の全てにおいて、セラミック素体の真ん中に位置する点を意味している。
　また、セラミック材料を焼成して形成されたセラミック素体において、異相濃度の高い部分は、異相の析出濃度が安定しにくいため、比抵抗値ρが影響を受けやすいことが知られている。したがって、焼成温度が基準の値からずれてしまった場合には、セラミック素体の中心に近い部分ほど、比抵抗値ρがばらつきやすい。
　上述したとおり、積層型サーミスタの抵抗値Ｒは、（式１）に示されるように、内部電極が形成されている部分の近傍の材料の比抵抗値ρに比例する。したがって、積層型サーミスタにおいて、内部電極が積層体（セラミック素体）の中心を含んで存在していると、焼成温度のばらつきにより、抵抗値Ｒが大きく影響を受けることになる。
　しかしながら、上述した特許文献１、特許文献２に記載された積層型サーミスタをはじめ、従来の積層型サーミスタは、異相濃度の高い積層体（セラミック素体）の中心を含む部分に内部電極が形成されていた。したがって、従来の積層型サーミスタにおいては、たとえ同一の焼成炉で同時に焼成された積層サーミスタ同士であっても、焼成炉内の温度にばらつきがあると、抵抗値Ｒが大きく異なってしまうような場合があった。
　本発明は上述した従来の積層型サーミスタの有する問題を解決するためになされたものであり、その手段として本発明の積層型サーミスタは、積層された複数の半導体セラミック層と、半導体セラミック層の層間に形成された複数の内部電極とを備えた積層体と、積層体の表面に形成された１対の外部電極と、を備え、積層体が、内部電極と平行で短辺と長辺とを有する長方形からなる１対の主面と、その１対の主面を繋ぐ４つの側面とを備えた直方体からなり、内部電極の少なくとも１つが外部電極の一方に接続され、内部電極の他の少なくとも１つが外部電極の他方に接続され、１対の外部電極が、４つの側面のうち、主面の長辺に接し、かつ相対向する１対の側面に主に形成され、積層体の主面において、１対の対角線が相互に交わる点を中心点と規定したうえで、積層体を積層方向に透視した場合に、内部電極が中心点に形成されていないようにした。
　すなわち、本発明の積層型サーミスタは、積層体の内部において、内部電極を、水平方向にずらす（積層体の積層方向に対して垂直な方向にずらす）ことにより、内部電極が積層体の中心を含む部分に形成されないようにしたものである。
　なお、別の方法として、積層型サーミスタの積層体の内部において、内部電極を、積層体の積層方向にずらし、内部電極が積層体の中心を含む部分に形成されないようにする方法も考えられるが、この方法には次の２つの問題が発生する。
　１つ目は、積層型サーミスタの高さ寸法（両主面間の寸法）が大きくなってしまうという問題である。近年、電子機器、電気機器の小型化にともない、積層型サーミスタなどの電子部品も小型化、低背化が求められている。このような状況のもと、内部電極が積層体の中心を含む部分に形成されないようにするために、内部電極を積層体の積層方向にずらすこと（いずれかの主面側に近づけること）は、積層型サーミスタの高背化をまねくため好ましくない。
　２つ目は、積層型サーミスタにおいては、特性値（たとえば抵抗値Ｒ）を調整するために、積層体の主面の一方または両方を切削する場合があり、内部電極が積層体の中心を含む部分に形成されないようにするために、内部電極を積層体の積層方向にずらす（いずれかの主面側に近づける）と、特性値を調整する際に、切削が内部電極にまで到達してしまう虞があるという問題である。切削が内部電極にまで到達してしまった積層型サーミスタは、不良品として破棄せざるを得ない。また、切削が内部電極にまで到達しなくても、主面から内部電極までの距離が小さくなることにより、積層型サーミスタの信頼性が低下してしまう虞がある。
　そこで、本発明の積層型サーミスタは、これらの問題がない方法として、積層体の内部において、内部電極を、水平方向にずらすことにより、内部電極が積層体の中心を含む部分に形成されないようにしたものである。
　なお、内部電極をそれぞれ複数の分割内部電極に分割し、同一の層間に形成された分割内部電極を同一の外部電極に接続することにより、１対の外部電極の間に、複数のサーミスタが並列に接続された等価回路を備えるようにしても良い。この場合には、積層体を積層方向に透視した場合に、分割内部電極と分割内部電極との間に、中心点を位置させることができる。そして、１対の外部電極の間に複数のサーミスタが並列に接続されているため、積層サーミスタの総合的な抵抗値Ｒが大きくなってしまうことがない。すなわち、同一の層間に必要とされる内部電極の面積を、複数の分割内部電極の合計の面積として確保することができるため、積層サーミスタの総合的な抵抗値Ｒが大きくなってしまうことがない。なお、本発明の積層型サーミスタは、１対の外部電極が、４つの側面のうち、主面の長辺に接し、かつ相対向する１対の側面に主に形成された、いわゆるＬＷ逆転型と呼ばれる外部電極の配置を採用しているため、容易に、内部電極をそれぞれ複数の分割内部電極に分割し、同一の層間に形成された分割内部電極を同一の外部電極に接続することができる。
　また、主面と相似形の長方形からなり、その１対の対角線が相互に交わる点として規定される中心点が主面の中心点と重なり、短辺が主面の短辺と平行で、長辺が主面の長辺と平行で、面積が主面の面積の０．２５％の大きさからなる領域を中心領域と規定したうえで、積層体を積層方向に透視した場合に、内部電極が中心領域に形成されていないものとすることができる。積層体の中心領域に含まれる部分は、その周辺に比べて特に異相濃度が高い部分であるため、上記のように内部電極が中心領域に形成されていないようにすることで、抵抗値が焼成時の温度により影響を受けることをより確実に抑制することができる。
　また、内部電極または分割内部電極にスリットを形成しても良い。内部電極や分割内部電極の幅が大きくなると、後述するサドル現象が発生する虞があるが、上記のように内部電極や分割内部電極にスリットを形成すれば、サドル現象の発生を抑制するのに寄与する。
　また、内部電極または分割内部電極の幅を１１００μｍ以下とすることが好ましい。内部電極や分割内部電極の幅が大きくなると、後述するサドル現象が発生する虞があるが、上記のように内部電極または分割内部電極の幅が１１００μｍ以下であれば、サドル現象の発生を抑制するのに寄与する。
　積層型サーミスタは、たとえば、ＮＴＣサーミスタ、ＰＴＣサーミスタとすることができる。ただし、サーミスタの種類はこれらには限定されず、たとえば、ＣＴＲサーミスタなどであっても良い。
　また、積層体を積層方向に対して垂直な方向に透視した場合に、一方の主面から最も近い内部電極までの寸法、および、他方の主面から最も近い内部電極までの寸法を、いずれも、一方の主面との他方の主面との間の寸法の２０％よりも大きいものとすることができる。この場合には、特性値（たとえば抵抗値Ｒ）を調整するために、積層体の主面の一方または両方を切削しても、主面から内部電極までに十分な寸法があるため、切削が内部電極にまで到達してしまう虞がない。
　また、積層体の主面の少なくとも一方が切削されていても良い。この場合には、主面の少なくとも一方を切削することにより、特性値（たとえば抵抗値Ｒ）を調整することができる。
　本発明の積層型サーミスタは、積層体の主面において、１対の対角線が相互に交わる点を中心点と規定したうえで、積層体を積層方向に透視した場合に、内部電極が中心点に形成されていないため、抵抗値が焼成時の温度により影響を受けることが抑制されている。
第１実施形態にかかる積層型サーミスタ１００の斜視図である。 積層型サーミスタ１００の透視図である。 積層型サーミスタ１００の断面図であり、図１および図２のＸ-Ｘ部分を示している。 積層型サーミスタ１００の分解斜視図である。 積層型サーミスタ１００の中心近傍のＳＥＭ図である。 比較例にかかる積層型サーミスタ５００の透視図である。 積層型サーミスタ５００の分解斜視図である。 サドル現象を説明するための断面図である。 第２実施形態にかかる積層型サーミスタ２００の透視図である。 第３実施形態にかかる積層型サーミスタ３００の透視図である。 第４実施形態にかかる積層型サーミスタ４００の透視図である。
　以下、図面とともに、本発明を実施するための形態について説明する。なお、各実施形態は、本発明の実施の形態を例示的に示したものであり、本発明が実施形態の内容に限定されることはない。また、異なる実施形態に記載された内容を組合せて実施することも可能であり、その場合の実施内容も本発明に含まれる。また、図面は、実施形態の理解を助けるためのものであり、必ずしも厳密に描画されていない場合がある。たとえば、描画された構成要素ないし構成要素間の寸法の比率が、明細書に記載されたそれらの寸法の比率と一致していない場合がある。また、明細書に記載されている構成要素が、図面において省略されている場合や、個数を省略して描画されている場合などがある。
　［第１実施形態］
　（積層型サーミスタ１００の構造）
　図１～図４に、本発明の第１実施形態にかかる積層型サーミスタ１００を示す。なお、図１は、積層型サーミスタ１００の斜視図である。図２は、積層型サーミスタ１００を、後述する積層体１の積層方向に透視した透視図である。図３は、積層型サーミスタ１００の断面図であり、図１および図２のＸ-Ｘ部分を示している。図４は、積層型サーミスタ１００の分解斜視図である。ただし、図４においては、後述する外部電極３、４の図示を省略している。
　積層型サーミスタ１００は、セラミックからなる積層体１を備える。積層体１は、幅Ｗ、高さＴ、長さＬからなる直方体であり、１対の主面１ａ、１ｂと、その１対の主面１ａ、１ｂをつなぐ４つの側面１ｃ、１ｄ、１ｅ、１ｆと、を備える。なお、主面１ａ、１ｂは、後述する内部電極（分割内部電極５ａ、５ｂ、６ａ、６ｂ）と平行な面である。積層体１の幅Ｗ、高さＴ、長さＬの具体的な値は任意であるが、積層型サーミスタ１００においては、幅Ｗ＞長さＬの関係を満たしている。本実施形態においては、Ｗ＝１．６ｍｍ、Ｔ＝１．２ｍｍ、Ｌ＝０．８ｍｍとした。
　なお、一般に、面実装型で直方体の素子を備えた電子部品においては、外部電極がＷＴ面（幅Ｗと高さＴとで構成される面）にキャップ状に形成され、幅Ｗ＜長さＬの関係を有する場合が多い。これに対し、積層型サーミスタ１００では、後述する外部電極３、４がＷＴ面にキャップ状に形成されているが、積層体１が、幅Ｗ＞長さＬの関係を有している。長さＬよりも幅Ｗが大きいため、積層型サーミスタ１００のような構成を、ＬＷ逆転型と呼ぶ場合がある。なお、上述した、特許文献２（特開２０１４－１４６６６９号公）の図４には、ＬＷ逆転型の積層型セラミック電子部品が開示されている。
　積層体１は、Ｍｎ、Ｎｉ、Ｆｅ、Ｔｉ、Ｃｏ、Ａｌ、Ｚｎなどを任意の組合せで適量含む半導体セラミックからなる。
　積層体１は、図４に示すように、たとえば、８枚の半導体セラミック層２ａ～２ｈが積層されたものからなる。
　半導体セラミック層２ａ、２ｂの主面には、内部電極は形成されていない。
　半導体セラミック層２ｃの主面には、内部電極として、２つに分割された分割内部電極６ａ、６ｂが形成されている。
　半導体セラミック層２ｄの主面には、内部電極として、２つに分割された分割内部電極５ａ、５ｂが形成されている。
　半導体セラミック層２ｅの主面には、内部電極として、２つに分割された分割内部電極６ａ、６ｂが形成されている。
　半導体セラミック層２ｆの主面には、内部電極として、２つに分割された分割内部電極５ａ、５ｂが形成されている。
　半導体セラミック層２ｇ、２ｈの主面には、内部電極は形成されていない。
　内部電極（分割内部電極５ａ、５ｂ、６ａ、６ｂ）には、たとえば、Ａｇ、Ｐｄ、Ａｕなどの貴金属、またはＣｕ、Ｎｉ、Ａｌ、Ｗ、Ｔｉなどの卑金属のの、単体あるいはこれらを含む合金が用いられる。
　なお、積層体１は、後述するように、複数のセラミックグリーンシートが積層され、圧着されたのち焼成されて形成されたものであるため、積層体１において、半導体セラミック層２ａ～２ｈの界面が消失している場合がある。
　積層体１の表面には、１対の外部電極３、４が形成されている。具体的には、１対の外部電極３、４が、積層体１のＷＴ面である側面１ｃ、１ｅにキャップ状に形成されている。より正確には、外部電極３は、主に積層体１の側面１ｃに形成されているが、側面１ｃの辺を越えて、積層体１の主面１ａ、１ｂ、側面１ｄ、１ｆにも延出して形成されている。また、外部電極４は、主に積層体１の側面１ｅに形成されているが、側面１ｅの辺を越えて、積層体１の主面１ａ、１ｂ、側面１ｄ、１ｆにも延出して形成されている。
　外部電極３、４は、たとえば、焼付け外部電極層と、その表面に形成されためっき外部電極層とからなる。焼付け外部電極層には、たとえば、Ａｇ－Ｐｄ、Ａｇ、Ｃｕなどの、単体あるいはこれらを含む合金が用いられる。めっき外部電極層は、たとえば、第１層がＮｉめっき、第２層がＳｎめっきの２層に形成される。
　図２、図３に示すように、外部電極３は分割内部電極５ａ、５ｂに接続され、外部電極４は分割内部電極６ａ、６ｂに接続されている。
　なお、分割内部電極５ａ、５ｂは、本来、１つで形成されても良い内部電極を２つに分割したものである。また、分割内部電極６ａ、６ｂも、本来、１つで形成されても良い内部電極を２つに分割したものである。そして、分割内部電極５ａと６ａとで１つのサーミスタが構成され、分割内部電極５ｂと６ｂとでもう１つのサーミスタが構成されている。したがって、積層型サーミスタ１００は、外部電極３と外部電極４との間に、２つのサーミスタが並列に接続された等価回路を有する。
　なお、図３に示すように、積層体１において、主面１ａから最も近い分割内部電極５ａ（５ｂ）までの寸法Ｔｍ、および、主面１ｂから最も近い分割内部電極６ａ（６ｂ）までの寸法Ｔｎを、高さ寸法Ｔの２０％よりも大きくしておくことが好ましい。そのように、主面１ａから分割内部電極５ａ（５ｂ）までの寸法Ｔｍ、主面１ｂから分割内部電極６ａ（６ｂ）までの寸法Ｔｎを十分に大きくしておけば、抵抗値Ｒを調整するために、積層体１の主面１ａ、１ｂの一方または両方を切削しても、切削が分割内部電極５ａ（５ｂ）、６ａ（６ｂ）にまで到達してしまう虞がない。
　以上の構成からなる積層型サーミスタ１００は、図２に示すように、積層体１の主面１ａまたは１ｂにおいて、１対の対角線が相互に交わる点を中心点Ｐと規定したうえで、積層体１を積層方向に透視した場合に、内部電極（分割内部電極５ａ、５ｂ、６ａ、６ｂ）が中心点Ｐに形成されていないことを特徴としている。
　また、積層型サーミスタ１００は、同じく図２に示すように、主面１ａ、１ｂと相似形の長方形からなり、その１対の対角線が相互に交わる点として規定される中心点が主面１ａ、１ｂの中心点Ｐと重なり、短辺が主面１ａ、１ｂの短辺（長さＬからなる辺）と平行で、長辺が主面１ａ、１ｂの長辺（幅Ｗからなる辺）と平行で、面積が主面１ａ、１ｂの面積の０．２５％の大きさからなる領域を中心領域Ｑと規定したうえで、積層体１を積層方向に透視した場合に、内部電極（分割内部電極５ａ、５ｂ、６ａ、６ｂ）が中心領域Ｑに形成されていないことを特徴としている。なお、本実施形態においては、積層体１の幅Ｗと長さＬを、Ｗ＝１．６ｍｍ、Ｌ＝０．８ｍｍとしているため、中心領域Ｑは、０．０８ｍｍ×０．０４ｍｍ（８０μｍ×４０μｍ）の長方形からなる。
　本明細書の「発明が解決しようとする課題」の欄に記載したとおり、セラミック材料を焼成して形成された積層体１は、積層体１の中心に近いほど異相濃度が高く、積層体１の外表面に近いほど異相濃度が低いことが知られている。
　また、セラミック材料を焼成して形成された積層体１において、異相濃度の高い部分は、焼成温度のばらつきにより、比抵抗値ρが影響を受けやすいことが知られている。
　そして、積層型サーミスタの抵抗値Ｒは、（式１）に示されるように、内部電極が形成されている部分の近傍の材料の比抵抗値ρに比例する。
Ｒ＝ρｔ／ｓ（ｎ-１）・・・（式１）
　したがって、積層型サーミスタ１００において、内部電極が積層体１の中心を含んで存在していると、焼成温度のばらつきにより、抵抗値Ｒが大きく影響を受けることになる。
　そこで、積層型サーミスタ１００では、積層体１を積層方向に透視した場合に、内部電極（分割内部電極５ａ、５ｂ、６ａ、６ｂ）が中心点Ｐに形成されないようにし、さらには中心領域Ｑに形成されないようにすることによって、内部電極を積層体１の中心からずらし、焼成温度のばらつきにより抵抗値Ｒが影響を受けるのを抑制するようにしたのである。
　（異相濃度の測定）
　５個の積層型サーミスタ１００を試料として用意した。
　それぞれの試料につき、積層体１を、主面１ａ側から主面１ｂ側に向かって、高さ寸法Ｔが１／２になるまで断面研磨した。
　各試料につき、現れた積層体１の断面の２つの領域をＳＥＭにより観察した。２つの観察領域を図２に示す。
　１つ目の観察領域は中心領域Ｑ（８０μｍ×４０μｍ）とした。
　２つめの観察領域は、点Ｐから外部電極３に、側面１ｃに対して垂直な線を引き、その線の中点を中心した８０μｍ×４０μｍの大きさからなる領域Ｓとした。
　図５に、ある試料の領域ＱのＳＥＭ画像を示す。ＳＥＭ画像において、白い部分が発生した異相である。
　各試料について、領域Ｑ、領域Ｓを観察し、異相濃度（ＳＥＭ画像内における異相の面積／全体の面積）を測定した。
　５個の試料のうち、領域Ｑにおける異相濃度が最大の試料は、異相濃度が２０％であった。また、領域Ｑにおける異相濃度が最小の試料は、異相濃度が１２％であった。
　５個の試料のうち、領域Ｓにおける異相濃度が最大の試料は、異相濃度が１２％であった。また、領域Ｓにおける異相濃度が最小の試料は、異相濃度が５％であった。
　表１に、以上の結果をまとめて示す。
Figure JPOXMLDOC01-appb-T000001
　以上より、積層体１の中心（中心点Ｐを含む中心領域Ｑ）は異相が発生しやすいことが分かった。また、積層体１の中心から離れ、積層体１の外表面に近づけば（たとえば領域Ｓでは）、中心に比べて異相の発生が減少することがわかった。
　（抵抗値Ｒのばらつきの測定）
　実施例にかかる試料として、２０個の積層型サーミスタ１００を用意した。
　また、比較例にかかる試料として、２０個の、図６、図７に示す積層型サーミスタ５００を用意した。ただし、図６は積層型サーミスタ５００を積層体１の積層方向に透視した透視図である。図７は、積層型サーミスタ１００の分解斜視図である。
　比較例にかかる積層型サーミスタ５００は、本実施形態にかかる積層型サーミスタ１００の分割内部電極５ａ、５ｂを、分割されていない内部電極１５に置換えた。同様に、積層型サーミスタ１００の分割内部電極６ａ、６ｂを、分割されていない内部電極１６に置換えた。なお、内部電極１５の面積は、分割内部電極５ａの面積と分割内部電極５ｂの面積の和に等しくなるようにし、内部電極１６の面積は、分割内部電極６ａの面積と分割内部電極６ｂの面積の和に等しくなるようにした。したがって、積層型サーミスタ５００の基準となる抵抗値Ｒは、積層型サーミスタ１００の基準となる抵抗値Ｒと等しくなっている。
　実施例にかかる積層型サーミスタ１００と、比較例にかかる積層型サーミスタ５００とにつき、抵抗値ＲのばらつきＣＶを求めた。測定個数は、それぞれ２０個とした。
　ばらつきＣＶ＝σ／Ｒａｖｅとした。ただし、Ｒａｖｅは２０個のサンプルのＲ値の平均値、σは標準偏差である。結果を表２に示す。
Figure JPOXMLDOC01-appb-T000002
　実施例にかかる積層型サーミスタ１００のばらつきＣＶは、０．０１１０％であった。これに対し、比較例にかかる積層型サーミスタ５００のばらつきＣＶは、０．０２０２％であった。
　以上より、本発明によれば、抵抗値Ｒが焼成時の温度により影響を受けることを、有効に抑制できることがわかった。
　（積層型サーミスタ１００の製造方法）
　本実施形態にかかる積層型サーミスタ１００は、たとえば、以下の方法で製造することができる。
　まず、たとえば、Ｍｎ３Ｏ４粉末、Ｃｏ３Ｏ４粉末、ＮｉＯ粉末などの出発原料を、所定の配合となるように秤量し、ボールミルにより湿式混合する。続いて、混合された原料を、たとえば９００℃で仮焼する。続いて、仮焼された原料をボールミルにより再度粉砕し、さらに分散剤と有機バインダとを添加し、混合してスラリーを得る。
　次に、得られたスラリーをドクターブレード法により成形し、セラミックグリーンシートを得る。続いて、セラミックグリーンシートを比較的広い面積の矩形形状に切断して、多数個の積層型サーミスタを一括して作製するためのマザーシートを形成する。
　次に、所定のマザーシートの主面に、それぞれ、たとえばＡｇ-Ｐｄを主成分とする導電性ペーストを印刷して、所望の形状からなる分割内部電極５ａ、５ｂ、６ａ、６ｂ用パターンを形成する。ただし、一部のマザーシートには、分割内部電極パターンは形成しない。
　なお、分割内部電極５ａ、５ｂ、６ａ、６ｂは、サドル現象の発生を抑制するためには、幅が１１００μｍ以下であることが好ましい。サドル現象とは、図８に示すように、セラミックグリーンシート７に導電性ペーストを印刷してパターン８を形成した場合に、パターン８の両肩部の厚みＴｓが、他の部分の厚みＴｕよりも大きくなる現象である。サドル現象が発生すると、セラミックグリーンシートを積層して圧着するときにパターン８が変形したり、積層体を焼成するときにクラックが発生したりする場合があり、好ましくない。サドル現象は、導電性ペーストの種類、粘度、作業環境の温度、パターンの幅、厚み、印刷スクリーンの種類など、複数の要因が関係して発生するが、本実施形態の条件においては、パターンの幅が１１００μｍ以下であれば、ほぼ発生を防止できることが分かっている。したがって、分割内部電極５ａ、５ｂ、６ａ、６ｂの幅は、幅が１１００μｍ以下であることが好ましい。本実施形態においては、分割内部電極５ａ、５ｂ、６ａ、６ｂの幅を４００μｍとした。なお、本発明において、分割内部電極を採用した場合には、分割しない場合の内部電極に比べてパターンの幅を小さくすることができるため、サドル現象の発生を抑制するという効果も奏しているということができる。
　次に、分割内部電極用パターンが形成されたマザーシートを所定の順番に積層し、その上下に内部電極用パターンが形成されていないマザーシートを積層し、圧着してマザー積層体を得る。続いて、マザー積層体を、所定の縦横寸法となるように切断して、複数の未焼成の積層体１’を得る。
　次に、未焼成の積層体１’を加熱し、脱バインダ処理をおこなう。続いて、たとえば、１１００℃で焼成して、積層体１を得る。
　次に、積層体１のＷＴ面（側面１ｃ、１ｅ）に、外部電極３、４をキャップ状に形成する。具体的には、まず、積層体１のＷＴ面に、たとえばＡｇを主成分とする導電ペーストを塗布し、焼付けて、焼付け外部電極を形成する。続いて、焼付け外部電極上に、電解めっきにより、第１層がＮｉめっき、第２層がＳｎめっきからなる、めっき外部電極を形成する。
　以上により、本実施形態にかかる積層型サーミスタ１００が完成する。
　［第２実施形態］
　図９に、本発明の第２実施形態にかかる積層型サーミスタ２００を示す。ただし、図９は、積層型サーミスタ２００を、積層体１の積層方向に透視した透視図である。
　上述した第１実施形態にかかる積層型サーミスタ１００では、一方の内部電極を２つの分割内部電極５ａ、５ｂに分割し、他方の内部電極を２つの分割内部電極６ａ、６ｂに分割した。これに対し、積層型サーミスタ２００では、内部電極を分割することはせず、分割内部電極５ａ、５ｂ、６ａ、６ｂと同じ大きさの内部電極２５、２６を、積層体１の片側半分（図２における左側半分）内に設けた。
　積層型サーミスタ２００の他の構成は、積層型サーミスタ１００と同じにした。積層型サーミスタ２００においても、内部電極２５、２６が、中心点Ｐに形成されておらず、さらには中心領域Ｑに形成されていないので、焼成温度のばらつきによる抵抗値Ｒのばらつきが抑制されている。
　なお、積層型サーミスタ２００においても、サドル現象の発生を抑制するためには、内部電極２５、２６の幅は１１００μｍ以下であることが好ましい。
　積層型サーミスタ２００は、抵抗値Ｒが大きくても良い場合に適した構造であるといえる。
　［第３実施形態］
　図１０に、本発明の第３実施形態にかかる積層型サーミスタ３００を示す。ただし、図１０は、積層型サーミスタ３００を、積層体１の積層方向に透視した透視図である。
　上述した第１実施形態にかかる積層型サーミスタ１００では、一方の内部電極を２つの分割内部電極５ａ、５ｂに分割し、他方の内部電極を２つの分割内部電極６ａ、６ｂに分割した。これに対し、積層型サーミスタ３００では、一方の内部電極を４つの分割内部電極３５ａ、３５ｂ、３５ｃ、３５ｄに分割し、他方の内部電極を４つの分割内部電極３６ａ、３６ｂ、３６ｃ、３６ｄに分割した。
　積層型サーミスタ３００の他の構成は、積層型サーミスタ１００と同じにした。
　積層型サーミスタ３００においても、分割内部電極３５ａ～３５ｄ、３６ａ～３６ｄが、中心点Ｐに形成されておらず、さらには中心領域Ｑに形成されていないので、焼成温度のばらつきによる抵抗値Ｒのばらつきが抑制されている。
　なお、積層型サーミスタ３００においても、サドル現象の発生を抑制するためには、分割内部電極３５ａ～３５ｄ、３６ａ～３６ｄの幅は、それぞれ１１００μｍ以下であることが好ましい。
　積層型サーミスタ３００は、分割内部電極３５ａ～３５ｄ、３６ａ～３６ｄの数を増やしたことにより、各分割内部電極の幅を小さくすることができるため、サドル現象の発生を抑制するのにより適した構造であるといえる。
　［第４実施形態］
　図１１に、本発明の第４実施形態にかかる積層型サーミスタ４００を示す。ただし、図１１は、積層型サーミスタ４００を、積層体１の積層方向に透視した透視図である。
　積層型サーミスタ４００は、上述した第１実施形態にかかる積層型サーミスタ１００に部分的な変更を加えた。具体的には、積層型サーミスタ１００の分割内部電極５ａにスリット９ａ、割内部電極５ｂにスリット９ｂ、割内部電極６ａにスリット９ｃ、割内部電極６ｂにスリット９ｄをそれぞれ設けた。
　積層型サーミスタ４００の他の構成は、積層型サーミスタ１００と同じにした。
　積層型サーミスタ４００においても、分割内部電極５ａ、５ｂ、６ａ、６ｂが、中心点Ｐに形成されておらず、さらには中心領域Ｑに形成されていないので、焼成温度のばらつきによる抵抗値Ｒのばらつきが抑制されている。
　積層型サーミスタ４００においては、分割内部電極５ａ、５ｂ、６ａ、６ｂが、スリット９ａ、９ｂ、９ｃ、９ｄにより、それぞれ、さらに分割されているが、さらに分割された後のそれぞれの幅は、サドル現象の発生を抑制するためには、１１００μｍ以下であることが好ましい。
　積層型サーミスタ４００は、スリット９ａ～９ｄにより、分割内部電極５ａ、５ｂ、６ａ、６ｂを、さらに分割し、それぞれの幅を小さくしているため、サドル現象の発生を抑制するのにより適した構造であるといえる。
　以上、本発明の第１～４実施形態にかかる積層型サーミスタ１００～４００について説明した。しかしながら、本発明が上述した内容に限定されることはなく、発明の趣旨に沿って、種々の変更をなすことができる。
　たとえば、積層型サーミスタ１００～４００はＮＴＣサーミスタであるが、サーミスタの種類はこれには限定されず、ＰＴＣサーミスタやＣＴＲサーミスタなど、他の種類のサーミスタであっても良い。
　また、積層体１を形成する、半導体セラミック層の層数や、内部電極の層数も任意であり、上述した層数には限定されない。所望される基準の抵抗値Ｒになるように、半導体セラミック層および内部電極の層数を、それぞれ増減することができる。
　さらに、内部電極を分割内部電極に分割する場合は、その分割数は任意であり、上述した分割数には限定されない。
１・・・積層体
２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆ、２ｇ、２ｈ・・・半導体セラミック層
３、４・・・外部電極
５ａ、５ｂ、６ａ、６ｂ、３５ａ、３５ｂ、３５ｃ、３５ｄ、３６ａ、３６ｂ、３６ｃ、３６ｄ・・・分割内部電極
２５、２６・・・内部電極
９ａ、９ｂ、９ｃ、９ｄ・・・スリット
１００、２００、３００、４００・・・積層型サーミスタ 

Claims (8)

  1. 　積層された複数の半導体セラミック層と、前記半導体セラミック層の層間に形成された複数の内部電極とを備えた積層体と、
    　前記積層体の表面に形成された１対の外部電極と、を備え、
    　前記積層体が、前記内部電極と平行で短辺と長辺とを有する長方形からなる１対の主面と、前記１対の主面を繋ぐ４つの側面とを備えた直方体からなり、
    　前記内部電極の少なくとも１つが前記外部電極の一方に接続され、前記内部電極の他の少なくとも１つが前記外部電極の他方に接続された積層型サーミスタであって、
    　前記１対の外部電極が、前記４つの側面のうち前記主面の前記長辺に接し、かつ相対向する１対の前記側面に主に形成され、
    　前記積層体の前記主面において、１対の対角線が相互に交わる点を中心点と規定したうえで、前記積層体を積層方向に透視した場合に、前記内部電極が前記中心点に形成されていない積層型サーミスタ。
  2. 　前記内部電極がそれぞれ複数の分割内部電極に分割され、同一の前記層間に形成された前記分割内部電極が同一の前記外部電極に接続されることにより、１対の前記外部電極の間に、複数のサーミスタが並列に接続された等価回路を備えた、請求項１に記載された積層型サーミスタ。
  3. 　前記主面と相似形の長方形からなり、その１対の対角線が相互に交わる点として規定される中心点が前記主面の前記中心点と重なり、短辺が前記主面の前記短辺と平行で、長辺が前記主面の前記長辺と平行で、面積が前記主面の面積の０．２５％の大きさからなる領域を中心領域と規定したうえで、前記積層体を積層方向に透視した場合に、前記内部電極が前記中心領域に形成されていない、請求項１または２に記載された積層型サーミスタ。
  4. 　前記内部電極または前記分割内部電極にスリットが形成されている、請求項１ないし３のいずれか１項に記載された積層型サーミスタ。
  5. 　前記内部電極または前記分割内部電極の幅が、１１００μｍ以下である、請求項１ないし４のいずれか１項に記載された積層型サーミスタ。
  6. 　ＮＴＣサーミスタまたはＰＴＣサーミスタである、請求項１ないし５のいずれか１項に記載された積層型サーミスタ。
  7. 　前記積層体を積層方向に対して垂直な方向に透視した場合に、一方の前記主面から最も近い前記内部電極までの寸法、および、他方の前記主面から最も近い前記内部電極までの寸法が、いずれも、一方の前記主面と他方の前記主面との間の寸法の２０％よりも大きい、請求項１ないし６のいずれか１項に記載された積層型サーミスタ。
  8. 　前記積層体の前記主面の少なくとも一方が切削されている、請求項１ないし７のいずれか１項に記載された積層型サーミスタ。
PCT/JP2016/054840 2015-03-11 2016-02-19 積層型サーミスタ WO2016143483A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015048891 2015-03-11
JP2015-048891 2015-03-11

Publications (1)

Publication Number Publication Date
WO2016143483A1 true WO2016143483A1 (ja) 2016-09-15

Family

ID=56879412

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/054840 WO2016143483A1 (ja) 2015-03-11 2016-02-19 積層型サーミスタ

Country Status (1)

Country Link
WO (1) WO2016143483A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113906527A (zh) * 2019-06-03 2022-01-07 Tdk电子股份有限公司 器件和器件的应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163008A (ja) * 1997-12-22 1998-06-19 Murata Mfg Co Ltd Ｎｔｃサーミスタ素子
JP2004311959A (ja) * 2003-03-26 2004-11-04 Murata Mfg Co Ltd 積層型正特性サーミスタ
JP2014146669A (ja) * 2013-01-29 2014-08-14 Murata Mfg Co Ltd 積層型セラミック電子部品

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163008A (ja) * 1997-12-22 1998-06-19 Murata Mfg Co Ltd Ｎｔｃサーミスタ素子
JP2004311959A (ja) * 2003-03-26 2004-11-04 Murata Mfg Co Ltd 積層型正特性サーミスタ
JP2014146669A (ja) * 2013-01-29 2014-08-14 Murata Mfg Co Ltd 積層型セラミック電子部品

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113906527A (zh) * 2019-06-03 2022-01-07 Tdk电子股份有限公司 器件和器件的应用
JP2022535818A (ja) * 2019-06-03 2022-08-10 テーデーカー エレクトロニクス アーゲー コンポーネント及びコンポーネントの使用方法
CN113906527B (zh) * 2019-06-03 2023-12-01 Tdk电子股份有限公司 器件和器件的应用

Similar Documents

Publication Publication Date Title
US9761376B2 (en) Multilayer ceramic capacitor
KR101397835B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101496814B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
US10784047B2 (en) Multilayer ceramic electronic component
JP7364152B2 (ja) 積層セラミック電子部品
KR102061507B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
JP2017195329A (ja) 積層セラミック電子部品
KR102295102B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
US9818547B1 (en) Multilayer ceramic electronic component and board having the same
US20180075968A1 (en) Multilayer ceramic capacitor
JP7099345B2 (ja) コイル部品
KR20130047886A (ko) 적층 세라믹 전자부품 및 그 제조방법
KR20170077548A (ko) 적층 세라믹 전자부품 및 이의 제조방법
WO2013108533A1 (ja) セラミック電子部品
US20170229244A1 (en) Multilayer ceramic capacitor
JP5725678B2 (ja) 積層セラミック電子部品、その製造方法及びその実装基板
US20170103827A1 (en) Multilayer electronic component and conductive paste composition for internal electrode
JP5694464B2 (ja) 積層セラミック電子部品及び積層セラミック電子部品の実装基板
JP7279615B2 (ja) 積層セラミックコンデンサ
US8971016B1 (en) Monolithic ceramic capacitor
US9281121B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
WO2016143483A1 (ja) 積層型サーミスタ
WO2016129300A1 (ja) 負特性サーミスタおよびその製造方法
JP5694459B2 (ja) 積層セラミック電子部品及びその実装基板
JP2015026864A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16761455

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16761455

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP