JPH10163008A - Ntcサーミスタ素子 - Google Patents
Ntcサーミスタ素子Info
- Publication number
- JPH10163008A JPH10163008A JP35343497A JP35343497A JPH10163008A JP H10163008 A JPH10163008 A JP H10163008A JP 35343497 A JP35343497 A JP 35343497A JP 35343497 A JP35343497 A JP 35343497A JP H10163008 A JPH10163008 A JP H10163008A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor element
- ntc thermistor
- internal electrodes
- ntc
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
素子厚みの変動が生じ難く、かつライフ特性の優れ、さ
らに、様々な抵抗値を容易に実現し得るNTCサーミス
タ素子を提供する。 【解決手段】 一対の端面12a,12bに第1,第2
の外部電極13,14が形成されたサーミスタ素体12
内に、同一平面内に位置するように第1の外部電極13
に接続された第1の内部電極15と、第2の外部電極1
4に接続された第2の内部電極16とを配置し、第1,
第2の内部電極15,16の先端15a,16aを所定
距離を隔てて対向させており、第1,第2の内部電極1
5,16の幅方向寸法が異ならされているNTCサーミ
スタ素子11。
Description
素子に関し、特に、面実装型チップ部品として好適に用
いられ、かつ抵抗値及びB定数のばらつきの小さいNT
Cサーミスタ素子を提供するものである。
いられているNTCサーミスタ素子の一例を図2に示
す。NTCサーミスタ素子1は、単板型のサーミスタ素
体2の両端面に電極3,4を形成した構造を有する。サ
ーミスタ素体2としては、セラミック焼結体ブロックを
スライシングして得られたセラミック・ウエーハを所定
の大きさに切断することにより得られたセラミック焼結
体が用いられている。
下のようにして製造されていた。すなわち、まずサーミ
スタ素体2を形成するためのセラミック粉末を仮焼し、
仮焼原料を得る。次に、仮焼原料にバインダを混合し、
造粒する。造粒された原料を所定の大きさに成形して成
形体を得、該成形体を焼成し、厚み方向にスライシング
することにより、素子厚みに相当した厚みのセラミック
・ウエーハを得る。このセラミック・ウエーハを900
〜1100℃の温度でアニールした後、ダイシング・ソ
ーにより所定の大きさに切断し、バレル研磨を行った
後、両端面に外部電極3,4を形成する。外部電極3,
4の形成は、Agペーストのような導電ペーストを塗布
し、所定の温度で10分程度焼き付けることにより行わ
れる。
れている従来のチップ型NTCサーミスタ素子は、現在
のところ十分に普及しているとは言えない。これは、下
記の表1に示すように、得られたNTCサーミスタ素子
1の抵抗値のばらつきが10数%と大きく、かつB定数
のばらつきも1.0〜2.0%程度と非常に大きいこと
によるものである。従って、抵抗値のばらつきやB定数
のばらつきの低減が望まれている。
は、抵抗値の調整はセラミック素体2の厚みを変化させ
ることにより行っていた。すなわち、抵抗値が所望の抵
抗値からずれている場合は、サーミスタ素体2の厚み、
具体的には上記セラミック・ウエーハの厚みを研磨によ
り減らすことにより、あるいは、スライス厚みでウエハ
ーハ厚みを変えることにより、抵抗値の調整を図ってい
た。そのため、製造ロット間において素子厚みの変動が
かなり大きく、同じ抵抗値のNTCサーミスタ素子1で
ありながら、素子厚みの変動が大きくならざるを得なか
った。その結果、素子厚みが薄いNTCサーミスタ素子
1では、実際に使用する際に、チッピングや割れ等が発
生するという問題があった。
子は、複数種類の材料を用いて構成されている。従っ
て、一連の抵抗値のNTCサーミスタ素子厚みを一定に
しようとすると、一の材料から一種類の抵抗値のNTC
サーミスタ素子しかとれず、原料種類は大幅に多くな
る。これを避けるために、素子厚みを変更することによ
り、一の材料から複数種の抵抗値のNTCサーミスタ素
子をとっているが、これでは、同一シリーズでありなが
ら素子厚みは大きく変化し、0.5〜1.3mmに至
る。
部電極3,4が表面に露出しているため、経時により特
性が変化し易く、ライフ特性が充分でないという問題も
あった。
値ばらつきは、構造上、サーミスタ素体2の寸法ばらつ
きや外部電極間の寸法ばらつきにより大きく影響される
ため、所望の抵抗値のNTCサーミスタ素子を得るため
には、かなりの精度が必要であった。
数のばらつきが小さく、かつ素子厚みの変動が生じ難
く、かつライフ特性の優れ、さらに、様々な抵抗値を容
易に実現し得るNTCサーミスタ素子を提供することに
ある。
係るNTCサーミスタ素子は、サーミスタ素体と、サー
ミスタ素体の対向している外表面に形成された第1,第
2の外部電極と、第1,第2の外部電極にそれぞれ接続
されており、かつ前記サーミスタ素体内に延ばされた第
1,第2の内部電極とを備え、第1,第2の内部電極
が、サーミスタ素体の同一平面上に形成されており、か
つ互いの先端が所定距離を隔てて対向されているNTC
サーミスタ素子において、前記第1,第2の内部電極の
幅方向寸法が異ならされていることを特徴とする。
スタ素子は、サーミスタ素体と、サーミスタ素体の対向
している外表面に形成された第1,第2の外部電極と、
第1,第2の外部電極にそれぞれ接続されており、かつ
前記サーミスタ素体内に延ばされた第1,第2の内部電
極とを備え、第1,第2の内部電極が、サーミスタ素体
の同一平面上に形成されており、かつ互いの先端が所定
距離を隔てて対向されているNTCサーミスタ素子にお
いて、上記第1,第2の内部電極の一方が複数の電極部
に分割されていることを特徴とする。
1または第2の外部電極と接続されている端縁以外の残
りの端縁がサーミスタ素体内に配置され、それによって
内部電極周囲が密閉されるため、耐環境特性、ひいては
ライフ特性が高められる。
素体は、複数枚のセラミックグリーンシートを第1,第
2の内部電極材料と共に積層し、一体焼成して得られた
積層型の焼結体を用いて構成される。
に延ばされており、第1,第2の内部電極の先端の対向
距離を調整することにより、素子抵抗値を調整すること
が可能とされている。従って、素子の厚みを変更するこ
となく、素子の抵抗を調整することができる。
更することにより抵抗値を調整するものであるため、抵
抗値を高精度に調整することができる。加えて、請求項
1に記載の発明では、第1,第2の内部電極の幅方向寸
法が異ならされているので、様々な抵抗値のNTCサー
ミスタを容易に得ることができる。
第2の内部電極の一方に複数の電極部に分割した構成で
は、複数の電極部への分割の態様を変更することによ
り、様々な抵抗値のNTCサーミスタを容易に得ること
ができる。
との接続されている端縁以外の端縁をサーミスタ素体内
に配置した構造では、内部電極が密閉されるため、耐環
境特性、ひいてはライフ特性が高められる。
セラミックグリーンシートを第1,第2の内部電極材料
と共に積層し、一体焼成して得られた焼結体を用いる場
合には、セラミック粒子の粒径やポアの分布のばらつき
を低減することができ、かつ焼結体中のポアの面積を低
減することができる。すなわち、薄いセラミックグリー
ンシートを積層し、得られた積層体を焼成して素子厚み
の焼結体を得た場合には、厚い焼結体ブロックをスライ
シングしてセラミック・ウエーハを得る場合に比べて、
セラミック粒子の粒径及びポアの分布のばらつきを低減
することができ、かつ緻密な焼結体を得ることができ
る。また、本発明では、内部電極の間隔で抵抗値の設計
制御を行うので、サーミスタ素体の寸法ばらつきや外部
電極間の寸法ばらつきによる抵抗値への影響を小さくで
きる。従って、得られたNTCサーミスタ素子の抵抗ば
らつきやB定数のばらつきを低減することができる。
未だ公知ではないが、本発明の前提となったNTCサー
ミスタ素子を説明する。
素体12の両端面12a,12bに第1,第2の外部電
極13,14を形成した構造を有する。サーミスタ素体
12内には、同一高さ位置に、すなわち同一平面内に位
置するように第1の内部電極15及び第2の内部電極1
6が形成されている。第1の内部電極15は、第1の外
部電極13に接続されており、他方、第2の内部電極1
6は第2の外部電極14に接続されている。さらに、第
1,第2の内部電極15,16は、その先端15a,1
6aが一定の距離を隔てて対向するように配置されてい
る。
ように設けられているので、第1,第2の内部電極1
5,16の先端15a,16a間の距離を変更すること
により、NTCサーミスタ素子11の抵抗値が変更され
得る。すなわち、この第1,第2の内部電極15,16
の先端15a,16a間の距離を変更させることによ
り、抵抗値を調整することができるため、素子厚みを変
化させることなく、NTCサーミスタ素子11の抵抗値
を調整することができる。よって、十分な強度を持たせ
て抵抗値設計できるので、バレル研磨時や実装時に、サ
ーミスタ素体12が割れたり、チッピングが発生したり
する事故を防止することができる。
先端15a,16a間の距離を変更することにより抵抗
値を変更することができるため、従来例に比べて、同一
抵抗値でありながら素子厚みを厚くすることができ、逆
に素子厚みを一定のままで広い抵抗値シリーズを作るこ
とができる。
設けられたサーミスタ素体12は、好ましくは、後述の
具体的な実験例のように複数枚のセラミックグリーンシ
ートを第1,第2の内部電極形成材料と共に積層して一
体焼成することにより得られる。この場合、複数枚のセ
ラミックグリーンシートを積層し、一体焼成して得られ
た焼結体では、従来の焼結体ブロックをスライシングし
てセラミック・ウエーハを得る方法に比べて、セラミッ
ク粒子の粒径及びポアの分布のばらつきが少なく、かつ
緻密なサーミスタ素体12を得ることができる。従っ
て、抵抗ばらつきやB定数のばらつきを低減することが
できる。
たっては、複数枚のセラミックグリーンシートを第1,
第2の内部電極材料と共に積層する必要は必ずしもな
く、2枚のセラミック焼結体を、第1,第2の内部電極
15,16を介して貼り合わせることにより構成しても
よい。
2の内部電極15,16は、外部電極13,14と接続
されている端縁以外の端縁が、サーミスタ素体12内に
配置されている。従って、第1,第2の内部電極15,
16が外部に露出していないため、耐環境特性、ひいて
はライフ特性が高められる。もっとも、耐環境特性がそ
れほど要求されない場合には、第1,第2の内部電極1
5,16の外部電極と接続されている端縁以外の端縁が
サーミスタ素体12の外部に露出していてもよい。
n3 O4 、NiO及びCo3 O4 を、重量比で45:2
5:30の割合で混合したものを原料として用意した。
この原料を1000℃で2時間仮焼し、しかる後仮焼さ
れた原料をパルベライザーで粉砕した。
バインダとしてポリビニルアルコールを10〜20重量
%、可塑剤としてグリセリンを0.5重量%及びポリビ
ニル系の分散剤を1.0重量%加え、16時間混合し
た。得られた混合材料を、250メッシュを通過させる
ことにより粗粒を除去し、シート成形用スラリーとし
た。得られたスラリーをドクターブレード法により成形
し、厚み50μmのセラミックグリーンシートを作製し
た。このセラミックグリーンシートを、所定のサイズに
打ち抜き、1枚の打ち抜かれたセラミックグリーンシー
トの表面に図4に示した内部電極15,16を形成する
ための導電ペーストを印刷した。導電ペーストが印刷さ
れたセラミックグリーンシートを中心に、上下に、複数
枚の上記セラミックグリーンシートを積層し、全体の厚
みが1550μmの積層体を得た。次に、得られた積層
体を厚み方向に圧着し、平面形状が2.4mm×1.5
mmの矩形のチップサイズとなるように切断した。得ら
れた多数の積層チップを、1200℃の温度で2時間焼
成し、しかる後バレル研磨し、2.0×1.25×厚み
1.0mmの寸法の図1に示したサーミスタ素体12を
得た。
gペーストを塗布し、850℃の温度で10分間焼き付
け、それによって第1,第2の外部電極13,14を形
成し、NTCサーミスタ素子11を得た。
として、第1,第2の内部電極15,16の先端15
a,16a間の距離が焼成後において、0.3mm、
0.4mm、0.5mm、1.0mm及び1.4mmに
なるように比抵抗ρ25 =500Ωcmの材料を導電ペ
ーストに印刷することにより、5種類のNTCサーミス
タ素子を作製した。
5×1.0mmの寸法の5種類のNTCサーミスタ素子
の25℃における抵抗値及びB定数を測定した。結果
を、表2に、抵抗値及びB定数のばらつきと共に示す。
また、表2の結果を図5にグラフで示す。
部電極15,16の先端15a,16a間の距離が大き
くなる程抵抗値が増大するが、B定数はさほど変化せ
ず、かつ抵抗値のばらつき及びB定数のばらつきも小さ
くかつ安定していることがわかる。従って、内部電極1
5,16の間の距離を変化させることにより、外径寸法
を変更することなく、種々の抵抗値のNTCサーミスタ
素子の得られることがわかる。
先端15a,16a間の距離を0.3mmとし、外部電
極13,14のサーミスタ素体12の側面へのかぶり深
さ(図1の距離a)を変化させた種々のNTCサーミス
タ素子を作製し、その抵抗値を測定した。結果を図6及
び表3に示す。なお.比較のために、表1の2.0×
1.25×1.0mmの寸法の従来のNTCサーミスタ
素子1を用意し、同様に外部電極のかぶり深さを変化さ
せ、抵抗値変化を調べた。結果を図6に併せて示す。
サーミスタ素子11では、外部電極のかぶり深さaが変
化しても、抵抗値がほとんど変化しないことがわかる。
これに対して、従来例では、外部電極のかぶり深さaが
変化すると、抵抗値が大きく変化することがわかる。従
って、NTCサーミスタ素子11では、抵抗値のばらつ
きの要因である外部電極のかぶり深さaを考慮せずと
も、所望通りの抵抗値を有するNTCサーミスタ素子を
得ることができる。
いてライフテストを行った。ライフテストとしては、1
20℃の温度でNTCサーミスタ素子を放置する高温放
置試験と、80℃・相対湿度65%の環境に長時間放置
する湿中放置試験とを採用し、素子の抵抗の変化率を測
定することによりライフ特性を評価した。また、図2に
示した従来のNTCサーミスタ素子についても、同様に
ライフ特性を評価した。結果を図7に示す。
ミスタ素子11では、高温放置試験及び湿中放置試験の
何れにおいても、1000時間を経過しても抵抗変化率
が非常に小さく、かつそのばらつきも小さく、安定して
いることがわかる。これに比べて、従来例のNTCサー
ミスタ素子では、時間の経過と共に抵抗値の変化率がか
なり大きくなり、しかもばらつきも大きいことがわか
る。
構成する導電性材料を、下記の表4に示すように、変更
し、第1,第2の内部電極間の距離を0.3mmとし
た、上記と同一寸法のNTCサーミスタ素子を作製し
た。得られた各NTCサーミスタ素子の25℃における
抵抗値、B定数及びこれらのばらつきを下記の表4に併
せて示す。
する材料を変更したとしても、表2に示した結果と同様
に、抵抗値のばらつきが小さく、かつB定数のばらつき
も小さい信頼性に優れたNTCサーミスタ素子を提供し
得ることがわかる。
電極が複数形成されたNTCサーミスタ素子21,31
を、図1に示したNTCサーミスタ素子と同一材料を用
いて作製した。第1,第2の内部電極間の距離は0.5
mmとし、図1に示したNTCサーミスタ素子11、図
8(a),(b)に示した各NTCサーミスタ素子の2
5℃における抵抗値及びそのばらつきを測定した。結果
を表5に示す。
の内部電極を形成したとしても、抵抗値のばらつきは非
常に小さいことがわかる。
NTCサーミスタ素子11では、第1,第2の内部電極
15,16が、それぞれの先端が所定距離を隔てて対向
するように配置されているため、第1,第2の内部電極
間の距離を変更することにより素子抵抗を容易に調整す
ることができる。
11を改良し、さらに抵抗値の調整を容易に行うことが
でき、様々な種類の抵抗値のNTCサーミスタを容易に
提供し得るNTCサーミスタ素子を考案した。
ーミスタ素子の内部電極を説明するための平面図であ
る。図9に示すように、本実施例では、第1の内部電極
15と、第2の内部電極16の幅方向寸法が異ならされ
ている。もっとも、第1,第2の内部電極15,16の
長さ寸法を異ならせてもよい。
は、上記内部電極15,16の幅方向寸法が異なること
を除いては、図1に示したNTCサーミスタ素子11と
同様に構成されている。従って、その他の点について
は、NTCサーミスタ素子11についての上記説明を援
用することにより省略する。
1に示したNTCサーミスタ素子11の特徴に加えて、
第1,第2の内部電極15,16の幅方向寸法が異なら
されている。従って、第1,第2の内部電極15,16
の幅方向寸法を選択することにより、様々な抵抗値のN
TCサーミスタ素子を容易に提供することができる。
をスクリーン印刷などの印刷法により形成する場合、第
1,第2の内部電極の幅方向寸法を容易に変更すること
ができるため、広い範囲の抵抗値を有する種々のNTC
サーミスタ素子を容易に設計することができ、原料コス
トの低減も果たし得る。
Cサーミスタ素子の内部電極形状を説明するための平面
図である。本実施例のNTCサーミスタ素子では、第1
の内部電極15が、複数の電極部151〜153に分割
されている。従って、この電極部151〜153の幅方
向寸法や長さ方向寸法を制御することにより、並びに複
数の電極部の数や間隔を制御することにより、様々な抵
抗値を有するNTCサーミスタ素子を容易に提供するこ
とができる。
スタ素体内に第1,第2の内部電極が、それぞれの先端
が所定距離を隔てて対向するように配置されているた
め、該第1,第2の内部電極間の距離を変更することに
より素子抵抗を調整することができる。
1,第2の内部電極の幅方向寸法が異ならされているの
で、第1,第2の内部電極の幅方向寸法を変更すること
により、並びに請求項2に記載の発明では、一方の内部
電極が複数の電極部に分割されているので、該複数の電
極部に分割する態様を変更することにより、様々な抵抗
値のNTCサーミスタ素子を容易に得ることができる。
Cサーミスタ素子の抵抗値を変更することができ、よっ
て同一形状の素子でありながら種々の抵抗値のNTCサ
ーミスタ素子を得ることができるため、チップ部品とし
て最適なNTCサーミスタ素子を提供することができ
る。
変更することにより行っていた。従って、従来、素子の
厚みは0.5〜1.25mmの範囲に渡っており、その
ため薄いNTCサーミスタ素子では基板に実装する際等
において割れが発生しがちであった。また、撓み試験に
おいて一定の強度に達しないこともあった。これに対し
て、本発明のNTCサーミスタ素子では、上記のように
厚みを一定にすることができるため、抗折強度を一定に
保つことができ、上記のような実装の際の割れ等の事故
を防止することができる。
間の距離を調整することにより決定することができるた
め、抵抗値の設計が容易であり、かつ所望の抵抗値のN
TCサーミスタ素子を容易に製造することができる。
により高精度に形成することができ、この内部電極の印
刷精度により抵抗値が決定されるため、所望の抵抗値の
NTCサーミスタ素子を高精度に得ることができる。
より、種々の抵抗値のNTCサーミスタ素子を得ること
ができるため、少ない種類の材料を用いても、広い範囲
の抵抗値を有するNTCサーミスタ素子を設計すること
が可能となり、材料コストを低減することも可能とな
る。
接続されていない端縁部分をサーミスタ素体内に配置す
れば、耐環境特性を高めることができ、それによって優
れたライフ特性を示すNTCサーミスタ素子を提供する
ことができる。
たサーミスタ素体をセラミックグリーンシートを積層
し、第1,第2の内部電極材料と共に一体焼成してサー
ミスタ素体を構成すれば、従来の焼結体ブロックからス
ライシングしてセラミック・ウエーハを得る方法に比べ
て、セラミック粒子の粒径及びポアの分布のばらつきが
少なく、かつ緻密なセラミック・ウエーハを得ることが
できる。従って、抵抗値のばらつきやB定数のばらつき
の少ないNTCサーミスタ素子を得ることができる。
示す断面図である。
る。
斜視図である。
平面断面図である。
係を示す図である。
値の変化を示す図である。
である。
内部電極を複数とした例を示すNTCサーミスタ素子の
各断面図である。
1,第2の内部電極を示す模式的平面図である。
て、第1の内部電極が複数の電極部に分割されている構
造を示す模式的平面図である。
Claims (4)
- 【請求項1】 サーミスタ素体と、 サーミスタ素体の対向している外表面に形成された第
1,第2の外部電極と、 第1,第2の外部電極にそれぞれ接続されており、かつ
前記サーミスタ素体内に延ばされた第1,第2の内部電
極とを備え、第1,第2の内部電極が、サーミスタ素体
の同一平面上に形成されており、かつ互いの先端が所定
距離を隔てて対向されているNTCサーミスタ素子にお
いて、 前記第1,第2の内部電極の幅方向寸法が異ならされて
いることを特徴とする、NTCサーミスタ素子。 - 【請求項2】 サーミスタ素体と、 サーミスタ素体の対向している外表面に形成された第
1,第2の外部電極と、 第1,第2の外部電極にそれぞれ接続されており、かつ
前記サーミスタ素体内に延ばされた第1,第2の内部電
極とを備え、第1,第2の内部電極が、サーミスタ素体
の同一平面上に形成されており、かつ互いの先端が所定
距離を隔てて対向されているNTCサーミスタ素子にお
いて、 第1,第2の内部電極のうち、一方の内部電極が複数の
電極部に分割されていることを特徴とする、NTCサー
ミスタ素子。 - 【請求項3】 前記第1,第2の内部電極の第1または
第2の外部電極と接続されている端縁以外の残りの端縁
がサーミスタ素体内に配置されている請求項1または2
に記載のNTCサーミスタ素子。 - 【請求項4】 前記サーミスタ素体が、複数枚のセラミ
ックグリーンシートを第1,第2の内部電極材料と共に
積層し、第1,第2の内部電極材料と共に一体焼成する
ことにより得られたセラミック焼結体を用いて構成され
ている請求項1〜3のいずれかに記載のNTCサーミス
タ素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35343497A JP2840834B2 (ja) | 1997-12-22 | 1997-12-22 | Ntcサーミスタ素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35343497A JP2840834B2 (ja) | 1997-12-22 | 1997-12-22 | Ntcサーミスタ素子 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3046400A Division JP2833242B2 (ja) | 1991-03-12 | 1991-03-12 | Ntcサーミスタ素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10163008A true JPH10163008A (ja) | 1998-06-19 |
JP2840834B2 JP2840834B2 (ja) | 1998-12-24 |
Family
ID=18430825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35343497A Expired - Lifetime JP2840834B2 (ja) | 1997-12-22 | 1997-12-22 | Ntcサーミスタ素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2840834B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001003148A3 (de) * | 1999-07-06 | 2001-07-19 | Epcos Ag | Vielschichtvaristor niedriger kapazität |
KR20030030082A (ko) * | 2001-10-08 | 2003-04-18 | 삼화콘덴서공업주식회사 | 적층형 칩ntc서미스터 |
WO2016143483A1 (ja) * | 2015-03-11 | 2016-09-15 | 株式会社村田製作所 | 積層型サーミスタ |
-
1997
- 1997-12-22 JP JP35343497A patent/JP2840834B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001003148A3 (de) * | 1999-07-06 | 2001-07-19 | Epcos Ag | Vielschichtvaristor niedriger kapazität |
US6608547B1 (en) | 1999-07-06 | 2003-08-19 | Epcos Ag | Low capacity multilayer varistor |
KR20030030082A (ko) * | 2001-10-08 | 2003-04-18 | 삼화콘덴서공업주식회사 | 적층형 칩ntc서미스터 |
WO2016143483A1 (ja) * | 2015-03-11 | 2016-09-15 | 株式会社村田製作所 | 積層型サーミスタ |
Also Published As
Publication number | Publication date |
---|---|
JP2840834B2 (ja) | 1998-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2833242B2 (ja) | Ntcサーミスタ素子 | |
WO2012070336A1 (ja) | チップサーミスタ及びサーミスタ集合基板 | |
JPH06231906A (ja) | サーミスタ | |
CN102971808A (zh) | 片式热敏电阻及其制造方法 | |
JP2840834B2 (ja) | Ntcサーミスタ素子 | |
JPH06124807A (ja) | 積層型チップ部品 | |
KR19990077904A (ko) | 바리스터의 내부전극을 제조하는 재료와 페이스트, 적층 바리스터 및 이 바리스터의 제조방법 | |
JPH04247603A (ja) | Ntcサーミスタ素子の製造方法 | |
JP2000124008A (ja) | 複合チップサーミスタ電子部品およびその製造方法 | |
JP2003124006A (ja) | サーミスタ | |
JPH06314602A (ja) | セラミック電子部品 | |
JPH06310304A (ja) | Ntcサーミスタ | |
JPH05299201A (ja) | チップptcサーミスタ | |
JPH08255704A (ja) | チップサーミスタ及びその製造方法 | |
JPH06314601A (ja) | Ntcサーミスタ | |
JP2003109805A (ja) | チップ型サーミスタの製造方法 | |
JP2003077706A (ja) | サーミスタの製造方法 | |
JP5929998B2 (ja) | チップサーミスタ | |
JP3245933B2 (ja) | 抵抗体 | |
JP4822606B2 (ja) | セラミックチップヒータ及びそれを用いた素子加熱型センサ | |
JPH01293502A (ja) | 正特性サーミスタ | |
JP3265667B2 (ja) | チップサーミスタ | |
JPH08181514A (ja) | 高周波用セラミックス部品の製造方法 | |
JP2000357603A (ja) | チップ型サーミスタ及びその製造方法 | |
CN106365633B (zh) | 一种片式ptcr及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20071023 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081023 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091023 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101023 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101023 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 13 Free format text: PAYMENT UNTIL: 20111023 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111023 Year of fee payment: 13 |