JP2009206109A - 積層型圧電素子 - Google Patents

積層型圧電素子 Download PDF

Info

Publication number
JP2009206109A
JP2009206109A JP2008042111A JP2008042111A JP2009206109A JP 2009206109 A JP2009206109 A JP 2009206109A JP 2008042111 A JP2008042111 A JP 2008042111A JP 2008042111 A JP2008042111 A JP 2008042111A JP 2009206109 A JP2009206109 A JP 2009206109A
Authority
JP
Japan
Prior art keywords
internal electrode
stress relaxation
piezoelectric element
electrode
depth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008042111A
Other languages
English (en)
Other versions
JP4911066B2 (ja
Inventor
Soji Suzuki
聡司 鈴木
Atsushi Murai
敦司 村井
Hiroaki Asano
浩章 浅野
Koshi Noda
耕嗣 野田
Toshiatsu Nagaya
年厚 長屋
Akira Fujii
章 藤井
Akio Iwase
昭夫 岩瀬
Shigeru Kadotani
成 門谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008042111A priority Critical patent/JP4911066B2/ja
Priority to PCT/JP2008/053229 priority patent/WO2008105382A1/ja
Priority to EP08711958.2A priority patent/EP2141751B1/en
Priority to US12/528,683 priority patent/US8240582B2/en
Priority to CN2008800062104A priority patent/CN101622727B/zh
Publication of JP2009206109A publication Critical patent/JP2009206109A/ja
Application granted granted Critical
Publication of JP4911066B2 publication Critical patent/JP4911066B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H10N30/508Piezoelectric or electrostrictive devices having a stacked or multilayer structure adapted for alleviating internal stress, e.g. cracking control layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02MSUPPLYING COMBUSTION ENGINES IN GENERAL WITH COMBUSTIBLE MIXTURES OR CONSTITUENTS THEREOF
    • F02M63/00Other fuel-injection apparatus having pertinent characteristics not provided for in groups F02M39/00 - F02M57/00 or F02M67/00; Details, component parts, or accessories of fuel-injection apparatus, not provided for in, or of interest apart from, the apparatus of groups F02M39/00 - F02M61/00 or F02M67/00; Combination of fuel pump with other devices, e.g. lubricating oil pump
    • F02M63/0012Valves
    • F02M63/0014Valves characterised by the valve actuating means
    • F02M63/0015Valves characterised by the valve actuating means electrical, e.g. using solenoid
    • F02M63/0026Valves characterised by the valve actuating means electrical, e.g. using solenoid using piezoelectric or magnetostrictive actuators

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
  • Fuel-Injection Apparatus (AREA)

Abstract

【課題】変位性能をほとんど損ねることなく、より確実に絶縁抵抗の低下を防止し、耐久性に優れた積層型圧電素子を提供する。
【解決手段】圧電セラミック層10と内部電極層13、14とを交互に積層してなるセラミック積層体15と、一対の側面電極17とを有する積層型圧電素子1である。内部電極層13、14は、内部電極部131、141と、控え部132、142とを有する。セラミック積層体15は、応力緩和部11、12を有する。応力緩和部11、12を挟む2つの内部電極層13、14における控え部132、142のうち、応力緩和部11、12と同じ側面に位置する控え部132、142の控え距離は、応力緩和部11、12の深さよりも大きくなっている。
【選択図】図2

Description

本発明は、複数の圧電セラミック層と複数の内部電極層とを交互に積層してなるセラミック積層体と、該セラミック積層体の側面に形成された一対の側面電極とを有し、上記セラミック積層体の側面から内方に凹んだスリット状の領域に応力緩和部が形成された積層型圧電素子に関する。
従来より、燃料噴射弁の駆動源等には、積層型圧電素子が用いられている。積層型圧電素子は、例えば内部電極と圧電セラミックとが交互に多数枚積層されたセラミック積層体に、上記内部電極と交互に電気的に接続される一対の外部電極を接合してなる。
上記積層型圧電素子は、特に燃料噴射弁等の用途においては、過酷な条件の下で長期間に渡って使用される。そのため、例えば、側面の電気的な絶縁性を向上させるため、内部電極層の端部の一部が内方に後退した内部電極非形成領域を有するセラミック積層体が広く採用されている。
ところが、絶縁性を向上させるために上記のごとく内部電極非形成領域を形成すると、上記セラミック積層体において、電圧を印加したときに、変形する部分と変形し難い部分とが生じ、その境界部分に応力集中が起こって素子にクラックが発生するおそれがあった。
応力集中によるクラックの発生を回避するために、セラミック積層体の側面に、積層方向に対して所定の間隔で形成された溝部(応力緩和部)を有する積層型圧電素子が開発されている(特許文献1参照)。
しかし、応力緩和部を形成した場合においても、該応力緩和部に電圧が印加されたときに、応力緩和部の先端からクラックが発生するおそれがあった。これを回避するためには、応力緩和部(溝部)における積層方向に対して垂直な方向の深さを内部電極非形成領域の距離よりも大きくする必要があった。ところが、このような構成にすると、応力緩和部(溝部)に大きな電圧が印加されたときに、溝部に放電が起こり、ショートしてしまうおそれがあった。即ち、絶縁性を十分に確保できず、積層型圧電素子としての寿命が短くなるという問題があった。
また、クラックの発生を回避するために、応力緩和部を挟む内部電極を同一極とした積層型圧電素子が開発されている(特許文献2参照)。
かかる従来の積層型圧電素子においては、応力緩和部を挟む内部電極を同一極とすることにより、これらに挟まれる圧電セラミック層を圧電不活性層とし、積層型圧電素子が伸縮したときに上記圧電不活性層に応力を集中させることができる。その結果、万一クラックが生じることがあっても、応力緩和部に選択的(優先的に)クラックが入り、積層体の圧電活性層にクラックが生じることを防止し、耐久性を向上できると考えられていた。
しかしながら、実際には、応力緩和部にクラックが生じていない状態であっても、十分な絶縁性を得ることはできず、依然として絶縁抵抗が低下してショートが発生してしまうという問題があった。また、同一極の内部電極層に挟まれる応力緩和部を含むセラミック層には電界がかからず、ほとんど変位しない。そのため、積層型圧電素子の変位量が低下してしまうという問題があった。
上記のように、従来の積層型圧電素子では、変位量向上のために上記応力緩和部を含む上記圧電セラミック層を駆動層としつつも、十分な寿命を確保するには至らなかった。
特開昭62−271478号公報 特開2006−216850号公報
本発明はかかる従来の問題点に鑑みてなされたものであって、変位性能をほとんど損ねることなく、より確実に絶縁抵抗の低下を防止し、耐久性に優れた積層型圧電素子を提供しようとするものである。
第1の発明は、複数の圧電セラミック層と複数の内部電極層とを交互に積層してなるセラミック積層体と、該セラミック積層体の積層方向と垂直な方向の側面に形成された一対の側面電極とを有する積層型圧電素子において、
上記内部電極層は、導電性を有する内部電極形成領域と、該内部電極形成領域の外周端部が上記セラミック積層体の外周面よりも内方に所定の後退距離で後退した内部電極非形成領域とを有し、上記内部電極形成領域においていずれか一方の上記側面電極に交互に電気的に接続しており、
上記セラミック積層体は、該セラミック積層体の側面から内方に所定の深さで凹むスリット状の応力緩和部を有し、
上記応力緩和部を挟んで該応力緩和部に隣接する2つの内部電極層における上記内部電極非形成領域の上記後退距離は、上記積層型圧電素子の積層方向の断面において、該内部電極非形成領域と同じ側面に位置し、かつ該内部電極非形成領域に積層方向に隣接する上記応力緩和部の深さよりも大きくなっていることを特徴とする積層型圧電素子にある(請求項1)。
即ち、本願発明者らは、積層型圧電素子に溝部等の応力緩和部を形成する際の不具合に関して鋭意研究した結果、上記応力緩和部に隣接する負極層と該負極層に隣接する正極層に挟まれる圧電セラミック層が最も早く絶縁抵抗が低下することを発見するに至った。
この詳細に関して説明するために、まず、一般的な積層型圧電素子の絶縁抵抗低下について説明する。
一般に、積層型圧電素子に高温で高電界を印加し続けると、負極側から低抵抗領域が広がっていく現象が現れる。この原因は、例えば積層型圧電素子を一体焼成により作製した場合において、この一体焼成時に圧電セラミック層へ拡散したイオン状態で存在する導電性金属イオンが、マイナス電極から放出される電子により金属化されることによるものである。上記現象により、正極層と負極層との間の積層方向の電界強度分布が均一ではなくなってしまう。つまり、低抵抗領域の電界強度が低下し、相対的に低抵抗領域以外の電界強度が上昇する。したがって、この電界強度の上昇が絶縁抵抗の劣化を加速させてしまうことになる。また、上記低抵抗領域の広がりは、水分の存在により加速される。
具体的には、例えば、一体焼成時に、AgPd電極等からなる内部電極形成領域からPZT等からなる圧電セラミック層へ拡散したAg+イオンが駆動時に負極層から放出される電子により金属化されることにより低抵抗領域を形成し、さらにこの低抵抗領域が正極層側へ向かって成長するという現象が起こる(Ag++e-→Ag金属)。
特に、応力緩和部を有する積層型圧電素子の場合、応力緩和部は水分が存在する外部に通ずる通路となりうるため、応力緩和部に最も隣接する負極層は特に低抵抗領域の広がり現象が顕著となる。
従って、応力緩和部に隣接する負極層と該負極層に隣接する正極層に挟まれる圧電セラミック層が最も早く絶縁抵抗が低下する。特に、電界強度と逆圧電効果による発生応力の両方が集中する圧電層駆動領域端部においてはさらに絶縁抵抗の低下が早い。ここでいう圧電駆動領域端部90は、図45に示すごとく、積層型圧電素子9において、応力緩和部91、92に隣接する負極層の電極端部949(換言すれば、応力緩和部91、92に隣接し、マイナス電極側の側面電極97に電気的に接続する内部電極形成領域941の外周端部949)、及び応力緩和部91、92に隣接する負極層(隣接負極層)に積層方向に最も隣接する正極層の電極端部939からこの負極層(隣接負極層)上に積層方向に降ろした垂線とこの負極層94(隣接負極層)とが交わる部位960(換言すれば、応力緩和部91、92に隣接し、マイナス側の側面電極97に電気的に接続する内部電極形成領域941を有する内部電極層94に積層方向に最も隣接するプラス側の側面電極98に電気的に接続する内部電極形成領域931の外周端部939から、応力緩和部91、92に隣接するマイナス側の側面電極97に電気的に接続する内部電極形成領域941に降ろした垂線とこの内部電極形成領域941とが交わる部位960)のことである。さらに、応力緩和部に大きな電圧が印加された場合においては、該応力緩和部に放電が起こり、絶縁抵抗の低下が著しくなる。
本願発明者らは、上記のごとく、応力緩和部を有する積層型圧電素子における絶縁低下機構を解明し、本願発明に至った。
即ち、上記第1の発明の積層型圧電素子においては、上記応力緩和部を挟んで該応力緩和部に隣接する2つの内部電極層における上記内部電極非形成領域の上記後退距離は、上記積層型圧電素子の積層方向の断面において、該内部電極非形成領域と同じ側面に位置し、かつ該内部電極非形成領域に積層方向に隣接する上記応力緩和部の深さよりも大きくなっている。換言すれば、上記積層型圧電素子の上記積層方向における断面において、上記応力緩和部を挟む2つの内部電極層における上記内部電極非形成領域のうち、該応力緩和部と同じ側面に位置する上記内部電極非形成領域の上記後退距離は、上記応力緩和部の深さよりも大きくなっている。
そのため、上記応力緩和部を含む上記圧電セラミック層を駆動層としつつも、上記応力緩和部に過大な電界がかかることを抑制又は防止することができる。それ故、変位量をほとんど損ねることなく、絶縁抵抗の低下を防止することができる。
なお、上述の正極層及び負極層とは、それぞれ正極側及び負極側の側面電極に電気的に接続する上記内部電極形成領域を有する内部電極層のことである。
第2の発明は、複数の圧電セラミック層と複数の内部電極層とを交互に積層してなるセラミック積層体と、該セラミック積層体の積層方向と垂直な方向の側面に形成された一対の側面電極とを有する積層型圧電素子において、
上記内部電極層は、導電性を有する内部電極形成領域と、該内部電極形成領域の外周端部が上記セラミック積層体の外周面よりも内方に所定の後退距離で後退した内部電極非形成領域とを有し、上記内部電極形成領域においていずれか一方の上記側面電極に交互に電気的に接続しており、
上記セラミック積層体は、該セラミック積層体の側面から内方に所定の深さで凹むスリット状の応力緩和部を有し、
上記積層型圧電素子の積層方向における断面において、負極の上記側面電極側に形成された上記応力緩和部を負極側緩和部とし、該負極側緩和部を挟んで隣接する2つの上記内部電極層のうち負極側の上記側面電極に電気的に接続された上記内部電極層を基準電極層とすると、上記負極側緩和部に対して積層方向に上記基準電極層を挟んで隣接し、正極側の側面電極に接続された内部電極層の上記内部電極非形成領域の上記後退距離は、上記負極側緩和部の深さよりも大きくなっており、
上記積層型圧電素子の積層方向における断面において、正極の側面電極側に形成された上記応力緩和部を正極側緩和部とし、該正極側緩和部を挟んで隣接する2つの内部電極層のうち負極側の上記側面電極に電気的に接続された上記内部電極層の上記内部電極非形成領域の後退距離は、上記正極側緩和部の深さよりも大きくなっていることを特徴とする積層型圧電素子にある(請求項7)。
上記第2の発明の積層型圧電素子においては、該積層型圧電素子の積層方向における断面において、上記負極側緩和部に対して積層方向に上記基準電極層を挟んで隣接し、正極側の側面電極に接続された内部電極層の内部電極非形成領域の後退距離は、上記負極側緩和部の深さよりも大きくなっている。さらに、正極側緩和部を挟んで隣接する2つの内部電極層のうち負極側の上記側面電極に電気的に接続された上記内部電極層の上記内部電極非形成領域の後退距離は、上記正極側緩和部の深さよりも大きくなっている。
上記基準電極層と、上記負極側緩和部に対して積層方向に上記基準電極層を挟んで隣接し、正極側の側面電極に接続された内部電極層との間の圧電セラミック層は、上述した最も早く絶縁抵抗が低下する圧電セラミック層、即ち応力緩和部に隣接する負極層と該負極層に隣接する正極層に挟まれる圧電セラミック層に該当する。
上記第2の発明においては、最も絶縁抵抗の低下を加速させる部位、即ち、大きな電圧が印加される上記応力緩和部と、上述の圧電層駆動領域端部とが積層方向に重なる部位が存在しない構成になっている。そのため、上記応力緩和部を含む上記圧電セラミックス層を駆動源とすることができ、かつ絶縁抵抗が低下し易い部位への電界の印加を抑制することができる。そのため、絶縁抵抗の低下をより確実に防止し、上記積層型圧電素子は優れた耐久性を示すことができる。
第3の発明は、複数の圧電セラミック層と複数の内部電極層とを交互に積層してなるセラミック積層体と、該セラミック積層体の積層方向と垂直な方向の側面に形成された一対の側面電極とを有する積層型圧電素子において、
上記内部電極層は、導電性を有する内部電極形成領域と、該内部電極形成領域の外周端部が上記セラミック積層体の外周面よりも内方に所定の後退距離で後退した内部電極非形成領域とを有し、上記内部電極形成領域においていずれか一方の上記側面電極に交互に電気的に接続しており、
上記セラミック積層体は、該セラミック積層体の側面から内方に所定の深さで凹むスリット状の応力緩和部を有し、
上記応力緩和部を挟む2つの内部電極層を隣接電極層とすると、上記積層型圧電素子の積層方向における断面において、上記隣接電極層における上記内部電極形成領域の上記外周端部と、該隣接電極層における上記内部電極非形成領域と同じ側面に位置する上記応力緩和部の先端部とが上記積層方向と垂直な方向に離間する離間部を有していることを特徴とする積層型圧電素子にある(請求項12)。
上記第3の発明の積層型圧電素子においては、上記積層方向における断面において、上記隣接電極層における上記内部電極形成領域の上記外周端部と、該隣接電極層における上記内部電極非形成領域と同じ側面に位置する上記応力緩和部の先端部とが上記積層方向と垂直な方向に離間する離間部を有している。
そのため、上記応力緩和部を含む上記圧電セラミック層を駆動層としつつも、上記応力緩和部に過大な電界がかかることを抑制又は防止することができる。それ故、変位量をほとんど損ねることなく、絶縁抵抗の低下を防止することができる。
次に、本発明の好ましい実施の形態について説明する。
なお、本明細書においては、適宜、上記内部電極形成領域を内部電極部という。また、上記内部電極形成領域の外周端部が上記セラミック積層体の外周面から内方に所定の後退距離で後退した内部電極非形成領域を、適宜、上記内部電極部の外周端部が上記セラミック積層体の外周面から内方に所定の控え距離で控えた控え部という。
上記内部電極非形成領域(控え部)は、上記内部電極形成領域(内部電極部)と略同一平明上にある内部電極が形成されていない領域である。上記内部電極非形成領域(控え部)は、実際には、上記内部電極部と同一平面上にある圧電セラミックにより形成される。
後退距離(控え距離)は、内部電極形成領域の端部と上記セラミック積層体の側面との間において、上記内部電極非形成領域を跨ぐ最短距離である。
本発明の積層型圧電素子は、上記セラミック積層体と、該セラミック積層体の側面に形成された一対の側面電極とを有する。
上記内部電極層は、導電性を有する内部電極部と、該内部電極部の外周端部が上記セラミック積層体の外周面よりも内方に所定の控え距離で控えた控え部とを有する。該控え部を設けることにより、上記内部電極層は、上記セラミック積層体の一方の側面(上記控え部側の側面)において確実な絶縁を実現できる。
上記セラミック積層体は、上記圧電セラミック層と上記内部電極層とを交互に複数積層してなる。また、上記セラミック積層体は、該セラミック積層体の側面から内方に所定の深さで凹むスリット状の上記応力緩和部を有する。応力緩和部としては、具体的には、スリット状の溝部等である。
本発明において、上記応力緩和部11、12とは、上記積層型圧電素子1の積層方向の断面において、上記内部電極層13、14における上記控え部132、142の上記控え距離の最小値199よりも大きな深さで形成されたものを示す(図29参照)。したがって、上記控え距離の最小値199よりも小さな深さで形成されたスリット状の溝部9等は、本発明の上記応力緩和部に該当しない(図29参照)。
上記応力緩和部は、上記セラミック積層体において、上記圧電セラミックスを構成する結晶粒子が積層方向に分離され、上記圧電セラミック層よりも形状を容易に変化し得る部分である。
上記応力緩和部は、上記セラミック積層体の積層方向に一定の間隔で複数設けられており、上記セラミック積層体の積層方向に累積する応力を緩和することができる。積層数が少ないと、電圧を印加したときに発生する累積応力の絶対値が小さくなり、そもそもクラックが発生し難くなる。その結果、上記セラミック積層体にスリットを形成する必要性自体がほとんどなくなってしまうおそれがある。さらに、電極を控えることによる電極面積の低下が変位性能の低下を招くおそれがある。そのため、上記セラミック積層体は、10層以上の内部電極層を有することが好ましい。また、同様の理由から、上記応力緩和部を形成する積層方向の間隔は、内部電極層10層以上であることが好ましい。上記応力緩和部が内部電極層10層未満の間隔で形成されている場合、電極を控えることによる電極面積の低下が変位性能の低下を招くおそれがある。また、上記応力緩和部を形成する積層方向の間隔は、内部電極層50層以下であることが好ましい。50層を超える間隔で形成されている場合には、上記応力緩和部による応力緩和効果が十分に得られなくなるおそれがある。
また、上記セラミック積層体は、該セラミック積層体を積層方向に透視した場合に、すべての上記内部電極部が重合する領域である重合部と、少なくとも一部の上記内部電極部しか重合しない、あるいは全く重合しない領域である非重合部とを有し、上記応力緩和部は、上記非重合部に形成されていることが好ましい。
この場合には、上記応力緩和部による応力緩和効果を顕著に発揮させることできる。
即ち、上記非重合部は、圧電変位が起こらず、駆動しない部分である。そのため、上記非重合部には、圧電変位に応じて応力(歪み)が集中的に生じ易くなる。上記のごとく、上記非重合部に上記応力緩和部を形成すことにより、上記非重合部にかかる応力を緩和することができる。
次に、上記内部電極層における上記控え部の上記控え距離及び上記応力緩和部の深さについて説明する。
図2及び図19に、積層型圧電素子1の断面図を示す。図2、図19、及びその他の積層型圧電素子の断面図(図3、図11、図14〜図17、図20、図28、図29、図30、及び図31)においては、セラミック積層体と共にセラミック積層体を挟む一対の側面電極を積層方向に切断する断面図を示す。即ち、一対の側面電極が形成された側面を切断する断面図を示す。
図2及び図19に示すごとく、積層型圧電素子1において、セラミック積層体15は、圧電セラミック層10と内部電極層13、14とが交互に複数積層してなる。内部電極層13、14は、導電性を有する内部電極部131、141と、該内部電極部131、141の外周端部139、149がセラミック積層体15の外周面よりも内方に所定の控え距離で控えた控え部132、142とを有している。
控え部132、142の控え距離は、積層方向と略垂直な方向における控え部の距離133、143であり、セラミック積層体15の断面において、内部電極部131、141の外周端部139、149からセラミック積層体15の側面152、151までの最短距離133、143で示すことができる。
また、図30に示すごとく、上記積層型圧電素子1においては、上記セラミック積層体15の外周が部分的に上記セラミック積層体15の内方に窪んでうねり91、溝92、及び凹み93等が形成される場合がある。うねり91、溝92、及び凹み93等が控え部132、142に形成された場合において、上記控え部132、142の控え距離133、143、即ち、上記セラミック積層体15の外周面151、152よりも内方に所定の距離で控えた控え部132、142の控え距離133、143とは、積層型圧電素子1の積層方向の断面において、上記内部電極部131、141の外周端部139、149からうねり91、溝92、及び凹み93等が形成されていない状態の上記セラミック積層体15の外周面152、151に降ろした垂線の距離143、133であり、うねり91、溝92、くぼみ93の深さを含んだ距離のことである。
また、図2、図3、図19及び図20に示すごとく、セラミック積層体15は、該セラミック積層体15の側面151、152から内方に所定の深さで凹むスリット状の応力緩和部11、12を有している。
図3及び図20に示すごとく、応力緩和部11、12の深さは、積層方向と略垂直な方向における応力緩和部の距離111、121であり、セラミック積層体15の断面において、セラミック積層体15の側面151、152から応力緩和部11、12の先端部112、122までの最短距離111、121で示すことができる。
各内部電極部131、141は、一般的には同じ大きさで形成されるが、多少のばらつきをもって形成される場合がある。そのため、控え部132、142の控え距離133、143についてもばらつきが生じるおそれがある。また、応力緩和部11、12についても深さに多少のばらつきが生じるおそれがある。
図2及び図19に示すごとく、上記積層型圧電素子1の積層方向における断面において、セラミック積層体15の同じ側面151(152)に露出する全ての応力緩和部11(12)の深さの平均値115(125)は、該応力緩和部11(12)と同じ側面に形成された全ての上記控え部142(132)の控え距離の平均値145(135)よりも大きくなっていることが好ましい(請求項3、請求項9、及び請求項14)。
この場合には、上記応力緩和部に積層方向に圧縮荷重が加わり、クラックの発生を防止することができ、上記積層型圧電素子は、優れた耐久性を示すことができる。また、この場合には、上記内部電極層における上記控え部を小さくして、上記内部電極部の面積を大きくすることができるため、上記積層型圧電素子の変位量を向上させることができる。
上記内部電極部の形成面積を比較的大きくすることができるため、上記積層型圧電素子の変位量の低下を抑制することができる。
なお、応力緩和部11(12)の深さの平均値115(125)、及び控え距離143(133)の平均値145(135)は、積層型圧電素子1の断面において、一方の側面151(152)に位置するすべての応力緩和部の深さ111(121)及び控え距離143(133)の平均値である。
上記応力緩和部の深さの平均値が上記控え距離の平均値以下の場合には、上記応力緩和部の先端に積層方向に引張応力がはたらき、クラックが発生するおそれがある。また、この場合には、変位量が小さくなるおそれがある。
また、上記第1の発明においては、図2、図3、図19、図20に示すごとく、上記積層型圧電素子1の積層方向における断面において、上記応力緩和部11、12を挟む2つの内部電極層13(53)、14(54)の控え部132(532)、142(542)のうち、該応力緩和部11、12と同じ側面に位置する上記控え部142(542)、132(532)の上記控え距離143、133は、上記応力緩和部11、12の深さ111、121よりも大きくなっている。
上記特定の位置にある控え部の控え距離が上記特定の応力緩和部の深さ以下の場合には、上記応力緩和部の先端に過大な電界がかかることにより、上記応力緩和部に放電が起こり絶縁抵抗が低下するおそれがある。
また、図2、及び図19に示すごとく、上記積層型圧電素子1の積層方向における断面において、上記内部電極層13、14における上記控え部132、142の控え距離の平均値135、145は、該控え部132、142とそれぞれ同じ側面に形成された応力緩和部12、11のうち、深さが最も小さい応力緩和部の深さよりも小さくなっていることが好ましい。
また、上記積層型圧電素子1の積層方向における断面において、上記応力緩和部を挟んで該応力緩和部に隣接する2つの内部電極層を除いた上記内部電極層13、14における上記控え部132、142の控え距離の最大値は、該控え部132、142とそれぞれ同じ側面に形成された応力緩和部12、11の深さの平均値よりも小さくなっていることが好ましい。
また、上記積層型圧電素子1の積層方向における断面において、上記応力緩和部を挟んで該応力緩和部に隣接する2つの内部電極層を除いた上記内部電極層13、14における上記控え部132、142の控え距離の最大値は、該控え部132、142とそれぞれ同じ側面に形成された応力緩和部12、11のうち、深さが最も小さい応力緩和部の深さよりも小さくなっていることが好ましい。
また、上記積層型圧電素子1の積層方向における断面において、上記応力緩和部を挟んで該応力緩和部に隣接する2つの内部電極層を除いた上記内部電極層13、14における上記控え部132、142の控え距離の最大値は、該控え部132、142とそれぞれ同じ側面に形成された応力緩和部12、11のうち、深さが最も小さい応力緩和部の深さよりも0.05mm以上小さくなっていることが好ましい。
また、図19及び図20に示すごとく、上記積層型圧電素子1の上記積層方向における断面において、上記応力緩和部11、12を挟む2つの上記内部電極層53、54を除いて、上記応力緩和部11、12と、該応力緩和部11、12の上記積層方向における最も近くに形成された他の上記応力緩和部11、12との間に挟まれる少なくとも1つの上記内部電極層13、14における上記控え部132、142の控え距離134、144は、上記応力緩和部11、12の深さよりも小さくなっていることが好ましい(請求項2)。
即ち、応力緩和部11、12と、この応力緩和部11とは別の層であってこの応力緩和部11、12の最も近くに形成された他の応力緩和部11、12との間に挟まれる複数の内部電極層の内少なくとも1つの内部電極層13、14においては、応力緩和部11、12を挟む2つの上記内部電極層53、54を除いて、控え部132、142の控え距離134、144が、応力緩和部11、12の深さ121、111よりも小さくなっていることが好ましい。
この場合には、上記応力緩和部を挟む2つの上記内部電極層を除く他の上記内部電極層における上記控え部を小さくすることができる。そのため、上記内部電極部の面積が大きくなり、上記積層型圧電素子の変位量を向上させることができる。
また、図14に示すごとく、上記積層型圧電素子1の積層方向における断面において、上記応力緩和部11(12)を挟む2つの内部電極層136、146うち、該応力緩和部11(12)と同じ側面にその控え部147、137を有する側の上記内部電極層146、136を除いて、全ての上記内部電極層13、14における上記控え部132、142の控え距離は、該控え部132、142とそれぞれ同じ側面に形成された応力緩和部12、11のうち、深さが最も小さい応力緩和部の深さ129、119よりも小さくなっていることが好ましい(請求項4)。換言すると、上記積層型圧電素子1の積層方向における断面において、上記応力緩和部11(12)を挟む2つの内部電極層136、146を除く、全ての上記内部電極層13、14における上記控え部132、142の控え距離は、該控え部132、142とそれぞれ同じ側面に形成された応力緩和部12、11のうち、深さが最も小さい応力緩和部の深さ129、119よりも小さくなっていることが好ましい。
この場合には、より確実に絶縁抵抗の低下を防止することができる。
また、図19及び図20に示すごとく、上記積層型圧電素子1の積層方向における断面において、上記応力緩和部11、12を積層方向に挟む2つの上記内部電極層53、54における上記控え部532、542のうち、該応力緩和部11、12と同じ側面に位置する上記控え部542、532の上記控え距離143、133は、上記応力緩和部11、12の深さよりも0.04mm以上大きくなっていることが好ましい(請求項5)。
この場合には、さらにより確実に絶縁抵抗の低下を防止することができる。
上記控え距離から上記応力緩和部の深さを減算した値が0.04mm未満の場合には、例えば上記積層型圧電素子に衝撃が加わった場合や、特に非常に大きな電圧が印加された場合等に、絶縁抵抗が低下するおそれがある。
また、図19及び図20に示すごとく、上記積層型圧電素子1の積層方向における断面において、上記応力緩和部11、12を挟む2つの内部電極層54、53における上記控え部542、532のうち、該応力緩和部11、12と同じ側面に位置する上記控え部542、532の上記控え距離143、133は、該控え部542、532と同じ側面に位置する上記応力緩和部11、12の深さよりも平均で0.2mm以上大きくなっていることが好ましい(請求項6)。
この場合には、さらにより確実に絶縁抵抗の低下を防止することができる。
上記控え距離から上記応力緩和部の深さを減算した値が平均で0.2mm未満の場合には、例えば上記積層型圧電素子に衝撃が加わった場合や、特に非常に大きな電圧が印加された場合等に、絶縁抵抗が低下するおそれがある。
また、上記第2の発明においては、図15に示すごとく、上記積層型圧電素子1の積層方向における断面において、負極の上記側面電極17側に形成された上記応力緩和部を負極側緩和部11とし、該負極側緩和部11を挟んで隣接する2つの上記内部電極層23、24のうち負極側の上記側面電極17に電気的に接続された上記内部電極層を基準電極層235とすると、上記負極側緩和部11に対して積層方向に上記基準電極層235を挟んで隣接し、正極側の側面電極18に接続された内部電極層241の控え部242の控え距離は、上記負極側緩和部11の深さよりも大きくなっている。即ち、上記基準電極層235の最も近くに形成された、正極側の側面電極18に電気的に接続する内部電極部241を有する内部電極層の控え部242の控え距離243、換言すれば、上記基準電極層235を挟んで該基準電極層235に隣接する、正極側の側面電極18に接続された2つの内部電極層のうち、積層方向において上記基準電極層235を介して上記負極側応力緩和部11とは反対側に位置する内部電極層241の控え部242の控え距離243は、上記基準電極層235に隣接する上記負極側緩和部11の深さ111よりも大きくなっている。
上記特定の上記控え部の控え距離が上記負極側緩和部の深さ以下の場合には、絶縁抵抗が低下し易い部位に電界が印加され、絶縁抵抗が低下し易くなるおそれがある。
また、図15に示すごとく、上記積層型圧電素子1の積層方向における断面において、正極の側面電極18側に形成された上記応力緩和部を正極側緩和部12とし、該正極側緩和部12を挟んで隣接する2つの内部電極層23、24のうち負極側の上記側面電極17に電気的に接続された上記内部電極層23の上記控え部232の控え距離233は、上記正極側緩和部12の深さ121よりも大きくなっている。即ち、正極側緩和部12を挟んで隣接する2つの内部電極層23、24のうち負極側の上記側面電極17に電気的に接続された上記内部電極層23の上記控え部232の控え距離233は、該内部電極層23に隣接する上記正極側緩和部12の深さ121よりも大きくなっている。
上記特定の上記控え部の控え距離が上記正極側緩和部の深さ以下の場合には、絶縁抵抗が低下し易い部位に電界が印加され、絶縁抵抗が低下し易くなるおそれがある。
また、図16及び図17に示すごとく、上記積層型圧電素子1の積層方向における断面において、上記応力緩和部11に対して積層方向に上記基準電極層235を挟んで隣接し、正極側の側面電極18に接続された内部電極層241、及び上記正極側緩和部12を挟んで隣接する2つの内部電極層23、24のうち負極側の上記側面電極17に電気的に接続された上記内部電極層23を除く全ての上記内部電極層13、14における上記控え部132、142の控え距離は、該控え部132、142と同じ側面に形成された応力緩和部12、11のうち、深さが最も小さい応力緩和部の深さ129、119よりも小さくなっていることが好ましい(請求項8)。即ち、上記基準電極層235の最も近くに形成された、正極側の側面電極18に電気的に接続する内部電極部を有する内部電極層241と、上記正極側緩和部12を挟んで隣接する2つの内部電極層23、24のうち負極側の側面電極17に電気的に接続された内部電極層23とを除くすべての内部電極層13、14における控え部132、142の控え距離は、該控え部132、142とそれぞれ同じ側面に形成された応力緩和部12、11のうち、深さが最も小さい応力緩和部の深さ129、119よりも小さくなっていることが好ましい。
この場合には、より確実に絶縁抵抗の低下を防止することができる。なお、図16及び図17は、内部電極層13、14における控え部132、142の控え距離が異なる点を除いては、同じ構成の積層型圧電素子1を示す。
また、上記第2の発明において、上記積層型圧電素子の積層方向における断面において、上記正極側緩和部を挟んで隣接する2つの内部電極層のうち負極側の上記側面電極に電気的に接続された上記内部電極層の上記控え部の上記控え距離は、上記正極側緩和部の深さよりも0.04mm以上大きくなっていることが好ましい(請求項10)。
また、上記積層型圧電素子の積層方向における断面において、上記正極側緩和部を挟んで隣接する2つの内部電極層のうち負極側の上記側面電極に電気的に接続された上記内部電極層の上記控え部の上記控え距離の平均値は、上記正極側緩和部の深さの平均値よりも0.2mm以上大きくなっていることが好ましい(請求項11)。
これらの場合には、上記第1の発明の場合と同様に、さらにより確実に絶縁抵抗の低下を防止することができる。
上記控え距離から上記正極側緩和部の深さを減算した値が0.04mm未満の場合、上記控え距離の平均値から上記正極側緩和部の深さの平均値を減算した値が0.2mm未満の場合には、例えば上記積層型圧電素子に衝撃が加わった場合や、特に非常に大きな電圧が印加された場合等に、絶縁抵抗が低下するおそれがある。
次に、第3の発明においては、図31に示すごとく、上記応力緩和部11、12を挟む2つの内部電極層を隣接電極層53、54とすると、上記積層型圧電素子1の積層方向における断面において、上記隣接電極層53、54における内部電極部531、541の上記外周端部539、549と、該隣接電極層53、54における上記控え部532、542と同じ側面に位置する上記応力緩和部12、11の先端部122、112とが上記積層方向と垂直な方向に離間する離間部5を有している。
即ち、積層型圧電素子1の積層方向における断面において、隣接電極層53における内部電極部531の外周端部539と、この隣接電極層53における控え部532と同じ側面152に位置する応力緩和部12の先端部122とが積層型圧電素子1の積層方向と垂直な方向に離間して離間部5を形成している。同様に、隣接電極層54における内部電極部541の外周端部549と、この隣接電極層54における控え部542と同じ側面151に位置する応力緩和部11の先端部112とが積層型圧電素子1の積層方向と垂直な方向に離間して離間部5を形成している。
上記離間部がない場合には、上記応力緩和部に過大な電界がかることにより、上記応力緩和部に放電が起こり絶縁抵抗が低下するおそれがある。
上記積層型圧電素子の上記積層方向における断面において、上記隣接電極層を除いて、上記応力緩和部と、該応力緩和部の上記積層方向における最も近くに形成された他の上記応力緩和部との間に挟まれる少なくとも1つの上記内部電極層における上記控え距離は、上記応力緩和部の深さよりも小さくなっていることが好ましい(請求項13)。
この場合には、上記応力緩和部を挟む2つの上記内部電極層を除く他の上記内部電極層における上記控え部を小さくすることができる。そのため、上記内部電極部の面積が大きくなり、上記積層型圧電素子の変位量を向上させることができる。
上記離間部の離間距離は0.04mm以上であることが好ましい(請求項15)。
上記積層型圧電素子において、全ての上記離間部の離間距離の平均値は0.2mm以上であることが好ましい(請求項16)。
これらの場合には、上記第1の発明の場合と同様に、さらにより確実に絶縁抵抗の低下を防止することができる。
上記離間距離が0.04mm未満の部分を有する場合、又は上記離間距離の平均値が0.2mm未満の場合には、例えば上記積層型圧電素子に衝撃が加わった場合や、特に非常に大きな電圧が印加された場合等に、絶縁抵抗が低下するおそれがある。
また、上記第1の発明〜上記第3の発明において、上記応力緩和部は、具体的には、例えばスリット状の空間(溝部)であるが、該スリット状の空間に上記圧電セラミック層よりもヤング率の低い樹脂等の材料で充填した構造や、上記圧電セラミック層と同一材料をポーラス状に形成したスリット状の脆弱層、上記圧電セラミック層とは異なるチタン酸鉛等の材料で形成したスリット状の脆弱層、又は分極や作動により意図的に発生させたクラック状のスリット等で形成することもできる。かかる応力緩和部は、上記圧電セラミック層よりもその形状を容易に変化させることができ、上記積層型圧電素子の内部に生じる応力集中を緩和させることができる。
好ましくは、上記応力緩和部は、上記セラミック積層体の側面から内方に凹んだスリット状の溝部であることがよい。
この場合には、十分に応力を緩和することができる上記応力緩和部を比較的簡単に形成することができる。
また、上記応力緩和部は、焼成時に消失する消失材料を用いて形成することができる。これにより、上記応力緩和部を簡単に形成することができる。
上記消失材料としては、例えばパウダー状のカーボン粒子、樹脂粒子、又は、パウダー状の有機物粒子等を炭化させてなる炭化有機物粒子を用いることができる。
特に、上記消失材料として上記カーボン粒子を用いた場合には、熱による形状変化が少ないという上記カーボン粒子の特性を生かして、形状精度良く上記応力緩和部を形成することができる。
一方、上記消失材料として上記炭化有機物粒子を用いた場合には、上記応力緩和部を形成するためのコストを抑制することができる。
なお、上記有機物粒子としては、例えば、大豆や、トウモロコシを粉砕してなる粒子や、樹脂材料を粉砕してなる粒子等がある。
なお、炭化有機物粒子とは、上記有機物粒子が含有する水分の一部を除去することにより、ある程度炭化させて、流動性及び分散性が良好な微粒子の状態となった粒子をいう。
また、上記応力緩和部は、スリット状の上記領域を上記積層型圧電素子の分極又は駆動時に亀裂が生じる材料によって形成し、上記積層型圧電素子の分極又は駆動時に亀裂を生じさせて形成することもできる。
また、上記圧電セラミック層は、チタン酸ジルコン酸鉛を主成分とし、上記内部電極部は、AgPd合金を主成分とすることが好ましい(請求項17)。
この場合には、高い変位量の上記積層型圧電素子を構成することができる。
上記積層型圧電素子は、燃料噴射弁に用いられることが好ましい(請求項18)。
この場合には、過酷な条件下においても、長期間に渡って絶縁抵抗が低下することなく、安定して作動することができるという本発明の積層型圧電素子の作用効果をより顕著に発揮することができる。
また、上記積層型圧電素子において、上記応力緩和部は、上記内部電極層間の上記圧電セラミック層に形成させることができる。
また、上記応力緩和部は、上記内部電極層と略同じ層に形成させることもできる。
(実施例1)
次に、本発明の実施例にかかる積層型圧電素子について、図1〜図10を用いて説明する。
図1〜図3に示すごとく、本例の積層型圧電素子1は、複数の圧電セラミック層10と複数の内部電極層13、14とを交互に積層してなるセラミック積層体15と、その側面に形成された一対の側面電極17、18とを有する。内部電極層13、14は、導電性を有する内部電極部131、141と、その外周端部がセラミック積層体15の外周面よりも内方に所定の控え距離で控えた控え部132、142とを有し、内部電極層13、14は、交互に異なる側面電極17、18に電気的に接続されている。即ち、内部電極層13、14は、内部電極形成領域である内部電極部131、141と、内部電極非形成領域である控え部132、142とを有する。
セラミック積層体15は、その側面から内方に凹むスリット状の領域に、圧電セラミック層10よりも形状を容易に変化し得る応力緩和部11、12を有する。
本例において、応力緩和部12は、セラミック積層体15の側面から内方に凹んだスリット状の溝部(空間)であり、セラミック積層体15の外周面全周に渡って周方向に形成されている。また、応力緩和部12は、内部電極層13、14間の圧電セラミック層10内に形成されており、内部電極部131、141又は控え部132、142とは接触しない位置に形成されている。
図2に示すごとく、積層型圧電素子1の積層方向における断面において、セラミック積層体15の同じ側面151(152)に露出する全ての応力緩和部11(12)の深さの平均115(125)は、該応力緩和部11(12)と同じ側面に形成された全ての上記控え部142(132)の控え距離の平均145(135)よりも大きくなっている。
また、図2及び図3に示すごとく、積層型圧電素子1の積層方向における断面において、上記応力緩和部11(12)を挟む2つの内部電極層13、14の控え部132、142のうち、該応力緩和部11(12)と同じ側面に位置する上記控え部142(132)の上記控え距離143(133)は、上記応力緩和部11(12)の深さ111(121)よりも大きくなっている。
次に、本例の積層型圧電素子の製造方法につき、図1〜図10を用いて説明する。
本例においては、グリーンシート作製工程、電極印刷工程、消失スリット印刷工程、圧着工程、積層体切断工程、及び焼成工程を行うことにより、積層型圧電素子を作製する。
以下、製造方法を各工程ごとに説明する。
<グリーンシート作製工程>
まず、圧電材料となるジルコン酸チタン酸鉛(PZT)等のセラミック原料粉末を準備した。具体的には、出発原料としてPb34、SrCO3、ZrO2、TiO2、Y23、及びNb25を準備し、これらの出発原料を目的組成PbZrO3−PbTiO3−Pb(Y1/2Nb1/2)O3となるような化学量論比で秤量し、湿式混合し、温度850℃で5時間仮焼した。次に、仮焼粉をパールミルにより湿式粉砕した。この仮焼粉粉砕物(粒径(D50値):0.7±0.05μm)を乾燥した後、溶剤、バインダ、可塑剤、分散剤等を加えてボールミルにより混合し、得られたスラリーを真空装置内で撹拌機により撹拌しながら真空脱泡、粘度調整をした。
そして、ドクターブレード法により、上記スラリーをキャリアフィルム上に塗布し、厚さ80μmの長尺のグリーンシートを成形した。このグリーンシートを所定の大きさに切断して、幅広のグリーンシート110(図4〜図6)を作製した。
なお、グリーンシートの成形方法としては、本例で用いたドクターブレード法のほか、押出成形法やその他種々の方法を採用することができる。
<電極印刷工程>
次に、図4及び図5に示すごとく、グリーンシート110上に内部電極層となる電極材料130、140を印刷し、第1電極印刷シート31及び第2電極印刷シート32の2種類のシートを形成した。
以下に、電極印刷シート31、32の形成についてさらに説明する。
第1電極印刷シート31の形成に当たっては、図3に示すごとく、グリーンシート110上の印刷領域41において、最終的に内部電極層13となる部分に電極材料130を印刷して、第1電極印刷シート31を形成した。
また、第2電極印刷シート32の形成に当たっては、第1電極印刷シートと同様に、図4に示すごとく、グリーンシート110上の印刷領域41において、内部電極層14となる部分に電極材料140を印刷した。これにより、第2電極印刷シート32を形成した。
第1電極印刷シート31及び第2電極印刷シート32においては、グリーンシート110上に形成された電極材料130、140がそれぞれ異なる側面に露出している。
なお、本例では、電極材料130、140として、ペースト状のAg/Pd合金を用いた。また、上記以外にも、Ag、Pd、Cu、Ni等の単体、Cu/Ni等の合金を用いることができる。
<消失スリット印刷工程>
また、本例では、製造しようとする積層型圧電素子1のセラミック積層体15の側面にスリット部11、12(図1〜図3参照)を設けるため、図6に示すごとく、消失スリット印刷シート33を形成する消失スリット印刷工程を行った。
同図に示すごとく、上記のグリーンシート110上の印刷領域41において、最終的に応力緩和部11、12となる部分に焼成によって消失する消失材料よりなる消失スリット層120を印刷した。これにより、消失スリット印刷シート33を形成した。
なお、本例では、消失スリット層120を構成する消失材料として、熱変形が小さく、焼成工程によって形成される溝の形状精度を高く維持し得るカーボン粒子よりなる材料を用いた。また、カーボン粒子以外にも、炭化させたパウダー状の炭化有機物粒子を用いることもできる。この炭化有機物粒子は、パウダー状の有機物粒子を炭化して得ることができるほか、炭化させた有機物を粉砕して得ることもできる。さらに、上記有機物としては、樹脂等の高分子材料や、コーン、大豆、小麦粉等の穀物を用いることができる。この場合には、製造コストを抑制することができる。
また、電極印刷工程及び消失スリット印刷工程では、控え距離と応力緩和部との深さとの関係が上述の関係を満足するように電極材料及び消失材料を印刷した。また、電極印刷工程及び消失スリット印刷工程では、図4〜図6に示すごとく、後工程のユニット切断工程において切断される部分を避けるように間隙42を空けて、電極材料130、140、及び消失スリット層120の印刷を行う。つまり、グリーンシート110上の隣接する印刷領域41の間に間隙42を設けて印刷を行う。
<圧着工程>
次に、図7に示すごとく、形成した第1電極印刷シート31、第2電極印刷シート32、及び消失スリット印刷シート33を所定の順序で各印刷領域41を積層方向に揃えて積層した。このとき、第1電極印刷シート31及び第2電極印刷シート32を交互に積層し、上記スリット部を形成したい位置に消失スリット印刷シート33を挿入して積層した。具体的には、本例においては、第1電極印刷シート31と第2電極印刷シート32との積層構造11層毎に消失スリット印刷シート33を積層し、第1電極印刷シート31及び第2電極印刷シート32とが合計で59枚となるように積層し、さらに積層方向の両端に電極材料及び消失層が印刷されていないグリーンシートを積層した。このとき、第1電極印刷シート31と第2電極印刷シート32とは電極材料130と電極材料140とが交互に印刷領域の対向する端面に露出するように積層した。そしてこのようにして積層したシートを温度100℃で加熱すると共に、積層方向に50MPaで加圧し、予備積層体100を作製した。なお、図7においては、図面作成の便宜のため、実際の積層数を省略した形式で予備積層体100を示してある。
<積層体切断工程>
次に、図8〜図10に示すごとく、形成した予備積層体100を切断位置43に沿って積層方向に切断し、中間積層体10を形成した。
なお、予備積層体100の切断は、各中間積層体10ごとに切断してもよいし、複数の中間積層体10を含んで切断してもよい。本例においては、各中間積層体10ごとに切断し、各電極材料130、140及び消失スリット層120が中間積層体10の側面に露出するように切断を行った。
なお、図9及び図10においては、図面作成の便宜のため、実際の積層数を省略した形式で予備積層体100及び中間積層体10を示してある。
<焼成工程>
次に、中間積層体10のグリーンシート110に含有されているバインダ樹脂を加熱除去した(脱脂)。加熱は、80時間かけて徐々に500℃まで昇温し、5時間保持することにより行った。
次に、脱脂した中間積層体10を焼成した。焼成は、温度1050℃まで12時間かけて徐々に昇温させ、2時間保持後、徐々に冷却することにより行った。
このようにして、図1〜図3に示すごとく、消失スリット層120が消失して形成されたスリット状の応力緩和部11、12を有するセラミック積層体15が作製される。応力緩和部11、12は、セラミック積層体15の側面全周に渡ってスリット状の空間を設けてなる。また、同図に示すごとく、作製されたセラミック積層体10は、グリーンシート110が焼結してなる圧電セラミック層10と電極材料130、140により形成された内部電極層13、14とを交互に積層してなる。
そして、焼成後、全面研磨を行って縦6mm×横6mm×高さ4.4mmのセラミック積層体15を作製し、さらに、セラミック積層体15の両側面を挟むように、側面電極17、18を焼き付けた。このとき、各内部電極層13、14は、それぞれ交互に異なる側面の側面電極17、18に電気的に接続される。
以上のようにして、図1〜図3に示すごとく、積層型圧電素子1を作製した。
なお、図1及び図2においては、図面作成の便宜のため、実際の積層数を省略した形式で積層型圧電素子1を示してある。
本例においては、応力緩和部11(12)を挟む2つの内部電極層13、14の控え部132、142のうち、該応力緩和部11(12)と同じ側面に位置する上記控え部142(132)の上記控え距離143(133)と、上記応力緩和部11(12)の深さとの差が異なる5種類の積層型圧電素子(試料E1〜試料E3、試料C1、試料C2)を作製した。
即ち、試料E1は、上述の「控え距離−応力緩和部の深さ」が0.2mmの積層型圧電素子である。
試料E2及び試料E3は、上述の控え距離−応力緩和部の深さ」が、それぞれ0.4mm、及び0.6mmの積層型圧電素子である。
試料C1及び試料C2は、上述の「控え距離−応力緩和部の深さ」が、それぞれ0mm、及び−0.2mmの積層型圧電素子である。
各試料について、正極側の側面電極に接続された内部電極層における全ての控え部の控え距離を測定した。その平均値と範囲(ばらつき)を後述の表1に示す。同様に、負極側についても、控え距離を測定し、その平均値と範囲(ばらつき)を後述の表1に示す。
また、セラミック積層体の同じ側面(正極の側面電極側の側面)に露出する全ての応力緩和部の深さを測定した。その平均値と範囲(ばらつき)を後述の表1に示す。同様に負極側についても、応力緩和部の深さを測定し、その平均値と範囲(ばらつき)を後述の表1に示す。
次に、これらの積層型圧電素子の耐久性を調べた。
「耐久性試験」
温度200℃の条件下で、各試料の積層型圧電素子に3.1kV/mmの電界を印加してこれを駆動させた。次いで、各試料を、既知の抵抗値をとる抵抗Rに直列につないで回路を構築した。そして、各試料に電界を印加しながら、抵抗Rにかかる電圧(漏れ電流値)をデジタルメータで読み取った。算出される素子(試料)の絶縁抵抗が10MΩを下回った場合を素子の寿命とし、そのときの時間を計測した。その結果を表1に示す。
Figure 2009206109
表1より知られるごとく、試料E1〜E3、C1、及びC2いずれの試料においても、正極側及び負極側ともに、「全ての控え距離の平均値<全ての応力緩和部深さの平均値」という関係が成り立っていた。
また、表1より知られるごとく、本発明の実施例にかかる試料E1〜試料E3は、比較例(試料C1及び試料C2)に比べて2倍以上の優れた寿命を示した。
また、本例においては、応力緩和部をセラミック積層体の側面全周に渡って形成したが、図11に示すごとく、セラミック積層体15の側面に交互に露出する応力緩和部を、ことなる層に形成することもできる。この場合においても、セラミック積層体15の同じ側面151(152)に露出する全ての応力緩和部11(12)の深さの平均値115(125)を、該応力緩和部11(12)と同じ側面151(152)に形成された全ての上記控え部142(141)の控え距離の平均値145(135)よりも大きくし、かつ応力緩和部11(12)を挟む2つの内部電極層13、14における上記控え部132、142のうち、該応力緩和部11(12)と同じ側面に位置する上記控え部142(132)の上記控え距離を応力緩和部11(12)の深さよりも大きくすることにより、試料E1〜試料E3と同様に耐久性に優れた素子にすることができる。
また、本例においては、内部電極部131、141とスリット層11、12とを図12に示す組み合わせのパターンで形成した。本発明はこのパターンに限定されるものではない。セラミック積層体は、該セラミック積層体を積層方向に透視した場合に、すべての内部電極部が重合する領域である重合部と、少なくとも一部の内部電極部しか重合しない、あるいは全く重合しない領域である非重合部とを有するが、応力緩和部は、上記非重合部19に形成することができる。
内部電極部131、141とスリット層11、12との組み合わせパターンを図13(a)〜(c)に示す。いずれのパターンで形成しても、本発明の効果は十分に発揮される。
本発明において、内部電極部131、141とスリット層11、12との組み合わせパターンが図12及び、図13(b)、(c)の場合、即ち、層間に外周面全周に渡って周方向に応力緩和部を形成し、上記応力緩和部11(12)を挟む2つの内部電極層13、14の控え部132、142のうち、積層型圧電素子の積層方向における断面において応力緩和部11(12)と同じ側面に位置する上記控え部142(132)の上記控え距離143(133)が上記応力緩和部11(12)の深さ111(121)よりも大きいという関係を有する積層型圧電素子の場合、実際にはコーナー部にて応力緩和部に電界が印加される部位が存在する。
図12に示すパターンで内部電極層13、14、応力緩和部11(12)を形成した積層型圧電素子1を上面から積層方向に透視した図を図46に示す。図46においては、内部電極部131、141の外周位置を点線で示してあり、応力緩和部についてはその位置の記載を省略してある。また、図12に示すパターンで内部電極層13、14、応力緩和部11(12)を形成した積層型圧電素子のD−D断面図(図46参照)、E−E断面図(図46参照)、及びF−F断面図(図46参照)を、それぞれ図47(a)、図47(b)、及び図47(c)に示す。なお、図47(a)〜(c)においては、積層型圧電素子1の応力緩和部11、12の周辺部の断面を示す。
図47(a)及び図47(b)に示すごとく、図12に示すパターンで内部電極層13、14及び応力緩和部11(12)を形成した積層型圧電素子1のD−D断面(図46参照)、E−E断面図(図46参照)においては、応力緩和部11、12に電界が印加されていないが、図47(c)に示すごとく、コーナー部における断面(F−F断面(図46参照))においては、従来の約1/2の電界が印加される部位161が存在しており、この部位での劣化に至るおそれがある。しかし、内部電極とスリットとの間を一層分、より間隔を空けることができるので、応力緩和部への電界の印加を弱くすることができる。そのため、耐久性を向上させることができる。したがって、上記のごとく、スリットに多少の電界が印加したとしても、従来構造に比して小なる電界であれば、本願発明の範疇とする。
(実施例2)
次に、本発明の積層型圧電素子の他のバリエーションについて図18〜図27を用いて説明する。本例の積層型圧電素子は、内部電極層における内部電極部及び控え部の形成パターンを実施例1とは若干変えて作製した素子であるが、実質的には実施例1とほぼ同じ素子である。
図18〜図20に示すごとく、本例の積層型圧電素子1は、実施例1と同様に、複数の圧電セラミック層10と複数の内部電極層13、14とを交互に積層してなるセラミック積層体15と、その側面に形成された一対の側面電極17、18とを有する。内部電極層13、14は、導電性を有する内部電極部131、141と、その外周端部がセラミック積層体15の外周面よりも内方に所定の控え距離で控えた控え部132、142とを有し、内部電極層13、14は、交互に異なる側面電極17、18に電気的に接続されている。
セラミック積層体15は、その側面から内方に凹むスリット状の領域に、圧電セラミック層10よりも形状を容易に変化し得る応力緩和部11、12を有する。
本例において、応力緩和部12は、セラミック積層体15の側面から内方に凹んだスリット状の溝部(空間)であり、セラミック積層体15の外周面全周に渡って周方向に形成されている。また、応力緩和部11、12は、内部電極層13、14間の圧電セラミック層10内に形成されており、内部電極部131、141又は控え部132、142とは接触しない位置に形成されている。また、応力緩和部11、12は、セラミック積層体15の積層方向に所定の間隔で複数形成されている。
図19に示すごとく、積層型圧電素子1の積層方向における断面においては、セラミック積層体15における側面電極17、18がそれぞれ形成された側面151、152において、同じ側面151(152)に露出する全ての応力緩和部11(12)の深さの平均115(125)は、該応力緩和部11(12)と同じ側面に形成された全ての上記控え部142(132)の控え距離の平均145(135)よりも大きくなっている。
また、図19及び図20に示すごとく、積層型圧電素子1の積層方向における断面において、上記応力緩和部11、12を挟む2つの内部電極層13(53)、14(54)の控え部132(53)、142(54)のうち、該応力緩和部11、12と同じ側面に位置する上記控え部142(542)、132(532)の上記控え距離143、133は、上記応力緩和部11、12の深さ111、121よりも大きくなっている。
また、図31に示すごとく、本例の積層型圧電素子1は、応力緩和部11、12を挟む2つの内部電極層を隣接電極層53、54とすると、積層型圧電素子1の積層方向における断面において、隣接電極層53、54における内部電極部531、541の外周端部539、549と、この隣接電極層53、54における控え部532、542と同じ側面に位置する応力緩和部12、11の先端部122、112とが積層方向と垂直な方向に離間する離間部5を有している。
また、図19及び図20に示すごとく、積層型圧電素子1の積層方向における断面において、応力緩和部11、12を挟む2つの内部電極層53、54を除いて、応力緩和部11、12と、この応力緩和部11、12の上記積層方向における最も近くに形成された他の上記応力緩和部11、12との間に挟まれる少なくとも1つの内部電極層13、14における控え部132、142の控え距離134、144は、応力緩和部12、11の深さよりも小さくなっている。
次に、本例の積層型圧電素子の製造方法につき、図18〜図27を用いて説明する。
本例においては、実施例1と同様に、グリーンシート作製工程、電極印刷工程、消失スリット印刷工程、圧着工程、積層体切断工程、及び焼成工程を行うことにより、積層型圧電素子を作製する。
以下、製造方法を各工程ごとに説明する。
<グリーンシート作製工程>
まず、圧電材料となるジルコン酸チタン酸鉛(PZT)等のセラミック原料粉末を準備した。具体的には、出発原料としてPb34、SrCO3、ZrO2、TiO2、Y23、及びNb25を準備し、これらの出発原料を目的組成PbZrO3−PbTiO3−Pb(Y1/2Nb1/2)O3となるような化学量論比で秤量し、湿式混合し、温度850℃で5時間仮焼した。次に、仮焼粉をパールミルにより湿式粉砕した。この仮焼粉粉砕物(粒径(D50値):0.7±0.05μm)を乾燥した後、溶剤、バインダ、可塑剤、分散剤等を加えてボールミルにより混合し、得られたスラリーを真空装置内で撹拌機により撹拌しながら真空脱泡、粘度調整をした。
そして、ドクターブレード法により、上記スラリーをキャリアフィルム上に塗布し、厚さ80μmの長尺のグリーンシートを成形した。このグリーンシートを所定の大きさに切断して、幅広のグリーンシート110(図21〜図23)を作製した。
なお、グリーンシートの成形方法としては、本例で用いたドクターブレード法のほか、押出成形法やその他種々の方法を採用することができる。
<電極印刷工程>
次に、図21及び図22に示すごとく、グリーンシート110上に内部電極層となる電極材料130、140を印刷し、第1電極印刷シート31及び第2電極印刷シート32の2種類のシートを形成した。
以下に、電極印刷シート31、32の形成についてさらに説明する。
第1電極印刷シート31の形成に当たっては、図21に示すごとく、グリーンシート110上の印刷領域41において、最終的に内部電極部131となる部分に電極材料130を印刷して、第1電極印刷シート31を形成した。
また、図22に示すごとく、第2電極印刷シート32の形成に当たっては、第1電極印刷シートと同様に、グリーンシート110上の印刷領域41において、最終的に内部電極部141となる部分に電極材料140を印刷した。これにより、第2電極印刷シート32を形成した。
第1電極印刷シート31及び第2電極印刷シート32においては、グリーンシート110上に形成された電極材料130、140がそれぞれ異なる側面に露出している。
なお、本例では、電極材料130、140として、ペースト状のAg/Pd合金を用いた。また、上記以外にも、Ag、Pd、Cu、Ni等の単体、Cu/Ni等の合金を用いることができる。
<消失スリット印刷工程>
また、本例では、製造しようとする積層型圧電素子1のセラミック積層体15の側面にスリット部11、12(図18〜図20参照)を設けるため、図23に示すごとく、消失スリット印刷シート33を形成する消失スリット印刷工程を行った。
同図に示すごとく、上記のグリーンシート110上の印刷領域41において、最終的に応力緩和部11、12となる部分に焼成によって消失する消失材料よりなる消失スリット層120を印刷した。これにより、消失スリット印刷シート33を形成した。
なお、本例では、消失スリット層120を構成する消失材料として、熱変形が小さく、焼成工程によって形成される溝の形状精度を高く維持し得るカーボン粒子よりなる材料を用いた。また、カーボン粒子以外にも、炭化させたパウダー状の炭化有機物粒子を用いることもできる。この炭化有機物粒子は、パウダー状の有機物粒子を炭化して得ることができるほか、炭化させた有機物を粉砕して得ることもできる。さらに、上記有機物としては、樹脂等の高分子材料や、コーン、大豆、小麦粉等の穀物を用いることができる。この場合には、製造コストを抑制することができる。
また、電極印刷工程及び消失スリット印刷工程では、控え距離と応力緩和部との深さとの関係が上述の関係を満足するように電極材料及び消失材料を印刷した。また、電極印刷工程及び消失スリット印刷工程では、図21〜図23に示すごとく、後工程のユニット切断工程において切断される部分を避けるように間隙42を空けて、電極材料130、140、及び消失スリット層120の印刷を行う。つまり、グリーンシート110上の隣接する印刷領域41の間に間隙42を設けて印刷を行う。
<圧着工程>
次に、図24に示すごとく、形成した第1電極印刷シート31、第2電極印刷シート32、及び消失スリット印刷シート33を所定の順序で各印刷領域41を積層方向に揃えて積層した。このとき、第1電極印刷シート31及び第2電極印刷シート32を交互に積層し、上記スリット部を形成したい位置に消失スリット印刷シート33を挿入して積層した。具体的には、本例においては、第1電極印刷シート31と第2電極印刷シート32との積層構造11層毎に消失スリット印刷シート33を積層し、第1電極印刷シート31及び第2電極印刷シート32とが合計で59枚となるように積層し、さらに積層方向の両端に電極材料及び消失層が印刷されていないグリーンシートを積層した。このとき、第1電極印刷シート31と第2電極印刷シート32とは電極材料130と電極材料140とが交互に印刷領域の対向する端面に露出するように積層した。そしてこのようにして積層したシートを温度100℃で加熱すると共に、積層方向に50MPaで加圧し、予備積層体100を作製した。なお、図24においては、図面作成の便宜のため、実際の積層数を省略した形式で予備積層体100を示してある。
<積層体切断工程>
次に、図25〜図27に示すごとく、形成した予備積層体100を切断位置43に沿って積層方向に切断し、中間積層体101を形成した。
なお、予備積層体100の切断は、各中間積層体101ごとに切断してもよいし、複数の中間積層体101を含んで切断してもよい。本例においては、各中間積層体101ごとに切断し、各電極材料130、140及び消失スリット層120が中間積層体101の側面に露出するように切断を行った。
なお、図26及び図27においては、図面作成の便宜のため、実際の積層数を省略した形式で予備積層体100及び中間積層体101を示してある。
<焼成工程>
次に、中間積層体101のグリーンシート110に含有されているバインダ樹脂を加熱除去した(脱脂)。加熱は、80時間かけて徐々に500℃まで昇温し、5時間保持することにより行った。
次に、脱脂した中間積層体10を焼成した。焼成は、温度1050℃まで12時間かけて徐々に昇温させ、2時間保持後、徐々に冷却することにより行った。
このようにして、図18〜図20に示すごとく、消失スリット層120が消失して形成されたスリット状の応力緩和部11、12を有するセラミック積層体15が作製される。応力緩和部11、12は、セラミック積層体15の側面全周に渡ってスリット状の空間を設けてなる。また、同図に示すごとく、作製されたセラミック積層体15は、グリーンシート110が焼結してなる圧電セラミック層10と電極材料130、140により形成された内部電極層13、14とを交互に積層してなる。
そして、焼成後、全面研磨を行って縦6mm×横6mm×高さ4.4mmのセラミック積層体15を作製し、さらに、セラミック積層体15の両側面を挟むように、側面電極17、18を焼き付けた。このとき、各内部電極層13、14は、それぞれ交互に異なる側面の側面電極17、18に電気的に接続される。
以上のようにして、図18〜図20に示すごとく、積層型圧電素子1を作製した。
なお、図18及び図19においては、図面作成の便宜のため、実際の積層数を省略した形式で積層型圧電素子1を示してある。
本例においては、応力緩和部11、12、を挟む2つの内部電極層(隣接電極層)13(53)、14(54)の控え部132(532)、142(542)のうち、この応力緩和部11、12と同じ側面に位置する控え部142(542)、132(532)の控え距離143、133と、応力緩和部11、12の深さとの差、即ち離間部5の離間距離(図31参照)が異なる5種類の積層型圧電素子(試料E4〜試料E6、試料C3、試料C4)を作製した。
即ち、試料E4は、実施例1の上記試料E1と同様に、上述の「控え距離−応力緩和部の深さ」、即ち「隣接電極層の控え部の控え距離」−「この控え部と同じ側面に位置し、この控え部の積層方向の最も近くに位置する応力緩和部の深さ」が平均で0.2mmの積層型圧電素子である。また、試料E1においては、上述の「控え距離−応力緩和部の深さ」の最小値を調べたところ0.04mmであった。したがって、試料E1においては、隣接電極層53、54における控え部532、542のうち、応力緩和部11、12と同じ側面に位置する控え部542、532の控え距離143、133は、応力緩和部11、12の深さよりも少なくとも0.04mm以上大きくなっている。
また、試料E5及び試料E6は、上述の「控え距離−応力緩和部の深さ」が、平均でそれぞれ0.41mm及び0.62mmであり、最小値でそれぞれ0.25mm及び0.52mmの積層型圧電素子である。
試料C3及び試料C4は、上述の「控え距離−応力緩和部の深さ」が、平均でそれぞれ0.03mm及び−0.22mm、最小値でそれぞれ−0.05mm及び−0.33mmの積層型圧電素子である。
各試料について、正極側の側面電極に接続された内部電極層における全ての控え部の控え距離を測定した。その平均値と範囲(ばらつき)を後述の表2に示す。同様に、負極側についても、控え距離を測定し、その平均値と範囲(ばらつき)を後述の表2に示す。
また、セラミック積層体の同じ側面(正極の側面電極側の側面)に露出する全ての応力緩和部の深さを測定した。その平均値と範囲(ばらつき)を後述の表2に示す。同様に負極側についても、応力緩和部の深さを測定し、その平均値と範囲(ばらつき)を後述の表2に示す。
次に、これらの積層型圧電素子(試料E4〜試料E6、試料C3及び試料C4)の耐久性を実施例1と同様の耐久性試験により調べた。その結果を表2に示す。
Figure 2009206109
表2より知られるごとく、試料E4〜E6、試料C3、及び試料C4のいずれにおいても、正極側及び負極側ともに、「全ての控え距離の平均値<全ての応力緩和部深さの平均値」という関係が成り立っていた。
また、表2より知られるごとく、試料E4〜E6においては、積層型圧電素子の積層方向における断面において、任意の位置の応力緩和部11、12の深さとこの応力緩和部11、12を挟んで隣接する内部電極層13(53)、14(54)の控え部132(532)、142(542)の控え距離133、143とを比較すると、応力緩和部11、12を挟む2つの内部電極層(隣接電極層)13(53)、14(54)の控え部132(532)、142(542)のうち、この応力緩和部11、12と同じ側面に位置する控え部142(542)、132(532)の控え距離143、133は、この応力緩和部11、12の深さ111、121よりも平均で0.2mm以上、最小でも0.04mm以上大きくなっている(図19及び図20参照)。また、試料E4〜試料E6は、隣接電極層53、54における内部電極部531、541の外周端部539、549と、この隣接電極層53、54における控え部532、542と同じ側面に位置する応力緩和部12、11の先端部122、112とが積層方向と垂直な方向に離間する離間部5を有している(図31参照)。そのため、本発明の実施例にかかる試料E4〜試料E6は、応力緩和部11、12を含む圧電セラミック層10を駆動層としつつも、応力緩和部11、12に過大な電界がかかることを抑制又は防止することができ、表2より知られるごとく、比較例(試料C3及び試料C4)に比べて2倍を越える優れた寿命を示した。
一方、試料C3においては、表2より知られるごとく、隣接電極層の控え部の控え距離は、応力緩和部の深さよりも平均では0.03mm大きくなっているものの、この控え距離が応力緩和部の深さよりも0.05mm小さくなっている部分が存在していた。
また、試料C4においては、表2より知られるごとく、隣接電極層の控え距離は、平均でも、最小でも応力緩和部の深さよりも小さくなっていた。
そのため、試料C3及び試料C4においては、応力緩和部の少なくとも先端に過大な電界がかかるおそれがあり、表2より知られるごとく、上記試料E4〜試料E6に比べて著しく寿命が低下していた。
以上のように、本例によれば変位性能をほとんど損ねることなく、より確実に絶縁抵抗の低下を防止し、耐久性に優れた積層型圧電素子(試料E4〜試料E6)を提供することができる。
また、本例においては、応力緩和部11、12を内部電極層13、14の間の圧電セラミック層10内に形成した(図19参照)が、例えば図28に示すごとく、内部電極層13、14と略同じ層に形成することもできる。この場合には、内部電極層13、14における控え部132、142に応力緩和部11、12を形成するのではなく、内部電極部131、141と側面電極17、18とが電気的に接続する側の側面に露出する応力緩和部を形成することができる。
(実施例3)
次に、本発明の実施例にかかる積層型圧電素子について、図32〜図35を用いて説明する。
図32〜34に示すごとく、実施例1と同様に、本例の積層型圧電素子1は、複数の圧電セラミック層10と複数の内部電極層23、24とを交互に積層してなるセラミック積層体15と、その側面に形成された一対の側面電極17、18とを有する。内部電極層23、24は、導電性を有する内部電極部231、241と、その外周端部がセラミック積層体15の外周面152よりも内方に所定の控え距離で控えた控え部232、242とを有し、内部電極層23、24は、交互に異なる側面電極17、18に電気的に接続されている。
セラミック積層体15は、その側面から内方に凹むスリット状の領域に、圧電セラミック層10よりも形状を容易に変化し得る応力緩和部11、12を有する。
本例において、応力緩和部11(12)は、セラミック積層体15の側面から内方に凹んだスリット状の溝部(空間)であり、セラミック積層体15の外周面全周に渡って周方向に形成されている。また、応力緩和部11(12)は、内部電極層23と内部電極層24間の圧電セラミック層10内に形成されており、内部電極部231、241又は控え部232、242とは接触しない位置に形成されている。
図34に示すごとく、積層型圧電素子1の積層方向における断面において、セラミック積層体15の同じ側面151(152)に露出する全ての応力緩和部11(12)の深さの平均115(125)は、該応力緩和部11(12)と同じ側面に形成された全ての上記控え部242(232)の控え距離の平均145(135)よりも大きくなっている。
また、図33及び図34に示すごとく、上記積層型圧電素子1の積層方向における断面において、負極の上記側面電極17側に形成された上記応力緩和部を負極側緩和部11とし、該負極側緩和部11を挟んで隣接する2つの上記内部電極層23、24のうち負極側の上記側面電極17に電気的に接続された上記内部電極層を基準電極層235とすると、上記負極側緩和部11に対して積層方向に上記基準電極層235を挟んで隣接し、正極側の側面電極18に接続された内部電極部241を有する内部電極層24における控え部242の控え距離243は、上記負極側緩和部11の深さよりも大きくなっている。即ち、上記基準電極層235の最も近くに形成された、正極側の側面電極18に電気的に接続する内部電極部241を有する内部電極層24の控え部242の控え距離243、換言すれば、基準電極層235を挟んで該基準電極層235に隣接する、正極側の側面電極18に接続された2つの内部電極層のうち、積層方向において上記基準電極層235を介して上記負極側応力緩和部11とは反対側に位置する内部電極層24の控え部242の控え距離243は、この基準電極層235に隣接する負極側緩和部11の深さ111よりも大きくなっている。
また、積層型圧電素子1の積層方向における断面において、正極の側面電極18側に形成された上記応力緩和部を正極側緩和部12とし、該正極側緩和部12を挟んでこれに隣接する2つの内部電極層23、24のうち負極側の側面電極17に電気的に接続された内部電極層23の控え部232の控え距離233は、正極側緩和部12の深さ121よりも大きくなっている。即ち、正極側緩和部12を挟んで隣接する2つの内部電極層23、24のうち負極側の側面電極17に電気的に接続された内部電極層23の控え部232の控え距離233は、この内部電極層23に隣接する正極側緩和部12の深さ121よりも大きくなっている。
次に、本例の積層型圧電素子の製造方法につき、図36〜42を用いて説明する。実施例1及び2と同様に、本例においては、グリーンシート作製工程、電極印刷工程、消失スリット印刷工程、圧着工程、積層体切断工程、及び焼成工程を行うことにより、積層型圧電素子を作製する。
以下、製造方法を工程ごとに説明する。
<グリーンシート作製工程>
まず、圧電材料となるジルコン酸チタン酸鉛(PZT)等のセラミック原料粉末を準備した。具体的には、出発原料としてPb34、SrCO3、ZrO2、TiO2、Y23、及びNb25を準備し、これらの出発原料を目的組成PbZrO3−PbTiO3−Pb(Y1/2Nb1/2)O3となるような化学量論比で秤量し、湿式混合し、温度850℃で5時間仮焼した。次に、仮焼粉をパールミルにより湿式粉砕した。この仮焼粉粉砕物(粒径(D50値):0.7±0.05μm)を乾燥した後、溶剤、バインダ、可塑剤、分散剤等を加えてボールミルにより混合し、得られたスラリーを真空装置内で撹拌機により撹拌しながら真空脱泡、粘度調整をした。
そして、ドクターブレード法により、上記スラリーをキャリアフィルム上に塗布し、厚さ80μmの長尺のグリーンシートを成形した。このグリーンシートを所定の大きさに切断して、幅広のグリーンシート110(図36〜図38)を作製した。
なお、グリーンシートの成形方法としては、本例で用いたドクターブレード法のほか、押出成形法やその他種々の方法を採用することができる。
<電極印刷工程>
次に、図36及び図37に示すごとく、グリーンシート110上に内部電極層となる電極材料130、140を印刷し、第1電極印刷シート31及び第2電極印刷シート32の2種類のシートを形成した。
以下に、電極印刷シート31、32の形成についてさらに説明する。
第1電極印刷シート31の形成に当たっては、図37に示すごとく、グリーンシート110上の印刷領域41において、最終的に内部電極部231となる部分に電極材料130を印刷して、第1電極印刷シート31を形成した。
また、第2電極印刷シート32の形成に当たっては、第1電極印刷シートと同様に、図36に示すごとく、グリーンシート110上の印刷領域41において、内部電極部241となる部分に電極材料140を印刷した。これにより、第2電極印刷シート32を形成した。
第1電極印刷シート31及び第2電極印刷シート32においては、グリーンシート110上に形成された電極材料130、140がそれぞれ異なる側面に露出している。
なお、本例では、電極材料130、140として、ペースト状のAg/Pd合金を用いた。また、上記以外にも、Ag、Pd、Cu、Ni等の単体、Cu/Ni等の合金を用いることができる。
<消失スリット印刷工程>
また、本例では、製造しようとする積層型圧電素子1のセラミック積層体15の側面にスリット部11、12(図32〜図35参照)を設けるため、図38に示すごとく、消失スリット印刷シート33を形成する消失スリット印刷工程を行った。
同図に示すごとく、上記のグリーンシート110上の印刷領域41において、最終的に応力緩和部11、12となる部分に焼成によって消失する消失材料よりなる消失スリット層120を印刷した。これにより、消失スリット印刷シート33を形成した。
なお、本例では、消失スリット層120を構成する消失材料として、熱変形が小さく、焼成工程によって形成される溝の形状精度を高く維持し得るカーボン粒子よりなる材料を用いた。また、カーボン粒子以外にも、炭化させたパウダー状の炭化有機物粒子を用いることもできる。この炭化有機物粒子は、パウダー状の有機物粒子を炭化して得ることができるほか、炭化させた有機物を粉砕して得ることもできる。さらに、上記有機物としては、樹脂等の高分子材料や、コーン、大豆、小麦粉等の穀物を用いることができる。この場合には、製造コストを抑制することができる。
また、電極印刷工程及び消失スリット印刷工程では、控え距離と応力緩和部との深さとの関係が上述の関係を満足するように電極材料及び消失材料を印刷した。また、電極印刷工程及び消失スリット印刷工程では、図36〜図38に示すごとく、後工程のユニット切断工程において切断される部分を避けるように間隙42を空けて、電極材料130、140、及び消失スリット層120の印刷を行う。つまり、グリーンシート110上の隣接する印刷領域41の間に間隙42を設けて印刷を行う。
<圧着工程>
次に、図39に示すごとく、形成した第1電極印刷シート31、第2電極印刷シート32、及び消失スリット印刷シート33を所定の順序で各印刷領域41を積層方向に揃えて積層した。このとき、第1電極印刷シート31及び第2電極印刷シート32を交互に積層し、上記スリット部を形成したい位置に消失スリット印刷シート33を挿入して積層した。具体的には、本例においては、第1電極印刷シート31と第2電極印刷シート32との積層構造11層毎に消失スリット印刷シート33を積層し、第1電極印刷シート31及び第2電極印刷シート32とが合計で59枚となるように積層し、さらに積層方向の両端に電極材料及び消失層が印刷されていないグリーンシートを積層した。このとき、第1電極印刷シート31と第2電極印刷シート32とは電極材料130と電極材料140とが交互に印刷領域の対向する端面に露出するように積層した。そしてこのようにして積層したシートを温度100℃で加熱すると共に、積層方向に50MPaで加圧し、予備積層体100を作製した。なお、図39においては、図面作成の便宜のため、実際の積層数を省略した形式で予備積層体100を示してある。
<積層体切断工程>
次に、図40〜図43に示すごとく、形成した予備積層体100を切断位置43に沿って積層方向に切断し、中間積層体10を形成した。
なお、予備積層体100の切断は、各中間積層体10ごとに切断してもよいし、複数の中間積層体10を含んで切断してもよい。本例においては、各中間積層体10ごとに切断し、各電極材料130、140及び消失スリット層120が中間積層体10の側面に露出するように切断を行った。
なお、図41及び図42においては、図面作成の便宜のため、実際の積層数を省略した形式で予備積層体100及び中間積層体10を示してある。
<焼成工程>
次に、中間積層体10のグリーンシート110に含有されているバインダ樹脂を加熱除去した(脱脂)。加熱は、80時間かけて徐々に500℃まで昇温し、5時間保持することにより行った。
次に、脱脂した中間積層体10を焼成した。焼成は、温度1050℃まで12時間かけて徐々に昇温させ、2時間保持後、徐々に冷却することにより行った。
このようにして、図32〜図34に示すごとく、消失スリット層120が消失して形成されたスリット状の応力緩和部11、12を有するセラミック積層体15が作製される。応力緩和部11、12は、セラミック積層体15の側面全周に渡ってスリット状の空間を設けてなる。また、同図に示すごとく、作製されたセラミック積層体10は、グリーンシート110が焼結してなる圧電セラミック層10と電極材料130、140により形成された内部電極層23、24とを交互に積層してなる。
そして、焼成後、全面研磨を行って縦6mm×横6mm×高さ4.4mmのセラミック積層体15を作製し、さらに、セラミック積層体15の両側面を挟むように、側面電極17、18を焼き付けた。このとき、各内部電極層13、14は、それぞれ交互に異なる側面の側面電極17、18に電気的に接続される。
以上のようにして、図32〜図34に示すごとく、積層型圧電素子1を作製した。
なお、図32〜図34においては、図面作成の便宜のため、実際の積層数を省略した形式で積層型圧電素子1を示してある。
本例においては、負極の側面電極17側に形成された負極側緩和部11に隣接する負極の側面電極17側に電気的に接続された基準電極層235を、負極側緩和部11に対して積層方向に挟んで隣接し、正極側の側面電極18に接続された内部電極層241の控え部242の控え距離243と上記負極側緩和部11の深さとの差、及び、正極の側面電極18側に形成された正極側緩和部12に隣接する、負極側の上記側面電極17に電気的に接続された内部電極層23の上記控え部232の控え距離233の控え距離と正極側応力緩和部12の深さとの差が異なる5種類の積層型圧電素子(試料F1〜試料F3、試料G1、試料G2)を作製した。
即ち、試料F1は、実施例1の上記試料E1と同様に、上述の「控え距離−応力緩和部の深さ」が平均で0.2mmの積層型圧電素子である。また、試料F1においては、上述の「控え距離−応力緩和部の深さ」の最小値を調べたところ0.04mmであった。したがって、試料F1においては、負極側に接続される隣接電極235における控え部232の控え距離233は、正極側応力緩和部12の深さ111よりも少なくとも0.04mm以上大きくなっている(図33参照)。また、負極側緩和部11に対して積層方向にはさんで隣接し、正極側の側面電極18に接続された内部電極層241の控え部242の控え距離243は、負極側応力緩和部11の深さ121よりも少なくとも0.04mm以上大きくなっている。
また、試料F2及び試料F3は、上述の「控え距離−応力緩和部の深さ」が、平均でそれぞれ0.39mm及び0.58mmであり、最小値でそれぞれ0.28mm及び0.49mmの積層型圧電素子である。
試料G1及び試料G2は、平均でそれぞれ0.05mm及び−0.20mm、最小値でそれぞれ−0.03mm及び−0.30mmの積層型圧電素子である。
各試料について、正極側の側面電極に接続された内部電極層における全ての控え部の控え距離を測定した。その平均値と範囲(ばらつき)を後述の表3に示す。同様に、負極側についても、控え距離を測定し、その平均値と範囲(ばらつき)を後述の表3に示す。
また、セラミック積層体の同じ側面(正極の側面電極側の側面)に露出する全ての応力緩和部の深さを測定した。その平均値と範囲(ばらつき)を後述の表3に示す。同様に負極側についても、応力緩和部の深さを測定し、その平均値と範囲(ばらつき)を後述の表3に示す。
次に、これらの積層型圧電素子(試料F1〜試料F3、試料G1及び試料G2)の耐久性を実施例1と同様の耐久性試験により調べた。その結果を表3に示す。
Figure 2009206109
表3より知られるごとく、試料F1〜F3、試料G1、及び試料G2のいずれにおいても、正極側及び負極側ともに、「全ての控え距離の平均値<全ての応力緩和部深さの平均値」という関係が成り立っていた。
また、表3より知られるごとく、試料F1〜F3においては、積層型圧電素子の積層方向における断面において、負極側に接続される隣接電極235における控え部232の控え距離233は、正極側応力緩和部12の深さ111よりも平均で0.2mm以上、最小でも0.04mm以上大きく、負極側緩和部11に対して積層方向にはさんで隣接し、正極側の側面電極18に接続された内部電極層241の控え部242の控え距離243は、負極側応力緩和部11の深さ121よりも平均で0.2mm以上、最小でも0.04mm以上大きくなっている。(図33参照)。また、試料F1〜試料F3は、基準電極層235および、負極側緩和部11に対して積層方向にはさんで隣接し、正極側の側面電極18に接続された内部電極層54における内部電極部531、541の外周端部539、549と、電極層53、54における控え部532、542と同じ側面に位置する応力緩和部12、11の先端部122、112とが積層方向と垂直な方向に離間する離間部6、7を有している(図35参照)。そのため、本発明の実施例にかかる試料F1〜試料F3は、応力緩和部11、12を含む圧電セラミック層10を駆動層としつつも、絶縁抵抗が低下し易い部位に電界が印加されないことにより、表3より知られるごとく、比較例(試料G1及び試料G2)に比べて2倍を越える優れた寿命を示した。
一方、試料G1においては、表3より知られるごとく、上述の「控え距離−応力緩和部の深さ」が平均では0.03mm大きくなっているものの、この控え距離が応力緩和部の深さよりも0.05mm小さくなっている部分が存在していた。
また、試料G2においては、表2より知られるごとく、平均でも、最小でも応力緩和部の深さよりも小さくなっていた。
そのため、試料G1及び試料G2においては、応力緩和部の少なくとも先端に過大な電界がかかるおそれがあり、表2より知られるごとく、上記試料F1〜試料F3に比べて著しく寿命が低下していた。
以上のように、本例によれば変位性能をほとんど損ねることなく、より確実に絶縁抵抗の低下を防止し、耐久性に優れた積層型圧電素子(試料F1〜試料F3)を提供することができる。
また、本例においては、内部電極部231、241とスリット層11、12とを図43に示す組み合わせのパターンで形成した。本発明はこのパターンに限定されるものではない。セラミック積層体は、該セラミック積層体を積層方向に透視した場合に、すべての内部電極部が重合する領域である重合部と、少なくとも一部の内部電極部しか重合しない、あるいは全く重合しない領域である非重合部とを有するが、応力緩和部は、非重合部19に形成することができる。
内部電極部231、241とスリット層11、12との組み合わせパターンを図44(a)〜(c)に示す。いずれのパターンで形成しても、本発明の効果は十分に発揮される。
実施例1にかかる、積層型圧電素子の構造を示す説明図。 実施例1にかかる、積層型圧電素子の断面図。 実施例1にかかる、積層型圧電素子のスリット部分の断面構造を示す説明図。 実施例1にかかる、第1電極印刷シートを形成する工程を示す説明図。 実施例1にかかる、第2電極印刷シートを形成する工程を示す説明図。 実施例1にかかる、消失スリット印刷シートを形成する工程を示す説明図。 実施例1にかかる、電極印刷シート及び消失スリット印刷シートを積層する工程を示す説明図。 実施例1にかかる、予備積層体の上面図。 図5のA−A断面を示す断面図。 実施例1にかかる、中間積層体の断面構造を示す説明図。 実施例1にかかる、交互に異なる側面に露出する応力緩和部が異なる層に形成された積層型圧電素子の構造を示す説明図。 実施例1にかかる、内部電極部とスリット層との形成パターンを示すセラミック積層体の展開説明図。 実施例1にかかる、内部電極部とスリット層との形成パターンのバリエーション(a)〜(c)を示す説明図。 最も小さい応力緩和部の深さよりも控え距離が小さくなるように構成された積層型圧電素子の断面構造を示す説明図。 第2の発明にかかる積層型圧電素子のパターンの断面構造を示す説明図。 最も小さい応力緩和部の深さよりも控え距離が小さくなるように構成された積層型圧電素子の断面構造を示す説明図。 最も小さい応力緩和部の深さよりも控え距離が小さくなるように構成された積層型圧電素子の断面構造を示す説明図。 実施例2にかかる、積層型圧電素子の構造を示す説明図。 実施例2にかかる、積層型圧電素子の断面構造を示す説明図。 実施例2にかかる、積層型圧電素子の応力緩和部周辺の断面構造を示す説明図。 実施例2にかかる、第1電極印刷シートを形成する工程を示す説明図。 実施例2にかかる、第2電極印刷シートを形成する工程を示す説明図。 実施例2にかかる、消失スリット印刷シートを形成する工程を示す説明図。 実施例2にかかる、電極印刷シート及び消失スリット印刷シートを積層する工程を示す説明図。 実施例2にかかる、予備積層体の上面図。 図25のB−B断面を示す断面図。 実施例2にかかる、中間積層体の断面構造を示す説明図。 実施例2にかかる、異なる側面に交互に露出する応力緩和部が内部電極層と略同じ層に形成された積層型圧電素子の断面構造を示す説明図。 応力緩和部以外のスリット状の溝部が形成された積層型圧電素子の断面構を示す説明図。 うねり、溝、凹み等が形成された積層型圧電素子の応力緩和部周辺の断面構造を示す説明図。 実施例2にかかる、積層型圧電素子の応力緩和部周辺の断面構造を示す説明図。 実施例3にかかる、積層型圧電素子の構造を示す説明図。 実施例3にかかる、積層型圧電素子の断面構造を示すと共に、応力緩和部の深さと内部電極層の控え距離との関係を示す説明図。 実施例3にかかる、積層型圧電素子の断面構造を示すと共に、応力緩和部の深さの平均値と内部電極層の控え距離の平均値との関係を示す説明図。 実施例3にかかる、離間部が形成された積層型圧電素子の応力緩和部周辺の断面構造を示す説明図。 実施例3にかかる、第1電極印刷シートを形成する工程を示す説明図。 実施例3にかかる、第2電極印刷シートを形成する工程を示す説明図。 実施例3にかかる、消失スリット印刷シートを形成する工程を示す説明図。 実施例3にかかる、電極印刷シート及び消失スリット印刷シートを積層する工程を示す説明図。 実施例3にかかる、予備積層体の上面図。 図40のC−C断面を示す断面図。 実施例3にかかる、中間積層体の断面構造を示す説明図。 実施例3にかかる、内部電極部とスリット層との形成パターンを示すセラミック積層体の展開説明図。 実施例3にかかる、内部電極部とスリット層との形成パターンのバリエーション(a)〜(c)を示す説明図。 積層型圧電素子の応力緩和部周辺の断面構造を示すと共に、積層型圧電素子において電界強度と逆圧電効果による発生応力の両方が集中し易い圧電駆動領域端部を示す説明図。 実施例1にかかる、所定のパターンで内部電極層、応力緩和部を形成した積層型圧電素子を積層方向に透視した様子を示す説明図。 図46のD−D断面の応力緩和部周辺を示す断面図(a)、E−E断面の応力緩和部周辺を示す断面図(b)、F−F断面の応力緩和部周辺を示す断面図(c)。
符号の説明
1 積層型圧電素子
10 圧電セラミック層
11 応力緩和部
12 応力緩和部
13 内部電極層
131 内部電極部
132 控え部
14 内部電極層
141 内部電極部
142 控え部
15 セラミック積層体
17 側面電極
18 側面電極

Claims (18)

  1. 複数の圧電セラミック層と複数の内部電極層とを交互に積層してなるセラミック積層体と、該セラミック積層体の積層方向と垂直な方向の側面に形成された一対の側面電極とを有する積層型圧電素子において、
    上記内部電極層は、導電性を有する内部電極形成領域と、該内部電極形成領域の外周端部が上記セラミック積層体の外周面から内方に所定の後退距離で後退した内部電極非形成領域とを有し、上記内部電極形成領域においていずれか一方の上記側面電極に交互に電気的に接続しており、
    上記セラミック積層体は、該セラミック積層体の側面から内方に所定の深さで凹むスリット状の応力緩和部を有し、
    上記応力緩和部を挟んで該応力緩和部に隣接する2つの内部電極層における上記内部電極非形成領域の上記後退距離は、上記積層型圧電素子の積層方向の断面において、該内部電極非形成領域と同じ側面に位置し、かつ該内部電極非形成領域に積層方向に隣接する上記応力緩和部の深さよりも大きくなっていることを特徴とする積層型圧電素子。
  2. 請求項1において、上記積層型圧電素子の上記積層方向における断面において、上記応力緩和部を挟む2つの上記内部電極層を除いて、上記応力緩和部と、該応力緩和部の上記積層方向における最も近くに形成された他の上記応力緩和部との間に挟まれる少なくとも1つの上記内部電極層における上記内部電極非形成領域の上記後退距離は、上記応力緩和部の深さよりも小さくなっていることを特徴とする積層型圧電素子。
  3. 請求項1又は2において、上記積層型圧電素子の積層方向における断面において、上記セラミック積層体の同じ側面に露出する全ての応力緩和部の深さの平均値は、該応力緩和部と同じ側面に形成された全ての上記内部電極非形成領域の後退距離の平均値よりも大きくなっていることを特徴とする積層型圧電素子。
  4. 請求項1〜3のいずれか一項において、上記積層型圧電素子の積層方向における断面において、上記応力緩和部を挟む2つの内部電極層うち、該応力緩和部と同じ側面に上記内部電極非形成領域を有する側の上記内部電極層を除いて、全ての上記内部電極層における上記内部電極非形成領域の後退距離は、該内部電極非形成領域と同じ側面に形成された応力緩和部のうち、深さが最も小さい応力緩和部の深さよりも小さくなっていることを特徴とする積層型圧電素子。
  5. 請求項1〜4のいずれか一項において、上記積層型圧電素子の積層方向における断面において、上記応力緩和部を挟む2つの上記内部電極層における上記内部電極非形成領域のうち、該応力緩和部と同じ側面に位置する上記内部電極非形成領域の上記後退距離は、上記応力緩和部の深さよりも0.04mm以上大きくなっていることを特徴とする積層型圧電素子。
  6. 請求項1〜5のいずれか一項において、上記積層型圧電素子の積層方向における断面において、上記応力緩和部を挟む2つの内部電極層における上記内部電極非形成領域のうち、該応力緩和部と同じ側面に位置する上記内部電極非形成領域の上記後退距離は、該内部電極非形成領域と同じ側面に位置する上記応力緩和部の深さよりも平均で0.2mm以上大きくなっていることを特徴とする積層型圧電素子。
  7. 複数の圧電セラミック層と複数の内部電極層とを交互に積層してなるセラミック積層体と、該セラミック積層体の積層方向と垂直な方向の側面に形成された一対の側面電極とを有する積層型圧電素子において、
    上記内部電極層は、導電性を有する内部電極形成領域と、該内部電極形成領域の外周端部が上記セラミック積層体の外周面よりも内方に所定の後退距離で後退した内部電極非形成領域とを有し、上記内部電極形成領域においていずれか一方の上記側面電極に交互に電気的に接続しており、
    上記セラミック積層体は、該セラミック積層体の側面から内方に所定の深さで凹むスリット状の応力緩和部を有し、
    上記積層型圧電素子の積層方向における断面において、負極の上記側面電極側に形成された上記応力緩和部を負極側緩和部とし、該負極側緩和部を挟んで隣接する2つの上記内部電極層のうち負極側の上記側面電極に電気的に接続された上記内部電極層を基準電極層とすると、上記負極側緩和部に対して積層方向に上記基準電極層を挟んで隣接し、正極側の側面電極に接続された内部電極層の上記内部電極非形成領域の上記後退距離は、上記負極側緩和部の深さよりも大きくなっており、
    上記積層型圧電素子の積層方向における断面において、正極の側面電極側に形成された上記応力緩和部を正極側緩和部とし、該正極側緩和部を挟んで隣接する2つの内部電極層のうち負極側の上記側面電極に電気的に接続された上記内部電極層の上記内部電極非形成領域の上記後退距離は、上記正極側緩和部の深さよりも大きくなっていることを特徴とする積層型圧電素子。
  8. 請求項7において、上記積層型圧電素子の積層方向における断面において、上記応力緩和部に対して積層方向に上記基準電極層を挟んで隣接し、正極側の側面電極に接続された内部電極層、及び上記正極側緩和部を挟んで隣接する2つの内部電極層のうち負極側の上記側面電極に電気的に接続された上記内部電極層を除く全ての上記内部電極層における上記内部電極非形成領域の上記後退距離は、該内部電極非形成領域と同じ側面に形成された応力緩和部のうち、深さが最も小さい応力緩和部の深さよりも小さくなっていることを特徴とする積層型圧電素子。
  9. 請求項7又は8において、上記積層型圧電素子の積層方向における断面において、上記セラミック積層体の同じ側面に露出する全ての応力緩和部の深さの平均値は、該応力緩和部と同じ側面に形成された全ての上記内部電極非形成領域の上記後退距離の平均値よりも大きくなっていることを特徴とする積層型圧電素子。
  10. 請求項7〜9のいずれか一項において、上記積層型圧電素子の積層方向における断面において、上記正極側緩和部を挟んで隣接する2つの内部電極層のうち負極側の上記側面電極に電気的に接続された上記内部電極層の上記内部電極非形成領域の上記後退距離は、上記正極側緩和部の深さよりも0.04mm以上大きくなっていることを特徴とする積層型圧電素子。
  11. 請求項7〜10のいずれか一項において、上記積層型圧電素子の積層方向における断面において、上記正極側緩和部を挟んで隣接する2つの内部電極層のうち負極側の上記側面電極に電気的に接続された上記内部電極層の上記内部電極非形成領域の上記後退距離は、上記正極側緩和部の深さよりも平均で0.2mm以上大きくなっていることを特徴とする積層型圧電素子。
  12. 複数の圧電セラミック層と複数の内部電極層とを交互に積層してなるセラミック積層体と、該セラミック積層体の積層方向と垂直な方向の側面に形成された一対の側面電極とを有する積層型圧電素子において、
    上記内部電極層は、導電性を有する内部電極形成領域と、該内部電極形成領域の外周端部が上記セラミック積層体の外周面よりも内方に所定の後退距離で後退した内部電極非形成領域とを有し、上記内部電極形成領域においていずれか一方の上記側面電極に交互に電気的に接続しており、
    上記セラミック積層体は、該セラミック積層体の側面から内方に所定の深さで凹むスリット状の応力緩和部を有し、
    上記応力緩和部を挟む2つの内部電極層を隣接電極層とすると、上記積層型圧電素子の積層方向における断面において、上記隣接電極層における上記内部電極形成領域の上記外周端部と、該隣接電極層における上記内部電極非形成領域と同じ側面に位置する上記応力緩和部の先端部とが上記積層方向と垂直な方向に離間する離間部を有していることを特徴とする積層型圧電素子。
  13. 請求項12において、上記積層型圧電素子の上記積層方向における断面において、上記隣接電極層を除いて、上記応力緩和部と、該応力緩和部の上記積層方向における最も近くに形成された他の上記応力緩和部との間に挟まれる少なくとも1つの上記内部電極層における上記後退距離は、上記応力緩和部の深さよりも小さくなっていることを特徴とする積層型圧電素子。
  14. 請求項12又は13において、上記積層型圧電素子の積層方向における断面において、上記セラミック積層体の同じ側面に露出する全ての応力緩和部の深さの平均値は、該応力緩和部と同じ側面に形成された全ての上記内部電極非形成領域の後退距離の平均値よりも大きくなっていることを特徴とする積層型圧電素子。
  15. 請求項12〜14のいずれか一項において、上記離間部の離間距離は0.04mm以上であることを特徴とする積層型圧電素子。
  16. 請求項12〜15のいずれか一項において、上記積層型圧電素子において、上記離間部の離間距離は平均で0.2mm以上であることを特徴とする積層型圧電素子。
  17. 請求項1〜16のいずれか一項において、上記圧電セラミック層は、チタン酸ジルコン酸鉛を主成分とし、上記内部電極形成領域は、AgPd合金を主成分とすることを特徴とする積層型圧電素子。
  18. 請求項1〜17のいずれか一項において、上記積層型圧電素子は、燃料噴射弁に用いられることを特徴とする積層型圧電素子。
JP2008042111A 2007-02-26 2008-02-22 積層型圧電素子 Expired - Fee Related JP4911066B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008042111A JP4911066B2 (ja) 2007-02-26 2008-02-22 積層型圧電素子
PCT/JP2008/053229 WO2008105382A1 (ja) 2007-02-26 2008-02-26 積層型圧電素子
EP08711958.2A EP2141751B1 (en) 2007-02-26 2008-02-26 Laminated piezoelectric element
US12/528,683 US8240582B2 (en) 2007-02-26 2008-02-26 Stacked piezoelectric device
CN2008800062104A CN101622727B (zh) 2007-02-26 2008-02-26 层叠型压电元件

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007046070 2007-02-26
JP2007046070 2007-02-26
JP2008017946 2008-01-29
JP2008017946 2008-01-29
JP2008042111A JP4911066B2 (ja) 2007-02-26 2008-02-22 積層型圧電素子

Publications (2)

Publication Number Publication Date
JP2009206109A true JP2009206109A (ja) 2009-09-10
JP4911066B2 JP4911066B2 (ja) 2012-04-04

Family

ID=39721214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008042111A Expired - Fee Related JP4911066B2 (ja) 2007-02-26 2008-02-22 積層型圧電素子

Country Status (5)

Country Link
US (1) US8240582B2 (ja)
EP (1) EP2141751B1 (ja)
JP (1) JP4911066B2 (ja)
CN (1) CN101622727B (ja)
WO (1) WO2008105382A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106565B2 (en) * 2006-12-29 2012-01-31 Siemens Aktiengesellschaft Piezoceramic multilayer actuator with stress relief sections and insulation layers in sections without relief zones
JP2014502440A (ja) * 2010-11-04 2014-01-30 アルグラ・ホールディング・アーゲー 圧電信号発生器
JP2015012007A (ja) * 2013-06-26 2015-01-19 太平洋セメント株式会社 圧電素子および圧電アクチュエータ
JP2015050289A (ja) * 2013-08-30 2015-03-16 太平洋セメント株式会社 圧電素子
JP2017201703A (ja) * 2012-11-15 2017-11-09 エプコス アクチエンゲゼルシャフトEpcos Ag 多層コンデンサおよび多層コンデンサの製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5050164B2 (ja) * 2006-10-20 2012-10-17 京セラ株式会社 圧電アクチュエータユニット及びその製造方法
JP5050165B2 (ja) * 2006-10-31 2012-10-17 京セラ株式会社 積層型圧電素子およびこれを用いた噴射装置
DE102010020192A1 (de) * 2010-05-11 2011-11-17 Epcos Ag Piezoelektrisches Vielschichtbauelement
JP5842635B2 (ja) * 2012-01-27 2016-01-13 Tdk株式会社 積層型圧電素子
DE102013200242A1 (de) * 2013-01-10 2014-07-10 Robert Bosch Gmbh Piezoelektrisches Bauteil und Verfahren zur Herstellung eines piezoelektrischen Bauteils
JP2014183054A (ja) * 2013-03-15 2014-09-29 Ricoh Co Ltd 圧電素子、液滴吐出ヘッド、液滴吐出装置、画像形成装置及び圧電素子の製造方法
CN103573506B (zh) * 2013-11-19 2016-03-16 中国第一汽车股份有限公司无锡油泵油嘴研究所 带压电执行元件的电控高压共轨喷油器
JP5883202B1 (ja) * 2014-08-28 2016-03-09 京セラ株式会社 圧電素子及びこれを備えた音響発生器、音響発生装置、電子機器
US9786831B1 (en) * 2016-01-27 2017-10-10 Magnecomp Corporation Suspension having a stacked D33 mode PZT actuator with constraint layer
WO2017164413A1 (en) * 2016-03-25 2017-09-28 Canon Kabushiki Kaisha Method of manufacturing an oscillator, method of manufacturing an oscillatory wave driving apparatus, and method of manufacturing an optical apparatus
DE102019201650A1 (de) * 2019-02-08 2020-08-13 Pi Ceramic Gmbh Verfahren zur Herstellung eines piezoelektrischen Stapelaktors und piezoelektrischer Stapelaktor, vorzugsweise hergestellt nach dem Verfahren
JP2022047304A (ja) * 2020-09-11 2022-03-24 株式会社リコー 液体吐出ヘッドおよび液体を吐出する装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288794A (ja) * 2003-03-20 2004-10-14 Nec Tokin Corp 積層型圧電素子およびその製造方法
JP2005223013A (ja) * 2004-02-03 2005-08-18 Denso Corp 積層型圧電素子及びその製造方法
JP2005340540A (ja) * 2004-05-27 2005-12-08 Kyocera Corp 積層型圧電素子及びその製造方法ならびにこれを用いた噴射装置
JP2006179525A (ja) * 2004-12-20 2006-07-06 Denso Corp セラミック積層体の製造方法
JP2008216850A (ja) * 2007-03-07 2008-09-18 Konica Minolta Business Technologies Inc 定着装置及び画像形成装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065794B2 (ja) 1982-05-11 1994-01-19 日本電気株式会社 電歪効果素子
DE3378393D1 (en) 1982-05-11 1988-12-08 Nec Corp Multilayer electrostrictive element which withstands repeated application of pulses
JPS62271478A (ja) 1986-05-19 1987-11-25 Nec Corp 電歪効果素子の製造方法
US5163209A (en) * 1989-04-26 1992-11-17 Hitachi, Ltd. Method of manufacturing a stack-type piezoelectric element
JPH0353572A (ja) * 1989-07-21 1991-03-07 Nec Corp 電歪効果素子
JPH03241782A (ja) 1990-02-19 1991-10-28 Nec Corp 電歪効果素子
JP2645628B2 (ja) 1992-06-02 1997-08-25 富士電気化学株式会社 積層型電歪/圧電素子
JPH08274381A (ja) 1995-03-31 1996-10-18 Chichibu Onoda Cement Corp 積層型圧電アクチュエータ及びその製造方法
US5834879A (en) * 1996-01-11 1998-11-10 Wac Data Services Co., Ltd. Stacked piezoelectric actuator
JPH11186625A (ja) * 1997-12-24 1999-07-09 Hitachi Ltd 圧電素子
JPH11341838A (ja) * 1998-05-20 1999-12-10 Tokin Ceramics Corp 積層型圧電アクチュエータ
JP2000244033A (ja) 1999-02-17 2000-09-08 Murata Mfg Co Ltd 積層型圧電トランス
JP4658280B2 (ja) 1999-11-29 2011-03-23 太平洋セメント株式会社 積層型圧電アクチュエータ
DE10206115A1 (de) * 2001-03-06 2002-09-19 Ceramtec Ag Piezokeramische Vielschichtaktoren sowie ein Verfahren zu ihrer Herstellung
JP3852308B2 (ja) * 2001-07-09 2006-11-29 株式会社村田製作所 積層型圧電体素子及びその製造方法、並びに、圧電アクチュエータ
JP2004264063A (ja) 2003-02-20 2004-09-24 Ihi Aerospace Co Ltd 撮像装置
JP2005005680A (ja) * 2003-05-21 2005-01-06 Denso Corp 圧電アクチュエータ
JP2005191047A (ja) 2003-12-24 2005-07-14 Kyocera Corp 積層型圧電素子および噴射装置
JP4569153B2 (ja) * 2004-04-14 2010-10-27 株式会社デンソー 積層型圧電素子及び、その製造方法
DE102004047105A1 (de) 2004-09-29 2006-05-24 Robert Bosch Gmbh Piezoaktor mit spannungsabbauenden Strukturen
JP2006165193A (ja) 2004-12-06 2006-06-22 Denso Corp 中空積層型圧電素子及びその製造方法
JP4806929B2 (ja) 2004-12-15 2011-11-02 Tdk株式会社 積層型圧電素子の製造方法
JP2006210423A (ja) 2005-01-25 2006-08-10 Denso Corp 積層型圧電素子及びその製造方法
JP4967239B2 (ja) 2005-02-04 2012-07-04 Tdk株式会社 積層型圧電素子
JP2006229068A (ja) 2005-02-18 2006-08-31 Tdk Corp 積層型圧電素子の製造方法
JP5068936B2 (ja) 2005-02-24 2012-11-07 Tdk株式会社 積層型圧電素子の製造方法
JP2006303045A (ja) * 2005-04-18 2006-11-02 Denso Corp 積層型圧電体素子
ATE508483T1 (de) 2005-09-16 2011-05-15 Delphi Tech Holding Sarl Piezoelektrischer aktor
EP2056442B1 (en) * 2006-08-23 2014-04-30 NGK Insulators, Ltd. Piezoelectric actuator element for ultrasonic motor
JP4930410B2 (ja) * 2007-02-26 2012-05-16 株式会社デンソー 積層型圧電素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004288794A (ja) * 2003-03-20 2004-10-14 Nec Tokin Corp 積層型圧電素子およびその製造方法
JP2005223013A (ja) * 2004-02-03 2005-08-18 Denso Corp 積層型圧電素子及びその製造方法
JP2005340540A (ja) * 2004-05-27 2005-12-08 Kyocera Corp 積層型圧電素子及びその製造方法ならびにこれを用いた噴射装置
JP2006179525A (ja) * 2004-12-20 2006-07-06 Denso Corp セラミック積層体の製造方法
JP2008216850A (ja) * 2007-03-07 2008-09-18 Konica Minolta Business Technologies Inc 定着装置及び画像形成装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106565B2 (en) * 2006-12-29 2012-01-31 Siemens Aktiengesellschaft Piezoceramic multilayer actuator with stress relief sections and insulation layers in sections without relief zones
JP2014502440A (ja) * 2010-11-04 2014-01-30 アルグラ・ホールディング・アーゲー 圧電信号発生器
JP2017201703A (ja) * 2012-11-15 2017-11-09 エプコス アクチエンゲゼルシャフトEpcos Ag 多層コンデンサおよび多層コンデンサの製造方法
JP2015012007A (ja) * 2013-06-26 2015-01-19 太平洋セメント株式会社 圧電素子および圧電アクチュエータ
JP2015050289A (ja) * 2013-08-30 2015-03-16 太平洋セメント株式会社 圧電素子

Also Published As

Publication number Publication date
EP2141751A1 (en) 2010-01-06
WO2008105382A1 (ja) 2008-09-04
CN101622727A (zh) 2010-01-06
CN101622727B (zh) 2011-01-12
US8240582B2 (en) 2012-08-14
EP2141751B1 (en) 2016-12-14
US20100140379A1 (en) 2010-06-10
JP4911066B2 (ja) 2012-04-04
EP2141751A4 (en) 2014-04-02

Similar Documents

Publication Publication Date Title
JP4911066B2 (ja) 積層型圧電素子
JP4930410B2 (ja) 積層型圧電素子
JP4470504B2 (ja) 積層型圧電素子及びその製造方法
JP4843948B2 (ja) 積層型圧電素子
JP2008130842A (ja) 積層型圧電素子
JP4565349B2 (ja) 積層型圧電セラミック部品の製造方法
JPWO2006001334A1 (ja) 積層型電子部品及びこれを用いた噴射装置
JP2009200359A (ja) 積層型圧電素子
JP2009200358A (ja) 積層型圧電素子
JP2005005680A (ja) 圧電アクチュエータ
KR100543123B1 (ko) 적층형 정특성 서미스터
JP2016021437A (ja) 積層コンデンサ及びその製造方法
JP6112217B2 (ja) 積層型熱電変換素子
JP2009076760A (ja) 積層型圧電素子及びその製造方法
JP2011009269A (ja) 圧電材料、積層型圧電素子及びその製造方法、ユニット接合積層型圧電素子
JP2010225911A (ja) 積層型圧電素子
JP2018198327A (ja) 積層コンデンサ及びその製造方法
JP2009246105A (ja) 積層コンデンサ
JP2000168073A (ja) 圧電アクチュエータ、圧電アクチュエータの製造方法及びインクジェットヘッド
JP4868707B2 (ja) 積層型圧電素子および噴射装置
JP2013211432A (ja) 積層型圧電素子
KR20190121138A (ko) 적층 세라믹 전자부품의 제조방법
JP2011181958A (ja) 積層型圧電アクチュエータの製造方法
JP4942461B2 (ja) セラミック電子部品及び噴射装置
JP6035773B2 (ja) 積層型圧電アクチュエータおよびその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120102

R151 Written notification of patent or utility model registration

Ref document number: 4911066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees