CN101622727B - 层叠型压电元件 - Google Patents

层叠型压电元件 Download PDF

Info

Publication number
CN101622727B
CN101622727B CN2008800062104A CN200880006210A CN101622727B CN 101622727 B CN101622727 B CN 101622727B CN 2008800062104 A CN2008800062104 A CN 2008800062104A CN 200880006210 A CN200880006210 A CN 200880006210A CN 101622727 B CN101622727 B CN 101622727B
Authority
CN
China
Prior art keywords
mentioned
electrode
mitigation portion
stress mitigation
piezoelektrisches mehrschichtelement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008800062104A
Other languages
English (en)
Other versions
CN101622727A (zh
Inventor
铃木聪司
村井敦司
浅野浩章
野田耕嗣
长屋年厚
岩濑昭夫
藤井章
门谷成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN101622727A publication Critical patent/CN101622727A/zh
Application granted granted Critical
Publication of CN101622727B publication Critical patent/CN101622727B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H10N30/508—Piezoelectric or electrostrictive devices having a stacked or multilayer structure adapted for alleviating internal stress, e.g. cracking control layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02M—SUPPLYING COMBUSTION ENGINES IN GENERAL WITH COMBUSTIBLE MIXTURES OR CONSTITUENTS THEREOF
    • F02M63/00—Other fuel-injection apparatus having pertinent characteristics not provided for in groups F02M39/00 - F02M57/00 or F02M67/00; Details, component parts, or accessories of fuel-injection apparatus, not provided for in, or of interest apart from, the apparatus of groups F02M39/00 - F02M61/00 or F02M67/00; Combination of fuel pump with other devices, e.g. lubricating oil pump
    • F02M63/0012—Valves
    • F02M63/0014—Valves characterised by the valve actuating means
    • F02M63/0015—Valves characterised by the valve actuating means electrical, e.g. using solenoid
    • F02M63/0026—Valves characterised by the valve actuating means electrical, e.g. using solenoid using piezoelectric or magnetostrictive actuators

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
  • Fuel-Injection Apparatus (AREA)

Abstract

一种层叠型压电元件(1)，具有交替层叠压电陶瓷层和内部电极层而形成的陶瓷层叠体、以及一对侧面电极。内部电极层(13、14)具有内部电极部(131、141)和凹进部(132、142)。陶瓷层叠体(15)具有应力缓和部(11、12)。在隔着应力缓和部(11、12)的2个内部电极层(13、14)的凹进部(132、142)之中的、位于与应力缓和部(11、12)相同侧面的凹进部(132、142)的凹进距离，比应力缓和部(11、12)的深度大。

Description

层叠型压电元件
技术领域
本发明涉及层叠型压电元件，该层叠型压电元件具有交替层叠多个压电陶瓷层和多个内部电极层而形成的陶瓷层叠体、和形成在该陶瓷层叠体侧面的一对侧面电极，在从上述陶瓷层叠体的侧面向内侧凹陷的缝状的区域形成有应力缓和部。
背景技术
以往，在燃料喷射阀的驱动源等上使用层叠型压电元件。层叠型压电元件是例如在交替层叠多片内部电极和压电陶瓷的陶瓷层叠体上，将交替与上述内部电极电连接的一对外部电极接合而形成的。
特别地，在燃料喷射阀等的用途中，需要在苛刻的条件下经过长时间使用上述层叠型压电元件。因此，例如为了提高侧面的电绝缘性，广泛采用陶瓷层叠体，该层叠体具有内部电极层的端部的一部分向内侧后退的内部电极非形成区域。
可是，如果为了提高绝缘性，像上述那样形成内部电极非形成区域，那么当施加电压时，有可能在上述陶瓷层叠体上产生变形的部分和难以变形的部分，在其边界部分引起应力集中而在元件上发生裂缝。
为了避免因应力集中而产生裂缝，开发了一种层叠型压电元件，在陶瓷层叠体的侧面具有对于层叠方向以规定的间隔所形成的沟部(应力缓和部)(参照专利文献1)。
但是，即使在形成了应力缓和部的情况下，当在该应力缓和部上施加电压时，也有可能从应力缓和部的前端产生裂缝。为了避免这样，有必要使应力缓和部(沟部)的与层叠方向垂直的方向的深度比内部电极非形成区域的距离大。可是，如果成为这样的结构，当在应力缓和部(沟部)施加大的电压时，有可能在沟部引起放电而短路。即，存在不能充分确保绝缘性、层叠型压电元件的寿命变短的问题。
另外，为了避免裂缝的产生，开发了将隔着应力缓和部的内部电极作为同极的层叠型压电元件(参照专利文献2)。
在这样以往的层叠型压电元件中，通过将隔着应力缓和部的内部电极作为同极，使隔着它们的压电陶瓷层作为压电非活性层，在层叠型压电元件伸缩时，能够使应力集中在上述压电非活性层上。可以想到，结果，即使万一产生裂缝，裂缝也会选择地(优先地)进入应力缓和部，防止裂缝产生在层叠体的压电活性层上，能够提高耐久性。
但是，实际上，即使在应力缓和部上不产生裂缝的状态下，也不能得到充分的绝缘性，依然存在绝缘电阻下降而发生短路的问题。另外，无论是否在包含同极的内部电极层所隔着的应力缓和部在内的陶瓷层上加电场，都几乎没有位移。因此，存在层叠型压电元件的位移量降低了的问题。
如上述这样，在以往的层叠型压电元件中，为了提高位移量，虽然将包含上述应力缓和部的上述压电陶瓷层作为驱动层，但是仍达不到确保足够寿命的目的。
专利文献1：(日本)特开昭62-271478号公报
专利文献2：(日本)特开2006-216850号公报
发明内容
本发明鉴于这样以往的问题点，提供一种层叠型压电元件，几乎不损害位移性能，更可靠地防止绝缘电阻的下降，在耐久性上出色。
第1发明是一种层叠型压电元件，具有：交替层叠多个压电陶瓷层和多个内部电极层而成的陶瓷层叠体、和形成在与该陶瓷层叠体的层叠方向垂直的方向的侧面上的一对侧面电极，其特征在于，
上述内部电极层包括：具有导电性的内部电极形成区域、和该内部电极形成区域的外周端部从上述陶瓷层叠体的外周面向内侧以规定的后退距离后退的内部电极非形成区域，且上述内部电极层在上述内部电极形成区域上交替地与某一方的上述侧面电极电连接；
上述陶瓷层叠体具有从该陶瓷层叠体的侧面向内侧以规定的深度凹陷的缝状的应力缓和部；
隔着上述应力缓和部且与该应力缓和部相邻的2个内部电极层中的上述内部电极非形成区域的上述后退距离，在上述层叠型压电元件的层叠方向的剖面上，比位于与该内部电极非形成区域相同侧面、且在层叠方向与该内部电极非形成区域相邻的上述应力缓和部的深度大(权利要求1)。
即，本发明者们对于在层叠型压电元件上形成沟部等应力缓和部时的不良状况进行了专心研究，结果发现与上述应力缓和部相邻的负极层和与该负极层相邻的正极层所隔着的压电陶瓷层的绝缘电阻最早下降。
为了对此进行详细说明，首先，对一般的层叠型压电元件的绝缘电阻下降进行说明。
一般地，如果对层叠型压电元件以高温持续施加高电场，那么会出现低电阻区域从负极侧扩大的现象。这个原因是例如在利用一体烧结制作层叠型压电元件的情况下，在这样一体烧结时，在向压电陶瓷层扩散的离子状态下存在的导电性金属离子，被从负极释放的电子金属化而造成的。由于上述现象，正极层和负极层之间的层叠方向的电场强度分布变得不均匀。即，低电阻区域的电场强度下降，相对地低电阻区域以外的电场强度上升。因此，该电场强度的上升加速了绝缘电阻的劣化。另外，上述低电阻区域的扩大因水分的存在而加速。
具体地，例如，在一体烧结时，从由AgPd电极等构成的内部电极形成区域向由PZT等构成的压电陶瓷层扩散的Ag+离子在驱动时被从负极层释放的电子金属化，由此形成低电阻区域，进而引起该低电阻区域向正极层侧成长这样的现象(Ag++e→Ag金属)。
特别是，在具有应力缓和部的层叠型压电元件的情况下，应力缓和部成为与存在水分的外部相通的通路，因此与应力缓和部最相邻的负极层的低电阻区域的扩大现象特别显著。
因此，与应力缓和部相邻的负极层和与该负极层相邻的正极层所隔着的压电陶瓷层的绝缘电阻最早下降。特别是，在因电场强度和逆压电效应而产生应力的双方集中的压电层驱动区域端部上，绝缘电阻的下降较早。在此所谓压电驱动区域端部90如图45所示，是在层叠型压电元件9上、与应力缓和部91、92相邻的负极层的电极端部949(换言之，与应力缓和部91、92相邻、且与负极层的侧面电极97电连接的内部电极形成区域941的外周端部949)，以及从在层叠方向上最邻近于与应力缓和部91、92相邻的负极层(相邻负极层)的正极层的电极端部939、沿着层叠方向下降到该负极层(相邻负极层)上的垂线与该负极层94(相邻负极层)相交的部位960(换言之，从在层叠方向上最邻近于内部电极层94的与正极侧的侧面电极98电连接的内部电极形成区域931的外周端部939、下降到与应力缓和部91、92相邻的与负极侧的侧面电极97电连接的内部电极形成区域941上的垂线与该内部电极形成区域941相交的部位960，其中，内部电极层94在层叠方向上与应力缓和部91、92相邻，且具有与负极侧的侧面电极97电连接的内部电极形成区域941)。进而，在应力缓和部上施加大电压的情况下，在该应力缓和部引起放电，绝缘电阻显著下降。
本发明者们如上述那样，解释了具有应力缓和部的层叠型压电元件中的绝缘下降机理，由此得到了本发明。
即，在上述第1发明的层叠型压电元件中，隔着上述应力缓和部且与该应力缓和部相邻的2个内部电极层中的上述内部电极非形成区域的上述后退距离，在上述层叠型压电元件的层叠方向的剖面上，比位于与该内部电极非形成区域相同侧面且沿着层叠方向与该内部电极非形成区域相邻的上述应力缓和部的深度大。换言之，在上述层叠型压电元件的上述层叠方向的剖面上，隔着上述应力缓和部的2个内部电极层的上述内部电极非形成区域之中、位于与该应力缓和部相同侧面的上述内部电极非形成区域的上述后退距离比上述应力缓和部的深度大。
因此，即使将包含上述应力缓和部的上述压电陶瓷层作为驱动层，也能够抑制或防止过大电场施加在上述应力缓和部上。由此，几乎不损害位移量，而能够防止绝缘电阻的下降。
而且，上述正极层以及负极层是具有分别与正极侧以及负极侧的侧面电极电连接的上述内部电极形成区域的内部电极层。
第2发明是一种层叠型压电元件，具有：交替层叠多个压电陶瓷层和多个内部电极层而形成的陶瓷层叠体、和形成在与该陶瓷层叠体的层叠方向垂直的方向的侧面的一对侧面电极，其特征在于，
上述内部电极层含有：具有导电性的内部电极形成区域、和该内部电极形成区域的外周端部从上述陶瓷层叠体的外周面向内侧以规定的后退距离后退的内部电极非形成区域，且上述内部电极层在上述内部电极形成区域上交替地与某一方的上述侧面电极电连接；
上述陶瓷层叠体具有从该陶瓷层叠体的侧面向内侧方向以规定的深度凹陷的缝状的应力缓和部；
在上述层叠型压电元件的层叠方向的剖面上，如果将形成在负极的上述侧面电极侧的上述应力缓和部作为负极侧缓和部，将隔着该负极侧缓和部而相邻的2个上述内部电极层之中的与负极侧的上述侧面电极电连接的上述内部电极层作为基准电极层，那么相对于上述负极侧缓和部沿层叠方向隔着上述基准电极层而相邻、且与正极侧的侧面电极连接的内部电极层的上述内部电极非形成区域的上述后退距离，比上述负极侧缓和部的深度大；
在上述层叠型压电元件的层叠方向的剖面上，将形成在正极的侧面电极侧的上述应力缓和部作为正极侧缓和部，隔着该正极侧缓和部而相邻的2个内部电极层之中的与负极侧的上述侧面电极电连接的上述内部电极层的上述内部电极非形成区域的后退距离，比上述正极侧缓和部的深度大(权利要求7)。
在上述第2发明的层叠型压电元件上中，在该层叠型压电元件的层叠方向的剖面上，相对于上述负极侧缓和部沿着层叠方向隔着上述基准电极而相邻、且与正极侧的侧面电极电连接的内部电极层的内部电极非形成区域的后退距离，比上述负极侧缓和部的深度大。进而，隔着该正极侧缓和部相邻的2个内部电极层之中的与负极侧的上述侧面电极电连接的上述内部电极层的上述内部电极非形成区域的后退距离，比上述正极侧缓和部的深度大。
上述基准电极层、与相对于上述负极侧缓和部沿着层叠方向隔着上述基准电极层而相邻且与正极侧的侧面电极连接的内部电极层之间的压电陶瓷层，相当于上述的绝缘电阻最早下降的压电陶瓷层，即由与应力缓和部相邻的负极层和与该负极层相邻的正极层隔着的压电陶瓷层。
在上述第2发明中，构成为不存在最使绝缘电阻加速下降的部位，即受到大电压施加的上述应力缓和部、和上述压电层驱动区域端部在层叠方向上重合的部位。因此，能够将含有上述应力缓和部的上述压电陶瓷层作为驱动源，且能够抑制向绝缘电阻容易下降的部位施加电场。因此，更可靠地防止绝缘电阻的下降，上述层叠型压电元件能够显示出出色的耐久性。
第3发明是一种层叠型压电元件，具有：交替层叠多个压电陶瓷层和多个内部电极层而形成的陶瓷层叠体、和形成在与该陶瓷层叠体的层叠方向垂直的方向的侧面的一对侧面电极，其特征在于，
上述内部电极层含有：具有导电性的内部电极形成区域、和该内部电极形成区域的外周端部从上述陶瓷层叠体的外周面向内侧以规定的后退距离后退的内部电极非形成区域，且上述内部电极层在上述内部电极形成区域上交替地与某一方的上述侧面电极电连接；
上述陶瓷层叠体具有从该陶瓷层叠体的侧面向内侧以规定的深度凹陷的缝状的应力缓和部；
将隔着上述应力缓和部的2个内部电极层作为相邻电极层，则在上述层叠型压电元件的层叠方向的剖面上具有离间部，该离间部沿着与上述层叠方向垂直的方向将上述相邻电极层的上述内部电极形成区域的上述外周端部、和位于与该相邻电极层中的上述内部电极非形成区域相同侧面的上述应力缓和部的前端部隔开距离(权利要求12)。
在上述第3发明的层叠型压电元件中，在上述层叠方向的剖面上，具有离间部，沿着与上述层叠方向垂直的方向将上述相邻电极层中的上述内部电极形成区域的上述外周端部、和与位于与该相邻电极层中的上述内部电极非形成区域相同侧面的上述应力缓和部的前端部隔开距离。
因此，即使将包含上述应力缓和部的上述压电陶瓷层作为驱动层，也能够抑制或防止在上述应力缓和部上施加过大的电场。由此，几乎不损害位移量，而能够防止绝缘电阻的下降。
附图说明
图1是示出涉及实施例1的、层叠型压电元件的构造的说明图。
图2是涉及实施例1的、层叠型压电元件的剖面图。
图3是示出涉及实施例1的、层叠型压电元件的缝部分的剖面构造的说明图。
图4是示出涉及实施例1的、形成第1电极印刷板的工艺的说明图。
图5是示出涉及实施例1的、形成第2电极印刷板的工艺的说明图。
图6是示出涉及实施例1的、形成消失缝印刷板的工艺的说明图。
图7是示出涉及实施例1的、层叠电极印刷板以及消失缝印刷板的工艺的说明图。
图8是涉及实施例1的、预备层叠体的俯视图。
图9是示出图5的A-A剖面的剖面图。
图10是示出涉及实施例1的、中间层叠体的剖面构造的说明图。
图11是示出涉及实施例1的、在不同层上形成交替露出不同的侧面的应力缓和部的层叠型压电元件的构造的说明图。
图12是示出涉及实施例1的、内部电极部和缝层的形成图形的陶瓷层叠体的展开说明图。
图13是示出涉及实施例1的、内部电极部和缝层的形成图形的变形(a)～(c)的说明图。
图14是示出构成为使凹进距离比最小的应力缓和部的深度还小的层叠型压电元件的剖面构造的说明图。
图15是示出涉及第2发明的层叠型压电元件的图形的剖面构造的说明图。
图16是示出构成为使凹进距离比最小的应力缓和部的深度还小的层叠型压电元件的剖面构造的说明图。
图17是示出构成为使凹进距离比最小的应力缓和部的深度还小的层叠型压电元件的剖面构造的说明图。
图18是示出涉及实施例2的、层叠型压电元件的构造的说明图。
图19是示出涉及实施例2的、层叠型压电元件的剖面构造的说明图。
图20是示出涉及实施例2的、层叠型压电元件的应力缓和部周边的剖面构造的说明图。
图21是示出涉及实施例2的、形成第1电极印刷板的工艺的说明图。
图22是示出涉及实施例2的、形成第2电极印刷板的工艺的说明图。
图23是示出涉及实施例2的、形成消失缝印刷板的工艺的说明图。
图24是示出涉及实施例2的、层叠电极印刷板以及消失缝印刷板的工艺的说明图。
图25是涉及实施例2的、预备层叠体的俯视图。
图26是示出图25的B-B剖面的剖面图。
图27是示出涉及实施例2的、中间层叠体的剖面构造的说明图。
图28是示出涉及实施例2的、交替露出不同的侧面的应力缓和部形成在与内部电极层大致相同层的层叠型压电元件的剖面构造的说明图。
图29是示出形成了应力缓和部以外的缝状的沟部的层叠型压电元件的剖面构造的说明图。
图30是示出形成了弯曲、沟、凹陷等的层叠型压电元件的应力缓和部周边的剖面构造的说明图。
图31是示出涉及实施例2的、层叠型压电元件的应力缓和部周边的剖面构造的说明图。
图32是示出涉及实施例3的、层叠型压电元件的构造的说明图。
图33是示出涉及实施例3的、层叠型压电元件的剖面构造的同时，示出应力缓和部的深度和内部电极层的凹进距离之间的关系的说明图。
图34是示出涉及实施例3的、层叠型压电元件的剖面构造的同时，示出应力缓和部的深度的平均值和内部电极层的凹进距离的平均值之间的关系的说明图。
图35是示出涉及实施例3的、形成了离间部的层叠型压电元件的应力缓和部周边的剖面构造的说明图。
图36是示出涉及实施例3的、形成第1电极印刷板的工艺的说明图。
图37是示出涉及实施例3的、形成第2电极印刷板的工艺的说明图。
图38是示出涉及实施例3的、形成消失缝印刷板的工艺的说明图。
图39是示出涉及实施例3的、层叠电极印刷板以及消失缝印刷板的工艺的说明图。
图40是涉及实施例3的、预备层叠体的俯视图。
图41是示出图40的C-C剖面的剖面图。
图42是示出涉及实施例3的、中间层叠体的剖面构造的说明图。
图43是示出涉及实施例3的、内部电极部和缝层的形成图形的陶瓷层叠体的展开说明图。
图44是示出涉及实施例3的、内部电极部和缝层的形成图形的变形(a)～(c)的说明图。
图45是示出层叠型压电元件的应力缓和部周边的剖面构造的同时，示出在层叠型压电元件中因电场强度和逆压电效应而发生的应力的双方容易集中的压电驱动区域端部的说明图。
图46是示出沿着层叠方向透视实施例1的、以规定的图形形成内部电极层、应力缓和部的层叠型压电元件的情况的说明图。
图47(a)是示出图46的D-D剖面的应力缓和部周边的剖面图、(b)是示出E-E剖面的应力缓和部周边的剖面图、(c)是示出F-F剖面的应力缓和部周边的剖面图。
符号说明
1层叠型压电元件
10压电陶瓷层
11应力缓和部
12应力缓和部
13内部电极层
131内部电极部
132凹进部
14内部电极层
141内部电极部
142凹进部
15陶瓷层叠体
17侧面电极
18侧面电极
具体实施方式
接着，对本发明的优选实施方式进行说明。
而且，在本说明书中，适当地将上述内部电极形成区域称为内部电极。另外，适当地将上述内部电极形成区域的外周端部从上述陶瓷层叠体的外周面向内侧以规定的后退距离后退的内部电极非形成区域，称为上述内部电极部的外周端部从上述陶瓷层叠体的外周面向内侧以规定的凹进距离凹进的凹进部(控え部)。
上述内部电极非形成区域(凹进部)是在与上述内部电极形成区域(内部电极部)大致相同平面上的未形成内部电极的区域。实际上，上述内部电极非形成区域(凹进部)是由在与上述内部电极部相同平面上的压电陶瓷所形成的。
后退距离(凹进距离)是在内部电极形成区域的端部和上述陶瓷层叠体的侧面之间，跨上述内部电极非形成区域的最短距离。
本发明的层叠型压电元件具有上述陶瓷层叠体、和形成在该陶瓷层叠体的侧面的一对侧面电极。
上述内部电极层包括：具有导电性的内部电极部、和该内部电极部的外周端部从上述陶瓷层叠体的外周面向内侧以规定的凹进距离凹进的凹进部。通过设置该凹进部，上述内部电极层能够在上述陶瓷层叠体的一方的侧面(上述凹进部侧的侧面)实现可靠的绝缘。
上述陶瓷层叠体是交替层叠多个上述压电陶瓷层和上述内部电极层而形成的。另外，上述陶瓷层叠体具有从该陶瓷层叠体的侧面向内侧方向以规定的深度凹陷的缝状的上述应力缓和部。具体地，应力缓和部是缝状的沟部等。
在本发明中，上述应力缓和部11、12示为在上述层叠型压电元件1的层叠方向的剖面上，以比上述内部电极层13、14中的上述凹进部132、142的上述凹进距离的最小值199大的深度而形成(参照图29)。因此，以比上述凹进距离的最小值199小的深度而形成的缝状的沟部9等，不相当于本发明的上述应力缓和部(参照图29)。
上述应力缓和部是在上述陶瓷层叠体中，构成上述压电陶瓷的结晶粒子在层叠方向上分离而形状可能比上述压电陶瓷层更容易变化的部分。
在上述陶瓷层叠体的层叠方向以一定的间隔设置多个上述应力缓和部，能够缓和上述陶瓷层叠体的层叠方向上累积的应力。若层叠数少，则在施加电压时产生的累积应力的绝对值变小，难以产生原本的裂缝。其结果，有可能在上述陶瓷层叠体上形成缝的必要性本身变得几乎不存在。进而，有可能由于使电极凹进而导致的电极面积的下降导致位移性能的下降。因此，优选上述陶瓷层叠体具有10层以上的内部电极层。另外，基于同样的理由，优选形成上述应力缓和部的层叠方向的间隔为内部电极层10层以上。在以小于内部电极层10层的间隔而形成上述应力缓和部的情况下，有可能由于使电极凹进而导致的电极面积的下降导致位移性能的下降。另外，优选形成上述应力缓和部的层叠方向的间隔为内部电极层50层以下。在以超过50层的间隔形成的情况下，有可能不能充分得到因上述应力缓和部产生的应力缓和效果。
另外，上述陶瓷层叠体在沿着层叠方向透视该陶瓷层叠体的情况下，具有全部上述内部电极部是重合的区域的重合部、和仅至少一部分的上述内部电极部重合、或全部不重合的区域的非重合部，优选上述应力缓和部形成在上述非重合部。
在这样的情况下，能够显著发挥因上述应力缓和部而产生的应力缓和效果。
即，上述非重合部是不引起压电位移、且未驱动的部分。因此，在上述非重合部上，应力(歪斜)容易与压电位移对应地集中地发生。如上述那样，通过在非重合部形成上述应力缓和部，能够缓和作用于上述非重合部的应力。
接着，对上述内部电极层中的上述凹进部的上述凹进距离以及上述应力缓和部的深度进行说明。
在图2以及图19中示出层叠型压电元件1的剖面图。在图2、图19以及其他的层叠型压电元件的剖面图(图3、图11、图14～图17、图20、图28、图29、图30以及图31)中，与陶瓷层叠体一起示出沿着层叠方向将隔着陶瓷层叠体的一对侧面电极切断的剖面图。即，示出将形成了一对侧面电极的侧面切断的剖面图。
如图2以及图19所示，在层叠型压电元件1中，陶瓷层叠体15是交替层叠多个压电陶瓷层10和内部电极层13、14而形成的。内部电极层13、14含有：具有导电性的内部电极部131、141、和该内部电极部131、141的外周端部139、149从陶瓷层叠体15的外周面向内侧以规定的凹进距离凹进的凹进部132、142。
凹进部132、142的凹进距离是与层叠方向大致垂直的方向上的凹进部的距离133、143，在陶瓷层叠体15的剖面上，可以表示为从内部电极部131、141的外周端部139、149到陶瓷层叠体15的侧面152、151的最短距离133、143。
另外，如图30所示，在上述层叠型压电元件1中，有时上述陶瓷层叠体15的外周部分地向上述陶瓷层叠体15的内侧方向塌陷而形成有弯曲91、沟92以及凹陷93等。在弯曲91、沟92以及凹陷93等形成在凹进部132、142的情况下，上述凹进部132、142的凹进距离133、143，即从上述陶瓷层叠体15的外周面151、152向内侧方向以规定的距离凹进的凹进部132、142的凹进距离133、143，是在层叠型压电元件1的层叠方向的剖面上，从上述内部电极部131、141的外周端部139、149下降到未形成弯曲91、沟92以及凹陷93等的状态的上述陶瓷层叠体15的外周面152、151的垂线的距离143、133，是包含弯曲91、沟92以及凹陷93的深度的距离。
另外，如图2、图3、图19以及图20所示，陶瓷层叠体15具有从该陶瓷层叠体15的侧面151、152向内侧以规定的深度凹陷的缝状的应力缓和部11、12。
如图3以及图20所示，可示出应力缓和部11、12的深度是与层叠方向大致垂直的方向上的应力缓和部的距离111、121，在陶瓷层叠体15的剖面上，是从陶瓷层叠体15的侧面151、152到应力缓和部11、12的前端部112、122的最短距离111、121。
一般地，以相同大小形成各内部电极部131、141，但是存在形成若干不均匀的情况。因此，凹进部132、142的凹进距离133、142也有可能发生不均匀。另外，应力缓和部也有可能在深度上发生一些不均匀。
如图2以及19所示，优选在上述层叠型压电元件1的层叠方向的剖面上，露出陶瓷层叠体15的相同侧面151(152)的全部应力缓和部11(12)的深度的平均值115(125)，比形成在与该应力缓和部11(12)相同侧面的全部上述凹进部142(132)的凹进距离的平均值145(135)还大(权利要求3、权利要求9、以及权利要求14)。
在这种情况下，能够防止在上述应力缓和部上沿层叠方向施加压缩负荷而发生裂缝，能够显示出上述层叠型压电元件出色的耐久性。另外，在这种情况下，能够使上述内部电极层中的上述凹进部变小，上述内部电极部的面积变大，因此能够提高上述层叠型压电元件的位移量。
由于能够使上述内部电极部的形成面积变得比较大，因此能够抑制上述层叠型压电元件的位移量的下降。
而且，应力缓和部11(12)的深度的平均值115(125)、以及凹进距离143(133)的平均值145(135)，是在层叠型压电元件1的剖面上，位于一方侧面151(152)的全部应力缓和部的深度111(121)以及凹进距离143(133)的平均值。
当上述应力缓和部深度的平均值在上述凹进距离的平均值以下的情况时，牵引应力沿层叠方向作用于上述应力缓和部的前端，有可能发生裂缝。另外，在这种情况下，有可能位移量变小。
另外，在上述第1发明中，如图2、图3、图19、图20所示，在上述层叠型压电元件1的层叠方向的剖面上，隔着上述应力缓和部11、12的2个内部电极层13(53)、14(54)的凹进部132(532)、142(542)之中的、位于与该应力缓和部11、12相同侧面上的上述凹进部142(542)、132(532)的上述凹进距离143、133，比上述应力缓和部11、12的深度111、121大。
当位于上述特定位置的凹进部的凹进距离在上述特定应力缓和部的深度以下时，有可能由于在上述应力缓和部的前端施加过大电场，在上述应力缓和部上引起放电，绝缘电阻下降。
另外，如图2、以及图19所示，优选在上述层叠型压电元件1的层叠方向的剖面上，上述内部电极层13、14中的上述凹进部132、142的凹进距离的平均值135、145，比分别形成在与该凹进部132、142相同侧面上的应力缓和部12、11之中的、深度最小的应力缓和部的深度小。
另外，优选在上述层叠型压电元件1的层叠方向的剖面上，除了隔着上述应力缓和部与该应力缓和部相邻的2个内部电极层以外的上述内部电极层13、14中的上述凹进部132、142的凹进距离的最大值，比形成在与该凹进部132、142分别相同的侧面上的应力缓和部12、11的深度的平均值小。
另外，优选在上述层叠型压电元件1的层叠方向的剖面上，除了隔着上述应力缓和部与该应力缓和部相邻的2个内部电极层以外的上述内部电极层13、14中的上述凹进部132、142的凹进距离的最大值，比形成在与该凹进部132、142分别相同的侧面上的应力缓和部12、11之中的、深度最小的应力缓和部的深度小。
另外，优选在上述层叠型压电元件1的层叠方向的剖面上，除了隔着上述应力缓和部与该应力缓和部相邻的2个内部电极层以外的上述内部电极层13、14的上述凹进部132、142的凹进距离的最大值，比形成与该凹进部132、142分别相同的侧面上的应力缓和部12、11之中的、深度最小的应力缓和部的深度小0.05mm以上。
另外，如图19以及20所示，优选在上述层叠型压电元件1的上述层叠方向的剖面上，除了隔着上述应力缓和部11、12的上述内部电极层53、54以外，上述应力缓和部11、12与在上述层叠方向上最靠近该应力缓和部11、12而形成的其他上述应力缓和部11、12之间隔着的至少1个上述内部电极层13、14中的上述凹进部132、142的凹进距离134、144，比上述应力缓和部11、12的深度小(权利要求2)。
即，优选应力缓和部11、12、与形成在与该应力缓和部11不同的层且与该应力缓和部11、12最靠近的其他应力缓和部11、12之间隔着的多个内部电极层中至少一个内部电极层13、14中，除了隔着应力缓和部11、12的2个上述内部电极层53、54以外，其凹进部132、142的凹进距离134、144，比应力缓和部11、12的深度121、111小。
在这种情况下，能够使除了隔着上述应力缓和部的2个上述内部电极层以外的其他上述内部电极层中的上述凹进部变小。因此，上述内部电极部的面积变大，能够提高上述层叠型压电元件的位移量。
另外，如图14所示，优选在上述层叠型压电元件1的层叠方向的剖面上，除了隔着上述应力缓和部11(12)的2个内部电极层136、146之中的、在与该应力缓和部11(12)相同侧面上具有其凹进部147、137一侧的上述内部电极层146、136以外，全部的上述内部电极层13、14的上述凹进部132、142的凹进距离，比形成在与该凹进部132、142分别相同的侧面上的应力缓和部12、11之中的、深度最小的应力缓和部的深度129、119小(权利要求4)。换言之，优选在上述层叠型压电元件1的层叠方向的剖面上，除了隔着上述应力缓和部11(12)的2个内部电极层136、146以外，全部的上述内部电极层13、14中的上述凹进部132、142的凹进距离，比形成在与该凹进部132、142分别相同的侧面上的应力缓和部12、11之中的、深度最小的应力缓和部的深度129、119小。
在这种情况下，能够更可靠地防止绝缘电阻的降低。
另外，如图19以及图20所示，优选在上述层叠型压电元件1的层叠方向的剖面上，沿着层叠方向隔着上述应力缓和部11、12的2个上述内部电极层53、54的上述凹进部532、542之中的、位于与该应力缓和部11、12相同侧面的上述凹进部542、532的上述凹进距离143、133，比上述应力缓和部11、12的深度大0.04mm以上(权利要求5)。
在这种情况下，能够进一步更可靠地防止绝缘电阻的降低。
当上述凹进距离减去上述应力缓和部的深度的值小于0.04mm时，例如在对上述层叠型压电元件施加冲击的情况下，特别是在施加非常大的电压的情况下等，绝缘电阻可能下降。
另外，如图19以及图20所示，优选在上述层叠型压电元件1的层叠方向的剖面上，隔着上述应力缓和部11、12的2个内部电极层54、53的上述凹进部542、532之中的、位于与该应力缓和部11、12相同侧面的上述凹进部542、532的上述凹进距离143、133，比位于与该凹进部542、532相同侧面的上述应力缓和部11、12的深度平均大0.2mm以上(权利要求6)。
在这种情况下，能够进一步更可靠地防止绝缘电阻的降低。
当上述凹进距离减去上述应力缓和部的深度的值平均小于0.2mm时，例如在对上述层叠型压电元件施加冲击的情况下，特别是在施加非常大的电压的情况下等，绝缘电阻可能下降。
另外，在上述第2发明中，如图15所示，在上述层叠型压电元件1的层叠方向的剖面上，如果将形成在负极的上述侧面电极17侧上的上述应力缓和部作为负极侧缓和部11，将隔着该负极侧缓和部11而相邻的2个上述内部电极层23、24之中的与负极侧的上述侧面电极17电连接的上述内部电极层作为基准电极层235，那么相对于上述负极侧缓和部11，沿层叠方向隔着上述基准电极235而相邻、且与正极侧的侧面电极18连接的内部电极层241的内部电极242的凹进距离，比上述负极侧缓和部11的深度大。即，在形成为与上述基准电极层235最靠近的、具有与正极侧的侧面电极18电连接的内部电极部241的内部电极层的凹进部242的凹进距离243，换言之，隔着上述基准电极层235而与该基准电极层235相邻的、与正极侧的侧面电极18连接的2个内部电极层之中的、在层叠方向上间隔上述基准电极层235位于与上述负极侧应力缓和部11相反侧的内部电极层241的凹进部242的凹进距离243，比与上述基准电极层235相邻的上述负极侧缓和部11的深度大。
当上述特定的上述凹进部的凹进距离在上述负极侧缓和部的深度以下时，在绝缘电阻容易下降的部位施加电场，有可能绝缘电阻变得容易下降。
另外，如图15所示，在上述层叠型压电元件1的层叠方向的剖面上，将形成在正极的侧面电极18侧上的上述应力缓和部作为正极侧缓和部12，隔着该正极侧缓和部12而相邻的2个内部电极层23、24之中的与负极侧的上述侧面电极17电连接的上述内部电极层23的上述凹进部232的凹进距离233，比上述正极侧缓和部12的深度121大。即，隔着正极侧缓和部12而相邻的2个内部电极层23、24之中的、与负极侧的上述侧面电极17电连接的上述内部电极层23的上述凹进部232的凹进距离233，比与该内部电极层23相邻的上述正极侧缓和部12的深度121大。
当上述特定的上述凹进部的凹进距离在上述正极侧缓和部的深度以下时，在绝缘电阻容易下降的部位施加电场，有可能绝缘电阻变得容易下降。
另外，如图16以及图17所示，优选在上述层叠型压电元件1的层叠方向的剖面上，除了相对于上述应力缓和部11沿层叠方向隔着上述基准电极层235而相邻、且与正极侧的侧面电极18连接的内部电极层241，以及隔着上述正极侧缓和部12而相邻的2个内部电极层23、24之中的与负极侧的上述侧面电极17电连接的上述内部电极层23以外的全部上述内部电极层13、14的上述凹进部132、142的凹进距离，比形成在与该凹进部132、142相同侧面上的应力缓和部12、11之中的、深度最小的应力缓和部的深度129、119小(权利要求8)。即，优选除了形成为与上述基准电极层235最靠近的、具有与正极侧的侧面电极18电连接的内部电极部的内部电极层241、和隔着上述正极侧缓和部12而相邻的2个内部电极层23、24之中的与负极侧的上述侧面电极17电连接的内部电极层23以外的全部上述内部电极层13、14的上述凹进部132、142的凹进距离，比形成在与该凹进部132、142分别相同的侧面上的应力缓和部12、11之中的、深度最小的应力缓和部的深度129、119小。
在这种情况下，能够更可靠地防止绝缘电阻的降低。而且，除了内部电极层13、14的凹进部132、142的凹进距离不同这点以外，图16以及图17示出相同结构的层叠型压电元件1。
另外，在上述第2发明中，优选在上述层叠型压电元件的层叠方向的剖面上，隔着上述正极侧缓和部而相邻的2个内部电极层之中的与负极侧的上述侧面电极电连接的上述内部电极层的上述凹进部的上述凹进距离，比上述正极侧缓和部的深度大0.04mm以上(权利要求10)。
另外，在上述层叠型压电元件的层叠方向的剖面上，隔着上述正极侧缓和部而相邻的2个内部电极层之中的与负极侧的上述侧面电极电连接的上述内部电极层的上述凹进部的上述凹进距离的平均值，比上述正极侧缓和部的深度的平均值大0.2mm以上(权利要求11)。
在这种情况下，与上述第1发明的情况相同，能够进一步更可靠地防止绝缘电阻的降低。
当上述凹进距离减去上述正极侧缓和部的深度的值小于0.04mm时，当上述凹进距离的平均值减去上述正极侧缓和部的深度的平均值的值小于0.2mm时，例如在对上述层叠型压电元件施加冲击的情况下，特别是在施加非常大的电压的情况下等，绝缘电阻可能下降。
接着，在第3发明中，如图31所示，如果将隔着上述应力缓和部11、12的2个内部电极层作为相邻电极层53、54，那么在上述层叠型压电元件1的层叠方向的剖面上具有离间部5，在与上述层叠方向垂直的方向上将上述相邻电极层53、54中的内部电极部531、541的上述外周端部539、549、和位于与该相邻电极层53、54的上述凹进部532、542相同侧面的上述应力缓和部12、11的前端部122、112隔开距离。
即，在上述层叠型压电元件1的层叠方向的剖面上形成离间部5，在与层叠型压电元件1的层叠方向垂直的方向上将相邻电极层53中的内部电极部531的外周端部539、和位于与该相邻电极层53的凹进部532相同侧面152的应力缓和部12的前端部122隔开距离。同样的，形成离间部5，在与层叠型压电元件1的层叠方向垂直的方向上将相邻电极层54中的内部电极部541的外周端部549、和位于与该相邻电极层54的凹进部542相同侧面151的应力缓和部11的前端部112隔开距离。
在没有上述离间部的情况下，在上述应力缓和部上施加过大的电场，则可能在上述应力缓和部上引起放电，绝缘电阻下降。
优选在上述层叠型压电元件的上述层叠方向的剖面上，除了上述相邻电极层以外，上述应力缓和部、与在上述层叠方向上最靠近该应力缓和部而形成的其他上述应力缓和部之间隔着的至少1个上述内部电极层中的上述凹进距离，比上述应力缓和部的深度小(权利要求13)。
在这种情况下，能够使除了隔着上述应力缓和部的2个上述内部电极层以外的其他上述内部电极层的上述凹进部变小。因此，上述内部电极部的面积变大，能够提高上述层叠型压电元件的位移量。
优选上述离间部的离间距离在0.04mm以上(权利要求15)。
优选在上述层叠型压电元件中，全部的上述离间部的离间距离的平均值在0.2mm以上(权利要求16)。
在这种情况下，与上述第1发明的情况相同，能够进一步更可靠地防止绝缘电阻的降低。
当上述离间距离包括小于0.04mm的部分时，或者当上述离间距离的平均值小于0.2mm时，例如在对上述层叠型压电元件施加冲击的情况下，特别是在施加非常大的电压的情况下等，绝缘电阻可能下降。
另外，在上述第1发明～上述第3发明中，具体地，上述应力缓和部例如是缝状的空间(沟部)，但是也可以用杨氏模量(Young’s modulus)低于压电陶瓷层的树脂等材料填充该缝状的空间的构造、或者将与上述压电陶瓷层相同的材料形成为多孔状的缝状的脆弱层、用与上述压电陶瓷层不同的钛酸铅等材料形成的缝状的脆弱层，或通过极化、操作而故意产生的裂缝状的缝等来形成。这样的应力缓和部能够使其形状比上述压电陶瓷层更容易变化，能够缓和在上述层叠型压电元件内部产生的应力集中。
优选上述应力缓和部是从上述陶瓷层叠体的侧面向内侧凹陷的缝状的沟部。
在这种情况下，能够比较简单地形成能够充分缓和应力的上述应力缓和部。
另外，能够使用在烧结时消失的消失材料来形成上述应力缓和部。
由此，能够简单地形成上述应力缓和部。
作为上述消失材料，能够使用例如粉末状的碳粒子、树脂粒子、或者使粉末状的有机物粒子等碳化而形成的碳化有机物粒子。
特别地，在使用上述碳粒子作为上述消失材料的情况下，能够发挥由热引起的形状变化少这样的上述碳粒子的特性，形状精度良好地形成上述应力缓和部。
另一方面，在使用上述碳化有机物粒子作为上述消失材料的情况下，能够控制形成上述应力缓和部的成本。
而且，作为上述有机物粒子例如是将大豆、或玉米粉碎而形成的粒子、或者粉碎树脂材料的粒子等。
而且，所谓碳化有机物粒子是通过去除上述有机物粒子含有的水分的一部分，并进行某种程度的碳化，成为流动性以及分散性良好的微粒子状态的粒子。
另外，能够由在上述层叠型压电元件的极化或者驱动时产生龟裂的材料形成缝状的上述区域，并在上述层叠型压电元件的极化或者驱动时使其产生龟裂而形成上述应力缓和部。
另外，优选上述压电陶瓷层以钛酸锆酸铅作为主要成分，上述内部电极部以AgPd合金作为主要成分(权利要求17)。
在这种情况下，能够构成高位移量的上述层叠型压电元件。
优选上述层叠型压电元件用于燃料喷射阀(权利要求18)。
在这种情况下，能够更显著地发挥本发明的层叠型压电元件的工作效果，即使在苛刻的条件下，经过长时间使用，绝缘电阻也不降低，且能够稳定地工作。
另外，在上述层叠型压电元件中，能够使上述应力缓和部形成在上述内部电极层间的上述压电陶瓷层。
另外，也能够使上述应力缓和部形成在与上述内部电极层大致相同的层。
实施例
(实施例1)
接着，使用图1～图10对本发明实施例中的层叠型压电元件进行说明。
如图1～图3所示，本例的层叠型压电元件1具有：交替层叠多个压电陶瓷层10和多个内部电极层13、14而形成的陶瓷层叠体15、和形成在其侧面上的一对侧面电极17、18。内部电极层13、14包括：具有导电性的内部电极部131、141、和其外周端部从陶瓷层叠体15的外周面向内侧方向以规定的凹进距离凹进的凹进部132、142，且内部电极层13、14交替地与不同的侧面电极17、18电连接。即，内部电极层13、14具有：内部电极形成区域即内部电极部131、141、和内部电极非形成区域即凹进部132、142。
陶瓷层叠体15在从其侧面向内侧凹陷的缝状的区域上，具有能够使形状比压电陶瓷层10更容易变化的应力缓和部11、12。
在本例中，应力缓和部12是从陶瓷层叠体15的侧面向内侧凹陷的缝状的沟部(空间)，且沿着周向跨陶瓷层叠体15的外周面的全周形成。另外，应力缓和部12形成在内部电极层13、14之间的压电陶瓷层10内，且形成在不与内部电极部131、141或者凹进部132、142接触的位置。
如图2所示，在层叠型压电元件1的层叠方向的剖面上，在陶瓷层叠体15的相同侧面151(152)露出的全部应力缓和部11(12)的深度的平均115(125)，比形成在与该应力缓和部11(12)相同侧面的全部上述凹进部142(132)的凹进距离的平均145(135)大。
另外，如图2以及图3所示，在层叠型压电元件1的层叠方向的剖面上，隔着上述应力缓和部11(12)的2个内部电极层13、14的凹进部132、142之中的、位于与该应力缓和部11(12)相同侧面上的上述凹进部142(132)的上述凹进距离143(133)，比上述应力缓和部11(12)的深度111(121)大。
接着，使用图1～图10对本例的层叠型压电元件的制造方法进行说明。
在本例中，通过实施印刷电路基板(green sheet)制作工艺、电极印刷工艺、消失缝印刷工艺、压接工艺、层叠体切断工艺、以及烧结工艺，制作层叠型压电元件。
以下，对各个工艺逐一说明制造方法。
<印刷电路基板制作工艺>
首先，准备成为压电材料的锆酸钛酸铅(PZT)等陶瓷原料粉末。具体地，准备Pb3O4、SrCO3、ZrO2、TiO2、Y2O3以及Nb2O5作为出发原料，并将这些出发原料以成为目的组成PbZrO3-PbTiO3-Pb(Y1/2Nb1/2)O3这样的化学计量比称量、湿式混合、以温度850℃煅烧5个小时。接着，将煅烧粉用微粒研磨机(pearl mill)湿式粉碎。将这些煅烧粉粉碎物(粒径(D50值)：0.7±0.05μm)干燥后，添加溶剂、粘合剂(binder)、可塑剂(plasticizer)、分散剂等，用球磨机(ball mill)混合，将得到的浆体一边在真空装置内用搅拌机搅拌一边进行真空脱泡(vacuum-degassed)、粘度调整。
而后，利用刮粉刀(doctor blade)法，在载体膜上涂敷上述浆体，成型厚度80μm的长形状的印刷电路基板。将该印刷电路基板以规定的大小切断，制作成宽幅的印刷电路基板110(图4～图6)。
而且，作为印刷电路基板的成型方法，除了在本例中使用的刮粉刀法之外，可以采用挤出成型法或其他各种方法。
<电极印刷工艺>
接着，如图4以及图5所示，在印刷电路基板110上印刷作为内部电极层的电极材料130、140，形成第1电极印刷板31以及第2电极印刷板32两种基板。
以下，对电极印刷板31、32的形成进行进一步说明。
在形成第1电极印刷板31时，如图3所示，在印刷电路基板110上的印刷区域41上，在最终成为内部电极层13的部分上印刷电极材料130，形成第1电极印刷板31。
另外，在形成第2电极印刷板32时，与第1电极印刷板相同，如图4所示，在印刷电路基板110上的印刷区域41上，在成为内部电极层14的部分上印刷电极材料140。由此形成第2电极印刷板32。
在第1电极印刷板31以及第2电极印刷板32上，印刷电路基板110上形成的电极材料130、140在分别不同的侧面露出。
而且，在本例中，使用糊状Ag/Pd合金作为电极材料130、140。另外，除了上述以外，也可以使用Ag、Pd、Cu、Ni等单质、Cu/Ni等合金。
<消失缝印刷工艺>
另外，在本例中，在将要制造的层叠型压电元件1的陶瓷层叠体15的侧面上设置缝部11、12(参照图1～图3)，因此如图6所示，进行消失(burn-off)缝印刷工艺，形成消失缝印刷板33。
如同图所示，在上述印刷电路基板110的印刷区域41上，在最终成为应力缓和部11、12的部分上印刷包括通过烧结而消失的消失材料的消失缝层120。由此，形成消失缝印刷板133。
而且，在本例中，作为构成消失缝层120的消失材料，使用包括热变形小、能够使通过烧结工艺所形成的沟的形状精度保持得高的炭粒子的材料。另外，除了炭粒子以外，也能够使用碳化了的粉末状碳化有机物粒子。该碳化有机物粒子除了能够通过碳化粉末状的有机物粒子而得到以外，也能够通过粉碎碳化了的有机物而得到。进而，作为上述有机物，能够使用树脂等高分子材料、玉米、大豆、小麦粉等谷物。在这种情况下，能够控制制造成本。
另外，在电极印刷工艺以及消失缝印刷工艺中，印刷电极材料以及消失材料使得凹进距离和应力缓和部的深度的关系满足上述关系。另外，在电极印刷工艺以及消失缝印刷工艺中，如图4～图6所示，空出间隙42以避开在后工艺的单元切断工艺中被切断的部分，进行电极材料130、140、以及消失缝层120的印刷。即，在印刷电路基板110上的相邻的印刷区域41之间设置间隙42而进行印刷。
<压接工艺>
接着，如图7所示，将形成的第1电极印刷板31、第2电极印刷板32、以及消失缝印刷板33以规定的顺序，使各印刷区域41在层叠方向上一致并层叠。这时，交替层叠第1电极印刷板31以及第2电极印刷板32，并在要形成上述缝部的位置上插入消失缝印刷板33并层叠。
具体地，在本例中，对于第1电极印刷板31和第2电极印刷板32的层叠构造每11层层叠消失缝印刷板33，并层叠使第1电极印刷板31以及第2电极印刷板32合计为59片，进而，在层叠方向的两端层叠未印刷电极材料以及消失层的印刷电路基板。这时，层叠第1电极印刷板31和第2电极印刷板32使电极材料130和电极材料140交替露出印刷区域的相对的端面。而后，将这样层叠了的基板以温度100℃加热，并且在层叠方向上以50MPa加压，制作成预备层叠体100。而且，在图7上，为了制作图纸的方便，以省略实际的层叠数的方式示出预备层叠体100。
<层叠体切断工程>
接着，如图8～图10所示，沿着切断位置43将形成了的预备层叠体100按层叠方向切断，形成中间层叠体10。
而且，切断预备层叠体100可以按各个中间层叠体10进行切断，也可以包括多个中间层叠体10进行切断。在本例中，按各个中间层叠体10切断，并以各电极材料130、140以及消失缝层120露出中间层叠体10的侧面的方式进行切断。
而且，在图9以及图10中，为了制作图纸的方便，以省略实际的层叠数的方式示出预备层叠体100以及中间层叠体10。
<烧结工艺>
接着，加热除去了在中间层叠体10的印刷电路基板110中包含的粘合剂树脂(脱脂，degreased)。加热是通过历时80个小时慢慢地升温至500℃，并保持5个小时进行的。
接着，将脱脂了的中间层叠体10烧结。烧结是通过历时12个小时使其慢慢地升温至1050℃，保持2个小时后，慢慢地冷却进行的。
这样，如图1～图3所示，制作成陶瓷层叠体15，该陶瓷层叠体15具有使消失缝层120消失所形成的缝状的应力缓和部11、12。应力缓和部11、12是遍及陶瓷层叠体15的侧面全周设置缝状的空间而形成的。另外，如同图所示，所制作的陶瓷层叠体10是交替层叠印刷电路基板110烧结而形成的压电陶瓷层10和由电极材料130、140所形成的内部电极层13、14而形成的。
然后，烧结后，进行全面研磨，制作成长6mm×宽6mm×高4.4mm的陶瓷层叠体15，进而，将侧面电极17、18烧合，使其夹着陶瓷层叠体15的两个侧面。这时，各内部电极层13、14分别交替地与不同侧面的侧面电极17、18电连接。
像上述那样，制作如图1～图3所示的层叠型压电元件1。
而且，在图1以及图2中，为了制作图纸的方便，以省略实际的层叠数的方式示出层叠型压电元件1。
在本例中，制作不同的5种层叠型压电元件(试样E1～试样E3、试样C1、试样C2)，其中，在隔着应力缓和部11(12)的2个内部电极层13、14的凹进部132、142之中的、位于与该应力缓和部11(12)相同侧面上的上述凹进部142(132)的上述凹进距离143(133)，与上述应力缓和部11(12)的深度的差不同。
即，试样E1是上述「凹进距离-应力缓和部的深度」为0.2mm的层叠型压电元件。
试样E2以及试样E3是上述「凹进距离-应力缓和部的深度」分别为0.4mm、以及0.6mm的层叠型压电元件。
试样C1以及试样C2是上述「凹进距离-应力缓和部的深度」分别为0mm、以及-0.2mm的层叠型压电元件。
对于各试样，测定与正极侧的侧面电极连接的内部电极层的全部凹进部的凹进距离。在下述的表1中示出其平均值和范围(不均匀)。同样地，对于负极侧也测定凹进距离，在下述的表1中示出其平均值和范围(不均匀)。
另外，测定露出陶瓷层叠体的相同侧面(正极的侧面电极侧的侧面)的全部应力缓和部的深度。在下述的表1中示出其平均值和范围(不均匀)。同样地，对于负极侧也测定应力缓和部的深度，在下述的表1中示出其平均值和范围(不均匀)。
接着，研究这些层叠型压电元件的耐久性。
「耐久性试验」
在温度200℃的条件下，在各试样的层叠型压电元件上施加3.1kV/mm的电场来驱动它们。接着，将各试样与已知电阻值的电阻R串联连接构成电路。而后，一边对各试样施加电场，一边用数字表读取施加在电阻R上的电压(漏电流值)。将计算出的元件(试样)的绝缘电阻低于10MΩ的情况作为元件的寿命，计测此时的时间。在表1中示出其结果。
[表1]
Figure G2008800062104D00251
由表1可知，无论在试样E1～E3、C1、以及C2任一试样中，正极侧以及负极侧都满足「全部凹进距离的平均值<全部应力缓和部深度的平均值」的关系。
另外，如表1可知，本发明实施例涉及的试样E1～试样E3与比较例(试样C1以及试样C2)相比显示出了2倍以上的出色寿命。
另外，在本例中，遍及陶瓷层叠体的侧面全周形成应力缓和部，但如图11所示，也可以在不同层上形成交替在陶瓷层叠体15的侧面露出的应力缓和部。在这种情况下，也使露出陶瓷层叠体15的相同侧面151(152)的全部应力缓和部11(12)的深度的平均值115(125)，大于形成在与该应力缓和部11(12)相同侧面151(152)的全部上述凹进部142(141)的凹进距离的平均值145(135)，并且使隔着上述应力缓和部11(12)的2个内部电极层13、14中的上述凹进部132、142之中的、位于与该应力缓和部11(12)相同侧面的上述凹进部142(132)的上述凹进距离大于应力缓和部11(12)的深度，由此，能够与试样E1～试样E3同样地制成耐久性出色的元件。
另外，在本例中，在图12中示出以组合的图形形成的内部电极部131、141和缝层11、12。在本发明中不限定该图形。在沿层叠方向透视该陶瓷层叠体的情况下，陶瓷层叠体具有全部的内部电极部重合的区域即重合部、和仅至少一部分的内部电极部重合、或全部未重合的区域即非重合部，应力缓和部能够形成在上述非重合部19上。
图13(a)～(c)示出内部电极部131、141和缝层11、12的组合图形。使用任一图形，本发明的效果都能充分发挥。
在本发明中，内部电极部131、141和缝层11、12的组合图形在图12以及图13(b)、(c)的情况下，即在层叠型压电元件具有如下关系的情况下：在层间遍及外周面全周沿周向形成应力缓和部，且隔着上述应力缓和部11(12)的2个内部电极层13、14的凹进部132、142之中的、在层叠型压电元件的层叠方向的剖面上位于应力缓和部11(12)相同侧面上的上述凹进部142(132)的上述凹进距离143(133)比上述应力缓和部11(12)的深度111(121)大，该情况下，实际上存在由角部向应力缓和部施加电场的部位。
图46是示出从上面沿层叠方向透视用图12所示的图形形成内部电极层13、14、应力缓和部11(12)的层叠型压电元件1的图。在图46中，用点线示出内部电极部131、141的外周位置，对应力缓和部省略其位置的记载。另外，分别在图47(a)、47(b)、以及47(c)中示出用图12所示的图形形成内部电极层13、14、应力缓和部11(12)的层叠型压电元件的D-D剖面图(参照图46)、E-E剖面图(参照图46)、以及F-F剖面图(参照图46)。而且，在图47(a)～(c)中，示出层叠型压电元件1的应力缓和部11、12的周边部的剖面。
如图47(a)以及图47(b)所示，在用图12所示的图形形成内部电极层13、14及应力缓和部11(12)的层叠型压电元件1的D-D剖面(参照图46)、E-E剖面图(参照图46)中，对应力缓和部11、12未施加电场，但如图47(c)所示，在角部的剖面(F-F剖面(参照图46))中，存在被施加了以往大约1/2电场的部位161，可能导致该部位上的劣化。但是，因为可以将内部电极和缝之间空出一层的量、进一步隔开间隔，所以能够使向应力缓和部的电场的施加变弱。为此，能够提高耐久性。因此，如上所述，即使对缝施加若干电场，只要是比以往构造中小的电场，也作为本发明的范畴。
(实施例2)
接着，使用图18～图27说明本发明的层叠型压电元件的其他变形。本例的层叠型压电元件是将形成内部电极层中的内部电极部以及凹进部的图形与实施例1比较进行一些改变而制成的元件，但实质上与实施例1是大致相同元件。
如图18～图20所示，本例的层叠型压电元件1与实施例1相同，具有：交替层叠多个压电陶瓷层10和多个内部电极层13、14而形成的陶瓷层叠体15、和形成在其侧面上的一对侧面电极17、18。内部电极层13、14包括：具有导电性的内部电极部131、141、和其外周端部从陶瓷层叠体15的外周面向内侧方向以规定的凹进距离凹进的凹进部132、142，且内部电极层13、14交替地与不同的侧面电极17、18电连接。
陶瓷层叠体15在从其侧面向内侧凹陷的缝状的区域上，具有能够使形状比压电陶瓷层10更容易变化的应力缓和部11、12。
在本例中，应力缓和部12是从陶瓷层叠体15的侧面向内侧凹陷的缝状的沟部(空间)，且沿着周向形成在遍及陶瓷层叠体15的外周面全周。另外，应力缓和部11、12形成在内部电极层13、14之间的压电陶瓷层10内，且形成在不与内部电极部131、141或者凹进部132、142接触的位置上。另外，沿着陶瓷层叠体15的层叠方向以规定的间隔形成多个应力缓和部11、12。
如图19所示，在层叠型压电元件1的层叠方向的剖面上，在分别形成了陶瓷层叠体15的侧面电极17、18的侧面151、152上、在相同侧面151(152)露出的全部应力缓和部11(12)的深度的平均115(125)，比形成在与该应力缓和部11(12)相同侧面的全部上述凹进部142(132)的凹进距离的平均145(135)大。
另外，如图19以及图20所示，在层叠型压电元件1的层叠方向的剖面上，隔着上述应力缓和部11、12的2个内部电极层13(53)、14(54)的凹进部132(53)、142(54)之中的、位于与该应力缓和部11、12相同侧面上的上述凹进部142(542)、132(532)的上述凹进距离143、133，比上述应力缓和部11、12的深度111、121大。
另外，如图31所示，本例的层叠型压电元件1，如果将隔着上述应力缓和部11、12的2个内部电极层作为相邻电极层53、54，那么在层叠型压电元件1的层叠方向的剖面上具有离间部5，在与层叠方向垂直的方向上将相邻电极层53、54中的内部电极部531、541的外周端部539、549、和位于与该相邻电极层53、54的凹进部532、542相同侧面上的应力缓和部12、11的前端部122、112隔开距离。
另外，如图19以及图20所示，在上述层叠型压电元件1的层叠方向的剖面上，除了隔着应力缓和部11、12的2个内部电极层53、54以外，夹在应力缓和部11、12、和在述层叠方向上最靠近该应力缓和部11、12而形成的其他上述应力缓和部11、12之间的至少1个内部电极层13、14的上述凹进部132、142的凹进距离134、144，比应力缓和部12、11的深度小。
接着，使用图18～图27对本例的层叠型压电元件的制造方法进行说明。
在本例中，与实施例1相同，通过实施印刷电路基板制作工艺、电极印刷工艺、消失缝印刷工艺、压接工艺、层叠体切断工艺、以及烧结工艺，制作层叠型压电元件。
以下，对各个工艺逐一说明制造方法。
<印刷电路基板制作工艺>
首先，准备作为压电材料的锆酸钛酸铅(PZT)等陶瓷原料粉末。具体地，准备Pb3O4、SrCO3、ZrO2、TiO2、Y2O3以及Nb2O5作为出发原料，将这些出发原料以成为目的组成PbZrO3-PbTiO3-Pb(Y1/2Nb1/2)O3这样的化学计量比称量、湿式混合、以温度850℃煅烧5个小时。接着，将煅烧粉用微粒研磨机湿式粉碎。将这些煅烧粉粉碎物(粒径(D50值)：0.7±0.05μm)干燥后，添加溶剂、粘合剂(binder)、可塑剂、分散剂等，用球磨机混合，将得到的浆体一边在真空装置内用搅拌机搅拌一边进行真空脱泡、粘度调整。
而后，利用刮粉刀法，在载体膜上涂敷上述浆体，成型了厚度80μm的长形状的印刷电路基板。将该印刷电路基板以规定的大小切断，制作成宽幅的印刷电路基板110(图21～图23)。
而且，作为印刷电路基板的成型方法，除了在本例中使用的刮粉刀法之外，可以采用挤出成型法或其他各种方法。
<电极印刷工艺>
接着，如图21以及图22所示，在印刷电路基板110上印刷作为内部电极层的电极材料130、140，形成了第1电极印刷板31以及第2电极印刷板32两种基板。
以下，对电极印刷板31、32的形成进行进一步说明。
在形成第1电极印刷板31时，如图21所示，在印刷电路基板110上的印刷区域41，在最终成为内部电极层131的部分印刷电极材料130，形成第1电极印刷板31。
另外，如图22所示，在形成第2电极印刷板32时，与第1电极印刷板相同，在印刷电路基板110上的印刷区域41，在最终成为内部电极层141的部分印刷了电极材料140。由此形成第2电极印刷板32。
在第1电极印刷板31以及第2电极印刷板32上，印刷电路基板110上形成的电极材料130、140分别在不同的侧面露出。
而且，在本例中，使用糊状Ag/Pd合金作为电极材料130、140。另外，除了上述以外，也可以使用Ag、Pd、Cu、Ni等单质、Cu/Ni等合金。
<消失缝印刷工艺>
另外，在本例中，在将要制造的层叠型压电元件1的陶瓷层叠体15的侧面上设置缝部11、12(参照图18～图20)，因此如图23所示，进行消失缝印刷工艺，形成消失缝印刷板33。
如同图所示，在上述印刷电路基板110上的印刷区域41，在最终成为应力缓和部11、12的部分上印刷包括通过烧结而消失的消失材料的消失缝层120。由此，形成消失缝印刷板33。
而且，在本例中，作为构成消失缝层120的消失材料，使用包含热变形小、能够使通过烧结工艺形成的沟的形状精度保持得高的炭粒子的材料。另外，除了炭粒子以外，也能够使用碳化了的粉末状碳化有机物粒子。该碳化有机物粒子除了能够通过碳化粉末状的有机物粒子得到以外，也能够通过粉碎碳化了的有机物而得到。进而，作为上述有机物，能够使用树脂等高分子材料、或玉米、大豆、小麦粉等谷物。在这种情况下，能够控制制造成本。
另外，在电极印刷工艺以及消失缝印刷工艺中，印刷电极材料以及消失材料使得凹进距离和应力缓和部的深度的关系满足上述关系。另外，在电极印刷工艺以及消失缝印刷工艺中，如图21～图23所示，空出间隙42以避开在后工艺的单元切断工艺中被切断的部分，进行电极材料130、140、以及消失缝层120的印刷。即，在印刷电路基板110上的相邻的印刷区域41之间设置间隙42而进行印刷。
<压接工艺>
接着，如图24所示，将形成的第1电极印刷板31、第2电极印刷板32、以及消失缝印刷板33以规定的顺序，使各印刷区域41在层叠方向上一致并层叠。这时，交替层叠第1电极印刷板31以及第2电极印刷板32，并在要形成上述缝部的位置上插入消失缝印刷板33并层叠。具体地，在本例中，在第1电极印刷板31和第2电极印刷板32的层叠构造每11层上层叠消失缝印刷板33，并层叠以使第1电极印刷板31以及第2电极印刷板32合计59枚，进而，在层叠方向的两端层叠未印刷电极材料以及消失层的印刷电路基板。这时，层叠第1电极印刷板31和第2电极印刷板32使电极材料130和电极材料140交替露出印刷区域的相对的端面。而后，将这样层叠了的基板以温度100℃加热，并且在层叠方向上以50MPa加压，制作成预备层叠体100。而且，在图24上，为了制作图纸的方便，以省略实际的层叠数的方式示出预备层叠体100。
<层叠体切断工程>
接着，如图25～图27所示，沿着切断位置43将形成的预备层叠体100按层叠方向切断，形成中间层叠体101。
而且，切断预备层叠体100可以按各个中间层叠体101进行切断，也可以包括多个中间层叠体101进行切断。在本例中，按各个中间层叠体101切断，并以各电极材料130、140以及消失缝层120露出中间层叠体101的侧面的方式切断。
而且，在图26以及图27中，为了制作图纸的方便，以省略实际的层叠数的方式示出预备层叠体100以及中间层叠体101。
<烧结工艺>
接着，加热除去在中间层叠体101的印刷电路基板110中含有的粘合剂树脂(脱脂)。加热是通过历时80个小时慢慢地升温至500℃，并保持5个小时进行的。
接着，将脱脂的中间层叠体10烧结。烧结是通过历时12个小时使其慢慢地升温至1050℃，保持2个小时后，慢慢地冷却进行的。
这样，如图18～图20所示，制作成陶瓷层叠体15，该陶瓷层叠体15具有消失缝层120消失所形成的缝状的应力缓和部11、12。
应力缓和部11、12是遍及陶瓷层叠体15的侧面全周设置缝状的空间而形成的。另外，如同图所示，所制作的陶瓷层叠体15是交替层叠印刷电路基板110烧结而形成的压电陶瓷层10和由电极材料130、140所形成的内部电极层13、14而形成的。
而后，烧结后，进行全面研磨，制作成长6mm×宽6mm×高4.4mm的陶瓷层叠体15，进而，将侧面电极17、18烧合，使其夹着陶瓷层叠体15的两个侧面。这时，各内部电极层13、14分别交替地与不同侧面的侧面电极17、18电连接。
像上述那样，如图18～图20所示，制作层叠型压电元件1。
而且，在图18以及图19中，为了制作图纸的方便，以省略实际的层叠数的方式示出层叠型压电元件1。
在本例中，制作5种层叠型压电元件(试样E4～试样E6、试样C3、试样C4)，其中，在隔着应力缓和部11、12的2个内部电极层(相邻电极层)13(53)、14(54)的凹进部132(532)、142(542)之中的、位于与该应力缓和部11、12相同侧面上的凹进部142(542)、132(532)的凹进距离143、133，与应力缓和部11、12的深度的差，即离间部5的离间距离(参照图31)不同。
即，试样E4与实施例1的上述试样E1相同，是上述「凹进距离-应力缓和部的深度」，即「相邻电极层的凹进部的凹进距离」-「位于与该凹进部相同侧面、且位于与该凹进部的层叠方向最靠近的位置的应力缓和部的深度」平均是0.2mm的层叠型压电元件。另外，在试样E1中，调查上述「凹进距离-应力缓和部的深度」的最小值为0.04mm。因此，在试样E1中，相邻电极层53、54中的凹进部532、542之中的、位于与该应力缓和部11、12相同侧面上的凹进部542、532的凹进距离143、133，比应力缓和部11、12的深度至少大0.04mm以上。
另外，试样E5以及试样E6是上述「凹进距离-应力缓和部的深度」平均分别为0.41mm、以及0.62mm、最小值分别是0.25mm以及0.52mm的层叠型压电元件。
试样C3以及试样C4是上述「凹进距离-应力缓和部的深度」平均分别为0.03mm、以及-0.22mm、最小值分别是-0.05mm以及-0.33mm的层叠型压电元件。
对于各试样，测定与正极侧的侧面电极连接的内部电极层中的全部凹进部的凹进距离。在下述的表2中示出它的平均值和范围(不均匀)。同样地，对于负极侧也测定凹进距离，在下述的表2中示出它的平均值和范围(不均匀)。
另外，测定露出陶瓷层叠体的相同侧面(正极的侧面电极侧的侧面)的全部应力缓和部的深度。在下述的表2中示出它的平均值和范围(不均匀)。同样地，对于负极侧也测定应力缓和部的深度，在下述的表2中示出它的平均值和范围(不均匀)。
接着，通过与实施例1同样的耐久性试验研究这些层叠型压电元件(试样E4～试样E6、试样C3、试样C4)的耐久性。在表2中示出其结果。
[表2]
Figure G2008800062104D00331
由表2可知，在试样E4～E6、试样C3、以及试样C4的任一试样中，对于正极侧以及负极侧都成立「全部凹进距离的平均值<全部应力缓和部深度的平均值」这样的关系。
另外，如表2可知，在试样E4～E6中，如果在层叠型压电元件的层叠方向的剖面上，比较任意位置的应力缓和部11、12的深度和隔着该应力缓和部11、12而相邻的内部电极层13(53)、14(54)的凹进部132(532)、142(542)的凹进距离133、143，那么隔着应力缓和部11、12的2个内部电极层(相邻电极层)13(53)、14(54)的凹进部132(532)、142(542)之中的、位于与该应力缓和部11、12相同侧面上的凹进部142(542)、132(532)的凹进距离143、133，比该应力缓和部11、12的深度111、121平均大0.2mm以上，最小也大0.04mm以上(参照图19以及图20)。另外，试样E4～试样E6具有离间部5，在与层叠方向垂直的方向上将相邻电极层53、54中的内部电极部531、541的外周端部539、549、和位于与该相邻电极层53、54的凹进部532、542相同侧面的应力缓和部12、11的前端部122、112隔开距离(参照图31)。因此，本发明的实施例涉及的试样E4～试样E6，即使将含有应力缓和部11、12的压电陶瓷层10作为驱动层，也能够抑制或防止在应力缓和部11、12上施加的过大电场，且如表2可知，与比较例(试样C3以及试样C4)相比显示出了超过2倍的出色寿命。
另一方面，在试样C3中，如表2可知，虽然相邻电极层的凹进部的凹进距离，比应力缓和部的深度平均大0.03mm，但存在该凹进距离比应力缓和部的深度小0.05mm的部分。
另外，在试样C4中，如表2可知，相邻电极层的凹进距离即使是平均，最小也比应力缓和部的深度小。
因此，试样C3以及试样C4中，在应力缓和部的至少前端有可能施加过大的电场，如表2可知，与上述试样E4～试样E6相比寿命显著地下降。
如上述那样，若采用本例，能够提供几乎不损害位移性能、更可靠地防止绝缘电阻的下降、耐久性出色的层叠型压电元件(试样E4～试样E6)。
另外，在本例中，在内部电极层13、14之间的压电陶瓷层10内形成了应力缓和部11、12(参照图19)，但例如图28所示，也能够形成在与内部电极层13、14大致相同的层上。在这种情况下，在内部电极层13、14的凹进部132、142不形成应力缓和部11、12，而能够形成在内部电极部131、141和侧面电极17、18电连接一侧的侧面上露出的应力缓和部。
(实施例3)
接着，使用图32～图35对本发明的实施例中这样的层叠型压电元件进行说明。
如图32～34所示，与实施例1相同，本例的层叠型压电元件1，具有：交替层叠多个压电陶瓷层10和多个内部电极层23、24而形成的陶瓷层叠体15、和形成在其侧面的一对侧面电极17、18。内部电极层23、24包括：具有导电性的内部电极部231、241、和其外周端部从陶瓷层叠体15的外周面152向内侧以规定的凹进距离凹进的凹进部232、242，且内部电极层23、24交替地与不同的侧面电极17、18电连接。
陶瓷层叠体15在从其侧面向内侧凹陷的缝状的区域上，具有能够使形状比压电陶瓷层10更容易变化的应力缓和部11、12。
在本例中，应力缓和部11(12)是从陶瓷层叠体15的侧面向内侧凹陷的缝状的沟部(空间)，且沿着周向形成在遍及陶瓷层叠体15的外周面全周。另外，应力缓和部11(12)形成在内部电极层23、和内部电极层24之间的压电陶瓷层10内，且形成在不与内部电极部231、241或者凹进部232、242接触的位置上。
如图34所示，在层叠型压电元件1的层叠方向的剖面上，在陶瓷层叠体15的相同侧面151(152)露出的全部应力缓和部11(12)的深度的平均115(125)，比形成在与该应力缓和部11(12)相同侧面的全部上述凹进部242(232)的凹进距离的平均145(135)大。
另外，如图33以及图34所示，在上述层叠型压电元件1的层叠方向的剖面上，如果将形成在负极的上述侧面电极17侧上的上述应力缓和部作为负极侧缓和部11，将隔着该负极侧缓和部11而相邻的2个上述内部电极层23、24之中的与负极侧的上述侧面电极17电连接的上述内部电极层作为基准电极层235，那么相对于上述负极侧缓和部11沿层叠方向隔着上述基准电极235而相邻、且具有与正极侧的侧面电极18连接的内部电极层241的内部电极24的凹进部242的凹进距离243，比上述负极侧缓和部11的深度大。即，形成为与上述基准电极层235最靠近的、具有与正极侧的侧面电极18电连接的内部电极部241的内部电极层24的凹进部242的凹进距离243，换言之，隔着上述基准电极层235而与该基准电极层235相邻的、与正极侧的侧面电极18连接的2个内部电极层之中的、在层叠方向上间隔上述基准电极层235位于与上述负极侧应力缓和部11相反侧的内部电极层24的凹进部242的凹进距离243，比与上述基准电极层235相邻的负极侧缓和部11的深度大。
另外，在上述层叠型压电元件1的层叠方向的剖面上，将形成在正极的侧面电极18侧上的上述应力缓和部作为正极侧缓和部12，且隔着该正极侧缓和部12而与其相邻的2个内部电极层23、24之中的与负极侧的侧面电极17电连接的内部电极层23的凹进部232的凹进距离233，比正极侧缓和部12的深度121大。即，隔着正极侧缓和部12而相邻的2个内部电极层23、24之中的、与负极侧的侧面电极17电连接的内部电极层23的凹进部232的凹进距离233，比与该内部电极层23相邻的正极侧缓和部12的深度121大。
接着，使用图36～42对本例的层叠型压电元件的制造方法进行说明。与实施例1以及2相同，在本例中，通过实施印刷电路基板制作工艺、电极印刷工艺、消失缝印刷工艺、压接工艺、层叠体切断工艺、以及烧结工艺，制作层叠型压电元件。
以下，对各个工艺逐一说明制造方法。
<印刷电路基板制作工艺>
首先，准备作为压电材料的锆酸钛酸铅(PZT)等陶瓷原料粉末。具体地，准备Pb3O4、SrCO3、ZrO2、TiO2、Y2O3以及Nb2O5作为出发原料，将这些出发原料以成为目的组成PbZrO3-PbTiO3-Pb(Y1/2Nb1/2)O3的化学计量比称量、湿式混合、以温度850℃煅烧5个小时。接着，将煅烧粉用微粒研磨机湿式粉碎。将这些煅烧粉粉碎物(粒径(D50值)：0.7±0.05μm)干燥后，添加溶剂、粘合剂(binder)、可塑剂、分散剂等，用球磨机混合，将得到的浆体一边在真空装置内用搅拌机搅拌一边进行真空脱泡、粘度调整。
而后，利用刮粉刀法，在载体膜上涂敷上述浆体，成型了厚度80μm的长形状的印刷电路基板。将该印刷电路基板以规定的大小切断，制作成宽幅的印刷电路基板110(图36～图38)。
而且，作为印刷电路基板的成型方法，除了在本例中使用的刮粉刀法之外，可以采用挤出成型法或其他各种方法。
<电极印刷工艺>
接着，如图36以及图37所示，在印刷电路基板110上印刷作为内部电极层的电极材料130、140，形成第1电极印刷板31以及第2电极印刷板32两种基板。
以下，对电极印刷板31、32的形成进行进一步说明。
在形成第1电极印刷板31时，如图37所示，在印刷电路基板110上的印刷区域41，在最终成为内部电极层231的部分印刷电极材料130，而形成第1电极印刷板31。
另外，如图36所示，在形成第2电极印刷板32时，与第1电极印刷板相同，在印刷电路基板110上的印刷区域41，在最终成为内部电极层241的部分印刷电极材料140。由此形成第2电极印刷板32。
在第1电极印刷板31以及第2电极印刷板32上，印刷电路基板110上形成的电极材料130、140分别在不同的侧面露出。
而且，在本例中，使用糊状Ag/Pd合金作为电极材料130、140。另外，除了上述以外，也可以使用Ag、Pd、Cu、Ni等单质、Cu/Ni等合金。
<消失缝印刷工艺>
另外，在本例中，在将要制造的层叠型压电元件1的陶瓷层叠体15的侧面设置缝部11、12(参照图32～图35)，因此如图38所示，进行消失缝印刷工艺，形成消失缝印刷板33。
如同图所示，在上述印刷电路基板110上的印刷区域41，在最终成为应力缓和部11、12的部分上印刷包括通过烧结而消失的消失材料的消失缝层120。由此，形成消失缝印刷板133。
而且，在本例中，作为构成消失缝层120的消失材料，使用包含热变形小、能够使通过烧结工艺所形成的沟的形状精度保持得高的炭粒子的材料。另外，除了炭粒子以外，也能够使用碳化了的粉末状碳化有机物粒子。该碳化有机物粒子除了能够通过碳化粉末状的有机物粒子得到以外，也能够通过粉碎碳化了的有机物而得到。进而，作为上述有机物，能够使用树脂等高分子材料、或玉米、大豆、小麦粉等谷物。在这种情况下，能够控制制造成本。
另外，在电极印刷工艺以及消失缝印刷工艺中，印刷电极材料以及消失材料使得凹进距离和应力缓和部的深度的关系满足上述关系。另外，在电极印刷工艺以及消失缝印刷工艺中，如图36～图38所示，空出间隙42以避开在后工艺的单元切断工艺中被切断的部分，而进行电极材料130、140、以及消失缝层120的印刷。即，在印刷电路基板110上的相邻的印刷区域41之间设置间隙42而进行印刷。
<压接工艺>
接着，如图39所示，将形成的第1电极印刷板31、第2电极印刷板32、以及消失缝印刷板33以规定的顺序，使各印刷区域41在层叠方向上一致并层叠。这时，交替层叠第1电极印刷板31以及第2电极印刷板32，并在要形成上述缝部的位置上插入消失缝印刷板并层叠。具体地，在本例中，在第1电极印刷板31和第2电极印刷板32的层叠构造每11层上层叠消失缝印刷板33，并层叠使第1电极印刷板31以及第2电极印刷板32合计59枚，进而，在层叠方向的两端层叠未印刷电极材料以及消失层的印刷电路基板。这时，层叠第1电极印刷板31和第2电极印刷板32使电极材料130和电极材料140交替露出印刷区域的相对的端面。而后，将这样层叠了的基板以温度100℃加热，并且在层叠方向上以50MPa加压，制作成预备层叠体100。而且，在图39上，为了制作图纸的方便，以省略实际的层叠数的方式示出预备层叠体100。
<层叠体切断工程>
接着，如图40～图43所示，沿着切断位置43将形成了的预备层叠体100按层叠方向切断，形成中间层叠体101。
而且，切断预备层叠体100可以按各个中间层叠体101进行切断，也可以包括多个中间层叠体101进行切断。在本例中，按各个中间层叠体101切断，并以各电极材料130、140以及消失缝层120露出中间层叠体101的侧面的方式切断。
而且，在图41以及图42中，为了制作图纸的方便，以省略实际的层叠数的方式示出预备层叠体100以及中间层叠体10。
<烧结工艺>
接着，加热除去在中间层叠体10的印刷电路基板110中含有的粘合剂树脂(脱脂)。加热是通过历时80个小时慢慢地升温至500℃，并保持5个小时进行的。
接着，将脱脂的中间层叠体10烧结。烧结是通过历时12个小时使其慢慢地升温至1050℃，保持2个小时后，慢慢地冷却进行的。
这样，如图32～图34所示，制作成陶瓷层叠体15，该陶瓷层叠体15具有消失缝层120消失所形成的缝状的应力缓和部11、12。应力缓和部11、12是遍及陶瓷层叠体15的侧面全周设置缝状的空间而形成的。另外，如同图所示，所制作的陶瓷层叠体10是交替层叠印刷电路基板110烧结而形成的压电陶瓷层10和由电极材料130、140所形成的内部电极层23、24而形成的。
而后，烧结后，进行全面研磨，制作成长6mm×宽6mm×高4.4mm的陶瓷层叠体15，进而，将侧面电极17、18烧合，使其夹着陶瓷层叠体15的两个侧面。这时，各内部电极层13、14分别交替地与不同侧面的侧面电极17、18电连接。
像上述那样，如图32～图34所示，制作层叠型压电元件1。
而且，在图32以及图34中，为了制作图纸的方便，以省略实际的层叠数的方式示出层叠型压电元件1。
在本例中，制作5种层叠型压电元件(试样F1～试样F3、试样G1、试样G2)，其中，相对于负极侧缓和部11沿层叠方向隔着并与基准电极层235相邻、且与正极侧的侧面电极18连接的内部电极层241的凹进部242的凹进距离243与上述负极侧缓和部11的深度之间的差、以及与形成在正极的侧面电极18侧上的正极侧缓和部12相邻的、与负极侧的上述侧面电极17电连接的内部电极层23的上述凹进部232的凹进距离233与正极侧应力缓和部12的深度之间的差不同，上述基准电极层235与形成在负极的侧面电极17侧的负极侧缓和部11相邻并与负极的侧面电极17侧电连接。
即，试样F1与实施例1的上述试样E1相同，是上述「凹进距离-应力缓和部的深度」平均是0.2mm的层叠型压电元件。另外，在试样F1中，调查上述「凹进距离-应力缓和部的深度」的最小值为0.04mm。因此，在试样F1中，与负极侧连接的相邻电极235的凹进部232的凹进距离233，比正极侧应力缓和部12的深度111至少大0.04mm以上(参照图33)。另外，相对于负极侧缓和部11，沿层叠方向相邻、且与正极侧的侧面电极18连接的内部电极层241的凹进部242的凹进距离243，比负极侧应力缓和部11的深度121至少大0.04mm以上。
另外，试样F2以及试样F3是上述「凹进距离-应力缓和部的深度」平均分别为0.39mm、以及0.58mm、最小值分别是0.28mm以及0.49mm的层叠型压电元件。
试样G1以及试样G2是平均分别为0.05mm、以及-0.20mm、最小值分别是-0.03mm以及-0.30mm的层叠型压电元件。
对于各试样，测定与正极侧的侧面电极连接的内部电极层的全部凹进部的凹进距离。在下述的表3中示出它的平均值和范围(不均匀)。同样地，对于负极侧，也测定凹进距离，在下述的表3中示出它的平均值和范围(不均匀)。
另外，测定在陶瓷层叠体的相同侧面(正极的侧面电极侧的侧面)露出的全部应力缓和部的深度。在下述的表3中示出它的平均值和范围(不均匀)。同样地，对于负极侧，也测定应力缓和部的深度，在下述的表3中示出它的平均值和范围(不均匀)。
接着，通过与实施例1同样的耐久性试验研究这些层叠型压电元件(试样F1～试样F3、试样G1、试样G2)的耐久性。在表3中示出其结果。
[表3]
Figure G2008800062104D00411
由表3可知，在试样F1～F3、试样G1、以及试样G2的任一试样中，对于正极侧以及负极侧都成立「全部凹进距离的平均值<全部应力缓和部深度的平均值」这样的关系。
另外，如表3可知，在试样F1～F3中，在层叠型压电元件的层叠方向的剖面上，与负极侧连接的相邻电极235的凹进部232的凹进距离233，比正极侧应力缓和部12的深度111平均大0.2mm以上、最小也大0.04mm以上，且相对于负极侧缓和部11沿层叠方向隔着而相邻、且与正极侧的侧面电极18连接的内部电极层241的凹进部242的凹进距离243，比负极侧应力缓和部11的深度121平均大0.2mm以上、最小也大0.04mm以上(参照图33)。另外，试样F1～试样F3具有基准电极层235、以及离间部6、7，该离间部在与层叠方向垂直的方向上将相对于负极侧缓和部11沿着层叠方向隔着而相邻、且与正极侧的侧面电极18连接的内部电极层54的内部电极部531、541的外周端部539、549，和位于与电极层53、54的凹进部532、542相同侧面的应力缓和部12、11的前端部122、112隔开距离(参照图35)。因此，本发明的实施例涉及的试样F1～试样F3，即使将含有应力缓和部11、12的压电陶瓷层10作为驱动层，也由于未在绝缘电阻容易下降的部位施加电场，如表3可知，与比较例(试样G1以及试样G2)相比显示出了超过2倍的出色寿命。
另一方面，在试样G1中，如表3可知，虽然上述「凹进距离-应力缓和部的深度」平均变大0.03mm，但存在该凹进距离比应力缓和部的深度小0.05mm的部分。
另外，在试样G2中，如表2可知，无论平均，还是最小，都比应力缓和部的深度小。
因此，试样G1以及试样G2中，在应力缓和部的至少前端有可能施加过大的电场，如表3可知，与上述试样F1～试样F3相比寿命显著地下降。
如上述那样，若采用本例，能够提供几乎不损害位移性能、更可靠地防止绝缘电阻的下降、耐久性出色的层叠型压电元件(试样F1～试样F3)。
另外，在本例中，图43中示出用组合的图形形成的内部电极部231、241和缝层11、12。本发明并不限定这个图形。在沿层叠方向透视该陶瓷层叠体的情况下，陶瓷层叠体具有全部的内部电极部重合的区域即重合部、和仅至少一部分的内部电极部重合、或全部未重合的区域即非重合部，应力缓和部能够形成在上述非重合部19上。
在图44(a)～(c)中示出内部电极部231、241和缝层11、12的组合图形。即使是任意图形，也能充分发挥本发明的效果。

Claims (22)

1.一种层叠型压电元件，具有将多个压电陶瓷层和多个内部电极层交替层叠而成的陶瓷层叠体、以及在与该陶瓷层叠体的层叠方向垂直的方向的侧面形成的一对侧面电极，其特征在于，
上述内部电极层包括具有导电性的内部电极形成区域、以及该内部电极形成区域的外周端部从上述陶瓷层叠体的外周面向内侧以规定的后退距离后退的内部电极非形成区域，并在上述内部电极形成区域交替地与上述一对侧面电极中的某一个电连接；
上述陶瓷层叠体具有从该陶瓷层叠体的侧面向内侧以规定的深度凹陷的缝状的应力缓和部；
隔着上述应力缓和部而与该应力缓和部相邻的2个内部电极层的上述内部电极非形成区域的上述后退距离，在上述层叠型压电元件的层叠方向的剖面上，比位于与该内部电极非形成区域相同的侧面、且在层叠方向与该内部电极非形成区域相邻的上述应力缓和部的深度大。
2.在权利要求1中记载的层叠型压电元件，其特征在于，
在上述层叠型压电元件的上述层叠方向的剖面上，除了隔着上述应力缓和部的2个上述内部电极层以外，上述应力缓和部与形成为在上述层叠方向上最靠近该应力缓和部的其他上述应力缓和部之间所隔着的至少1个上述内部电极层的上述内部电极非形成区域的上述后退距离，比上述应力缓和部的深度小。
3.在权利要求1或2中记载的层叠型压电元件，其特征在于，
在上述层叠型压电元件的层叠方向的剖面上，在上述陶瓷层叠体的相同侧面露出的全部应力缓和部的深度的平均值，比形成在与该应力缓和部相同的侧面上的全部上述内部电极非形成区域的后退距离的平均值大。
4.在权利要求1或2中记载的层叠型压电元件，其特征在于，
在上述层叠型压电元件的层叠方向的剖面上，除了隔着上述应力缓和部的2个内部电极层之中的、在与该应力缓和部相同的侧面上具有上述内部电极非形成区域一侧的上述内部电极层以外，全部的上述内部电极层的上述内部电极非形成区域的后退距离，比形成在与该内部电极非形成区域相同的侧面上的应力缓和部之中的、深度最小的应力缓和部的深度小。
5.在权利要求1或2中记载的层叠型压电元件，其特征在于，
在上述层叠型压电元件的层叠方向的剖面上，隔着上述应力缓和部的2个上述内部电极层的上述内部电极非形成区域之中的、位于与该应力缓和部相同的侧面的上述内部电极非形成区域的上述后退距离，比上述应力缓和部的深度大0.04mm以上。
6.在权利要求1或2中记载的层叠型压电元件，其特征在于，
在上述层叠型压电元件的层叠方向的剖面上，隔着上述应力缓和部的2个内部电极层的上述内部电极非形成区域之中的、位于与该应力缓和部相同的侧面的上述内部电极非形成区域的上述后退距离，比位于与该内部电极非形成区域相同的侧面的上述应力缓和部的深度平均大0.2mm以上。
7.在权利要求1或2中记载的层叠型压电元件，其特征在于，
上述压电陶瓷层以钛酸锆酸铅为主要成分，上述内部电极形成区域以AgPd合金为主要成分。
8.在权利要求1或2中记载的层叠型压电元件，其特征在于，
上述层叠型压电元件用于燃料喷射阀。
9.一种层叠型压电元件，具有将多个压电陶瓷层和多个内部电极层交替层叠而成的陶瓷层叠体、以及在与该陶瓷层叠体的层叠方向垂直的方向的侧面形成的一对侧面电极，其特征在于，
上述内部电极层包括具有导电性的内部电极形成区域、以及该内部电极形成区域的外周端部从上述陶瓷层叠体的外周面向内侧以规定的后退距离后退的内部电极非形成区域，并在上述内部电极形成区域交替地与上述一对侧面电极中的某一个电连接；
上述陶瓷层叠体具有从该陶瓷层叠体的侧面向内侧以规定的深度凹陷的缝状的应力缓和部；
在上述层叠型压电元件的层叠方向的剖面上，将形成在负极的上述侧面电极侧的上述应力缓和部作为负极侧缓和部，将隔着该负极侧缓和部而相邻的2个上述内部电极层之中的与负极侧的上述侧面电极电连接的上述内部电极层作为基准电极层，则相对于上述负极侧缓和部在层叠方向隔着上述基准电极层而相邻、且与正极侧的侧面电极连接的内部电极层的上述内部电极非形成区域的上述后退距离，比上述负极侧缓和部的深度大；
在上述层叠型压电元件的层叠方向的剖面上，将形成在正极的侧面电极侧的上述应力缓和部作为正极侧缓和部，隔着该正极侧缓和部而相邻的2个内部电极层之中的与负极侧的上述侧面电极电连接的上述内部电极层的上述内部电极非形成区域的上述后退距离，比上述正极侧缓和部的深度大。
10.在权利要求9中记载的层叠型压电元件，其特征在于，
在上述层叠型压电元件的层叠方向的剖面上，除了相对于上述应力缓和部在层叠方向隔着上述基准电极层而相邻、且与正极侧的侧面电极连接的内部电极层、以及隔着上述正极侧缓和部而相邻的2个内部电极层之中的与负极侧的上述侧面电极电连接的上述内部电极层以外的全部上述内部电极层的上述内部电极非形成区域的上述后退距离，比形成在与该内部电极非形成区域相同的侧面上的应力缓和部之中的、深度最小的应力缓和部的深度小。
11.在权利要求9或10中记载的层叠型压电元件，其特征在于，
在上述层叠型压电元件的层叠方向的剖面上，在上述陶瓷层叠体的相同侧面露出的全部应力缓和部的深度的平均值，比形成在与该应力缓和部相同的侧面的全部上述内部电极非形成区域的上述后退距离的平均值大。
12.在权利要求9或10中记载的层叠型压电元件，其特征在于，
在上述层叠型压电元件的层叠方向的剖面上，隔着上述正极侧缓和部而相邻的2个内部电极层之中的与负极侧的上述侧面电极电连接的上述内部电极层的上述内部电极非形成区域的上述后退距离，比上述正极侧缓和部的深度大0.04mm以上。
13.在权利要求9或10中记载的层叠型压电元件，其特征在于，
在上述层叠型压电元件的层叠方向的剖面上，隔着上述正极侧缓和部而相邻的2个内部电极层之中的与负极侧的上述侧面电极电连接的上述内部电极层的上述内部电极非形成区域的上述后退距离，比上述正极侧缓和部的深度平均大0.2mm以上。
14.在权利要求9或10中记载的层叠型压电元件，其特征在于，
上述压电陶瓷层以钛酸锆酸铅为主要成分，上述内部电极形成区域以AgPd合金为主要成分。
15.在权利要求9或10中记载的层叠型压电元件，其特征在于，
上述层叠型压电元件用于燃料喷射阀。
16.一种层叠型压电元件，具有将多个压电陶瓷层和多个内部电极层交替层叠而成的陶瓷层叠体、以及在与该陶瓷层叠体的层叠方向垂直的方向的侧面形成的一对侧面电极，其特征在于，
上述内部电极层包括具有导电性的内部电极形成区域、以及该内部电极形成区域的外周端部从上述陶瓷层叠体的外周面向内侧以规定的后退距离后退的内部电极非形成区域，并在上述内部电极形成区域交替地与上述一对侧面电极中的某一个电连接；
上述陶瓷层叠体具有从该陶瓷层叠体的侧面向内侧以规定的深度凹陷的缝状的应力缓和部；
将隔着上述应力缓和部的2个内部电极层作为相邻电极层，则在上述层叠型压电元件的层叠方向的剖面上具有离间部，该离间部沿着与上述层叠方向垂直的方向，将上述相邻电极层的上述内部电极形成区域的上述外周端部、与位于与该相邻电极层的上述内部电极非形成区域相同的侧面上的上述应力缓和部的前端部隔开距离。
17.在权利要求16中记载的层叠型压电元件，其特征在于，
在上述层叠型压电元件的上述层叠方向的剖面上，除了上述相邻电极层以外，上述应力缓和部与形成为在上述层叠方向上最靠近该应力缓和部的其他上述应力缓和部之间所隔着的至少1个上述内部电极层的上述后退距离，比上述应力缓和部的深度小。
18.在权利要求16或17中记载的层叠型压电元件，其特征在于，
在上述层叠型压电元件的层叠方向的剖面上，在上述陶瓷层叠体的相同侧面露出的全部应力缓和部的深度的平均值，比形成在与该应力缓和部相同的侧面上的全部上述内部电极非形成区域的后退距离的平均值大。
19.在权利要求16或17中记载的层叠型压电元件，其特征在于，
上述离间部的离间距离为0.04mm以上。
20.在权利要求16或17中记载的层叠型压电元件，其特征在于，
在上述层叠型压电元件中，上述离间部的离间距离平均为0.2mm以上。
21.在权利要求16或17中记载的层叠型压电元件，其特征在于，
上述压电陶瓷层以钛酸锆酸铅为主要成分，上述内部电极形成区域以AgPd合金为主要成分。
22.在权利要求16或17中记载的层叠型压电元件，其特征在于，
上述层叠型压电元件用于燃料喷射阀。
CN2008800062104A 2007-02-26 2008-02-26 层叠型压电元件 Expired - Fee Related CN101622727B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2007046070 2007-02-26
JP046070/2007 2007-02-26
JP017946/2008 2008-01-29
JP2008017946 2008-01-29
JP042111/2008 2008-02-22
JP2008042111A JP4911066B2 (ja) 2007-02-26 2008-02-22 積層型圧電素子
PCT/JP2008/053229 WO2008105382A1 (ja) 2007-02-26 2008-02-26 積層型圧電素子

Publications (2)

Publication Number Publication Date
CN101622727A CN101622727A (zh) 2010-01-06
CN101622727B true CN101622727B (zh) 2011-01-12

Family

ID=39721214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800062104A Expired - Fee Related CN101622727B (zh) 2007-02-26 2008-02-26 层叠型压电元件

Country Status (5)

Country Link
US (1) US8240582B2 (zh)
EP (1) EP2141751B1 (zh)
JP (1) JP4911066B2 (zh)
CN (1) CN101622727B (zh)
WO (1) WO2008105382A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008047460A1 (en) * 2006-10-20 2008-04-24 Kyocera Corporation Piezoelectric actuator unit and method for manufacturing the same
US8212451B2 (en) * 2006-10-31 2012-07-03 Kyocera Corporation Multi-layer piezoelectric element having a plurality of junction sections and injection apparatus employing the same
DE102006062076A1 (de) * 2006-12-29 2008-07-10 Siemens Ag Piezokeramischer Vielschichtaktor und Verfahren zu seiner Herstellung
DE102010020192A1 (de) * 2010-05-11 2011-11-17 Epcos Ag Piezoelektrisches Vielschichtbauelement
JP5714713B2 (ja) * 2010-11-04 2015-05-07 アルグラ・ホールディング・アーゲー 圧電信号発生器
JP5842635B2 (ja) * 2012-01-27 2016-01-13 Tdk株式会社 積層型圧電素子
DE102012111023A1 (de) * 2012-11-15 2014-05-15 Epcos Ag Vielschichtkondensator und Verfahren zur Herstellung eines Vielschichtkondensators
DE102013200242A1 (de) * 2013-01-10 2014-07-10 Robert Bosch Gmbh Piezoelektrisches Bauteil und Verfahren zur Herstellung eines piezoelektrischen Bauteils
JP2014183054A (ja) * 2013-03-15 2014-09-29 Ricoh Co Ltd 圧電素子、液滴吐出ヘッド、液滴吐出装置、画像形成装置及び圧電素子の製造方法
JP6226451B2 (ja) * 2013-06-26 2017-11-08 日本特殊陶業株式会社 圧電素子および圧電アクチュエータ
JP6274393B2 (ja) * 2013-08-30 2018-02-07 日本特殊陶業株式会社 圧電素子
CN103573506B (zh) * 2013-11-19 2016-03-16 中国第一汽车股份有限公司无锡油泵油嘴研究所 带压电执行元件的电控高压共轨喷油器
WO2016031302A1 (ja) * 2014-08-28 2016-03-03 京セラ株式会社 圧電素子及びこれを備えた音響発生器、音響発生装置、電子機器
US9786831B1 (en) * 2016-01-27 2017-10-10 Magnecomp Corporation Suspension having a stacked D33 mode PZT actuator with constraint layer
US11201571B2 (en) * 2016-03-25 2021-12-14 Canon Kabushiki Kaisha Method of manufacturing an oscillator
DE102019201650A1 (de) 2019-02-08 2020-08-13 Pi Ceramic Gmbh Verfahren zur Herstellung eines piezoelektrischen Stapelaktors und piezoelektrischer Stapelaktor, vorzugsweise hergestellt nach dem Verfahren
JP7517005B2 (ja) * 2020-09-11 2024-07-17 株式会社リコー 液体吐出ヘッドおよび液体を吐出する装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1396668A (zh) * 2001-07-09 2003-02-12 株式会社村田制作所 积层压电器件及其制法和压电致动器
CN1877878A (zh) * 2005-04-18 2006-12-13 株式会社电装 层叠压电元件

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0094078B1 (en) 1982-05-11 1988-11-02 Nec Corporation Multilayer electrostrictive element which withstands repeated application of pulses
JPH065794B2 (ja) 1982-05-11 1994-01-19 日本電気株式会社 電歪効果素子
JPS62271478A (ja) 1986-05-19 1987-11-25 Nec Corp 電歪効果素子の製造方法
US5163209A (en) * 1989-04-26 1992-11-17 Hitachi, Ltd. Method of manufacturing a stack-type piezoelectric element
JPH0353572A (ja) * 1989-07-21 1991-03-07 Nec Corp 電歪効果素子
JPH03241782A (ja) 1990-02-19 1991-10-28 Nec Corp 電歪効果素子
JP2645628B2 (ja) 1992-06-02 1997-08-25 富士電気化学株式会社 積層型電歪／圧電素子
JPH08274381A (ja) 1995-03-31 1996-10-18 Chichibu Onoda Cement Corp 積層型圧電アクチュエータ及びその製造方法
DE69634797T2 (de) * 1996-01-11 2006-04-27 Wac Data Services Co. Ltd., Fujimi Laminierter piezoelektrischer Antrieb und Verfahren
JPH11186625A (ja) 1997-12-24 1999-07-09 Hitachi Ltd 圧電素子
JPH11341838A (ja) * 1998-05-20 1999-12-10 Tokin Ceramics Corp 積層型圧電アクチュエータ
JP2000244033A (ja) 1999-02-17 2000-09-08 Murata Mfg Co Ltd 積層型圧電トランス
JP4658280B2 (ja) 1999-11-29 2011-03-23 太平洋セメント株式会社 積層型圧電アクチュエータ
DE10206115A1 (de) * 2001-03-06 2002-09-19 Ceramtec Ag Piezokeramische Vielschichtaktoren sowie ein Verfahren zu ihrer Herstellung
JP2004264063A (ja) 2003-02-20 2004-09-24 Ihi Aerospace Co Ltd 撮像装置
JP2004288794A (ja) * 2003-03-20 2004-10-14 Nec Tokin Corp 積層型圧電素子およびその製造方法
JP2005005680A (ja) * 2003-05-21 2005-01-06 Denso Corp 圧電アクチュエータ
JP2005191047A (ja) 2003-12-24 2005-07-14 Kyocera Corp 積層型圧電素子および噴射装置
JP4470504B2 (ja) * 2004-02-03 2010-06-02 株式会社デンソー 積層型圧電素子及びその製造方法
JP4569153B2 (ja) * 2004-04-14 2010-10-27 株式会社デンソー 積層型圧電素子及び、その製造方法
JP4931334B2 (ja) * 2004-05-27 2012-05-16 京セラ株式会社 噴射装置
DE102004047105A1 (de) 2004-09-29 2006-05-24 Robert Bosch Gmbh Piezoaktor mit spannungsabbauenden Strukturen
JP2006165193A (ja) 2004-12-06 2006-06-22 Denso Corp 中空積層型圧電素子及びその製造方法
JP4806929B2 (ja) 2004-12-15 2011-11-02 Ｔｄｋ株式会社 積層型圧電素子の製造方法
JP4894143B2 (ja) * 2004-12-20 2012-03-14 株式会社デンソー セラミック積層体の製造方法
JP2006210423A (ja) 2005-01-25 2006-08-10 Denso Corp 積層型圧電素子及びその製造方法
JP4967239B2 (ja) 2005-02-04 2012-07-04 Ｔｄｋ株式会社 積層型圧電素子
JP2006229068A (ja) 2005-02-18 2006-08-31 Tdk Corp 積層型圧電素子の製造方法
JP5068936B2 (ja) 2005-02-24 2012-11-07 Ｔｄｋ株式会社 積層型圧電素子の製造方法
DK1944813T3 (da) 2005-09-16 2011-06-06 Delphi Tech Holding Sarl Piezoelektrisk aktuator
CN101507093B (zh) * 2006-08-23 2012-05-23 日本碍子株式会社 用于超声电机的压电致动器元件
JP4930410B2 (ja) * 2007-02-26 2012-05-16 株式会社デンソー 積層型圧電素子
JP2008216850A (ja) * 2007-03-07 2008-09-18 Konica Minolta Business Technologies Inc 定着装置及び画像形成装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1396668A (zh) * 2001-07-09 2003-02-12 株式会社村田制作所 积层压电器件及其制法和压电致动器
CN1877878A (zh) * 2005-04-18 2006-12-13 株式会社电装 层叠压电元件

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP特开2004-288794A 2004.10.14
JP特开2005-340540A 2005.12.08
JP特开2006-179525A 2006.07.06
JP特开平11-186625A 1999.07.09

Also Published As

Publication number Publication date
EP2141751A4 (en) 2014-04-02
CN101622727A (zh) 2010-01-06
EP2141751A1 (en) 2010-01-06
WO2008105382A1 (ja) 2008-09-04
JP4911066B2 (ja) 2012-04-04
US8240582B2 (en) 2012-08-14
JP2009206109A (ja) 2009-09-10
US20100140379A1 (en) 2010-06-10
EP2141751B1 (en) 2016-12-14

Similar Documents

Publication Publication Date Title
CN101622727B (zh) 层叠型压电元件
CN103915253A (zh) 陶瓷电子部件的制造方法及陶瓷电子部件
TWI333664B (en) Production method of multilayer ceramic electronic device
JP4930410B2 (ja) 積層型圧電素子
US8035474B2 (en) Semi-conductive ceramic material and NTC thermistor using the same
CN101549991A (zh) 压电陶瓷及使用该压电陶瓷的压电元件
JP4843948B2 (ja) 積層型圧電素子
JP4854831B2 (ja) 積層型圧電アクチュエータ
JP4727458B2 (ja) 圧電セラミックス用焼結助剤、ｂｎｔ−ｂｔ系圧電セラミックス、積層型圧電デバイスおよびｂｎｔ−ｂｔ系圧電セラミックスの製造方法
JP2008147247A (ja) 積層型圧電素子
WO2021131142A1 (ja) 電気熱量効果素子
WO2006068245A1 (ja) 積層型圧電セラミック部品、及び積層型圧電セラミック部品の製造方法
JP5109766B2 (ja) 熱電モジュール
CN101903308B (zh) 压电陶瓷多层元件
KR20210045925A (ko) 세라믹 전자 부품 및 그 제조 방법
CN107235724A (zh) 压电陶瓷溅射靶材、无铅压电薄膜以及压电薄膜元件
JP5158200B2 (ja) 熱電変換モジュールおよび熱電変換モジュールの製造方法
WO2009142240A1 (ja) 熱電変換モジュールおよび熱電変換モジュールの製造方法
JP6313175B2 (ja) 積層型圧電素子、圧電アクチュエータおよびこれを備えたマスフローコントローラ
JP2007258301A (ja) 積層型圧電素子及びその製造方法
JP4296159B2 (ja) 積層型ｎｔｃサーミスタ
JP2013048174A (ja) チップバリスタ
TW201606813A (zh) 電壓非線性電阻元件及其製法
JP2010225911A (ja) 積層型圧電素子
JP2008218592A (ja) 薄膜バリスタおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110112

Termination date: 20180226