JP4296159B2

JP4296159B2 - 積層型ｎｔｃサーミスタ

Info

Publication number: JP4296159B2
Application number: JP2005084380A
Authority: JP
Inventors: 寛和小林; 弘幸佐藤; 吾郎武内; 孝樹山田; 啓介赤城
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2005-03-23
Filing date: 2005-03-23
Publication date: 2009-07-15
Anticipated expiration: 2025-03-23
Also published as: JP2006269659A

Description

本発明は、積層型ＮＴＣサーミスタに関する。

一般的に、所定のＢ定数を有するＮＴＣサーミスタにおいては、温度に対して出力電圧が曲線的に変化するので、その出力電圧を処理するためにはマイクロコンピュータが必要になるなど、回路が複雑化するという問題があった。

このような問題を解決するために、第１のＢ定数を有するＮＴＣサーミスタと、第１のＢ定数と異なる第２のＢ定数を有するＮＴＣサーミスタとが並列又は直列に接続されて構成された複合型ＮＴＣサーミスタが提案されている（例えば、特許文献１参照）。このような複合型ＮＴＣサーミスタによれば、温度に対して出力電圧が直線的に変化するので、回路を単純化することが可能になる。
特開２００３−２７２９０４号公報

ところで、近時、上述したような複合型ＮＴＣサーミスタを一素子で具現化することが要請されていた。

そこで、本発明は、このような事情に鑑みてなされたものであり、温度に対して直線的に変化する出力電圧を得ることができる積層型ＮＴＣサーミスタを提供することを目的とする。

上記目的を達成するために、本発明に係る積層型ＮＴＣサーミスタは、複数のサーミスタ層が積層されてなる積層型ＮＴＣサーミスタであって、第１のＢ定数を有する第１のサーミスタ層と、第１のＢ定数より低い第２のＢ定数を有する第２のサーミスタ層とを備え、第１のサーミスタ層と第２のサーミスタ層とが並列に接続されるように一対の外部電極が形成されており、サーミスタ層の積層方向における第２のサーミスタ層の厚さは、積層方向における第１のサーミスタ層の厚さよりも薄くなっており、第１のサーミスタ層が有する第２のサーミスタ層側の面と、第２のサーミスタ層が有する第１のサーミスタ層側の面とは、略全面において互いに接触していることを特徴とする。また、本発明に係る積層型ＮＴＣサーミスタは、複数のサーミスタ層が積層されてなる積層型ＮＴＣサーミスタであって、第１のＢ定数を有する第１のサーミスタ層と、第１のＢ定数より低い第２のＢ定数を有する第２のサーミスタ層とを備え、第１のサーミスタ層と第２のサーミスタ層とが直列に接続されるように一対の外部電極が形成されており、サーミスタ層の積層方向における第２のサーミスタ層の厚さは、積層方向における第１のサーミスタ層の厚さよりも厚くなっており、第１のサーミスタ層が有する第２のサーミスタ層側の面と、第２のサーミスタ層が有する第１のサーミスタ層側の面とは、略全面において互いに接触していることを特徴とする。

これらの積層型ＮＴＣサーミスタは、第１のＢ定数を有する第１のサーミスタ層と、第１のＢ定数より低い第２のＢ定数を有する第２のサーミスタ層とが積層されて一素子として構成されている。そのため、これらの積層型ＮＴＣサーミスタによれば、温度に対して出力電圧を直線的に変化させることが可能になる。しかも、積層方向における第１のサーミスタ層の厚さと、積層方向における第２のサーミスタ層の厚さとが互いに異なっているため、温度に対する出力電圧特性の調整の容易化が可能になる。

更に、第１のサーミスタ層と第２のサーミスタ層とが並列に接続されるように一対の外部電極が形成されており、サーミスタ層の積層方向において第２のサーミスタ層の厚さが第１のサーミスタ層の厚さよりも薄くなっている。或いは、第１のサーミスタ層と第２のサーミスタ層とが直列に接続されるように一対の外部電極が形成されており、サーミスタ層の積層方向において第２のサーミスタ層の厚さが第１のサーミスタ層の厚さよりも厚くなっている。

第２のＢ定数が第１のＢ定数より低いため、一般的に、第２のサーミスタ層の比抵抗は第１のサーミスタ層の比抵抗より低くなるが、上述したような各構成によれば、一対の外部電極間における第２のサーミスタ層の電気抵抗を高くすることができるので、温度に対して直線的に変化する出力電圧を確実に得ることが可能になる。

本発明に係る積層型ＮＴＣサーミスタによれば、温度に対して直線的に変化する出力電圧を得ることができる。

以下、本発明に係る積層型ＮＴＣサーミスタの好適な実施形態について、図面を参照して詳細に説明する。なお、図面の説明において同一又は相当部分には同一符号を付し、重複する説明を省略する。
［第１実施形態］

図１に示されるように、積層型ＮＴＣサーミスタ１Ａは、複数のセラミック層が積層されてなる直方体状のサーミスタ素体２を具備している。このサーミスタ素体２は、Ｂ定数（第２のＢ定数）Ｂ１を有する複数のセラミック層が積層されてなるサーミスタ層（第２のサーミスタ層）３と、Ｂ定数Ｂ１より高いＢ定数（第１のＢ定数）Ｂ２を有する複数のセラミック層が積層されてなるサーミスタ層（第１のサーミスタ層）４とを備えている。なお、サーミスタ層３を構成するセラミック層は、例えば、Ｍｎ、Ｃａを主成分とし、更に、Ｚｎ、Ｃｏ、Ｔｉ、Ｓｍ、Ｍｇ、Ａｌ、Ｎｉ、Ｚｒ、Ｎｂ、Ｓｎ、Ｌａ、Ｔａの少なくとも１種以上を含有するペロブスカイト型金属酸化物により形成されており、サーミスタ層４を構成するセラミック層は、例えば、Ｍｎ、Ｃｏを主成分とし、更に、Ｎｉ、Ｃａ、Ｚｒ、Ａｌ、Ｃｕ、Ｆｅの少なくとも１種以上を含有するペロブスカイト型金属酸化物により形成されている。

サーミスタ層４は、サーミスタ層３の中心を基準として点対称となるように、サーミスタ層３の両側に積層されている。つまり、サーミスタ層３，４の積層方向（以下、単に「積層方向」という）におけるサーミスタ層４の厚さは、サーミスタ層３の両側で略同一となっている。また、積層方向におけるサーミスタ層３の厚さは、積層方向におけるサーミスタ層４の厚さより薄くなっている。

積層方向と直交する方向において対向するサーミスタ素体２の側面２ａ，２ｂには、端子電極として機能する一対の外部電極５，５が形成されている。これにより、一対の外部電極５，５間では、サーミスタ層３とサーミスタ層４とが並列に接続されることになる。なお、外部電極５は、例えば、Ａｇ、Ｐｄ又はＡｇ−Ｐｄ合金により形成されている。

次に、積層型ＮＴＣサーミスタ１Ａの製造方法について説明する。

まず、金属元素比率でＭｎ、Ｃａ、Ｃｏがそれぞれ４５モル％、４５モル％、１０モル％となるように、酸化物又は炭酸塩の原料を湿式混合し、均一に混合されたセラミック材料を乾燥させ、更に仮焼成して仮焼成粉とする。この仮焼成粉を湿式粉砕し、粉砕された仮焼成粉末にバインダを加えてスラリーとする。そして、このスラリーをドクターブレード法又はスクリーン印刷法等によってシート状に成形した後、乾燥させて、サーミスタ層３を構成するセラミック層となるグリーンシートを得る。同様に、金属元素比率でＭｎ、Ｃｏ、Ｎｉをそれぞれ４５モル％、４５モル％、１０モル％含有する材料を用いて、サーミスタ層４を構成するセラミック層となるグリーンシートを得る。

このようにして得られたグリーンシートを所定の順序で積層し、圧力を加えて各グリーンシートを互いに圧着させてグリーンシート積層体とする。このグリーンシート積層体を乾燥させた後、ダイシングソー等によって所定の寸法に切断して積層体チップとする。そして、この積層体チップを１１００℃〜１２００℃の温度で焼成してサーミスタ素体２を得る。続いて、積層方向と直交する方向において対向するサーミスタ素体２の側面２ａ，２ｂに、Ａｇを主成分とする導電ペーストを転写法により塗布し、焼付けて外部電極５を形成し、積層型ＮＴＣサーミスタ１Ａを完成させる。

以上説明したように、積層型ＮＴＣサーミスタ１Ａは、Ｂ定数Ｂ２を有するサーミスタ層４と、Ｂ定数Ｂ２より低いＢ定数Ｂ１を有するサーミスタ層３とが積層されて一素子として構成されている。そのため、積層型ＮＴＣサーミスタ１Ａによれば、一対の外部電極５，５間の出力電圧を温度に対して直線的に変化させることが可能になる。しかも、積層方向におけるサーミスタ層３の厚さと、積層方向におけるサーミスタ層４の厚さとが互いに異なっているため、温度に対する出力電圧特性の調整の容易化が可能になる。

また、サーミスタ層３とサーミスタ層４とが並列に接続されるように一対の外部電極５，５が形成されており、積層方向におけるサーミスタ層３の厚さは、積層方向におけるサーミスタ層４の厚さより薄くなっている。ここで、Ｂ定数Ｂ１がＢ定数Ｂ２より低いため、一般的に、サーミスタ層３の比抵抗はサーミスタ層４の比抵抗より低くなる。しかしながら、上述した構成によれば、一対の外部電極５，５間におけるサーミスタ層３の電気抵抗を高くすることができるので、温度に対して直線的に変化する出力電圧を確実に得ることが可能になる。

また、サーミスタ層４は、サーミスタ層３の中心を基準として点対称となるように、サーミスタ層３の両側に積層されている。そのため、焼成による変形の抑制が可能になる。

なお、積層型ＮＴＣサーミスタ１Ａは上述した実施形態に限定されない。

例えば、サーミスタ層４のＢ定数Ｂ２は、サーミスタ層３の両側で完全同一ではなく、サーミスタ層３の両側で略同一であってもよい。

また、積層方向におけるサーミスタ層４の厚さは、サーミスタ層３の両側で互いに異なっていてもよい。この場合にも、サーミスタ層３の片側のみにサーミスタ層４を積層する場合に比べれば、焼成による変形の抑制が可能になる。また、各サーミスタ層３，４は、一層のセラミック層からなるものであってもよい。

更に、図２に示されるように、複数のサーミスタ層３の両側にサーミスタ層４が積層されていてもよい。
［第２実施形態］

図３に示されるように、積層型ＮＴＣサーミスタ１Ｂは、複数のセラミック層が積層されてなる直方体状のサーミスタ素体６を具備している。このサーミスタ素体６は、Ｂ定数（第１のＢ定数）Ｂ３を有する複数のセラミック層が積層されてなるサーミスタ層（第１のサーミスタ層）７と、Ｂ定数Ｂ３より低いＢ定数（第２のＢ定数）Ｂ４を有する複数のセラミック層が積層されてなるサーミスタ層（第２のサーミスタ層）８とを備えている。なお、サーミスタ層７を構成するセラミック層は、例えば、Ｍｎ、Ｃｏを主成分とし、更に、Ｎｉ、Ｃａ、Ｚｒ、Ａｌ、Ｃｕ、Ｆｅの少なくとも１種以上を含有するペロブスカイト型金属酸化物により形成されており、サーミスタ層８を構成するセラミック層は、例えば、Ｍｎ、Ｃａを主成分とし、更に、Ｚｎ、Ｃｏ、Ｔｉ、Ｓｍ、Ｍｇ、Ａｌ、Ｎｉ、Ｚｒ、Ｎｂ、Ｓｎ、Ｌａ、Ｔａの少なくとも１種以上を含有するペロブスカイト型金属酸化物により形成されている。

サーミスタ層８は、サーミスタ層７の中心を基準として点対称となるように、サーミスタ層７の両側に積層されている。つまり、サーミスタ層７，８の積層方向（以下、単に「積層方向」という）におけるサーミスタ層８の厚さは、サーミスタ層７の両側で略同一となっている。また、積層方向におけるサーミスタ層８の厚さは、積層方向におけるサーミスタ層７の厚さより厚くなっている。

積層方向において対向するサーミスタ素体６の側面６ａ，６ｂには、端子電極として機能する一対の外部電極５，５が形成されている。これにより、一対の外部電極５，５間では、サーミスタ層７とサーミスタ層８とが直列に接続されることになる。

次に、積層型ＮＴＣサーミスタ１Ｂの製造方法について説明する。

まず、上述した積層型ＮＴＣサーミスタ１Ａの製造方法と同様にして、サーミスタ素体６を得る。続いて、積層方向において対向するサーミスタ素体６の側面６ａ，６ｂに、Ａｇを主成分とする導電ペーストを転写法により塗布し、焼付けて外部電極５を形成し、積層型ＮＴＣサーミスタ１Ｂを完成させる。

以上説明したように、積層型ＮＴＣサーミスタ１Ｂは、Ｂ定数Ｂ３を有するサーミスタ層７と、Ｂ定数Ｂ３より低いＢ定数Ｂ４を有するサーミスタ層８とが積層されて一素子として構成されている。そのため、積層型ＮＴＣサーミスタ１Ｂによれば、一対の外部電極５，５間の出力電圧を温度に対して直線的に変化させることが可能になる。しかも、積層方向におけるサーミスタ層７の厚さと、積層方向におけるサーミスタ層８の厚さとが互いに異なっているため、温度に対する出力電圧特性の調整の容易化が可能になる。

また、サーミスタ層７とサーミスタ層８とが直列に接続されるように一対の外部電極５，５が形成されており、積層方向におけるサーミスタ層８の厚さは、積層方向におけるサーミスタ層７の厚さより厚くなっている。ここで、Ｂ定数Ｂ４がＢ定数Ｂ３より低いため、一般的に、サーミスタ層８の比抵抗はサーミスタ層７の比抵抗より低くなる。しかしながら、上述した構成によれば、一対の外部電極５，５間におけるサーミスタ層８の電気抵抗を高くすることができるので、温度に対して直線的に変化する出力電圧を確実に得ることが可能になる。

また、サーミスタ層８は、サーミスタ層７の中心を基準として点対称となるように、サーミスタ層７の両側に積層されている。そのため、焼成による変形の抑制が可能になる。

なお、積層型ＮＴＣサーミスタ１Ｂは上述した実施形態に限定されない。

例えば、サーミスタ層８のＢ定数Ｂ４は、サーミスタ層７の両側で完全同一ではなく、サーミスタ層７の両側で略同一であってもよい。

また、積層方向におけるサーミスタ層８の厚さは、サーミスタ層７の両側で互いに異なっていてもよい。この場合にも、サーミスタ層７の片側のみにサーミスタ層８を積層する場合に比べれば、焼成による変形の抑制が可能になる。また、各サーミスタ層７，８は、一層のセラミック層からなるものであってもよい。

更に、図４に示されるように、複数のサーミスタ層７の両側にサーミスタ層８が積層されていてもよい。

本発明に係る積層型ＮＴＣサーミスタの第１実施形態の断面図である。図１に示された積層型ＮＴＣサーミスタの変形例の断面図である。本発明に係る積層型ＮＴＣサーミスタの第２実施形態の断面図である。図３に示された積層型ＮＴＣサーミスタの変形例の断面図である。

符号の説明

１Ａ，１Ｂ…積層型ＮＴＣサーミスタ、３，８…サーミスタ層（第２のサーミスタ層）、４，７…サーミスタ層（第１のサーミスタ層）、５…外部電極。

Claims

複数のサーミスタ層が積層されてなる積層型ＮＴＣサーミスタであって、
第１のＢ定数を有する第１のサーミスタ層と、
前記第１のＢ定数より低い第２のＢ定数を有する第２のサーミスタ層とを備え、
前記第１のサーミスタ層と前記第２のサーミスタ層とが並列に接続されるように一対の外部電極が形成されており、
前記サーミスタ層の積層方向における前記第２のサーミスタ層の厚さは、前記積層方向における前記第１のサーミスタ層の厚さよりも薄くなっており、
前記第１のサーミスタ層が有する前記第２のサーミスタ層側の面と、前記第２のサーミスタ層が有する前記第１のサーミスタ層側の面とは、略全面において互いに接触していることを特徴とする積層型ＮＴＣサーミスタ。
複数のサーミスタ層が積層されてなる積層型ＮＴＣサーミスタであって、
第１のＢ定数を有する第１のサーミスタ層と、
前記第１のＢ定数より低い第２のＢ定数を有する第２のサーミスタ層とを備え、
前記第１のサーミスタ層と前記第２のサーミスタ層とが直列に接続されるように一対の外部電極が形成されており、
前記サーミスタ層の積層方向における前記第２のサーミスタ層の厚さは、前記積層方向における前記第１のサーミスタ層の厚さよりも厚くなっており、
前記第１のサーミスタ層が有する前記第２のサーミスタ層側の面と、前記第２のサーミスタ層が有する前記第１のサーミスタ層側の面とは、略全面において互いに接触していることを特徴とする積層型ＮＴＣサーミスタ。