JP4287832B2 - 積層型ntcサーミスタ - Google Patents

積層型ntcサーミスタ Download PDF

Info

Publication number
JP4287832B2
JP4287832B2 JP2005084405A JP2005084405A JP4287832B2 JP 4287832 B2 JP4287832 B2 JP 4287832B2 JP 2005084405 A JP2005084405 A JP 2005084405A JP 2005084405 A JP2005084405 A JP 2005084405A JP 4287832 B2 JP4287832 B2 JP 4287832B2
Authority
JP
Japan
Prior art keywords
thermistor
layer
constant
thermistor layer
ntc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005084405A
Other languages
English (en)
Other versions
JP2006269663A (ja
Inventor
寛和 小林
弘幸 佐藤
吾郎 武内
孝樹 山田
啓介 赤城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005084405A priority Critical patent/JP4287832B2/ja
Publication of JP2006269663A publication Critical patent/JP2006269663A/ja
Application granted granted Critical
Publication of JP4287832B2 publication Critical patent/JP4287832B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Description

本発明は、積層型NTCサーミスタに関する。
一般的に、所定のB定数を有するNTCサーミスタにおいては、温度に対して出力電圧が曲線的に変化するので、その出力電圧を処理するためにはマイクロコンピュータが必要になるなど、回路が複雑化するという問題があった。
このような問題を解決するために、第1のB定数を有するNTCサーミスタと、第1のB定数と異なる第2のB定数を有するNTCサーミスタとが並列又は直列に接続されて構成された複合型NTCサーミスタが提案されている(例えば、特許文献1参照)。このような複合型NTCサーミスタによれば、温度に対して出力電圧が直線的に変化するので、回路を単純化することが可能になる。
特開2003−272904号公報
ところで、近時、上述したような複合型NTCサーミスタを一素子で具現化することが要請されていた。
そこで、本発明は、このような事情に鑑みてなされたものであり、温度に対して直線的に変化する出力電圧を得ることができる積層型NTCサーミスタを提供することを目的とする。
上記目的を達成するために、本発明に係る積層型NTCサーミスタは、所定のB定数を有する複数のセラミック層が積層されてなるサーミスタ素体を具備する積層型NTCサーミスタであって、サーミスタ素体内に位置する内側端部及びサーミスタ素体の側面に達する外側端部を有し、所定のB定数より低い第1のB定数を有する第1のサーミスタ層と、サーミスタ素体の側面に形成され、第1のサーミスタ層の外側端部と接続された第1の外部電極と、サーミスタ素体内に位置する内側端部及びサーミスタ素体の側面に達する外側端部を有し、所定のB定数より低い第2のB定数を有する第2のサーミスタ層と、サーミスタ素体の側面に形成され、第2のサーミスタ層の外側端部と接続された第2の外部電極とを備え、第1のサーミスタ層と第2のサーミスタ層とは、サーミスタ素体の一部を挟んで対向するようにサーミスタ素体内に配置されていることを特徴とする。
この積層型NTCサーミスタにおいては、第1の外部電極と接続された第1のサーミスタ層と、第2の外部電極と接続された第2のサーミスタ層とは、サーミスタ素体の一部を挟んで対向するようにサーミスタ素体内に配置されている。これにより、第1の外部電極と第2の外部電極との間では、第1のサーミスタ層、サーミスタ素体の一部及び第2のサーミスタ層が直列に接続されることになる。ここで、第1のサーミスタ層の第1のB定数及び第2のサーミスタ層の第2のB定数は、サーミスタ素体の所定のB定数より低くなっている。従って、この積層型NTCサーミスタによれば、温度に対して出力電圧を直線的に変化させることが可能になる。
また、第1のサーミスタ層と第2のサーミスタ層とは、セラミック層の積層方向と直交する方向において対向していることが好ましい。このような構成によれば、積層方向と直交する方向において対向する第1のサーミスタ層の内側端部と第2のサーミスタ層の内側端部との距離や当該内側端部の幅等に基づいて、温度に対する出力電圧特性を容易に調整することが可能になる。
或いは、第1のサーミスタ層の一部と第2のサーミスタ層の一部とは、セラミック層の積層方向において対向していることが好ましい。このような構成によれば、積層方向において対向する第1のサーミスタ層の一部と第2のサーミスタ層の一部との距離や当該一部の面積等に基づいて、温度に対する出力電圧特性を容易に調整することが可能になる。
また、サーミスタ素体内には、第1のサーミスタ層と第2のサーミスタ層との間に位置するように、所定のB定数より低い第3のB定数を有する第3のサーミスタ層が配置されていることが好ましい。このような第3のサーミスタ層を設けることで、温度に対する出力電圧特性の調整の容易化が可能になる。
なお、第1のB定数と第2のB定数とは、所定のB定数より低ければ、同一であってもよいし、互いに異なっていてもよい。このことは、第2のB定数と第3のB定数とについても、また、第3のB定数と第1のB定数とについても同様である。
本発明に係る積層型NTCサーミスタによれば、温度に対して直線的に変化する出力電圧を得ることができる。
以下、本発明に係る積層型NTCサーミスタの好適な実施形態について、図面を参照して詳細に説明する。なお、図面の説明において同一又は相当部分には同一符号を付し、重複する説明を省略する。
[第1実施形態]
図1に示されるように、積層型NTCサーミスタ1Aは、B定数(所定のB定数)B0を有する複数のセラミック層が積層されてなる直方体状のサーミスタ素体2を具備している。このサーミスタ素体2内には、B定数B0より低いB定数(第1のB定数)B1を有する矩形状のサーミスタ層(第1のサーミスタ層)3と、B定数B0より低いB定数(第2のB定数)B2を有する矩形状のサーミスタ層(第2のサーミスタ層)4とが形成されている。なお、サーミスタ素体2を構成するセラミック層は、例えば、Mn、Coを主成分とし、更に、Ni、Ca、Zr、Al、Cu、Feの少なくとも1種以上を含有するペロブスカイト型金属酸化物により形成されており、サーミスタ層3,4は、例えば、Mn、Caを主成分とし、更に、Zn、Co、Ti、Sm、Mg、Al、Ni、Zr、Nb、Sn、La、Taの少なくとも1種以上を含有するペロブスカイト型金属酸化物により形成されている。
サーミスタ層3とサーミスタ層4とは、サーミスタ素体2を構成するセラミック層の積層方向(以下、単に「積層方向」という)と直交する方向において、サーミスタ素体2の一部を挟んで対向している。換言すれば、サーミスタ層3の内側端部3aとサーミスタ層4の内側端部4aとは、積層方向と直交する方向において所定の距離だけ離間している。また、サーミスタ層3の外側端部3bは、積層方向と直交する方向において対向するサーミスタ素体2の側面2a,2bのうちの側面2aに達しており、サーミスタ層4の外側端部4bは、側面2bに達している。
サーミスタ素体2の側面2aには、サーミスタ層3の外側端部3bと接続された外部電極(第1の外部電極)5が形成されており、サーミスタ素体2の側面2bには、サーミスタ層4の外側端部4bと接続された外部電極(第2の外部電極)6が形成されている。これらの外部電極5,6は端子電極として機能する。なお、外部電極5,6は、例えば、Ag、Pd又はAg−Pd合金により形成されている。
次に、積層型NTCサーミスタ1Aの製造方法について説明する。
まず、金属元素比率でMn、Co、Niがそれぞれ45モル%、45モル%、10モル%となるように、酸化物又は炭酸塩の原料を湿式混合し、均一に混合されたセラミック材料を乾燥させ、更に仮焼成して仮焼成粉とする。この仮焼成粉を湿式粉砕し、粉砕された仮焼成粉末にバインダを加えてスラリーとする。そして、このスラリーをドクターブレード法又はスクリーン印刷法等によってシート状に成形した後、乾燥させて、サーミスタ素体2を構成するセラミック層となるグリーンシートを得る。
このようにして得られたグリーンシート上に、金属元素比率でMn、Ca、Coをそれぞれ45モル%、45モル%、10モル%含有する材料を含むペーストをスクリーン印刷して、サーミスタ層3,4となるサーミスタ層を形成する。続いて、サーミスタ層が形成されたグリーンシート及びサーミスタ層が形成されていないグリーンシートを所定の順序で積層し、圧力を加えて各グリーンシートを互いに圧着させてグリーンシート積層体とする。
このグリーンシート積層体を乾燥させた後、ダイシングソー等によって所定寸法に切断して積層体チップとする。そして、この積層体チップを1100℃〜1200℃の温度で焼成して、サーミスタ層3,4が形成されたサーミスタ素体2を得る。続いて、積層方向と直交する方向において対向するサーミスタ素体2の側面2a,2bに、Agを主成分とする導電ペーストを転写法により塗布し、焼付けて外部電極5,6を形成し、積層型NTCサーミスタ1Aを完成させる。
以上説明したように、積層型NTCサーミスタ1Aにおいては、外部電極5と接続されたサーミスタ層3と、外部電極6と接続されたサーミスタ層4とは、サーミスタ素体2の一部を挟んで対向するようにサーミスタ素体2内に形成されている。これにより、外部電極5と外部電極6との間では、サーミスタ層3、サーミスタ素体2の一部及びサーミスタ層4が直列に接続されることになる。ここで、サーミスタ層3のB定数B1及びサーミスタ層4のB定数B2は、サーミスタ素体2のB定数B0より低くなっている。従って、積層型NTCサーミスタ1Aによれば、温度に対して出力電圧を直線的に変化させることが可能になる。なお、B定数B1とB定数B2とは、B定数B0より低ければ、同一であってもよいし、互いに異なっていてもよい。
また、積層型NTCサーミスタ1Aにおいては、サーミスタ層3とサーミスタ層4とは、積層方向と直交する方向において対向している。このような構成によれば、積層方向と直交する方向において対向するサーミスタ層3の内側端部3aとサーミスタ層4の内側端部4aとの距離や当該内側端部3a,4aの幅等に基づいて、温度に対する出力電圧特性を容易に調整することが可能になる。
また、一般的に、サーミスタ素体2の表面層では特性が変化してしまっているが、積層型NTCサーミスタ1Aでは、サーミスタ層3、サーミスタ素体2の一部及びサーミスタ層4というようにサーミスタ素体2の内部において温度に対する出力電圧特性がとられるため、特性が変化してしまった表面層からの影響が防止される。
積層型NTCサーミスタ1Aは上述した実施形態に限定されない。
例えば、積層方向と直交する方向において対向するサーミスタ層3とサーミスタ層4とは、図2に示されるように、サーミスタ素体2内に複数対形成されていてもよい。
また、サーミスタ素体2内には、図3に示されるように、サーミスタ層3とサーミスタ層4との間に位置するように、サーミスタ素体2のB定数B0より低いB定数(第3のB定数)B3を有するサーミスタ層(第3のサーミスタ層)7が形成されていてもよい。このようなサーミスタ層7を設けることで、温度に対する出力電圧特性の調整の容易化が可能になる。なお、B定数B3は、B定数B0より低ければ、B定数B1やB定数B2と同一であってもよいし、異なっていてもよい。
[第2実施形態]
図4に示されるように、積層型NTCサーミスタ1Bは、サーミスタ素体2内におけるサーミスタ層3,4の配置において、上述した積層型NTCサーミスタ1Aと異なっている。つまり、積層型NTCサーミスタ1Bでは、サーミスタ層3の一部3cとサーミスタ層4の一部4cとが、サーミスタ素体2の一部を挟んで積層方向において対向している。換言すれば、サーミスタ層3の一部3cとサーミスタ層4の一部4cとは、積層方向において所定の距離だけ離間している。
このように構成された積層型NTCサーミスタ1Bにおいては、上述した積層型NTCサーミスタ1Aと同様に、外部電極5と外部電極6との間では、サーミスタ層3、サーミスタ素体2の一部及びサーミスタ層4が直列に接続されることになる。ここで、サーミスタ層3のB定数B1及びサーミスタ層4のB定数B2は、サーミスタ素体2のB定数B0より低くなっている。従って、積層型NTCサーミスタ1Bによれば、温度に対して出力電圧を直線的に変化させることが可能になる。
また、積層型NTCサーミスタ1Bにおいては、サーミスタ層3の一部3cとサーミスタ層4の一部4cとは、積層方向において対向している。このような構成によれば、積層方向において対向するサーミスタ層3の一部3cとサーミスタ層4の一部4cとの距離や当該一部3c、4cの面積等に基づいて、温度に対する出力電圧特性を容易に調整することが可能になる。
積層型NTCサーミスタ1Bは上述した実施形態に限定されない。
例えば、サーミスタ層3の一部3cとサーミスタ層4の一部4cとが、サーミスタ素体2の一部を挟んで積層方向において対向していれば、図5に示されるように、サーミスタ層3,4のそれぞれがサーミスタ素体2内に一層又は複数層形成されていてもよい。
また、サーミスタ素体2内には、図6に示されるように、サーミスタ層3の一部3cとサーミスタ層4の一部4cとの間に位置するようにサーミスタ層7が形成されていてもよい。このようなサーミスタ層7を設けることで、温度に対する出力電圧特性の調整の容易化が可能になる。
本発明は、上述した第1及び第2実施形態に限定されない。
例えば、サーミスタ素体2内においてサーミスタ層3とサーミスタ層4とが対向する方向は、積層方向と直交する方向や積層方向に限定されず、図7に示される積層型NTCサーミスタ1Cのように、積層方向と直交する方向及び積層方向のいずれとも交差する方向であってもよい。
また、積層方向と直交する方向及び積層方向のいずれとも交差する方向において対向するサーミスタ層3とサーミスタ層4とは、図8に示される積層型NTCサーミスタ1Cのように、サーミスタ素体2内に複数対形成されていてもよい。そして、積層方向と直交する方向及び積層方向のいずれとも交差する方向において対向するサーミスタ層3とサーミスタ層4との間に位置するように、サーミスタ層7がサーミスタ素体2内に形成されていてもよい。
本発明に係る積層型NTCサーミスタの第1実施形態の断面図である。 図1に示された積層型NTCサーミスタの変形例の断面図である。 図1に示された積層型NTCサーミスタの変形例の断面図である。 本発明に係る積層型NTCサーミスタの第2実施形態の断面図である。 図4に示された積層型NTCサーミスタの変形例の断面図である。 図4に示された積層型NTCサーミスタの変形例の断面図である。 本発明に係る積層型NTCサーミスタの変形例の断面図である。 本発明に係る積層型NTCサーミスタの変形例の断面図である。
符号の説明
1A,1B,1C…積層型NTCサーミスタ、2…サーミスタ素体、3…サーミスタ層(第1のサーミスタ層)、4…サーミスタ層(第2のサーミスタ層)、5…外部電極(第1の外部電極)、6…外部電極(第2の外部電極)、7…サーミスタ層(第3のサーミスタ層)。

Claims (4)

  1. 所定のB定数を有する複数のセラミック層が積層されてなるサーミスタ素体を具備する積層型NTCサーミスタであって、
    前記サーミスタ素体内に位置する内側端部及び前記サーミスタ素体の側面に達する外側端部を有し、前記所定のB定数より低い第1のB定数を有する第1のサーミスタ層と、
    前記サーミスタ素体の側面に形成され、前記第1のサーミスタ層の外側端部と接続された第1の外部電極と、
    前記サーミスタ素体内に位置する内側端部及び前記サーミスタ素体の側面に達する外側端部を有し、前記所定のB定数より低い第2のB定数を有する第2のサーミスタ層と、
    前記サーミスタ素体の側面に形成され、前記第2のサーミスタ層の外側端部と接続された第2の外部電極とを備え、
    前記第1のサーミスタ層と前記第2のサーミスタ層とは、前記サーミスタ素体の一部を挟んで対向するように前記サーミスタ素体内に配置されていることを特徴とする積層型NTCサーミスタ。
  2. 前記第1のサーミスタ層と前記第2のサーミスタ層とは、前記セラミック層の積層方向と直交する方向において対向していることを特徴とする請求項1記載の積層型NTCサーミスタ。
  3. 前記第1のサーミスタ層の一部と前記第2のサーミスタ層の一部とは、前記セラミック層の積層方向において対向していることを特徴とする請求項1記載の積層型NTCサーミスタ。
  4. 前記サーミスタ素体内には、前記第1のサーミスタ層と前記第2のサーミスタ層との間に位置するように、前記所定のB定数より低い第3のB定数を有する第3のサーミスタ層が配置されていることを特徴とする請求項1〜3のいずれか一項記載の積層型NTCサーミスタ。
JP2005084405A 2005-03-23 2005-03-23 積層型ntcサーミスタ Active JP4287832B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005084405A JP4287832B2 (ja) 2005-03-23 2005-03-23 積層型ntcサーミスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005084405A JP4287832B2 (ja) 2005-03-23 2005-03-23 積層型ntcサーミスタ

Publications (2)

Publication Number Publication Date
JP2006269663A JP2006269663A (ja) 2006-10-05
JP4287832B2 true JP4287832B2 (ja) 2009-07-01

Family

ID=37205319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005084405A Active JP4287832B2 (ja) 2005-03-23 2005-03-23 積層型ntcサーミスタ

Country Status (1)

Country Link
JP (1) JP4287832B2 (ja)

Also Published As

Publication number Publication date
JP2006269663A (ja) 2006-10-05

Similar Documents

Publication Publication Date Title
JP2018098346A (ja) 積層セラミックコンデンサ及びその製造方法
JP6406022B2 (ja) Ntcサーミスタ素子の製造方法
JP2011238724A (ja) 電子部品
JP5324390B2 (ja) 積層電子部品
JP2016013955A (ja) セラミック焼結体および電子部品
WO2007040029A1 (ja) 積層コイル
JP4296159B2 (ja) 積層型ntcサーミスタ
JP5920537B2 (ja) 積層型熱電変換素子
JP2009246296A (ja) 熱電モジュール
JPH06124807A (ja) 積層型チップ部品
JPH10312933A (ja) 積層セラミック電子部品
JP4287832B2 (ja) 積層型ntcサーミスタ
JP6112217B2 (ja) 積層型熱電変換素子
JP4299260B2 (ja) 積層型ntcサーミスタ
JP2006269654A (ja) 積層型ntcサーミスタ
JP4302054B2 (ja) Ptc構成素子及びその製造方法
JP2006041393A (ja) 積層セラミックコンデンサ
JP2010527143A5 (ja)
JPH03208323A (ja) 積層コンデンサ
JP2009176829A (ja) 電子部品
JP2009088494A (ja) サーミスタ素子及びその製造方法
JP4492216B2 (ja) 積層型正特性サーミスタ
JP4655053B2 (ja) サーミスタ素子
JP2005303160A (ja) 積層型半導体セラミック電子部品
JP5293471B2 (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080818

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090327

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4287832

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130403

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140403

Year of fee payment: 5