JP5109766B2 - 熱電モジュール - Google Patents

Description

本発明は、熱電発電などに用いることができる熱電モジュールに関する。

近年、ゼーベック効果を応用した熱電発電が広く利用されている。熱電発電は、熱電素子の両側に温度差を与えて起電力を発生させて発電を行う。熱電素子の材料としては、ｎ型熱電半導体とｐ型熱電半導体とが知られている。

熱電素子単体での起電力は、小さいため、発電に際しては、複数の熱電素子を組み合わせてモジュール化する必要がある。熱電素子のモジュール化に際しては、一方向からの熱源に対して向き合う隣り合う熱電素子の熱源対向面の一方をプラス極として、他方を−極にすることで、配線が容易になる。

そのため、従来では、下記の特許文献１に示すように、ｎ型熱電半導体とｐ型熱電半導体とを交互に配列して組み合わせた熱電モジュールが提案されている。しかしながら、このような従来の熱電モジュールでは、ｎ型熱電半導体とｐ型熱電半導体とを積層して同時焼成する必要があるが、これらの半導体は材質が異なり、焼成時の熱収縮率の相違などから、クラックや剥がれなどが生じ、実際に製造することが困難である。
特開平１１−１２１８１５号公報

本発明は、このような実状に鑑みてなされ、その目的は、一体化のための製造が容易で、高品質で信頼性が高い熱電モジュールを提供することである。

上記目的を達成するために、本発明に係る熱電モジュールは、
同じ導電型で熱電効果を持つ複数の半導体素子と、
隣接する半導体素子の接合部に一体的に形成してある高抵抗層と、
前記高抵抗層の内部に一体的に形成され、隣接する半導体素子の第１端部と第２端部とをそれぞれ電気的に接続する導体層と、を有する。

本発明に係る熱電モジュールでは、同じ導電型で熱電効果を持つ複数の半導体素子を用いてモジュール化しているので、一体化のための製造が容易になり、同時焼成時にクラックや剥がれなどが生じるおそれが少なくなる。そのため、熱電モジュールの品質が向上すると共に、信頼性が向上する。

好ましくは、前記半導体素子の主成分と、前記高抵抗層の主成分とが共通している。これらの主成分が共通することで、一体化のための製造が容易になり、同時焼成時にクラックや剥がれなどが生じるおそれが少なくなる。

好ましくは、前記半導体素子の主成分と、前記高抵抗層の主成分とは、双方共に、ＭｎおよびＣａを含んでいる。ＭｎおよびＣａを主成分とし、それらの含有比率を変化させると共に添加物の組成を変化させることで、半導体素子と高抵抗層とを作り分けることが可能になる。

好ましくは、前記導体層の幅は、前記高抵抗層の幅よりも狭く、前記高抵抗層の幅は、前記半導体素子の幅と同等以下である。このような構成にすることで、導体層によるショート不良を防止することができると共に、導体層が高抵抗層に保護され、酸化されにくくなり、信頼性が向上する。

好ましくは、前記導体層の両端には、隣接する半導体素子の第１端部と第２端部とにそれぞれ接続される第１端子部および第２端子部が形成してある。前記高抵抗層は、前記第１端子部および第２端子部が接続される前記半導体素子の端面以外の周囲を覆っていても良い。あるいは、前記高抵抗層は、前記第１端子部および第２端子部が接続される前記半導体素子の接続部以外の全周囲を覆っていてもよい。少なくとも、高抵抗層は、導体層が介在する半導体素子の接合部に一体的に形成してある。

各半導体素子は四角柱の形状を有し、前記四角柱の両端部が、前記第１端部および第２端部であり、これらの半導体素子が行列状に配置されてもよい。

あるいは、各半導体素子はリング分割片の形状を有し、前記リング分割片の内周側および外周側が、前記第１端部および第２端部であり、これらの半導体素子がリングの少なくとも一部を形成するように配置されてもよい。

好ましくは、前記半導体素子と、高抵抗層と、導体層とは、シート成形あるいは印刷法により形成され、同時焼成により一体化されている。

本発明において、高抵抗層とは、室温（２５℃）の電気抵抗率が５００Ω・ｃｍ以上、好ましくは１０００Ω・ｃｍ以上の抵抗層をいう。また、本発明において、導体層とは、室温（２５℃）の電気抵抗率が０．１Ω・ｃｍ以下、好ましくは０．０１Ω・ｃｍ以下の導電層をいう。さらに、本発明において、端部とは、端面のみでなく、端面の近くに位置する側面も含む。

以下、本発明を、図面に示す実施形態に基づき説明する。
図１は本発明の一実施形態に係る熱電モジュールの概略断面図、
図２（Ａ）〜図２（Ｃ）は図１に示す熱電モジュールの製造過程の一例を示す要部断面図、
図３（Ａ）〜図３（Ｃ）は図１に示す熱電モジュールの製造過程の他の例を示す要部断面図、
図４（Ａ）〜図４（Ｄ）は図１に示す熱電モジュールの変形例に係る製造過程の他の例を示す要部断面図、
図５は本発明の他の実施形態に係る熱電モジュールの概略断面図、
図６（Ａ）〜図６（Ｆ）は図５に示す熱電モジュールの製造過程の一例を示す要部断面図、
図７（Ａ）〜図７（Ｆ）は図５に示す熱電モジュールの製造過程の他の例を示す要部断面図、
図８（Ａ）および図８（Ｂ）は図５に示す熱電モジュールの製造過程の他の例を示す要部断面図、
図９は本発明のさらに他の実施形態に係る熱電モジュールの概略斜視図、
図１０〜図１２はそれぞれ本発明のさらに他の実施形態に係る熱電モジュールの概略断面図である。
第１実施形態

図１に示すように、本発明の一実施形態に係る熱電モジュール２は、複数の半導体素子４を有する。半導体素子４は、全て同じ導電型の半導体素子であり、ｎ型またはｐ型の半導体素子である。半導体素子４の材質に関しては、後述する。

各半導体素子４は、この実施形態では、Ｚ軸方向に延びる四角柱の形状を有し、四角柱のＺ軸方向下端部である第１端部４ａが熱源側に配置され、その反対側のＺ軸方向上端部である第２端部４ｂが反熱源側になる。すなわち、各半導体素子４の第１端部４ａと第２端部４ｂとの間で温度差が生じる。

四角柱形状の半導体素子４の周囲４側面には、高抵抗層６が形成してある。高抵抗層６の材質に関しては、後述する。高抵抗層６の厚みは、特に限定されないが、好ましくは１〜１０００μｍである。各半導体素子４のサイズも特に限定されないが、たとえば四角柱の高さが１〜５０mmであり、底面の縦または横が１〜５０mm程度である。

この実施形態では、相互に隣接する半導体素子４の接合部に一体的に形成してある高抵抗層６と高抵抗層６との間に、内部導体層８が形成される。内部導体層８のＺ軸方向の両端には、隣接する半導体素子４の第１端部４ａと第２端部４ｂとにそれぞれ電気的に接続される第１端子部８ａおよび第２端子部８ｂが一体的に形成される。第１端子部８ａは、素子４の第１端部４ａに接続され、第２端子部８ｂは、第１端子部８ａが接続される素子４とは異なる素子４の第２端部４ｂに接続される。

図１に示す実施形態では、半導体素子４は、Ｚ軸に垂直な平面に属するＸ軸方向に直線的に３つ配置されるが、その配置数は、特に限定されない。半導体素子４がＸ軸方向に直線的に配列される場合には、Ｘ軸方向の両端に位置する半導体素子４には、取り出し電極１０および１２が形成される。

一方の取り出し電極１０は、半導体素子４の第２端部４ｂに接続してある内部導体層８の第２端子部８ｂと対を成すために、その半導体素子４の第１端部４ａに接続する第１端子部１０ａが一体に形成してある。この取り出し電極１０は、半導体素子４の側面に形成してある高抵抗層６の外側面をＺ軸方向に第２端部４ｂの近くまで延びている。

他方の取り出し電極１２は、半導体素子４の第１端部４ａに接続してある内部導体層８の第１端子部８ａと対を成すために、その半導体素子４の第２端部４ｂに接続するようなパターンで形成してある。これらの取り出し電極１０および１２には、配線が接続されるが、配線は、可能な限り、熱源からは遠い半導体素子４の第２端部４ｂ側で、各取り出し電極１０および１２に接続されることが好ましい。熱源による熱で、配線の耐久性が低下しないようにするためである。

この実施形態では、内部導体層８のＹ軸方向（Ｘ軸およびＺ軸に垂直で紙面に垂直な方向）の幅は、高抵抗層６のＹ軸方向の幅よりも狭い。内部導体層８の材質は、取り出し電極１０，１２と同じであっても、異なっていても良い。また、内部導体層８の厚みは、取り出し電極１０，１２と同じであっても、異なっていても良いが、好ましくは、１μｍ〜５００μｍ、さらに好ましくは、３μｍ〜５００μｍ、特に好ましくは５μｍ〜３００μｍである。

半導体素子４は、全てｎ型またはｐ型の同じ導電型の熱電効果（たとえばゼーベック効果）を有する半導体素子である。たとえば半導体素子４は、以下に示すｎ型熱電素子用組成物で構成される。

具体的には、本実施形態のｎ型熱電素子用組成物は、金属元素比率で、Ｃａ：４０〜６０ｍｏｌ％、Ｍｎ：４０〜６０ｍｏｌ％を主成分として含有する。主成分中のＣａとＭｎとの含有割合は、好ましくは同程度である。ｎ型熱電素子用組成物は、この主成分に、ＣａとＭｎとの合計が１００ｍｏｌ％になるＣａＭｎＯ_３ に対して、Ｚｎ，Ｂａ，Ｍｇ，Ｓｒ，Ｓｎの少なくとも一種を添加成分として含有している。添加成分は、原料の状態では、ＺｎＯ、ＢａＣＯ_３ 、ＭｇＯ、ＳｒＣＯ_３ 、ＳｎＯ_２ などとして主成分に混合される。

添加成分は、Ｃａ及びＭｎを上記の比率で含有するＣａＭｎＯ_３ に、ＣａとＭｎとの合計１００ｍｏｌ％に対して、元素換算で合計０．１〜５０ｍｏｌ％の量で添加されている。このような範囲で添加成分を含有することで、純粋なＣａＭｎＯ_３ に比べて、１００℃におけるゼーベック係数α１００の絶対値が大きくなる。その理由の一つとしては、ＣａＭｎＯ_３ に上記添加物を混ぜると、ＣａＭｎＯ_３ 結晶中に、添加成分による異相が形成され、この異相がゼーベック係数αに対して何らかの影響を与えるためであると推測される。詳細な実験データは、特願２００６−２６８３９４号に記載してある。

ゼーベック係数αとは、単位温度差（１℃）当たりに発生する起電力のことである。ｎ型熱電半導体素子は、負のゼーベック係数を有している。ゼーベック係数αは、ｎ型熱電半導体素子の熱電変換特性（性能）に大きな影響を与える要因となる。具体的には、熱電変換性能は、ゼーベック係数αの２乗に比例して高くなる。従って、負のゼーベック係数を有するｎ型熱電半導体素子では、ゼーベック係数αが小さくなるほど、つまりゼーベック係数αの絶対値が大きくなるほど、効率の良い熱電変換（発電）が行えるようになる。

また、熱電変換性能は、ｎ型熱電素子の比抵抗ρにも影響され、比抵抗ρの逆数に比例して高くなる。つまり、ｎ型熱電素子の比抵抗ρが小さくなるほど、熱電変換性能が良くなる。

ＣａＭｎＯ_３ にＺｎやＭｇを添加すると、ｎ型熱電半導体素子のゼーベック係数αの絶対値が大きくなると共にｎ型熱電半導体素子の比抵抗ρが低く抑えられる。このため、ＣａＭｎＯ_３ にＺｎやＭｇを添加してなる組成物をｎ型熱電素子の材料とすることで、十分効率の良い熱電変換が行える。また、ＺｎＯは、無害であり、比較的安価であり、取り扱いやすく、細かい原料が得られるという利点を有している。従って、熱電変換特性に加え、それらの利点を考慮すると、添加物としてはＺｎＯを使用するのが最も好ましい。Ｚｎの添加量は、１０モル％が最も好ましい。

また、ＣａＭｎＯ_３ にＳｎ，Ｂａ，Ｓｒを添加すると、ｎ型熱電素子のゼーベック係数αの絶対値は大きくなるが、ｎ型熱電素子の比抵抗ρはある程度高くなる。ただし、ｎ型熱電素子の熱電変換特性に与える影響は、ｎ型熱電素子の比抵抗ρよりもゼーベック係数αのほうが大きい。従って、ＣａＭｎＯ_３ にＳｎ，Ｂａ，Ｓｒを添加した場合でも、良好な熱電変換特性を確保することが可能となる。

この実施形態では、図１に示す高抵抗層６は、金属元素比率で、Ｃａ：３２〜３７ｍｏｌ％、Ｍｎ：６３〜６８ｍｏｌ％を主成分として含有するセラミック層で構成され、Ｚｎなどの添加成分は含まないが、Ｚr、Ｆe、Ｎi、Ａlなどの添加物は含んでも良い。

内部導体層８としては、特に限定されず、Ｃｕ，Ｐｔ，Ａｕ，Ａｇ，Ｐｄ，Ｎｉ等のいずれか、またはそれらの合金などが例示され、好ましくはＰｄ，ＰｔまたはＡｇ＋Ｐｄの合金で構成される。

図１に示す構造の熱電モジュール２を製造するには、たとえば図２に示す印刷法や、図３に示すシート法が用いられる。印刷法では、図２（Ａ）〜図２（Ｃ）に示すように、ＰＥＴフィルムなどの支持シート１４の上に、図１に示す第１端子部１０ａ，８ａとなる電極ペースト層１０ａ’，８ａ’を、スクリーン印刷などで所定パターンで形成する。その後に、図１に示す高抵抗層６となる抵抗体ペースト層６’、内部導体層８となる電極ペースト層８’、半導体素子４となる素子ペースト層４’を、スクリーン印刷などで所定パターンで形成する。

それらの印刷を繰り返し、最後に、図１に示す第２端子部８ｂおよび取り出し電極１２となる電極ペースト層８ｂ’，１２’をスクリーン印刷などで所定パターンで形成する。なお、ペースト層の積層部分の中間部分は、それぞれ別に形成したペースト層の積層ブロックを複数積層して形成しても良い。

ペースト層の積層体が完成した後に、ペースト層に含まれる有機成分を飛ばす脱バインダ処理を行い、その後に焼成処理を行う。脱バインダ処理時の加熱温度は、特に限定されないが、２５０〜５００°Ｃである。また、焼成時の加熱温度は、大気中にて、好ましくは１１００〜１３５０°Ｃである。

図３（Ａ）〜図３（Ｆ）に示すシート法では、図示省略してある支持シートの上に、ドクターブレード法などで、図１に示す半導体素子４となる半導体素子グリーンシートを形成し、これらを所定厚みとなるように複数枚積層してプレスし、積層体４”を形成する。また、同様にして、図１に示す高抵抗層６となる抵抗体グリーンシート６”をドクターブレード法などで形成し、図３（Ｂ）および図３（Ｃ）に示すように、半導体素子グリーンシートの積層体４”の両面に、抵抗体グリーンシート６”を積層加圧して接合する。

さらに、図３（Ｄ）に示すように、抵抗体グリーンシート６”の表面に、それぞれ内部導体層８または取り出し電極１０となる電極ペースト層８’，１０’を塗布法により形成し、積層ユニット９を得る。また、同様にして、一方の抵抗体グリーンシート６”の表面にのみ、内部導体層８となる電極ペースト層８’を塗布法により形成し、積層ユニット９ａを得る。

次に、図３（Ｅ）に示すように、積層ユニット９を必要枚数重ね、一番上に積層ユニット９ａを積層し、所定圧力でプレスする。このプレス後の積層体を所定のサイズに切断した後、図３（Ｆ）に示すように、焼成前モジュール２’の両側端部に、端子部８ａ，８ｂおよび取り出し電極１０および１２となる電極ペースト層８ａ’，８ｂ’，１０’，１２’を形成する。その後に、この焼成前モジュール２’に、印刷法と同様にして、脱バインダ処理および焼成処理を行う。

本実施形態に係る熱電モジュール２では、同じｎ型の導電型で熱電効果を持つ複数の半導体素子４を用いて、熱源に対する温度差により電位差を生じる半導体素子４が内部導体層８により直列に接続されてモジュール化されている。素子４が直列に接続されるために、取り出し電極１０および１２からは比較的に高電圧が発生する。しかも、本実施形態では、同じ導電型である半導体素子４の主成分と、高抵抗層６の主成分とが共通している。それらの結果、モジュール一体化のための製造が容易になり、同時焼成時にクラックや剥がれなどが生じるおそれが少なくなる。そのため、熱電モジュール２の品質が向上すると共に、信頼性が向上する。

また本実施形態では、内部導体層８のＹ軸方向の幅は、高抵抗層６のＹ軸方向の幅よりも狭いので、内部導体層８による隣接素子４間のショート不良を防止することができると共に、導体層８が高抵抗層６に保護され、酸化されにくくなり、信頼性が向上する。

なお、図１に示す熱電モジュール２の変形例として、熱電モジュール２の全周を高抵抗層６で覆うように構成し、取り出し電極１０および１２の一部のみが外部に露出するようにしても良い。そのような熱電モジュールの製造方法を、図４に示す。

図４（Ａ）に示すように、まず、外周を覆う高抵抗層６となる抵抗体ペースト層６’をスクリーン印刷法などで形成する。抵抗体ペースト層６’は、ドクターブレード法により形成した抵抗体グリーンシートを積層したものであっても良い。図４（Ｂ）および図４（Ｃ）に示す工程は、電極ペースト層１０’の外側にも抵抗体ペースト層６’が形成される以外は、図２（Ｂ）に示す工程と同様である。

最後に、図４（Ｄ）に示すように、取り出し電極１２となる電極ペースト層１２’が露出するように、抵抗体ペースト層６’を形成する。その後の工程は、図２に示す実施形態と同様である。
第２実施形態

図５に示す実施形態に係る熱電モジュール２ａは、図１に係る熱電モジュール２に比較して、以下に示す以外は、同様な構成を有し、同様な作用効果を奏し、重複する説明は省略する。

図５に示すように、本実施形態の熱電モジュール２ａは、四角柱形状の各半導体素子４の全周を高抵抗層６で覆い、隣接する素子４の接合部に位置する高抵抗層６の内部に、内部導体層８０が埋め込まれている。内部導体層８０は、図１に示す内部導体層８に対応する。

この内部導体層８０は、隣接する半導体素子の第１端部４ａと第２端部４ｂとにそれぞれ接続される第１端子部８０ａおよび第２端子部８０ｂが一体に形成してある。これらの第１端子部８０ａおよび第２端子部８０ｂは、素子４のＺ軸方向の異なる側面位置で素子４に接続してある。たとえば第１端子部８０ａは、素子４の第１端部４ａの側面に接続され、第２端子部８０ｂは、第１端子部８０ａが接続される素子４とは異なる素子４の第２端部４ｂの側面に接続される。

Ｘ軸方向の両端に位置する半導体素子４の一方には、その外側に位置する高抵抗層６の内部に、内部導体層８０と同様な取り出し電極１００が形成される。この取り出し電極１００は、素子４の第１端部４ａに接続する第１端子部１００ａと、第２端部４ｂ側に形成され、高抵抗層６の外側に露出する第２端子部１００ｂとを有する。第２端子部１００ｂに配線が接続される。

Ｘ軸方向の両端に位置する半導体素子４の他方には、半導体素子４の第１端部４ａに接続してある内部導体層８０の第１端子部８０ａと対を成すために、その半導体素子４の第２端部４ｂに接続するようなパターンで取り出し電極１２０が形成してある。

図５に示す熱電モジュール２ａを製造するには、たとえば図６（Ａ）〜図６（Ｆ）に示すようにして行う。すなわち、まず図６（Ａ）に示すように、図示省略してある支持シートの上に、ドクターブレード法などで、図５に示す半導体素子４となる半導体素子グリーンシートを形成し、これらを所定厚みとなるように複数枚積層してプレスし、積層体４”を形成する。

また、同様にして、図５に示す高抵抗層６となる抵抗体グリーンシート６”をドクターブレード法などで形成する。各抵抗体グリーンシート６”には、レーザまたはパンチなどで、スルーホール７を必要箇所に形成する。その後に、図６（Ｂ）および図６（Ｃ）に示すように、半導体素子グリーンシートの積層体４”の両面に、抵抗体グリーンシート６”を積層加圧して接合する。

さらに、図６（Ｄ）に示すように、抵抗体グリーンシート６”の表面に、それぞれ内部導体層８０となる電極ペースト層８０’を印刷法により形成し、積層ユニット１１を得る。電極ペースト層８０’は、スルーホール７に入り込み、半導体素子グリーンシートの積層体４”に接続する。

また、同様にして、一方の抵抗体グリーンシート６”の表面にのみ、内部導体層８０となる電極ペースト層８０’を印刷法により形成し、他方の抵抗体グリーンシート６”にはスルーホールを形成していない積層ユニット１１ａを得る。

次に、図６（Ｅ）に示すように、積層ユニット１１を必要枚数重ね、一番下に積層ユニット１１ａを積層し、所定圧力でプレスする。このプレス後の積層体を所定のサイズに切断し、図６（Ｆ）に示すように、焼成前モジュール２ａ’を得る。この焼成前モジュール２ａ’の両側端部には、高抵抗層６となる抵抗体ペースト層６’が塗布法により形成され、図５に示す取り出し電極１００および１２０となる電極ペースト層を形成する。その後に、この焼成前モジュール２ａ’に、前述した実施形態と同様にして、脱バインダ処理および焼成処理を行う。

図７および図８は、さらに別の実施形態に係る製造方法を示す。まず図７（Ａ）に示すように、図示省略してある支持シートの上に、ドクターブレード法などで、図５に示す半導体素子４となる半導体素子グリーンシートを形成し、これらを所定厚みとなるように複数枚積層してプレスし、積層体４”を形成する。

次に、この半導体素子グリーンシートの積層体４”の表面に、図７（Ｂ）に示すように、図５に示す高抵抗層６となる抵抗体ペースト層６’をスクリーン印刷法などで形成する。抵抗体ペースト層６’には、所定パターンでスルーホール７が必要箇所に形成してある。

その後に、図７（Ｃ）に示すように、抵抗体ペースト層６’の表面に、内部導体層８０となる電極ペースト層８０’を印刷法により形成する。電極ペースト層８０’は、スルーホール７に入り込み、半導体素子グリーンシートの積層体４”に接続される。

次に、図７（Ｃ）に示す一次積層ユニット１３を、図７（Ｄ）および図７（Ｅ）に示すように、一対準備し、一方の一次積層ユニット１３を反転させ、半導体素子グリーンシートの積層体４”相互が接触するように、プレス成形して、二次積層ユニット１５が得られる。

また、同様にして、一方の抵抗体ペースト層６’の表面にのみ、内部導体層８０となる電極ペースト層８０’を印刷法により形成し、他方の抵抗体ペースト層６’にはスルーホールを形成していない積層ユニット１５ａを得る。

次に、図７（Ｆ）および図８（Ａ）に示すように、積層ユニット１５を必要枚数重ね、一番下に積層ユニット１５ａを積層し、所定圧力でプレスする。このプレス後の積層体を所定のサイズに切断し、図８（Ｂ）に示すように、焼成前モジュール２ａ”を得る。この焼成前モジュール２ａ”の両側端部には、高抵抗層６となる抵抗体ペースト層６’が塗布法により形成され、図５に示す取り出し電極１００および１２０となる電極ペースト層を形成する。その後に、この焼成前モジュール２ａ”に、前述した実施形態と同様にして、脱バインダ処理および焼成処理を行えば、図５に示す熱電モジュール２ａが得られる。
第３実施形態

図９に示す実施形態に係る熱電モジュール２ｂは、図１に係る熱電モジュール２に比較して、以下に示す以外は、同様な構成を有し、同様な作用効果を奏し、重複する説明は省略する。

図９に示すように、本実施形態の熱電モジュール２ｂは、図１に係る半導体素子４がＸ軸方向およびＹ軸方向に行列状に配置してあり、全体として、平板ブロックを成している。そして、これらの全ての素子４を、第１端部４ａ側に位置する熱源に対して直列に接続するために、内部導体層８の配置位置を工夫してある。すなわち、素子４の対向する二側面に内部導体層８を配置する素子４と、素子４の隣接する二側面に内部導体層８を配置する素子４とを組み合わせている。
第４実施形態

図１０に示す実施形態に係る熱電モジュール２ｃは、図１に係る熱電モジュール２に比較して、以下に示す以外は、同様な構成を有し、同様な作用効果を奏し、重複する説明は省略する。

図１０に示すように、本実施形態の熱電モジュール２ｃでは、図１に係る半導体素子４に対応する半導体素子４０を、リング分割片の形状とし、リング分割片４０の内周側および外周側が、第１端部４０ａおよび第２端部４０ｂとなり、これらの半導体素子４０が組み合わされて、円柱リングとなるようにしてある。

円柱リングの中央部に熱源が配置される。円柱リングの中央部に位置する熱源は、たとえば煙突や配管などであっても良い。この実施形態では、図１に示す内部導体層８０に対応する内部導体層２８０の両端には、隣接する半導体素子４０の第１端部４０ａと第２端部４０ｂとにそれぞれ接続される第１端子部２８０ａおよび第２端子部２８０ｂが形成してある。

図１０に示す実施形態では、内部導体層２８０と同様な構造を持つ取り出し電極２２０が、図１に示す取り出し電極１２に対応し、取り出し電極２００が、図１に示す取り出し電極１０に対応する。

図１０に示す熱電モジュール２ｃは、リング状に一体に形成しても良いが、図１１または図１２に示すように、リングを複数に分割して構成された分割型熱電モジュール２ｄまたは２ｅを組み合わせて構成しても良い。図１１に示す例では、分割型熱電モジュール２ｄを組み合わせた後には、図１０に示す熱電モジュール２ｃと同じになるが、図１２に示す例では、分割型熱電モジュール２ｅ単体でも使用することができる。

図１２に示す熱電モジュール２ｅでは、リングの周方向の端部に位置する半導体素子４０の高抵抗層６の内部に、それぞれ取り出し電極３００および３２０が内蔵して形成してある。これらの取り出し電極３００および３２０が、図１に示す取り出し電極１０および１２に対応する。

なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。

たとえば、上述した実施形態では、熱電効果を有する半導体素子４，４０として、ｎ型半導体素子を用いたが、大気中など、酸化雰囲気での焼成が可能な熱電効果を有する半導体素子であれば、特に限定されない。たとえば半導体素子４，４０として、ＭｎとＣｏとを主成分とし、Ｃｕを添加成分として含有するｐ型半導体素子を用いることもできる。

以下、本発明を、さらに詳細な実施例に基づき説明する。
実施例１

ｎ型熱電素子用組成物の原料として、市販の四酸化マンガンおよび炭酸カルシウムを準備し、これらをＭｎとＣａのモル比が５０モル対５０モルとなるように秤量配合し、さらに、ＣａとＭｎとの合計が１００モルになるＣａＭｎＯ_３ に対して、ＺｎＯを１０モルの割合で、添加成分として秤量配合した。これらをボールミルで１６時間湿式混合し、得られた原料混合物を脱水および乾燥させた後、乳鉢および乳棒を用いて粉体にした。次に、この粉体について、８００〜１２００°Ｃで２時間の仮焼成を行った。

次に、この仮焼成体をボールミルにより微粉砕化した後に、脱水して乾燥した。得られた微粉砕粉に、有機バインダー、有機溶剤、可塑剤等を加えボールミル等を用い、２０時間程度混合粉砕し、素子ペーストを作製した。素子ペーストは、図１に示す半導体素子４を形成するためのペーストである。

また、図１に示す高抵抗層６となる抵抗体ペーストを、以下のようにして作製した。すなわち、市販の四酸化マンガンおよび炭酸カルシウムを準備し、これらをＭｎとＣａのモル比が６６モル対３４モルとなるように秤量配合し、これらをボールミルで１６時間湿式混合し、得られた原料混合物を脱水および乾燥させた後、乳鉢および乳棒を用いて粉体にした。次に、この粉体について、８００〜１２００°Ｃで２時間の仮焼成を行った。

次に、この仮焼成体をボールミルにより微粉砕化した後に、脱水して乾燥した。得られた微粉砕粉に、有機バインダー、有機溶剤、可塑剤等を加えボールミル等を用い、２０時間程度混合粉砕し、抵抗体ペーストを作製した。

さらに、図１に示す内部電極層８となる電極ペーストを、以下のようにして作製した。すなわち、平均粒径０．８μｍのＰｄ粉に、有機バインダーと有機溶剤を混合し、電極ペーストを作成した。

これらの素子ペースト、抵抗体ペーストおよび電極ペーストを用いて、図２（Ａ）〜図２（Ｃ）に示すように、ＰＥＴフィルムなどの支持シート１４の上に、電極ペースト層１０ａ’，８ａ’、抵抗体ペースト層６’、電極ペースト層８’、素子ペースト層４’を、スクリーン印刷などで所定パターンで形成した。電極ペースト層１０ａ’，８ａ’のＺ軸方向の厚みは、５０μｍであった。素子ペースト層４’のＸ軸方向の幅は、２０００μｍ、抵抗体ペースト層６’のＸ軸方向の幅は、１００μｍ、電極ペースト層８’のＸ軸方向の幅は５０μｍであった。

それらの印刷をＺ軸方向の高さが３mmとなるまで繰り返し、最後に、図１に示す第２端子部８ｂおよび取り出し電極１２となる電極ペースト層８ｂ’，１２’を、５０μｍの厚みでスクリーン印刷などで所定パターンで形成した。印刷ペーストの乾燥は、１５０°Ｃ３０分であった。

得られた積層体を、積層プレス機で、積層方向に４９ＭＰａ（５００ｋｇ/ｃｍ^２ ）の圧力で１分間加圧した後、脱バインダ処理および焼成処理を行った。脱バインダ処理時の加熱温度および加熱時間は、それぞれ２５０〜５００°Ｃおよび２時間であった。また、焼成時の加熱温度および加熱時間は、大気中にて、１１００〜１３５０°Ｃおよび２時間であった。

得られた熱電モジュール２の素子断面を研磨し、電子顕微鏡で、特に半導体素子４と高抵抗層６との界面で、クラックの有無を調べたが、１０個の試料中で、一つもクラックが観察されなかった。
実施例２

以下に示す以外は、実施例１と同様にして、熱電モジュール２を作製した。この実施例では、図３に示すシート法を用いた。すなわち、図示省略してある支持シートの上に、ドクターブレード法で、図１に示す半導体素子４となる半導体素子グリーンシート（８０mm×８０mm）を形成し、これらを１．２mmとなるように複数枚積層してプレスし、図３（Ａ）に示す積層体４”を形成した。

また、同様にして、図１に示す高抵抗層６となる抵抗体グリーンシート６”をドクターブレード法で形成し、図３（Ｂ）および図３（Ｃ）に示すように、半導体素子グリーンシートの積層体４”の両面に、抵抗体グリーンシート６”を積層加圧して接合する。抵抗体グリーンシート６”の厚みは３０μｍであった。

さらに、図３（Ｄ）に示すように、抵抗体グリーンシート６”の表面に、それぞれ内部導体層８または取り出し電極１０となる電極ペースト層８’，１０’を塗布法により形成し、１５０°Ｃおよび３０分で乾燥させて積層ユニット９を得た。また、同様にして、一方の抵抗体グリーンシート６”の表面にのみ、内部導体層８となる電極ペースト層８’を塗布法により形成し、積層ユニット９ａを得た。

次に、図３（Ｅ）に示すように、積層ユニット９を必要枚数重ね、一番上に積層ユニット９ａを積層し、得られた積層体を、積層プレス機で、積層方向に４９ＭＰａ（５００ｋｇ/ｃｍ^２ ）の圧力で１分間加圧した。その後に、積層体を１０mm×６mmの大きさに切断し、図３（Ｆ）に示すように、焼成前モジュール２’の両側端部に、端子部８ａ，８ｂおよび取り出し電極１０および１２となる電極ペースト層８ａ’，８ｂ’，１０’，１２’を形成した。その後に、この焼成前モジュール２’に、実施例１と同様にして、脱バインダ処理および焼成処理を行った。

得られた熱電モジュール２の素子断面を研磨し、電子顕微鏡で、特に半導体素子４と高抵抗層６との界面で、クラックの有無を調べたが、１０個の試料中で、一つもクラックが観察されなかった。
実施例３

以下に示す以外は、実施例１と同様にして、熱電モジュール２を作製した。この実施例では、図４に示す印刷法を用いた。すなわち、図４（Ａ）に示すように、まず、外周を覆う高抵抗層６となる抵抗体ペースト層６’を１００μｍの厚みでスクリーン印刷法により形成した。図４（Ｂ）および図４（Ｃ）に示す工程は、電極ペースト層１０’の外側にも抵抗体ペースト層６’が形成される以外は、実施例１と同様にして行った。

最後に、図４（Ｄ）に示すように、取り出し電極１２となる電極ペースト層１２’が露出するように、抵抗体ペースト層６’を形成した。その後の工程は、実施例１と同様にして行った。

得られた熱電モジュール２の素子断面を研磨し、電子顕微鏡で、特に半導体素子４と高抵抗層６との界面で、クラックの有無を調べたが、１０個の試料中で、一つもクラックが観察されなかった。
実施例４

以下に示す以外は、実施例１と同様にして、図５に示す熱電モジュール２ａを作製した。この実施例では、図６に示すように、シート法と印刷法とを用いて熱電モジュール２ａを作製した。

すなわち、まず図６（Ａ）に示すように、図示省略してある支持シートの上に、ドクターブレード法で、図５に示す半導体素子４となる半導体素子グリーンシートを形成し、これらを所定厚みとなるように複数枚積層してプレスし、厚み１．２mmの積層体４”を形成した。

また、同様にして、図５に示す高抵抗層６となる抵抗体グリーンシート６”をドクターブレード法などで厚さ３０μｍで形成した。各抵抗体グリーンシート６”には、レーザで、スルーホール７を必要箇所に形成した。スルーホール７の内径は、５０μｍであった。その後に、図６（Ｂ）および図６（Ｃ）に示すように、半導体素子グリーンシートの積層体４”の両面に、抵抗体グリーンシート６”を積層加圧して接合した。

さらに、図６（Ｄ）に示すように、抵抗体グリーンシート６”の表面に、それぞれ内部導体層８０となる電極ペースト層８０’を印刷法により厚さ１５μｍで形成し、１５０°Ｃおよび３０分で乾燥させ、積層ユニット１１を得た。電極ペースト層８０’は、スルーホール７に入り込み、半導体素子グリーンシートの積層体４”に接続できた。

また、同様にして、一方の抵抗体グリーンシート６”の表面にのみ、内部導体層８０となる電極ペースト層８０’を印刷法により厚さ１５μｍで形成し、他方の抵抗体グリーンシート６”にはスルーホールを形成していない積層ユニット１１ａを得た。

次に、図６（Ｅ）に示すように、積層ユニット１１を必要枚数重ね、一番下に積層ユニット１１ａを積層し、所定圧力でプレスした。プレス条件は実施例１と同様であった。その後に、図６（Ｆ）に示すように、積層体を１０mm×６mmの大きさに切断し、焼成前モジュール２ａ’を得た。

この焼成前モジュール２ａ’の両側端部に、高抵抗層６となる抵抗体ペースト層６’を塗布法により形成し、図５に示す取り出し電極１００および１２０となる電極ペースト層を形成した。その後に、この焼成前モジュール２ａ’に、実施例１と同様にして、脱バインダ処理および焼成処理を行った。

得られた熱電モジュール２ａの素子断面を研磨し、電子顕微鏡で、特に半導体素子４と高抵抗層６との界面で、クラックの有無を調べたが、１０個の試料中で、一つもクラックが観察されなかった。
実施例５

以下に示す以外は、実施例１と同様にして、図５に示す熱電モジュール２ａを作製した。この実施例では、図７および図８に示すように、シート法と印刷法とを用いて熱電モジュール２ａを作製した。

すなわち、まず図７（Ａ）に示すように、図示省略してある支持シートの上に、ドクターブレード法で、図５に示す半導体素子４となる半導体素子グリーンシートを形成し、これらを１．２mmの厚みとなるように複数枚積層してプレスし、積層体４”を形成した。

次に、この半導体素子グリーンシートの積層体４”の表面に、図７（Ｂ）に示すように、図５に示す高抵抗層６となる抵抗体ペースト層６’をスクリーン印刷法で形成した。抵抗体ペースト層６’の厚みは、２０μｍであった。抵抗体ペースト層６’には、内径が５０μｍのスルーホール７を必要箇所に形成した。

その後に、図７（Ｃ）に示すように、抵抗体ペースト層６’の表面に、内部導体層８０となる電極ペースト層８０’を印刷法により形成し、１５０°Ｃおよび３０分の条件で乾燥させた。電極ペースト層８０’は、スルーホール７に入り込み、半導体素子グリーンシートの積層体４”に接続した。電極ペースト層８０’の厚みは１０μｍであった。

その後に、図７（Ｃ）に示す一次積層ユニット１３を、図７（Ｄ）および図７（Ｅ）に示すように、一対準備し、一方の一次積層ユニット１３を反転させ、半導体素子グリーンシートの積層体４”相互が接触するように、プレス成形して、二次積層ユニット１５が得た。

また、同様にして、一方の抵抗体ペースト層６’の表面にのみ、内部導体層８０となる電極ペースト層８０’を印刷法により形成し、他方の抵抗体ペースト槽６’にはスルーホールを形成していない積層ユニット１５ａを得た。

次に、図７（Ｆ）および図８（Ａ）に示すように、積層ユニット１５を必要枚数重ね、一番下に積層ユニット１５ａを積層し、４９ＭＰａ（５００ｋｇ/ｃｍ^２ ）の圧力で１分間加圧した後、このプレス後の積層体を１０mm×６mmのサイズに切断し、図８（Ｂ）に示すように、焼成前モジュール２ａ”を得た。この焼成前モジュール２ａ”の両側端部には、高抵抗層６となる抵抗体ペースト層６’が塗布法により形成され、図５に示す取り出し電極１００および１２０となる電極ペースト層を形成した。その後に、この焼成前モジュール２ａ”に、前述した実施例１と同様にして、脱バインダ処理および焼成処理を行い、図５に示す熱電モジュール２ａを得た。

得られた熱電モジュール２の素子断面を研磨し、電子顕微鏡で、特に半導体素子４と高抵抗層６との界面で、クラックの有無を調べたが、１０個の試料中で、一つもクラックが観察されなかった。

図１は本発明の一実施形態に係る熱電モジュールの概略断面図である。 図２（Ａ）〜図２（Ｃ）は図１に示す熱電モジュールの製造過程の一例を示す要部断面図である。 図３（Ａ）〜図３（Ｃ）は図１に示す熱電モジュールの製造過程の他の例を示す要部断面図である。 図４（Ａ）〜図４（Ｄ）は図１に示す熱電モジュールの変形例に係る製造過程の他の例を示す要部断面図である。 図５は本発明の他の実施形態に係る熱電モジュールの概略断面図である。 図６（Ａ）〜図６（Ｆ）は図５に示す熱電モジュールの製造過程の一例を示す要部断面図である。 図７（Ａ）〜図７（Ｆ）は図５に示す熱電モジュールの製造過程の他の例を示す要部断面図である。 図８（Ａ）および図８（Ｂ）は図５に示す熱電モジュールの製造過程の他の例を示す要部断面図である。 図９は本発明のさらに他の実施形態に係る熱電モジュールの概略斜視図である。 図１０は本発明のさらに他の実施形態に係る熱電モジュールの概略断面図である。 図１１は本発明のさらに他の実施形態に係る熱電モジュールの概略断面図である。 図１２は本発明のさらに他の実施形態に係る熱電モジュールの概略断面図である。

符号の説明

２，２ａ〜２ｅ… 熱電モジュール
４，４０… 半導体素子
４ａ… 第１端部
４ｂ… 第２端部
６… 高抵抗層
８，８０，２８０… 内部導体層
８ａ，８０ａ，２８０ａ… 第１端子部
８ｂ，８０ｂ，２８０ｂ… 第２端子部
１０，１２，１００，１２０，２００，２２０，３００，３２０… 取り出し電極

Claims (9)

1. 同じ導電型で熱電効果を持つ複数の半導体素子と、
   隣接する半導体素子の接合部に一体的に形成してある高抵抗層と、
   前記高抵抗層の内部に一体的に形成され、隣接する半導体素子の第１端部と第２端部とをそれぞれ電気的に接続する導体層と、を有し、
   前記半導体素子の主成分と、前記高抵抗層の主成分とは、双方共に、ＭｎおよびＣａを含んでいる熱電モジュール。
2. 前記半導体素子の主成分と、前記高抵抗層の主成分とが共通している請求項１に記載の熱電モジュール。
3. 前記導体層の幅は、前記高抵抗層の幅よりも狭く、
   前記高抵抗層の幅は、前記半導体素子の幅と同等以下である請求項１または２に記載の熱電モジュール。
4. 前記導体層の両端には、隣接する半導体素子の第１端部と第２端部とにそれぞれ接続される第１端子部および第２端子部が形成してある請求項１〜３のいずれかに記載の熱電モジュール。
5. 前記高抵抗層は、前記第１端子部および第２端子部が接続される前記半導体素子の端面以外の周囲を覆っている請求項４に記載の熱電モジュール。
6. 前記高抵抗層は、前記第１端子部および第２端子部が接続される前記半導体素子の接続部以外の全周囲を覆っている請求項４に記載の熱電モジュール。
7. 各半導体素子は四角柱の形状を有し、前記四角柱の両端部が、前記第１端部および第２端部であり、これらの半導体素子が行列状に配置される請求項１〜６のいずれかに記載の熱電モジュール。
8. 各半導体素子はリング分割片の形状を有し、前記リング分割片の内周側および外周側が、前記第１端部および第２端部であり、これらの半導体素子がリングの少なくとも一部を形成するように配置される請求項１〜７のいずれかに記載の熱電モジュール。
9. 前記半導体素子と、高抵抗層と、導体層とは、シート成形あるいは印刷法により形成され、同時焼成により一体化されている請求項１〜８のいずれかに記載の熱電モジュール。

Images