JPH11265805A - 積層バリスタおよびその製造方法 - Google Patents
積層バリスタおよびその製造方法Info
- Publication number
- JPH11265805A JPH11265805A JP10066858A JP6685898A JPH11265805A JP H11265805 A JPH11265805 A JP H11265805A JP 10066858 A JP10066858 A JP 10066858A JP 6685898 A JP6685898 A JP 6685898A JP H11265805 A JPH11265805 A JP H11265805A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- laminated
- main component
- varistor
- ceramic green
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/105—Varistor cores
- H01C7/108—Metal oxide
- H01C7/112—ZnO type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Thermistors And Varistors (AREA)
- Compositions Of Oxide Ceramics (AREA)
Abstract
(57)【要約】
【課題】 特性変動を小さくし、静電気放電に対する破
壊耐量を向上して信頼性を向上させるとともに、低温焼
結が可能な積層バリスタおよびその製造方法を提供す
る。 【解決手段】 ＺｎＯを主成分とし、副成分として少な
くともＢｉの酸化物を含有する半導体セラミック４と、
Ｐｔを主成分とし、かつ、不純物としてＰｄを含有する
内部電極５とを交互に重ねた積層焼結体７と、内部電極
５と電気的に接続する外部電極８とからなる積層バリス
タ１であって、前記Ｐｄの含有量を前記内部電極の主成
分であるＰｔの０．１重量％以下とすることを特徴とす
る。
壊耐量を向上して信頼性を向上させるとともに、低温焼
結が可能な積層バリスタおよびその製造方法を提供す
る。 【解決手段】 ＺｎＯを主成分とし、副成分として少な
くともＢｉの酸化物を含有する半導体セラミック４と、
Ｐｔを主成分とし、かつ、不純物としてＰｄを含有する
内部電極５とを交互に重ねた積層焼結体７と、内部電極
５と電気的に接続する外部電極８とからなる積層バリス
タ１であって、前記Ｐｄの含有量を前記内部電極の主成
分であるＰｔの０．１重量％以下とすることを特徴とす
る。
Description
【０００１】
【発明が属する技術分野】本発明は、積層バリスタ、特
に、ＺｎＯを主成分とし、副成分としてＢｉの酸化物を
含有する半導体セラミックと、Ｐｔを主成分とする内部
電極とを有する積層バリスタおよびその製造方法に関す
る。
に、ＺｎＯを主成分とし、副成分としてＢｉの酸化物を
含有する半導体セラミックと、Ｐｔを主成分とする内部
電極とを有する積層バリスタおよびその製造方法に関す
る。
【０００２】
【従来の技術】近年の通信機器等に採用される電子部品
の分野においては、小型化、および、駆動電圧の低電圧
化が急速に進んでおり、これに伴って、バリスタにおい
ても、実装密度の向上を図るための超小型化、および、
低電圧化の要求が強くなっている。このような要求に対
応するものとして、従来より、特開平５−２８３２０８
号公報に示すような積層バリスタが提案されている。
の分野においては、小型化、および、駆動電圧の低電圧
化が急速に進んでおり、これに伴って、バリスタにおい
ても、実装密度の向上を図るための超小型化、および、
低電圧化の要求が強くなっている。このような要求に対
応するものとして、従来より、特開平５−２８３２０８
号公報に示すような積層バリスタが提案されている。
【０００３】この積層バリスタは、ＺｎＯを主成分と
し、少なくともＢｉの酸化物を副成分として含有する半
導体セラミックと、Ｐｔを主成分とする内部電極層とを
交互に重ねて積層体を形成し、１０００℃以上の温度で
共焼結させるとともに、積層体の両端面に各内部電極の
一端面が接続される外部電極を形成した構成である。こ
の積層バリスタでは、半導体セラミックの結晶粒径を内
部電極の距離に近くなるまで成長させているため、その
電圧非直線性は、主に、半導体セラミックと内部電極の
界面で得られるようになっている。
し、少なくともＢｉの酸化物を副成分として含有する半
導体セラミックと、Ｐｔを主成分とする内部電極層とを
交互に重ねて積層体を形成し、１０００℃以上の温度で
共焼結させるとともに、積層体の両端面に各内部電極の
一端面が接続される外部電極を形成した構成である。こ
の積層バリスタでは、半導体セラミックの結晶粒径を内
部電極の距離に近くなるまで成長させているため、その
電圧非直線性は、主に、半導体セラミックと内部電極の
界面で得られるようになっている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
Ｐｔからなる内部電極を用いた積層バリスタでは、電圧
非直線性や静電気放電に対する破壊耐量が不規則に変動
し、電気特性が不安定となるという問題があった。
Ｐｔからなる内部電極を用いた積層バリスタでは、電圧
非直線性や静電気放電に対する破壊耐量が不規則に変動
し、電気特性が不安定となるという問題があった。
【０００５】ここで、上記のような問題が生じる原因を
説明する。内部電極を形成する内部電極ペーストは、Ｐ
ｔ金属粉と、有機Ｐｔと、有機ビヒクルと、溶媒とから
なる。なお、有機Ｐｔは、焼成時のデラミネーションを
抑制するためのものである。これらの内部電極材料に
は、通常、Ｐｄが不純物元素として含まれており、その
含有量は、Ｐｔ金属粉と有機Ｐｔ中にＰｄが１重量％以
上含まれている。
説明する。内部電極を形成する内部電極ペーストは、Ｐ
ｔ金属粉と、有機Ｐｔと、有機ビヒクルと、溶媒とから
なる。なお、有機Ｐｔは、焼成時のデラミネーションを
抑制するためのものである。これらの内部電極材料に
は、通常、Ｐｄが不純物元素として含まれており、その
含有量は、Ｐｔ金属粉と有機Ｐｔ中にＰｄが１重量％以
上含まれている。
【０００６】このような内部電極ペーストを用い、Ｚｎ
Ｏを主成分とし、副成分としてＢｉの酸化物を含む積層
型バリスタを作成すると、１０００℃以上の温度で半導
体セラミック中のＢｉの酸化物と、内部電極中のＰｄと
が反応して、Ｐｄ−Ｂｉ−Ｏ系の高抵抗物質を形成す
る。このＰｄ−Ｂｉ−Ｏ系の高抵抗物質が半導体セラミ
ックと内部電極との間に形成され、電圧非直線性や静電
気放電に対する破壊耐量が低下する原因となっている。
Ｏを主成分とし、副成分としてＢｉの酸化物を含む積層
型バリスタを作成すると、１０００℃以上の温度で半導
体セラミック中のＢｉの酸化物と、内部電極中のＰｄと
が反応して、Ｐｄ−Ｂｉ−Ｏ系の高抵抗物質を形成す
る。このＰｄ−Ｂｉ−Ｏ系の高抵抗物質が半導体セラミ
ックと内部電極との間に形成され、電圧非直線性や静電
気放電に対する破壊耐量が低下する原因となっている。
【０００７】また、内部電極中にＰｄを含まないもの
は、理論上よい特性が得られることになっている。しか
しながら、内部電極中のＰｔの焼結温度は１２００℃で
あり、低温焼成ができないという問題点がある。
は、理論上よい特性が得られることになっている。しか
しながら、内部電極中のＰｔの焼結温度は１２００℃で
あり、低温焼成ができないという問題点がある。
【０００８】本発明の目的は、特性変動を小さくし、静
電気放電に対する破壊耐量を向上して信頼性を向上させ
るとともに、低温焼結が可能な積層バリスタおよびその
製造方法を提供することにある。
電気放電に対する破壊耐量を向上して信頼性を向上させ
るとともに、低温焼結が可能な積層バリスタおよびその
製造方法を提供することにある。
【０００９】
【課題を解決するための手段】本発明は、上記のような
目的に鑑みてなされたものである。第１の発明の積層バ
リスタは、ＺｎＯを主成分とし、副成分として少なくと
もＢｉの酸化物を含有する半導体セラミックと、Ｐｔを
主成分とし、かつ、不純物としてＰｄを含有する内部電
極とを交互に重ねた積層焼結体と、前記内部電極と電気
的に接続する外部電極とからなる積層バリスタであっ
て、前記Ｐｄの含有量を前記内部電極の主成分であるＰ
ｔの０．１重量％以下とすることを特徴とする。
目的に鑑みてなされたものである。第１の発明の積層バ
リスタは、ＺｎＯを主成分とし、副成分として少なくと
もＢｉの酸化物を含有する半導体セラミックと、Ｐｔを
主成分とし、かつ、不純物としてＰｄを含有する内部電
極とを交互に重ねた積層焼結体と、前記内部電極と電気
的に接続する外部電極とからなる積層バリスタであっ
て、前記Ｐｄの含有量を前記内部電極の主成分であるＰ
ｔの０．１重量％以下とすることを特徴とする。
【００１０】また、第２の発明の積層バリスタの製造方
法は、ＺｎＯを主成分とし、少なくともＢｉの酸化物を
副成分として含有するセラミックグリーンシートを作製
する工程と、 Ｐｔを主成分とする内部電極ペースト中
のＰｄ含有量を調整する工程と、前記セラミックグリー
ンシート上にＰｄの含有量が０．１重量％以下の前記内
部電極ペーストを印刷して内部電極を形成する工程と、
前記内部電極を形成した前記セラミックグリーンシート
を、前記セラミックグリーンシートと前記内部電極とを
積み重ねて積層体とする工程と、前記積層体を焼成して
積層焼結体とする工程と、前記積層焼結体に外部電極を
形成する工程とからなることを特徴とする。
法は、ＺｎＯを主成分とし、少なくともＢｉの酸化物を
副成分として含有するセラミックグリーンシートを作製
する工程と、 Ｐｔを主成分とする内部電極ペースト中
のＰｄ含有量を調整する工程と、前記セラミックグリー
ンシート上にＰｄの含有量が０．１重量％以下の前記内
部電極ペーストを印刷して内部電極を形成する工程と、
前記内部電極を形成した前記セラミックグリーンシート
を、前記セラミックグリーンシートと前記内部電極とを
積み重ねて積層体とする工程と、前記積層体を焼成して
積層焼結体とする工程と、前記積層焼結体に外部電極を
形成する工程とからなることを特徴とする。
【００１１】このような構成または工程にすることによ
って、Ｂｉの酸化物とＰｄとの反応を抑制して、電圧非
直線性や静電気放電に対する破壊耐量を改善することが
できる。また、内部電極中のＰｄ量を一定とすることに
よって、内部電極ペーストの焼結温度を１０００℃程度
に抑えることができ、かつ、内部電極ペーストの製造ロ
ット間の電気特性を安定させることができる。
って、Ｂｉの酸化物とＰｄとの反応を抑制して、電圧非
直線性や静電気放電に対する破壊耐量を改善することが
できる。また、内部電極中のＰｄ量を一定とすることに
よって、内部電極ペーストの焼結温度を１０００℃程度
に抑えることができ、かつ、内部電極ペーストの製造ロ
ット間の電気特性を安定させることができる。
【００１２】
【実施例】本発明の積層バリスタの製造工程を以下に示
す。なお、図１は本発明の積層バリスタの概略断面図、
図２は本発明の積層バリスタにおける積層体の分解斜視
図を示す。まず、出発原料として、ＺｎＯ，Ｂｉ2Ｏ3，
Ｃｏ2Ｏ3，ＭｎＯ，Ｓｂ2Ｏ3を用意する。次に、ＺｎＯ
が９６．５mol％、Ｂｉ2Ｏ3が１．０mol％、Ｃｏ2Ｏ3が
１．０mol％、ＭｎＯが１．０mol％、Ｓｂ2Ｏ3が０．５
mol％となるように秤量し、Ｂ2Ｏ3，ＳｉＯ2，ＺｎＯか
らなるガラス粉末を１．０重量％添加した。
す。なお、図１は本発明の積層バリスタの概略断面図、
図２は本発明の積層バリスタにおける積層体の分解斜視
図を示す。まず、出発原料として、ＺｎＯ，Ｂｉ2Ｏ3，
Ｃｏ2Ｏ3，ＭｎＯ，Ｓｂ2Ｏ3を用意する。次に、ＺｎＯ
が９６．５mol％、Ｂｉ2Ｏ3が１．０mol％、Ｃｏ2Ｏ3が
１．０mol％、ＭｎＯが１．０mol％、Ｓｂ2Ｏ3が０．５
mol％となるように秤量し、Ｂ2Ｏ3，ＳｉＯ2，ＺｎＯか
らなるガラス粉末を１．０重量％添加した。
【００１３】次に、これらをジルコニアを玉石としたボ
ールミルによって１２時間湿式混合して混合物とした。
そして、得られた混合物を７００℃で２時間仮焼した
後、再度ボールミルによって１２時間粉砕し、得られた
粉砕物にブチラール系の有機バインダーを加えてスラリ
ー化した。このスラリーをドクターブレードにより２０
μｍの厚みにシート化し、所定の大きさに打ち抜き、セ
ラミックグリーンシートとした。
ールミルによって１２時間湿式混合して混合物とした。
そして、得られた混合物を７００℃で２時間仮焼した
後、再度ボールミルによって１２時間粉砕し、得られた
粉砕物にブチラール系の有機バインダーを加えてスラリ
ー化した。このスラリーをドクターブレードにより２０
μｍの厚みにシート化し、所定の大きさに打ち抜き、セ
ラミックグリーンシートとした。
【００１４】次に、Ｐｔ金属粉に有機Ｐｔ、有機ビヒク
ル、および溶媒を加えて内部電極ペーストを作製し、図
２に示すように、この内部電極ペーストをセラミックグ
リーンシート３上にスクリーン印刷して内部電極５とし
た。なお、内部電極ペースト中のＰｄ含有量は、内部電
極ペーストのみを５００℃で熱処理し、有機成分を燃焼
させた後、Ｐｔに対する相対含有量として定量分析して
いる。
ル、および溶媒を加えて内部電極ペーストを作製し、図
２に示すように、この内部電極ペーストをセラミックグ
リーンシート３上にスクリーン印刷して内部電極５とし
た。なお、内部電極ペースト中のＰｄ含有量は、内部電
極ペーストのみを５００℃で熱処理し、有機成分を燃焼
させた後、Ｐｔに対する相対含有量として定量分析して
いる。
【００１５】次に、セラミックグリーンシート３と内部
電極５とが交互に重なり、かつ、各内部電極５の一端面
がセラミックグリーンシート３の両外縁に交互に位置す
るように積層し、さらに、この上面および下面に外装用
セラミックグリーンシート３ａを重ねた後、積層方向に
２ton／cm2の圧力を加えて圧着し、積層体７を得た。次
に、この積層体７を大気中１２００℃で３時間焼成し、
半導体セラミック４と内部電極５とからなる積層焼結体
を得た。
電極５とが交互に重なり、かつ、各内部電極５の一端面
がセラミックグリーンシート３の両外縁に交互に位置す
るように積層し、さらに、この上面および下面に外装用
セラミックグリーンシート３ａを重ねた後、積層方向に
２ton／cm2の圧力を加えて圧着し、積層体７を得た。次
に、この積層体７を大気中１２００℃で３時間焼成し、
半導体セラミック４と内部電極５とからなる積層焼結体
を得た。
【００１６】さらに、図１のように、積層焼結体の内部
電極５の導出面にＡｇペーストを塗布し、６００℃で１
０分間焼き付けて外部電極８を形成し、積層バリスタ１
とした。
電極５の導出面にＡｇペーストを塗布し、６００℃で１
０分間焼き付けて外部電極８を形成し、積層バリスタ１
とした。
【００１７】上記のようにして得られた積層バリスタの
内部電極に含まれる不純物であるＰｄ含有量を変化さ
せ、それぞれにおいて、バリスタ電圧（Ｖ1mA）、電圧
非直線係数（α）、絶縁抵抗（ＩＲ）、静電気耐量を測
定し、その結果を表１に示した。なお、表中の※印は本
発明の範囲外である。また、ＩＲはバリスタ電圧の５０
％の電圧を印加したときの抵抗値、静電気耐量はＩＥＣ
８０１−２に基づく静電気パルスを１秒間隔で１０回印
加した後のバリスタ電圧の変化率が±１０％以内となる
最大帯電電圧値である。
内部電極に含まれる不純物であるＰｄ含有量を変化さ
せ、それぞれにおいて、バリスタ電圧（Ｖ1mA）、電圧
非直線係数（α）、絶縁抵抗（ＩＲ）、静電気耐量を測
定し、その結果を表１に示した。なお、表中の※印は本
発明の範囲外である。また、ＩＲはバリスタ電圧の５０
％の電圧を印加したときの抵抗値、静電気耐量はＩＥＣ
８０１−２に基づく静電気パルスを１秒間隔で１０回印
加した後のバリスタ電圧の変化率が±１０％以内となる
最大帯電電圧値である。
【００１８】
【表１】
【００１９】表１に示すように、内部電極中のＰｄ含有
量が０．１重量％以下の場合には、静電気耐量が大幅に
上昇することが確認できる。
量が０．１重量％以下の場合には、静電気耐量が大幅に
上昇することが確認できる。
【００２０】ここで、請求項１および請求項２におい
て、内部電極中のＰｄ含有量を０．１重量％以下に限定
したのは、試料番号５または試料番号６に示すように、
内部電極中のＰｄ含有量が０．１重量％より多い場合に
は、バリスタ電圧（Ｖ1mA）が上昇し、電圧非直線係数
が小さくなるとともに、静電気耐量が大幅に低くなるた
め、好ましくないからである。
て、内部電極中のＰｄ含有量を０．１重量％以下に限定
したのは、試料番号５または試料番号６に示すように、
内部電極中のＰｄ含有量が０．１重量％より多い場合に
は、バリスタ電圧（Ｖ1mA）が上昇し、電圧非直線係数
が小さくなるとともに、静電気耐量が大幅に低くなるた
め、好ましくないからである。
【００２１】
【発明の効果】本発明の積層バリスタおよびその製造方
法を用いれば、内部電極内の不純物であるＰｄの主成分
に対する含有量を０．１重量％以下として、半導体セラ
ミックと内部電極との界面に、Ｂｉの酸化物とＰｄが反
応することによって生じる高抵抗物質が形成されないよ
うにするため、特に、静電気放電に対する破壊耐量が向
上する。また、内部電極内のＰｄの含有量を一定とする
ため、内部電極ペーストの焼結温度を１０００℃程度に
抑えることができ、かつ、特性安定性に優れた積層バリ
スタとすることができる。
法を用いれば、内部電極内の不純物であるＰｄの主成分
に対する含有量を０．１重量％以下として、半導体セラ
ミックと内部電極との界面に、Ｂｉの酸化物とＰｄが反
応することによって生じる高抵抗物質が形成されないよ
うにするため、特に、静電気放電に対する破壊耐量が向
上する。また、内部電極内のＰｄの含有量を一定とする
ため、内部電極ペーストの焼結温度を１０００℃程度に
抑えることができ、かつ、特性安定性に優れた積層バリ
スタとすることができる。
【図１】本発明の積層バリスタの断面図。
【図２】本発明の積層バリスタにおける積層体の分解斜
視図。
視図。
１ 積層バリスタ ３ セラミックグリーンシート ４ 半導体セラミック ５ 内部電極 ７ 積層体 ８ 外部電極
Claims (2)
- 【請求項１】 ＺｎＯを主成分とし、副成分として少な
くともＢｉの酸化物を含有する半導体セラミックと、Ｐ
ｔを主成分とし、かつ、不純物としてＰｄを含有する内
部電極とを交互に重ねた積層焼結体と、前記内部電極と
電気的に接続する外部電極とからなる積層バリスタであ
って、 前記Ｐｄの含有量を前記内部電極の主成分であるＰｔの
０．１重量％以下とすることを特徴とする積層バリス
タ。 - 【請求項２】 ＺｎＯを主成分とし、少なくともＢｉの
酸化物を副成分として含有するセラミックグリーンシー
トを作製する工程と、 Ｐｔを主成分とする内部電極ペースト中のＰｄ含有量を
調整する工程と、 前記セラミックグリーンシート上にＰｄの含有量が０．
１重量％以下の前記内部電極ペーストを印刷して内部電
極を形成する工程と、 前記内部電極を形成した前記セラミックグリーンシート
を、前記セラミックグリーンシートと前記内部電極とを
積み重ねて積層体とする工程と、 前記積層体を焼成して積層焼結体とする工程と、 前記積層焼結体に外部電極を形成する工程と、からなる
ことを特徴とする積層バリスタの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06685898A JP3399349B2 (ja) | 1998-03-17 | 1998-03-17 | 積層バリスタおよびその製造方法 |
| KR1019990008728A KR100309597B1 (ko) | 1998-03-17 | 1999-03-16 | 바리스터의 내부전극을 제조하는 재료와 페이스트, 적층 바리스터 및 이 바리스터의 제조방법 |
| US09/271,605 US6147588A (en) | 1998-03-17 | 1999-03-17 | Material and paste for producing internal electrode of varistor, laminated varistor, and method for producing the varistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06685898A JP3399349B2 (ja) | 1998-03-17 | 1998-03-17 | 積層バリスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11265805A true JPH11265805A (ja) | 1999-09-28 |
| JP3399349B2 JP3399349B2 (ja) | 2003-04-21 |
Family
ID=13327981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06685898A Expired - Fee Related JP3399349B2 (ja) | 1998-03-17 | 1998-03-17 | 積層バリスタおよびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6147588A (ja) |
| JP (1) | JP3399349B2 (ja) |
| KR (1) | KR100309597B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7167352B2 (en) | 2004-06-10 | 2007-01-23 | Tdk Corporation | Multilayer chip varistor |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060286356A1 (en) | 2002-02-27 | 2006-12-21 | Thomas Toby R | Web materials with active agent |
| US20060110080A1 (en) | 2002-02-27 | 2006-05-25 | Thomas Toby R | Packages and structures with selective dosing of active agent |
| JP3900104B2 (ja) * | 2003-04-10 | 2007-04-04 | 松下電器産業株式会社 | 静電気対策部品 |
| JP2005203479A (ja) * | 2004-01-14 | 2005-07-28 | Matsushita Electric Ind Co Ltd | 静電気対策部品 |
| CA2549674A1 (en) | 2004-02-10 | 2005-08-25 | Pactiv Corporation | Reclosable packages with active agents |
| JP4720825B2 (ja) * | 2005-04-01 | 2011-07-13 | パナソニック株式会社 | バリスタ |
| KR100787951B1 (ko) * | 2005-12-06 | 2007-12-24 | (주) 래트론 | Ｌｅｄ 실장용 패키지 |
| US8012554B2 (en) * | 2007-09-12 | 2011-09-06 | Pactiv Corporation | Bags having odor management capabilities |
| CN103477402A (zh) * | 2011-04-26 | 2013-12-25 | 松下电器产业株式会社 | 静电应对部件及其制造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3789516A (en) * | 1971-10-08 | 1974-02-05 | Werner & Pfleiderer | Continuous tunnel oven for baking and/or drying |
| US3964906A (en) * | 1973-12-12 | 1976-06-22 | Western Electric Company, Inc. | Method of forming a hydrophobic surface by exposing a colloidal sol to UV radiation |
| JPS5823921B2 (ja) * | 1978-02-10 | 1983-05-18 | 日本電気株式会社 | 電圧非直線抵抗器 |
| JPS5975695A (ja) * | 1982-10-23 | 1984-04-28 | 日本碍子株式会社 | セラミツク厚膜回路基板 |
| JPS59146103A (ja) * | 1983-02-09 | 1984-08-21 | 昭和電工株式会社 | ドツテイングペ−スト |
| JPS6130760A (ja) * | 1984-07-24 | 1986-02-13 | Toyota Central Res & Dev Lab Inc | 酸素センサ−及びその製造方法 |
| US4877854A (en) * | 1986-12-08 | 1989-10-31 | Tokuyama Soda Kabushiki Kaisha | Curable composition |
| JPS63209104A (ja) * | 1987-02-26 | 1988-08-30 | 日本碍子株式会社 | 酸化亜鉛形避雷器素子 |
| JPH02201901A (ja) * | 1989-01-31 | 1990-08-10 | Ube Ind Ltd | 積層セラミックバリスタの製造法 |
| JPH07211132A (ja) * | 1994-01-10 | 1995-08-11 | Murata Mfg Co Ltd | 導電性ペーストおよびこれを用いた積層セラミックコンデンサの製造方法 |
| US5678168A (en) * | 1995-11-13 | 1997-10-14 | National Starch And Chemical Investment Holding Corporation | Two-layer solderable gold for thick film circuits |
| JP3546590B2 (ja) * | 1996-04-12 | 2004-07-28 | 株式会社デンソー | 空燃比センサー |
| JPH10229004A (ja) * | 1997-02-17 | 1998-08-25 | Murata Mfg Co Ltd | チップ型バリスタ |
-
1998
- 1998-03-17 JP JP06685898A patent/JP3399349B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-16 KR KR1019990008728A patent/KR100309597B1/ko not_active IP Right Cessation
- 1999-03-17 US US09/271,605 patent/US6147588A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7167352B2 (en) | 2004-06-10 | 2007-01-23 | Tdk Corporation | Multilayer chip varistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3399349B2 (ja) | 2003-04-21 |
| US6147588A (en) | 2000-11-14 |
| KR100309597B1 (ko) | 2001-09-26 |
| KR19990077904A (ko) | 1999-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2025655B1 (en) | Semiconductor ceramic, laminated semiconductor ceramic capacitor, method for fabricating semiconductor ceramic, and method for fabricating laminated semiconductor ceramic capacitor | |
| JP2556151B2 (ja) | 積層型バリスタ | |
| JP2004262717A (ja) | 誘電体セラミックおよびその製造方法ならびに積層セラミックコンデンサ | |
| EP0437613A1 (en) | Laminated and grain boundary insulated type semiconductor ceramic capacitor and method of producing the same | |
| JP3399349B2 (ja) | 積層バリスタおよびその製造方法 | |
| EP0412167A1 (en) | Laminated type grain boundary insulated semiconductor ceramic capacitor and method of producing the same | |
| CN100472673C (zh) | 积层型片状变阻器 | |
| JPH056807A (ja) | チツプバリスタ | |
| JP2004022976A (ja) | 積層型電圧非直線抵抗体、及びその製造方法 | |
| JP3064659B2 (ja) | 積層型セラミック素子の製造方法 | |
| JP3223830B2 (ja) | バリスタ素子の製造方法 | |
| JPH06151103A (ja) | 積層型半導体磁器組成物 | |
| JP4048808B2 (ja) | 誘電体セラミック組成物および積層セラミック電子部品 | |
| JP3945033B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JP2727626B2 (ja) | セラミックコンデンサ及びその製造方法 | |
| JP4320549B2 (ja) | 誘電体セラミック、及び積層セラミックコンデンサ | |
| JP2666605B2 (ja) | 積層型バリスタ | |
| US7351676B2 (en) | Dielectric porcelain composition, multilayer ceramic capacitor, and electronic component | |
| JP2705221B2 (ja) | セラミックコンデンサ及びその製造方法 | |
| JP4292801B2 (ja) | 積層バリスタの製造方法 | |
| JP2850355B2 (ja) | セラミックコンデンサ及びその製造方法 | |
| JP2621681B2 (ja) | 積層型バリスタ | |
| JP2707706B2 (ja) | 粒界絶縁型半導体セラミックコンデンサ及びその製造方法 | |
| JPH05283209A (ja) | 積層型バリスタ | |
| JPH0547508A (ja) | 積層型半導体磁器及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090221 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100221 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110221 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120221 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130221 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |