JP3334651B2 - 圧電トランス及びその製造方法 - Google Patents

圧電トランス及びその製造方法

Info

Publication number
JP3334651B2
JP3334651B2 JP34200598A JP34200598A JP3334651B2 JP 3334651 B2 JP3334651 B2 JP 3334651B2 JP 34200598 A JP34200598 A JP 34200598A JP 34200598 A JP34200598 A JP 34200598A JP 3334651 B2 JP3334651 B2 JP 3334651B2
Authority
JP
Japan
Prior art keywords
electrode
electrodes
internal
sintered body
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34200598A
Other languages
English (en)
Other versions
JP2000174356A (ja
Inventor
満 須部
芳明 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP34200598A priority Critical patent/JP3334651B2/ja
Priority to TW088120826A priority patent/TW432731B/zh
Priority to DE69937222T priority patent/DE69937222T2/de
Priority to US09/451,907 priority patent/US6437488B1/en
Priority to EP99123857A priority patent/EP1006596B1/en
Priority to CNB991258673A priority patent/CN1167143C/zh
Publication of JP2000174356A publication Critical patent/JP2000174356A/ja
Priority to US10/125,641 priority patent/US6735839B2/en
Application granted granted Critical
Publication of JP3334651B2 publication Critical patent/JP3334651B2/ja
Priority to US10/715,569 priority patent/US7003858B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、セラミック層を介
して複数の内部電極が積層されている積層型の圧電トラ
ンス及びその製造方法に関し、より詳細には、電極構造
を改良することにより、最大効率の向上及びそのばらつ
きの低減が図られている圧電トランス及びその製造方法
に関する。
【0002】
【従来の技術】従来、矩形板状の圧電セラミック層を用
いたローゼン型圧電トランスが知られている。
【0003】図8及び図9を参照して、従来のローゼン
型圧電トランスの一例を説明する。圧電トランス51
は、圧電セラミックスよりなる矩形板状のセラミック焼
結体52を用いて構成されている。セラミック焼結体5
2は、図9に示す各グリーンシートを内部電極を介して
積層し、得られた積層体を焼成することにより得られて
いる。
【0004】図9に示すように、圧電セラミック粉末を
主体とするグリーンシート53〜66が図示の方向に積
層される。グリーンシート53,59,63上には、導
電ペーストをスクリーン印刷することにより第1の内部
電極67がそれぞれ形成されている。また、グリーンシ
ート56,62,66上には、同じく導電ペーストをス
クリーン印刷することにより第2の内部電極68が形成
されている。
【0005】第1,第2の内部電極67,68は、各グ
リーンシート上において、長手方向一端側に寄せられて
形成されている。また、第1,第2の内部電極67,6
8は、積層後には、セラミック層を介して厚み方向に重
なり合うようにして配置されている。もっとも、最終的
に得られたセラミック焼結体52(図8)においては、
内部電極67が長辺側に延びる第1の側面52aに露出
され、第2の内部電極68が第1の側面52aとは反対
側の第2の側面52bに露出される。
【0006】セラミック焼結体52の第1の側面52a
上には、上記第1の内部電極67が露出されている部分
に第1の外部電極69が形成されている。また、第2の
側面52bにも、特に図示はしないが、第2の内部電極
68に電気的に接続される第2の外部電極が形成されて
いる。
【0007】上記第1,第2の外部電極間に直流電圧を
印加することにより、第1,第2の内部電極67,68
で挟まれたセラミック層が厚み方向に分極処理されてい
る。他方、セラミック焼結体52の短辺側に沿う第3の
側面52c上に、第3の外部電極70が形成されてい
る。
【0008】また、第1の外部電極69及び上記第2の
外部電極と、第3の外部電極70との間に直流電圧を印
加することにより、内部電極67,68が積層されてい
ないセラミック焼結体52の右側部分は矢印Pで示すよ
うにセラミック焼結体52の長さ方向に分極処理されて
いる。
【0009】圧電トランス51では、例えば第1の電極
69と第2の電極とを入力側電極とし、入力電圧を第
1,第2の外部電極間に印加すると、セラミック焼結体
52が長さ方向振動モードで励振され、出力電極として
の第3の外部電極70から昇圧された出力電圧を得るこ
とができる。
【0010】
【発明が解決しようとする課題】しかしながら、上記圧
電トランス51では、設計値どおりの最大効率を得るこ
とができず、最大効率が設計値より低下しがちであると
いう問題があった。また、上記セラミック焼結体52を
得るにあたり、量産性を高めるためにマザーの積層体を
用意し、マザーの積層体を個々の圧電トランス51単位
に切断して積層体チップを得、該積層体チップを焼成し
てセラミック焼結体52を得たり、あるいはマザーの焼
結体を得た後に、該マザーの焼結体を切断して個々の圧
電トランス単位のセラミック焼結体52を得た場合、最
終的に得られた圧電トランス51の最大効率のばらつき
が比較的大きいという問題もあった。
【0011】本発明の目的は、最大効率を高めることが
できると共に、最大効率のばらつきを効果的に低減する
ことができる圧電トランスを提供することにある。
【0012】
【課題を解決するための手段】本願発明者は、上述した
従来の圧電トランス51において、設計値どおりの最大
効率を得ることができないことに鑑み、種々検討した結
果、最終的に得られたセラミック焼結体52内において
内部電極67,68が設計値どおりの寸法を有せず、部
分的に電極切れ等が生じていることを見出した。すなわ
ち、焼成に際し、内部電極を構成しているAgなどの内
部電極構成金属がセラミックス側に拡散し、設計値どお
りの内部電極が形成されていないため、最大効率の低下
や最大効率のばらつきが生じていることを見出した。
【0013】本願発明者は、このような知見に基づき、
内部電極構成金属のセラミックス焼成に際しての拡散を
抑制することができれば、最大効率の向上及びそのばら
つきの低減を図り得ると考え、本発明をなすに至った。
【0014】本願の第1の発明に係る圧電トランスは、
互いに対向し合っており、長辺側に位置する第1,第2
の側面と、互いに対向し合っており、短辺側に位置する
第3,第4の側面とを有する矩形板状の形状を有し、圧
電セラミックスからなるセラミック焼結体と、前記セラ
ミック焼結体の第1,第2の側面において第4の側面側
に寄せられてそれぞれ形成されている第1,第2の外部
電極と、前記セラミック焼結体の第3の側面に形成され
た第3の外部電極と、前記セラミック焼結体内におい
て、セラミック層を介して厚み方向に重なり合うように
積層されており、かつ第1または第2の外部電極に電気
的に接続されている複数の内部電極と、少なくとも1つ
の前記内部電極が形成されている高さ位置において、該
内部電極の外部電極と接続されている端部とは反対側の
端部と、該内部電極が接続されていない外部電極との間
に設けられたダミー電極とを備えることを特徴とする。
【0015】第1の発明に係る圧電トランスの特定の局
面によれば、内部電極積層方向において隣り合う内部電
極間のセラミック層及び/または積層方向最外側の内部
電極の外側のセラミック層の内の少なくとも1つのセラ
ミック層に形成されており、第1,第2の外部電極に電
気的に接続されないように設けられている少なくとも1
層のフロート電極がさらに備えられる。
【0016】また、第1の発明に係る圧電トランスにお
いては、好ましくは、内部電極のダミー電極側端部と、
ダミー電極との間の距離は、内部電極間のセラミック層
の厚み以上、300μm以下の範囲とされる。
【0017】
【0018】第の発明は、第1の発明に係る圧電トラ
ンスの製造方法であり、圧電セラミックスを主体とする
グリーンシート上に、内部電極及びダミー電極を印刷す
る工程と、前記内部電極及びダミー電極が印刷された複
数枚のグリーンシートを積層し、複数の内部電極が厚み
方向において交互に対向し合う第1の側面または第2の
側面に導出されており、内部電極の導出されている側の
端部とは反対側の端部と、該内部電極が導出されていな
い側の側面との間にダミー電極が配置されており、かつ
互いに対向する第3,第4の側面を有する積層体を得る
工程と、前記積層体を焼成してセラミック焼結体を得る
工程と、前記セラミック焼結体の内部電極が導出されて
いる第1,第2の側面において第4の側面に寄せられた
第1,第2の外部電極を形成する工程と、前記セラミッ
ク焼結体の第3の側面に第3の外部電極を形成する工程
と、前記第1,第2の外部電極間に直流電界を印加して
分極する工程と、前記第1,第2の外部電極と第3の外
部電極との間に直流電界を印加して分極する工程とを備
えることを特徴とする。
【0019】第の発明は、互いに対向し合っており、
長辺側に位置する第1,第2の側面と、互いに対向し合
っており、短辺側に位置する第3,第4の側面とを有す
る矩形板状の形状を有し、セラミックスからなるセラミ
ック焼結体と、前記セラミック焼結体の第1,第2の側
面において第4の側面側に寄せられてそれぞれ形成され
ている第1,第2の外部電極と、前記セラミック焼結体
内において、セラミック層を介して厚み方向に重なり合
うように積層されており、かつ第1または第2の外部電
極に電気的に接続されている複数の内部電極と、積層方
向において隣り合う内部電極間のセラミック層及び/ま
たは積層方向最外側の内部電極の外側のセラミック層の
うち少なくとも1つのセラミック層に形成されており、
第1,第2の外部電極に電気的に接続されないように設
けられている少なくとも1層のフロート電極とを備える
圧電トランスの製造方法である。すなわち、第3の発明
、圧電セラミックスを主体とするグリーンシート上
に、内部電極及びダミー電極を印刷する工程と、圧電セ
ラミックスを主体とするグリーンシート上に、フロート
電極を印刷する工程と、内部電極及びダミー電極が印刷
された複数枚のグリーンシートと、前記フロート電極が
印刷されたグリーンシートとを積層し、積層方向におい
て隣り合う内部電極間のセラミック層及び/または積層
方向最外側の内部電極の外側のセラミック層のうち少な
くとも1つのセラミック層に少なくとも1層のフロート
電極が配置されており、かつ複数の内部電極が厚み方向
において交互に第1,第2の側面に導出されており、内
部電極の導出されている側の端部とは反対側の端部と、
該内部電極が導出されていない側の側面との間にダミー
電極が配置されており、かつ互いに対向する第3,第4
の側面を有する積層体を得る工程と、前記積層体を焼成
してセラミック焼結体を得る工程と、前記セラミック焼
結体の第1,第2の側面において第4の側面に寄せられ
た第1,第2の外部電極をそれぞれ形成する工程と、前
記セラミック焼結体の第3の側面に第3の外部電極を形
成する工程と、前記第1,第2の外部電極間に直流電界
を印加してセラミック焼結体を分極する工程と、前記第
1,第2の外部電極と第3の外部電極との間に直流電界
を印加して分極する工程とを備えることを特徴とする。
【0020】
【発明の実施の形態】以下、本発明の具体的な実施例を
説明することにより、本発明を明らかにする。
【0021】図1〜図5を参照して、本発明の第1の実
施例に係る圧電トランスの製造方法及び該圧電トランス
の構造を説明する。先ず、チタン酸ジルコン酸鉛系圧電
セラミック粉末を主成分とするスラリーを用い、ドクタ
ーブレード法によりシート成形し、厚さ20〜100μ
m程度のグリーンシートを得る。このグリーンシートを
矩形形状に切断する。
【0022】しかる後、グリーンシートの上面に内部電
極及びダミー電極を印刷する。この印刷は、Ag−Pd
ペーストを数μm程度の厚みとなるようにスクリーン印
刷し、乾燥することにより行われる。なお、内部電極及
びダミー電極を構成するための導電ペーストについて
は、Ag−Pdペーストに限らず、Agペーストなどの
様々な金属もしくは合金粉末を含むものを用いることが
できる。
【0023】上記のようにして得たグリーンシートを複
数枚積層し、積層体を得る。この積層方法を図2を参照
して説明する。図2では、積層体の上方部分を構成する
グリーンシート1〜10が図示されている。グリーンシ
ート1は、上面に内部電極及びダミー電極が印刷されて
いない無地のグリーンシートであり、積層体の最上層を
構成するものである。
【0024】グリーンシート2,8上には、第1の内部
電極11と、第1のダミー電極12とが印刷されてい
る。第1の内部電極11は、グリーンシート2,8の一
方の長辺側の端縁2a,8aに沿うように形成されてい
る。また、第1のダミー電極12は、グリーンシート
2,8の他方の長辺側の端縁2b,8bに沿うように形
成されている。内部電極11と、ダミー電極12とは、
ギャップ13を隔てて対向されている。
【0025】グリーンシート5の上面には、第2の内部
電極14及び第2のダミー電極15が形成されている。
第2の内部電極14及び第2のダミー電極15は、グリ
ーンシート2,8上に形成されていた第1の内部電極1
1及び第1のダミー電極12とは反対側に形成されてい
る。すなわち、積層された際に、グリーンシート2,8
の端縁2a,8aと重なる位置に位置するグリーンシー
ト5の端縁5aに沿うように第2のダミー電極15が形
成されており、他方の端縁5bに沿うように第2の内部
電極14が形成されている。
【0026】第2の内部電極14と第2のダミー電極1
5とは、ギャップ16を隔てて対向されている。また、
グリーンシート3,4,6,7,9,10は、無地のグ
リーンシートである。すなわち、第1の内部電極11及
び第1のダミー電極12が印刷されたグリーンシート
と、第2の内部電極14及び第2のダミー電極15が形
成されているグリーンシートとの間に2枚の無地のグリ
ーンシートが配置される。
【0027】図2に示した順序で複数枚のグリーンシー
トを積層し、さらに、最下部に同じく無地のグリーンシ
ートを積層し、厚み方向に加圧することにより積層体が
得られる。
【0028】上記のようにして得られた積層体を図3
(a)及び(b)に示す。図3(b)から明らかなよう
に、積層体17の第1の側面17aには、第1の内部電
極11が導出されている。また、第2の側面17bに
は、第2の内部電極14が導出されている。
【0029】また、第1の内部電極11が形成されてい
る高さ位置においては、第1のダミー電極12が形成さ
れており、第1のダミー電極12は、第2の側面17b
に導出されている。同様に、第2の内部電極14が形成
されている高さ位置では、第2のダミー電極15が第1
の側面17aに導出されている。
【0030】次に、上記積層体17を1000〜120
0℃程度の温度で数時間焼成し、セラミック焼結体を得
る。上記のようにして、図4に示すセラミック焼結体1
8が得られる。
【0031】セラミック焼結体18の長辺側に沿う第
1,第2の側面18a,18bにおいて、短辺側に沿う
第4の側面18d側に寄せて第1,第2の外部電極1
9,20を形成する。第1の外部電極19は、図示のよ
うに、第1の側面18aの長さ方向中央から第4の側面
18d側において形成されている。同様に、第2の外部
電極20についても、第2の側面18bにおいて、長さ
方向中央よりも第4の側面18d側に形成されている。
【0032】第1,第2の外部電極19,20は、Ag
ペーストを焼付けることにより構成されている。もっと
も、蒸着やメッキなどの他の方法により形成してもよ
い。また、図4(b)から明らかなように、第1の外部
電極19は、第1の内部電極11及び第2のダミー電極
15に電気的に接続されている。また、第2の外部電極
20は、第2の内部電極14及び第1のダミー電極12
に電気的に接続されている。
【0033】次に、セラミック焼結体18の短辺側の側
面である第3の側面18c上に、Agペーストを塗布
し、焼き付けることにより、第3の外部電極21を形成
する。次に、第1,第2の外部電極19,20間に直流
電圧を印加し、セラミック焼結体18において、内部電
極11,14が重なり合っている部分を分極する。この
ようにして、図1(b)に示すように、内部電極11,
14が重なり合っているセラミック層が矢印P1,P2
で示す方向に分極処理される。すなわち、内部電極1
1,14が重なり合っている部分では、セラミック層が
厚み方向に分極処理される。もっとも、1つの内部電極
11または14の両側のセラミック層は、厚み方向にお
いて逆方向に分極処理される。
【0034】次に、第1,第2の外部電極19,20を
短絡し、第1,第2の外部電極19,20と、出力側電
極となる第3の外部電極21との間に直流電圧を印加
し、セラミック焼結体18の長さ方向中央から第3の側
面18c側の部分を図1の(a)の矢印Pで示すように
分極処理する。すなわち、セラミック焼結体18の図面
上の右側半分は、セラミック焼結体18の長さ方向に沿
うように分極処理される。
【0035】このようにして、図1に示す本実施例の圧
電トランス22が得られる。圧電トランス22では、第
1,第2の外部電極19,20間に入力電圧を印加する
と、内部電極11,14が積層されているセラミック層
が長さ振動モードで励振され、セラミック焼結体18全
体として、長さ振動モードの振動が励起され、それによ
って出力電極である第3の外部電極21から昇圧された
出力電圧を得ることができる。
【0036】本実施例の圧電トランス22の特徴は、内
部電極11,14だけでなく、内部電極11,14と同
じ高さ位置にダミー電極12,15が形成されており、
それによって圧電トランス22の最大効率が高められる
と共に、かつ最大効率のばらつきが低減されることにあ
る。すなわち、上記セラミック焼結体18を得る焼成工
程において、内部電極11,14から内部電極構成金
属、すなわちAgなどがセラミックス中に拡散しようと
する。従来の圧電トランスに用いられているセラミック
焼結体では、この拡散により、最終的に得られた内部電
極が部分的に切断され、設計値どおりの内部電極を得る
ことができなかった。
【0037】これに対して、本実施例では、上記ダミー
電極12,15が内部電極11,14と同じ高さ位置に
おいて、ギャップ13,16を隔てて対向されているの
で、ダミー電極12,15からも内部電極構成金属がセ
ラミックス中に拡散しようとする。従って、内部電極1
1,14とダミー電極12,15の双方から同じ金属が
セラミックス中に拡散しようとするため、内部電極1
1,14とセラミックスとの間の該金属の濃度勾配が緩
和され、それによって内部電極11,14からの内部電
極構成金属の拡散が抑制される。
【0038】従って、焼結体18においては、内部電極
11,14が、ほぼ設計値どおりの形状を維持する。よ
って、最大効率を高めることができると共に、内部電極
11,14の形状ばらつきが生じ難いため、最大効率の
ばらつきも低減される。これを具体的な実験例に基づき
説明する。
【0039】チタン酸ジルコン酸鉛系圧電セラミックス
よりなるセラミック焼結体内に、上記第1,第2の内部
電極11,14及びダミー電極12,15を以下の要領
で形成し、種々の圧電トランスを作製した。
【0040】すなわち、セラミック焼結体18として、
長さ20mm×幅6mm×厚さ1.2mmのものを用意
した。また、内部電極間に挟まれるセラミック層の厚み
は100μmとした。
【0041】比較のために、図5に示すように、ダミー
電極を設けないことを除いては、上記実施例と同様に構
成された圧電トランスを作製した。ここでは、第1,第
2の内部電極11A,14Aの先端と、相手方の外部電
極20A,19Aとの間の距離Xは500μmとした。
また、本発明に従って構成された圧電トランスとして、
上記内部電極11A,14Aが形成されたセラミック焼
結体の500μmの幅の領域に、種々の大きさのダミー
電極を形成したものを用意した。すなわち、図4(b)
におけるギャップ13,16の距離(内部電極11,1
4の外部電極19,20と接続されていない側の端部
と、ダミー電極12,15との間の距離)を、50、1
00、200、300及び400μmとした圧電トラン
スを作製した。
【0042】上記のようにして得られた各圧電トランス
について、入力電圧の周波数を変化させ、その場合の最
大効率=(出力電力/入力電力)×100%)の最大値
を求めた。結果を図6に示す。
【0043】図6における●は各圧電トランス70個の
最大効率の平均値を示し、●の上下の━はばらつきσを
示す。なお、図6におけるギャップ距離500μmは、
図5に示した構造を示し、すなわちギャップ距離が50
0μmであるため、ダミー電極が形成されていない構造
とされている。
【0044】図6から明らかなように、ダミー電極1
2,15を有しない比較例の圧電トランスに比べ、ダミ
ー電極12,15を設けた各圧電トランスでは、最大効
率が高められると共に、そのばらつきが小さくなること
がわかる。特に、ギャップ距離が小さくなるにつれて、
最大効率がさらに高まり、かつそのばらつきが著しく小
さくなることがわかる。これは、ギャップ距離を小さく
することにより、内部電極11,14からの内部電極構
成金属の拡散がより確実に抑制されるためと考えられ
る。
【0045】加えて、ダミー電極12,15の存在によ
り、内部電極11,14の電極切れが起こり難くなるの
で、厚み方向にセラミック層を分極する際に分極される
体積が大きくなり、それによっても最大効率のばらつき
が抑制されると考えられる。
【0046】従って、最大効率を高め、最大効率のばら
つきを小さくするには、上記内部電極11,14と、ダ
ミー電極12,15との間のギャップ距離を小さくすれ
ばよいことがわかる。
【0047】しかしながら、ギャップ距離が厚み方向に
重なり合う内部電極間距離より小さくなると、内部電極
11,14間で挟まれているセラミック層を分極する際
に絶縁破壊が生じ易くなる。従って、ギャップ距離は、
厚み方向に隣合う内部電極間の距離以上とすることが好
ましい。よって、本実験例の圧電トランスでは、ギャッ
プ距離は、100μm以上、300μm以下とすること
が好ましく、それによって最大効率を高め得ると共に、
最大効率のばらつきを小さくすることができ、さらに絶
縁破壊を確実に回避することができる。
【0048】図7は、本発明の第2の実施例に係る圧電
トランスを示す横断面図である。図1に示した実施例の
圧電トランス22では、セラミック焼結体18内におい
て、内部電極11,14と、同一高さ位置にダミー電極
12,15が形成されていたが、本発明においては、ダ
ミー電極に代えて、内部電極間にフロート電極を設ける
ことによっても、最大効率のばらつきを低減することが
できる。
【0049】図7に示す圧電トランス31は、チタン酸
ジルコン酸鉛などの圧電セラミックスからなるセラミッ
ク焼結体32を用いて構成されている。セラミック焼結
体32内には、厚み方向において重なり合うように、第
1,第2の内部電極33,34が複数枚積層されてい
る。第1の内部電極33は、セラミック焼結体32の第
1の側面32aに引き出されており、第2の内部電極3
4は、側面32aとは反対側の第2の側面32bに引き
出されている。
【0050】第1の側面32aを覆うように、第1の外
部電極35が形成されており、第2の側面3bを覆うよ
うに、第2の外部電極36が形成されている。また、内
部電極33,34間には、外部電極35,36に電気的
に接続されていないフロート電極37が配置されてい
る。
【0051】内部電極33,34間のセラミック層は、
図示の矢印で示すように、厚み方向に分極処理されてい
る。すなわち、第1の実施例の場合と同様に、内部電極
の両側のセラミック層が厚み方向において逆方向に分極
処理されている。
【0052】なお、上記第1,第2の内部電極33,3
4が積層されている部分は、第1の実施例の場合と同様
に、矩形板状のセラミック焼結体32の長さ方向中央か
ら一方の短辺側側面に至る部分とされている。その他の
部分については、第1の実施例の圧電トランスと同様と
されている。
【0053】本実施例の圧電トランス31では、フロー
ト電極37が内部電極33,34間に複数層積層されて
いるので、セラミック焼結体32を得る焼成に際し、内
部電極33,34からの内部電極構成金属の厚み方向に
おける拡散が抑制される。すなわち、内部電極33,3
4を構成している内部電極構成金属は、焼成に際しセラ
ミックス側に拡散しようとするが、厚み方向において、
フロート電極37が対向されており、フロート電極37
からもフロート電極構成金属が厚み方向に拡散しようと
する。従って、内部電極33,34からの内部電極構成
金属の拡散が抑制される。
【0054】よって、内部電極33,34の形状が、ほ
ぼ設計値どおりに維持されるため、従来の圧電トランス
に比べて、最大効率のばらつきを低減することができ
る。もっとも、最大効率を高めるには、内部電極33,
34間のセラミック層の厚みを薄くすれば実現できる
が、圧電トランスの入力インピーダンスの設計上、内部
電極間のセラミック層の厚みを薄くすることができない
場合がある。フロート電極37を有する圧電トランス3
1は、内部電極間のセラミック層が厚い場合でも、入力
インピーダンスを変えることなく内部電極構成金属の拡
散が抑制されるので、入力インピーダンスが高く、最大
効率のばらつきの精度が求められる用途に好適である。
【0055】なお、フロート電極37を積層方向最外側
の内部電極33,34のさらに外側のセラミック層に配
置してもよく、その場合には、最外側の内部電極33,
34からの内部電極構成金属の積層方向外側への拡散を
抑制することができる。
【0056】また、特に図示はしないが、第1の実施例
に係る圧電トランス22において、第2の実施例の圧電
トランス31で構成されていたフロート電極37を組み
合わせ、それによって内部電極11,14から内部電極
構成金属が厚み方向に拡散することを抑制してもよく、
より一層最大効率のばらつきを低減することができる。
同様に、第2の実施例に係る圧電トランス31におい
て、第1の実施例の圧電トランス22と同様にダミー電
極12,15を設けてもよく、それによって内部電極1
1,14の外部電極とは接続されていない側の端部から
水平方向への内部電極構成金属の拡散を効果的に抑制す
ることができる。
【0057】
【発明の効果】第1の発明に係る圧電トランスでは、セ
ラミック焼結体内の内部電極が形成されている高さ位置
において、該内部電極の外部電極と接続されている端部
とは反対側の端部と、この内部電極が接続されていない
外部電極との間にダミー電極が設けられているので、焼
成に際して内部電極構成金属のセラミック中への拡散が
ダミー電極の存在により抑制される。従って、内部電極
切れなどの所望でない現象が生じ難く、ほぼ設計値に近
い形状の内部電極が形成されている。よって、最大効率
が高く、かつ最大効率のばらつきが少ない圧電トランス
を提供することが可能となる。
【0058】また、第1の発明に係る圧電トランスにお
いて、フロート電極を配置した場合には、フロート電極
の存在により、内部電極構成金属の厚み方向に沿った拡
散を抑制されるので、内部電極の電極切れなどをより一
層抑制することができる。従って、最大効率のばらつき
をさらに小さくすることができる。
【0059】第1の発明において、内部電極のダミー電
極側の端部と、ダミー電極との間のギャップの距離を、
内部電極間のセラミック層の厚み以上、300μm以下
とした場合には、分極に際しての絶縁破壊が生じ難く、
かつ内部電極からの内部構成金属の拡散を効果的に抑制
することができ、それによって、最大効率が大きく、か
つ最大効率のばらつきが小さい圧電トランスを安定に得
ることが可能となる。
【0060】
【0061】第の発明に係る圧電トランスの製造方法
は、第1の発明に係る圧電トランスを得るものであり、
内部電極及びダミー電極が印刷されたグリーンシートを
積層し、得られた積層体を焼成してセラミック焼結体を
得ているので、焼成に際し、ダミー電極の存在により、
内部電極構成金属のセラミックスへの拡散が抑制され
る。よって、設計値に近い形状の内部電極を確実に形成
することができ、それによって圧電トランスの最大効率
を高めることができると共に、最大効率のばらつきを小
さくすることが可能となる。
【0062】また、第の発明に係る圧電トランスの製
造方法では、さらに、フロート電極が印刷されたグリー
ンシートを内部電極間または最外側の内部電極の外側に
位置するように積層されるので、ダミー電極及びフロー
ト電極の双方の存在により焼成に際して内部電極構成金
属の拡散が抑制される。よって、より一層最大効率のば
らつきの少ない圧電トランスを提供することができる。
【図面の簡単な説明】
【図1】(a)及び(b)は、本発明の第1の実施例に
係る圧電トランスを示す斜視図及び(a)のA−A線に
沿う断面図。
【図2】第1の実施例の圧電トランスを得るのに用いた
グリーンシート及びその上に形成される電極形状を説明
するための分解斜視図。
【図3】(a)及び(b)は、第1の実施例を得るのに
用意した積層体の斜視図及び(a)のB−B線に沿う断
面図。
【図4】(a)及び(b)は、第1の実施例で用意され
たセラミック焼結体及び外部電極を説明するための斜視
図及び(a)のC−C線に沿う断面図。
【図5】実験例で用意した比較例としての圧電トランス
の構造を説明するための 的横断面図。
【図6】内部電極端部とダミー電極との間のギャップ距
離と、圧電トランスの最大効率及びそのばらつきとの関
係を示す図。
【図7】本発明の第2の実施例に係る圧電トランスを説
明するための断面図。
【図8】従来の圧電トランスの一例を説明するための斜
視図。
【図9】従来の圧電トランスを得るのに用いられるグリ
ーンシート及びその上に形成される電極パターンを説明
するための分解斜視図。
【符号の説明】
1〜10…グリーンシート 11…内部電極 12…ダミー電極 13…ギャップ 14…内部電極 15…ダミー電極 16…ギャップ 17…積層体 18…セラミック焼結体 18a,18b…第1,第2の側面 18c…第3の側面 18d…第4の側面 19,20…第1,第2の外部電極 21…第3の外部電極 22…圧電トランス 31…圧電トランス 32…セラミック焼結体 32a,32b…第1,第2の側面 33,34…内部電極 35,36…第1,第2の外部電極 37…フロート電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 41/107 H01L 41/22

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 互いに対向し合っており、長辺側に位置
    する第1,第2の側面と、互いに対向し合っており、短
    辺側に位置する第3,第4の側面とを有する矩形板状の
    形状を有し、圧電セラミックスからなるセラミック焼結
    体と、 前記セラミック焼結体の第1,第2の側面において第4
    の側面側に寄せられてそれぞれ形成されている第1,第
    2の外部電極と、 前記セラミック焼結体の第3の側面に形成された第3の
    外部電極と、 前記セラミック焼結体内において、セラミック層を介し
    て厚み方向に重なり合うように積層されており、かつ第
    1または第2の外部電極に電気的に接続されている複数
    の内部電極と、 少なくとも1つの前記内部電極が形成されている高さ位
    置において、該内部電極の外部電極と接続されている端
    部とは反対側の端部と、該内部電極が接続されていない
    外部電極との間に設けられたダミー電極とを備えること
    を特徴とする、圧電トランス。
  2. 【請求項2】 内部電極積層方向において隣り合う内部
    電極間のセラミック層及び/または積層方向最外側の内
    部電極の外側のセラミック層の内の少なくとも1つのセ
    ラミック層に形成されており、第1,第2の外部電極に
    電気的に接続されないように設けられている少なくとも
    1層のフロート電極をさらに備えることを特徴とする、
    請求項1に記載の圧電トランス。
  3. 【請求項3】 前記内部電極のダミー電極側端部と、ダ
    ミー電極との間の距離が、内部電極間のセラミック層の
    厚み以上、300μm以下の範囲とされていることを特
    徴とする、請求項1または2に記載の圧電トランス。
  4. 【請求項4】 圧電セラミックスを主体とするグリーン
    シート上に、内部電極及びダミー電極を印刷する工程
    と、 前記内部電極及びダミー電極が印刷された複数枚のグリ
    ーンシートを積層し、 複数の内部電極が厚み方向において交互に対向し合う第
    1の側面または第2の側面に導出されており、内部電極
    の導出されている側の端部とは反対側の端部と、該内部
    電極が導出されていない側の側面との間にダミー電極が
    配置されており、かつ互いに対向する第3,第4の側面
    を有する積層体を得る工程と、 前記積層体を焼成してセラミック焼結体を得る工程と、 前記セラミック焼結体の内部電極が導出されている第
    1,第2の側面において第4の側面に寄せられた第1,
    第2の外部電極を形成する工程と、 前記セラミック焼結体の第3の側面に第3の外部電極を
    形成する工程と、 前記第1,第2の外部電極間に直流電界を印加して分極
    する工程と、 前記第1,第2の外部電極と第3の外部電極との間に直
    流電界を印加して分極する工程とを備えることを特徴と
    する、圧電トランスの製造方法。
  5. 【請求項5】 圧電セラミックスを主体とするグリーン
    シート上に、内部電極及びダミー電極を印刷する工程
    と、 圧電セラミックスを主体とするグリーンシート上に、フ
    ロート電極を印刷する工程と、 内部電極及びダミー電極が印刷された複数枚のグリーン
    シートと、前記フロート電極が印刷されたグリーンシー
    トとを積層し、積層方向において隣り合う内部電極間の
    セラミック層及び/または積層方向最外側の内部電極の
    外側のセラミック層のうち少なくとも1つのセラミック
    層に少なくとも1層のフロート電極が配置されており、
    かつ複数の内部電極が厚み方向において交互に第1,第
    2の側面に導出されており、内部電極の導出されている
    側の端部とは反対側の端部と、該内部電極が導出されて
    いない側の側面との間にダミー電極が配置されており、
    かつ互いに対向する第3,第4の側面を有する積層体を
    得る工程と、 前記積層体を焼成してセラミック焼結体を得る工程と、 前記セラミック焼結体の第1,第2の側面において第4
    の側面に寄せられた第1,第2の外部電極をそれぞれ形
    成する工程と、 前記セラミック焼結体の第3の側面に第3の外部電極を
    形成する工程と、 前記第1,第2の外部電極間に直流電界を印加してセラ
    ミック焼結体を分極する工程と、 前記第1,第2の外部電極と第3の外部電極との間に直
    流電界を印加して分極する工程とを備えることを特徴と
    する、圧電トランスの製造方法。
JP34200598A 1998-12-01 1998-12-01 圧電トランス及びその製造方法 Expired - Fee Related JP3334651B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP34200598A JP3334651B2 (ja) 1998-12-01 1998-12-01 圧電トランス及びその製造方法
TW088120826A TW432731B (en) 1998-12-01 1999-11-26 Multilayer piezoelectric part
US09/451,907 US6437488B1 (en) 1998-12-01 1999-12-01 Multilayer piezoelectric component
EP99123857A EP1006596B1 (en) 1998-12-01 1999-12-01 Multilayer piezoelectric part
DE69937222T DE69937222T2 (de) 1998-12-01 1999-12-01 Piezoelektrisches Mehrschichtelement
CNB991258673A CN1167143C (zh) 1998-12-01 1999-12-01 叠层式压电元件
US10/125,641 US6735839B2 (en) 1998-12-01 2002-04-19 Method of manufacturing a multilayer piezoelectric component
US10/715,569 US7003858B2 (en) 1998-12-01 2003-11-19 Method of manufacturing multilayer piezoelectric component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34200598A JP3334651B2 (ja) 1998-12-01 1998-12-01 圧電トランス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2000174356A JP2000174356A (ja) 2000-06-23
JP3334651B2 true JP3334651B2 (ja) 2002-10-15

Family

ID=18350448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34200598A Expired - Fee Related JP3334651B2 (ja) 1998-12-01 1998-12-01 圧電トランス及びその製造方法

Country Status (1)

Country Link
JP (1) JP3334651B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102646A (ja) * 1999-09-28 2001-04-13 Tokin Ceramics Corp 積層型圧電セラミックス
CN102324905A (zh) * 2011-06-01 2012-01-18 浙江嘉康电子股份有限公司 片式频率器件内电极的引出方法
JP2019057690A (ja) * 2017-09-22 2019-04-11 京セラ株式会社 セラミック配線基板およびプローブ基板
JP7237474B2 (ja) * 2018-06-18 2023-03-13 京セラ株式会社 セラミック配線基板およびプローブ基板

Also Published As

Publication number Publication date
JP2000174356A (ja) 2000-06-23

Similar Documents

Publication Publication Date Title
US6437488B1 (en) Multilayer piezoelectric component
JP2017152674A (ja) 積層セラミック電子部品及びその製造方法
JP2017038036A (ja) 積層セラミック電子部品及びその製造方法
JP2020057738A (ja) 電子部品、回路基板、および電子部品の回路基板への実装方法
JP2008130842A (ja) 積層型圧電素子
JPH04253382A (ja) 電歪効果素子
JP3334651B2 (ja) 圧電トランス及びその製造方法
JP4135651B2 (ja) 積層型正特性サーミスタ
JPH10312933A (ja) 積層セラミック電子部品
JPH10241993A (ja) 積層セラミック電子部品
JPH053349A (ja) 積層型圧電アクチユエータおよびその製造方法
JP2001230463A (ja) 積層圧電アクチュエータ
JP2000106322A (ja) 積層セラミックコンデンサ
JP2005340388A (ja) 積層型電子部品
JP2002305123A (ja) 積層セラミック電子部品の製造方法及び積層インダクタの製造方法
JP3406899B2 (ja) 圧電アクチュエータおよびその製造方法
KR20140145427A (ko) 압전 소자용 내부 전극, 이를 포함하는 압전 소자 및 압전 소자 제조 방법
JP2006324576A (ja) 積層電子部品
JP2000174581A (ja) 積層型圧電共振子及びその製造方法
JPH10233538A (ja) 積層圧電素子
JPH0935986A (ja) セラミック積層電子部品及びその製造方法
JPH0476969A (ja) 電歪効果素子
JP2007266468A (ja) 積層型圧電素子
JP2005340589A (ja) 積層型正特性サーミスタ
JPH06318531A (ja) 積層型セラミック電子部品

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080802

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080802

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090802

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090802

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100802

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100802

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110802

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120802

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120802

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130802

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees