JPH11111554A - 積層セラミック電子部品およびそのトリミング方法 - Google Patents

Abstract

(57)【要約】 【課題】 積層セラミックコンデンサのような容量成分
を形成する積層セラミック電子部品の容量値を所望の値
に調整するためのトリミングを、電極の除去によらずに
行なえるようにし、電極の除去による耐候性の低下を防
止する。 【解決手段】 内部導体として、互いの間で容量を形成
するように、各々の端縁を互いに対向させた状態で突き
合わせ電極２８〜３１を形成し、対をなす突き合わせ電
極２８〜３１が対向する領域にトリミング予定部分３２
を設け、トリミング予定部分３２においてセラミック層
２２を外部から部分的に除去することによって、突き合
わせ電極２８〜３１間で形成される容量を減少させるよ
うにトリミングする。トリミング跡３３，３４には、突
き合わせ電極２８〜３１が露出しないため、耐候性が確
保される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、積層セラミック
電子部品およびそのトリミング方法に関するもので、特
に、たとえば積層セラミックコンデンサ、ＬＣ複合部品
のように容量成分を形成している積層セラミック電子部
品およびその容量調整のためのトリミング方法に関する
ものである。

【０００２】

【従来の技術】たとえば積層セラミックコンデンサにお
いて、積層セラミックコンデンサを完成させてから、静
電容量の微調整のためのトリミングが行なわれることが
ある。このようなトリミングに適した積層セラミックコ
ンデンサとして、図３または図４に示す構造のものが提
案されている。

【０００３】図３および図４に示した積層セラミックコ
ンデンサ１および２は、ともに、周知の積層セラミック
コンデンサと同様、複数のセラミック層３とセラミック
層３の特定の界面に沿って形成される複数対の内部電極
４および５とを有するセラミック積層体６を備える。各
対をなす内部電極４および５は、各々の面を互いに対向
させて容量を形成する。また、セラミック積層体６の各
端部には、外部端子電極７および８が形成される。上述
の各対をなす内部電極４および５のうち、一方の内部電
極４は、外部端子電極７に接続され、他方の内部電極５
は、外部端子電極８に接続される。このようにして、各
対をなす内部電極４および５間にそれぞれ形成された容
量は、外部端子電極７および８によって、並列接続され
ながら外部に取り出される。

【０００４】このような構造の積層セラミックコンデン
サ１および２において、トリミングを可能とするため、
図３に示した積層セラミックコンデンサ１にあっては、
セラミック積層体６の外表面上に、トリミング用外部電
極９が形成され、セラミック積層体６の内部であってセ
ラミック層３の特定の界面に沿って、各々の端縁を互い
に対向させた状態でトリミング用内部電極１０および１
１が形成されている。トリミング用内部電極１０および
１１は、それぞれ、外部端子電極７および８に接続され
る。また、トリミング用内部電極１０および１１は、ト
リミング用外部電極９に対して各々の面を対向させて容
量をそれぞれ形成している。これら容量は、トリミング
用外部電極９によって直列接続されながら、外部端子電
極７および８によって取り出される。

【０００５】このような積層セラミックコンデンサ１の
全体としての容量を所望の値とするようにトリミングす
るため、図３において破線で示すように、トリミング用
外部電極９の少なくとも一部が除去される。これによっ
て、トリミング用外部電極９とトリミング用内部電極１
０および／または１１とが有効に対向する面積が少なく
なり、トリミング用外部電極９とトリミング用内部電極
１０および１１との対向によって形成される容量が減少
して、所望の容量値が得られる。

【０００６】他方、図４に示した積層セラミックコンデ
ンサ２にあっては、セラミック積層体６の外表面上に、
トリミング用外部電極１２が形成され、セラミック積層
体６の内部であってセラミック層３の特定の界面に沿っ
て、トリミング用内部電極１３が形成されている。トリ
ミング用外部電極１２は、外部端子電極８に接続され、
トリミング用内部電極１３は、外部端子電極７に接続さ
れる。また、トリミング用外部電極１２とトリミング用
内部電極１３とは、各々の面を互いに対向させて容量を
形成し、この容量は、外部端子電極７および８によって
取り出される。

【０００７】このような積層セラミックコンデンサ２の
全体としての容量を所望の値とするようにトリミングす
るため、図４において破線で示すように、トリミング用
外部電極１２の少なくとも一部が除去される。これによ
って、トリミング用外部電極１２とトリミング用内部電
極１３とが有効に対向する面積が少なくなり、トリミン
グ用外部電極１２とトリミング用内部電極１３との対向
によって形成される容量が減少して、所望の容量値が得
られる。

【０００８】

【発明が解決しようとする課題】上述の図３および図４
にそれぞれ示したトリミング方法は、それぞれ、トリミ
ング用外部電極９および１２の少なくとも一部を除去す
ることによって容量を調整しようとするものであるの
で、トリミング後において、トリミング用外部電極９お
よび１２の断面が露出したり、トリミング用外部電極９
および１２とセラミック層３との界面が露出したりする
ことになり、これらの部分での耐候性の確保が必要とな
る。そのため、トリミング用外部電極９および１２に
は、化学的に安定な材料を用いたり、あるいは、トリミ
ング後において、トリミング用外部電極９および１２の
表面に、めっき、ガラスコート等の処置を施したりしな
ければならない。

【０００９】また、上述のように、トリミング用外部電
極９および１２の少なくとも一部を除去することによっ
て容量を調整しようとするとき、トリミング用外部電極
９および１２の端部から順次除去するようにしないと、
トリミング用電極９および１２の分断が生じ、容量値が
激減することがある。そのため、トリミング工程におい
て、トリミング用外部電極９および１２の除去すべき位
置を正確に認識する必要があり、トリミング作業が煩雑
になる。

【００１０】また、トリミング用外部電極９および１２
には、銅または銀を用いることが多いが、このような金
属は比較的延展性に富むため、トリミング用外部電極９
および１２がトリミングによって除去された領域と残さ
れた領域との境界線が明確に現れず、トリミングによっ
て除去されたはずの領域にも、トリミング用外部電極９
および１２を構成する金属の一部が延び出すことがあ
る。このことは、容量の微調整を困難にする。

【００１１】そこで、この発明の目的は、上述した問題
を解決し得る、積層セラミック電子部品およびそのトリ
ミング方法を提供しようとすることである。

【００１２】

【課題を解決するための手段】この発明は、複数のセラ
ミック層およびセラミック層の特定の界面に沿って形成
される内部導体を有するセラミック積層体を備え、内部
導体の少なくとも一部によって容量成分を形成するよう
に構成された、積層セラミック電子部品にまず向けられ
るものであって、上述した技術的課題を解決するため、
内部導体が、互いの間で容量を形成するように、各々の
端縁を互いに対向させた状態で配置される、少なくとも
１対の突き合わせ電極を備え、セラミック積層体には、
対をなす突き合わせ電極間で形成される容量を減少させ
るようにトリミングするため、当該対をなす突き合わせ
電極が対向する領域においてセラミック層を外部から部
分的に除去することが予定されたトリミング予定部分が
設けられていることを特徴としている。

【００１３】上述の積層セラミック電子部品において、
トリミング予定部分は、セラミック積層体の互いに対向
する両面のそれぞれに関連して設けられていることが好
ましい。また、この発明に係る積層セラミック電子部品
において、トリミング予定部分に対して既にトリミング
が実施された場合、セラミック積層体には、対をなす突
き合わせ電極が対向する領域においてセラミック層を外
部から部分的に除去したトリミング跡が形成されてい
る。

【００１４】また、この発明に係る積層セラミック電子
部品において、内部導体は、複数対の突き合わせ電極を
備えていてもよい。この場合、各対をなす突き合わせ電
極のそれぞれの端縁は、セラミック積層体の積層方向に
整列されるのが好ましい。また、この発明に係る積層セ
ラミック電子部品において、内部導体は、たとえば積層
セラミックコンデンサを構成するように、さらに、各々
の面を互いに対向させて容量を形成する複数対の内部電
極を備えていてもよい。

【００１５】この発明は、また、複数のセラミック層お
よびセラミック層の特定の界面に沿って形成される内部
導体を有するセラミック積層体を備え、内部導体の少な
くとも一部によって容量成分を形成するように構成さ
れ、さらに、内部導体が、互いの間で容量を形成するよ
うに、各々の端縁を互いに対向させた状態で配置され
る、少なくとも１対の突き合わせ電極を備えている、積
層セラミック電子部品をトリミングする方法にも向けら
れ、上述した技術的課題を解決するため、対をなす突き
合わせ電極が対向する領域においてセラミック層を外部
から部分的に除去することによって、当該対をなす突き
合わせ電極間で形成される容量を減少させるようにトリ
ミングする工程を備えることを特徴としている。

【００１６】上述したセラミック層を外部から除去する
工程において、セラミック層における、突き合わせ電極
の対向する端縁間に挟まれた部分より外側に位置する部
分が除去されても、セラミック層における、突き合わせ
電極の対向する端縁間に挟まれた部分が除去されても、
これら双方が除去されてもよい。

【００１７】

【発明の実施の形態】この発明は、容量成分を形成する
積層セラミック電子部品全般に適用可能であるが、以下
に、この発明の実施形態の説明を積層セラミックコンデ
ンサに関連して行なう。図１は、この発明の一実施形態
による積層セラミック電子部品としての積層セラミック
コンデンサ２１を示す断面図である。

【００１８】積層セラミックコンデンサ２１は、周知の
積層セラミックコンデンサと同様、また、図３および図
４に示した積層セラミックコンデンサ１および２と同
様、複数のセラミック層２２とセラミック層２２の特定
の界面に沿って形成される内部導体としての複数対の内
部電極２３および２４とを有するセラミック積層体２５
を備える。各対をなす内部電極２３および２４は、各々
の面を互いに対向させて容量を形成する。また、セラミ
ック積層体２５の各端部には、外部端子電極２６および
２７が形成される。上述の各対をなす内部電極２３およ
び２４のうち、一方の内部電極２３は、外部端子電極２
６に接続され、他方の内部電極２４は、外部端子電極２
７に接続される。このようにして、各対をなす内部電極
２３および２４間にそれぞれ形成された容量は、外部端
子電極２６および２７によって、並列接続されながら外
部に取り出される。

【００１９】このような構造の積層セラミックコンデン
サ２１において、トリミングを可能とするため、セラミ
ック積層体２５の内部であって、内部電極２３および２
４が形成された位置より外側にあるセラミック層２２の
特定の界面に沿って、各々の端縁を互いに対向させた状
態で、たとえば２対の突き合わせ電極２８および２９な
らびに３０および３１が形成されている。突き合わせ電
極２８および３０は一方の外部端子電極２６に接続さ
れ、突き合わせ電極２９および３１は他方の外部端子電
極２７に接続される。また、対をなす各一方の突き合わ
せ電極２８および３０と各他方の突き合わせ電極２９お
よび３１とは、上述したような各端縁の対向によって互
いの間に容量を形成し、これらの容量が、外部端子電極
２６および２７によって取り出される。

【００２０】このような積層セラミックコンデンサ２１
の全体としての容量を所望の値とするため、上述した突
き合わせ電極２８および３０と突き合わせ電極２９およ
び３１との間に形成される容量を減少させるようにトリ
ミングされる。その目的で、セラミック積層体２５に
は、対をなす突き合わせ電極２８および３０と突き合わ
せ電極２９および３１とが対向する領域においてセラミ
ック層２２を部分的に除去することが予定されたトリミ
ング予定部分３２が設けられる。

【００２１】この実施形態のように、突き合わせ電極２
８〜３１が複数対形成される場合、各対をなす突き合わ
せ電極２８〜３１のそれぞれの端縁は、セラミック積層
体２５の積層方向に整列されることが好ましい。これに
よって、突き合わせ電極２８〜３１のいずれかがトリミ
ング予定部分３２内に突入することがなく、その結果、
トリミング予定部分３２を整った形状とすることができ
る。したがって、トリミング時において、突き合わせ電
極２８〜３１のいずれかを誤って除去してしまうことを
防止でき、トリミング操作を容易にすることができる。

【００２２】図１では、上述したトリミング予定部分３
２において、セラミック層２２を外部から部分的に除去
したトリミング跡３３が実線で示され、また、別の態様
でセラミック層２２を外部から部分的に除去したトリミ
ング跡３４が１点鎖線で示されている。実線で示したト
リミング跡３３は、セラミック層２２における、突き合
わせ電極２８〜３１の対向する端縁間に挟まれた部分よ
り外側に位置する部分が除去された結果として形成され
たものである。他方、１点鎖線で示したトリミング跡３
４は、セラミック層２２における、突き合わせ電極２８
〜３１の対向する端縁間に挟まれた部分が除去された結
果として形成されたものである。

【００２３】これらトリミング跡３３および３４の各々
は、セラミック積層体２５の外部から、たとえばレーザ
ビームを照射したり、サンドブラストを適用したりする
ことによって形成されるものであるが、その深さや幅が
増すに従って、突き合わせ電極２８および３０と突き合
わせ電極２９および３１との間で形成される容量が減少
し、これに応じて、外部端子電極２６および２７間で取
り出される積層セラミックコンデンサ２１全体としての
容量が減少する。したがって、このように容量が減少
し、積層セラミックコンデンサ２１全体としての容量が
所望の値になるまで、トリミング操作が実施される。一
例として、設計容量が２ｐＦの積層セラミックコンデン
サにおいて、たとえばトリミング跡３４を形成するよう
なトリミングを実施したとき、設計容量の１０％に当た
る０．２ｐＦの容量減少が確認された。

【００２４】一般的に、トリミング跡３３をもたらすよ
うなトリミング態様は、容量値の必要な調整幅が比較的
小さい場合に適し、トリミング跡３４をもたらすような
トリミング態様は、容量値の必要な調整幅が比較的大き
い場合に適している。したがって、必要とする容量値の
調整幅の大きさに応じて、これらトリミング態様が使い
分けられる。また、両者のトリミング態様が同時に採用
されてもよい。

【００２５】図２は、この発明の他の実施形態による積
層セラミック電子部品としての積層セラミックコンデン
サ４１を示す断面図である。この積層セラミックコンデ
ンサ４１は、上述した積層セラミックコンデンサ２１と
共通する多くの要素を備えているので、図２において、
図１に示す要素に相当する要素には同様の参照符号を付
し、重複する説明は省略する。

【００２６】図２に示した積層セラミックコンデンサ４
１は、トリミング予定部分がセラミック積層体２５ａの
互いに対向する両面のそれぞれに関連して設けられてい
ることを特徴としている。すなわち、セラミック積層体
２５ａの上面側に形成された突き合わせ電極２８〜３１
が対向する領域に設けられたトリミング予定部分３２に
加えて、セラミック積層体２５ａの下面側にも、たとえ
ば２対の突き合わせ電極４２および４３ならびに４４お
よび４５が形成され、これら突き合わせ電極４２〜４５
が対向する領域にトリミング予定部分４７が設けられて
いる。

【００２７】より詳細には、セラミック積層体２５ａの
内部であって、内部電極２３および２４が形成された位
置より下側にあるセラミック層２２の特定の界面に沿っ
て、各々の端縁を互いに対向させて容量を形成する状態
で、２対の突き合わせ電極４２および４３ならびに４４
および４５が形成されている。したがって、セラミック
積層体２５ａには、対をなす突き合わせ電極４２および
４４と突き合わせ電極４３および４５とが対向する領域
においてセラミック層２２を部分的に除去することが予
定されたトリミング予定部分４７が設けられる。

【００２８】突き合わせ電極４２および４４は一方の外
部端子電極２６に接続され、突き合わせ電極４３および
４５は他方の外部端子電極２７に接続され、上述した突
き合わせ電極４２〜４５によって形成された容量は、外
部端子電極２６および２７によって取り出される。した
がって、積層セラミックコンデンサ４１の全体としての
容量を所望の値とするため、上述した突き合わせ電極４
２および４４と突き合わせ電極４３および４５との間に
形成される容量を減少させるようにトリミング予定部分
４７においてトリミングすることもできる。

【００２９】このような積層セラミックコンデンサ４１
によれば、トリミング操作は、トリミング予定部分３２
および４７のいずれに対しても行なうことができる。し
たがって、トリミングを実施するとき、積層セラミック
コンデンサ４１の表裏を区別したり、積層セラミックコ
ンデンサ４１を表裏に関して一定の方向に向けておいた
りするといった煩雑な操作を必要としない。

【００３０】また、トリミング操作は、積層セラミック
コンデンサ４１の製造段階で行なわれたり、回路基板へ
の実装後に行なわれたりするが、実装後に行なう場合、
特に注目すべきは、積層セラミックコンデンサ４１が表
裏いずれの側を上方に向けて実装されても、トリミング
を行なうことができるということである。以上、この発
明を図示した積層セラミックコンデンサ２１および４１
に関連して説明したが、この発明は、たとえばＬＣ複合
部品のように容量成分を形成するものである限り、他の
積層セラミック電子部品にも適用することができる。

【００３１】また、図示した実施形態では、１つのトリ
ミング予定部分３２または４７に関して、２対の突き合
わせ電極２８〜３１または４２〜４５が形成されたが、
突き合わせ電極の対の数は任意であり、たとえば１対で
も３対以上でもよい。

【００３２】

【発明の効果】このように、この発明によれば、セラミ
ック積層体に含まれる複数のセラミック層の特定の界面
に沿って形成される内部導体として、互いの間で容量を
形成するように、各々の端縁を互いに対向させた状態で
配置される、少なくとも１対の突き合わせ電極が形成さ
れ、トリミングにあたり、対をなす突き合わせ電極間で
形成される容量を減少させて所望の容量値を得るように
するため、対をなす突き合わせ電極が対向する領域にお
いてセラミック層を外部から部分的に除去することが行
なわれる。したがって、この除去後のトリミング跡にお
いて、突き合わせ電極の断面を露出させたり、突き合わ
せ電極とセラミック層との界面を露出させたりすること
がないので、トリミングによって積層セラミック電子部
品の耐候性を劣化させることがない。

【００３３】また、上述のように、トリミングにあた
り、突き合わせ電極を除去せず、セラミック層を除去す
るので、たとえば突き合わせ電極をトリミング時に誤っ
て分断して、容量値を激減させることがない。したがっ
て、トリミングによる容量値の調整を失敗なく行なうこ
とができる。また、突き合わせ電極を構成する金属の延
展性が問題となり、容量の微調整を困難にすることもな
い。

【００３４】この発明に係る積層セラミック電子部品に
おいて、トリミング予定部分が、セラミック積層体の互
いに対向する両面のそれぞれに関連して設けられている
と、トリミング操作は、両面のトリミング予定部分のい
ずれに対しても行なうことができるようになるので、ト
リミングを実施するとき、積層セラミック電子部品の表
裏を区別したり、積層セラミック電子部品を表裏に関し
て一定の方向に向けておいたりするといった煩雑な操作
を必要としないばかりでなく、トリミング操作を実装後
に行なう場合、積層セラミック電子部品が表裏いずれの
側を上方に向けて実装されても、トリミングを行なうこ
とができる。

【００３５】また、この発明に係る積層セラミック電子
部品において、複数対の突き合わせ電極を備える場合、
各対をなす突き合わせ電極のそれぞれの端縁が、セラミ
ック積層体の積層方向に整列されていると、突き合わせ
電極のいずれかがトリミング予定部分内に突入すること
がなく、その結果、トリミング予定部分を整った形状と
することができる。したがって、トリミング時におい
て、突き合わせ電極のいずれかを誤って除去してしまう
ことを防止でき、トリミング操作を容易にすることがで
きる。

【００３６】この発明に係る積層セラミック電子部品の
トリミング方法において、セラミック層を除去すると
き、セラミック層における、突き合わせ電極の対向する
端縁間に挟まれた部分より外側に位置する部分を除去す
るようにすれば、比較的小さい調整幅で容量値を調整す
ることが容易になり、セラミック層における、突き合わ
せ電極の対向する端縁間に挟まれた部分を除去するよう
にすれば、比較的大きい調整幅で容量値を調整すること
が容易になる。

【図面の簡単な説明】

【図１】この発明の一実施形態による積層セラミック電
子部品としての積層セラミックコンデンサ２１を示す断
面図である。

【図２】この発明の他の実施形態による積層セラミック
電子部品としての積層セラミックコンデンサ４１を示す
断面図である。

【図３】この発明にとって興味ある従来の積層セラミッ
クコンデンサ１を示す断面図である。

【図４】この発明にとって興味ある従来の積層セラミッ
クコンデンサ２を示す断面図である。

【符号の説明】

２１，４１ 積層セラミックコンデンサ（積層セラミッ
ク電子部品） ２２ セラミック層 ２３，２４ 内部電極（内部導体） ２５，２５ａ セラミック積層体 ２８〜３１，４２〜４５ 突き合わせ電極（内部導体） ３２，４７ トリミング予定部分 ３３，３４ トリミング跡

Claims (8)

【特許請求の範囲】
1. 【請求項１】 複数のセラミック層および前記セラミッ
   ク層の特定の界面に沿って形成される内部導体を有する
   セラミック積層体を備え、前記内部導体の少なくとも一
   部によって容量成分を形成するように構成された、積層
   セラミック電子部品であって、 前記内部導体は、互いの間で容量を形成するように、各
   々の端縁を互いに対向させた状態で配置される、少なく
   とも１対の突き合わせ電極を備え、 前記セラミック積層体には、対をなす前記突き合わせ電
   極間で形成される容量を減少させるようにトリミングす
   るため、当該対をなす突き合わせ電極が対向する領域に
   おいて前記セラミック層を外部から部分的に除去するこ
   とが予定されたトリミング予定部分が設けられているこ
   とを特徴とする、積層セラミック電子部品。
2. 【請求項２】 前記トリミング予定部分は、前記セラミ
   ック積層体の互いに対向する両面のそれぞれに関連して
   設けられている、請求項１に記載の積層セラミック電子
   部品。
3. 【請求項３】 複数のセラミック層および前記セラミッ
   ク層の特定の界面に沿って形成される内部導体を有する
   セラミック積層体を備え、前記内部導体の少なくとも一
   部によって容量成分を形成するように構成された、積層
   セラミック電子部品であって、 前記内部導体は、互いの間で容量を形成するように、各
   々の端縁を互いに対向させた状態で配置される、少なく
   とも１対の突き合わせ電極を備え、 前記セラミック積層体には、対をなす前記突き合わせ電
   極が対向する領域において前記セラミック層を外部から
   部分的に除去したトリミング跡が形成されていることを
   特徴とする、積層セラミック電子部品。
4. 【請求項４】 前記内部導体は、複数対の前記突き合わ
   せ電極を備え、各対をなす前記突き合わせ電極のそれぞ
   れの端縁は、前記セラミック積層体の積層方向に整列さ
   れる、請求項１ないし３のいずれかに記載の積層セラミ
   ック電子部品。
5. 【請求項５】 前記内部導体は、さらに、各々の面を互
   いに対向させて容量を形成する複数対の内部電極を備え
   る、請求項１ないし４のいずれかに記載の積層セラミッ
   ク電子部品。
6. 【請求項６】 複数のセラミック層および前記セラミッ
   ク層の特定の界面に沿って形成される内部導体を有する
   セラミック積層体を備え、前記内部導体の少なくとも一
   部によって容量成分を形成するように構成され、さら
   に、前記内部導体は、互いの間で容量を形成するよう
   に、各々の端縁を互いに対向させた状態で配置される、
   少なくとも１対の突き合わせ電極を備えている、積層セ
   ラミック電子部品をトリミングする方法であって、 対をなす前記突き合わせ電極が対向する領域において前
   記セラミック層を外部から部分的に除去することによっ
   て、当該対をなす突き合わせ電極間で形成される容量を
   減少させるようにトリミングする工程を備えることを特
   徴とする、積層セラミック電子部品のトリミング方法。
7. 【請求項７】 前記セラミック層を外部から除去する工
   程において、前記セラミック層における、前記突き合わ
   せ電極の対向する端縁間に挟まれた部分より外側に位置
   する部分が除去される、請求項６に記載の積層セラミッ
   ク電子部品のトリミング方法。
8. 【請求項８】 前記セラミック層を外部から除去する工
   程において、前記セラミック層における、前記突き合わ
   せ電極の対向する端縁間に挟まれた部分が除去される、
   請求項６または７に記載の積層セラミック電子部品のト
   リミング方法。