KR100807316B1 - 전류-전압 발생용 적층형 압전소자의 구조 - Google Patents

전류-전압 발생용 적층형 압전소자의 구조 Download PDF

Info

Publication number
KR100807316B1
KR100807316B1 KR1020060112295A KR20060112295A KR100807316B1 KR 100807316 B1 KR100807316 B1 KR 100807316B1 KR 1020060112295 A KR1020060112295 A KR 1020060112295A KR 20060112295 A KR20060112295 A KR 20060112295A KR 100807316 B1 KR100807316 B1 KR 100807316B1
Authority
KR
South Korea
Prior art keywords
voltage
internal electrode
piezoelectric ceramic
current
stacked
Prior art date
Application number
KR1020060112295A
Other languages
English (en)
Inventor
권정호
정연학
Original Assignee
주식회사 삼전
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 삼전 filed Critical 주식회사 삼전
Priority to KR1020060112295A priority Critical patent/KR100807316B1/ko
Application granted granted Critical
Publication of KR100807316B1 publication Critical patent/KR100807316B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Connection electrodes of multilayer piezoelectric or electrostrictive devices, e.g. external electrodes

Abstract

본 발명은 적층형 압전소자를 응용한 미세 전류-전압 발생 압전소자 및 그 구조에 관한 것으로, 적층형 압전소자에서 발생되는 전류 및 전압 특성을 증가시키기 위한 구조이다. 상기 미세 전류-전압 발생 장치 구조는 미세 전류-전압을 발생하는 각형 또는 원형의 압전소자, 그 적층형 압전소자를 보호하기 위한 케이스, 발생되는 전류-전압을 외부 회로와 연결하는 단자로 구비되며, 발생되는 전류-전압 크기는 적층형 압전소자의 크기(가로×세로×높이), 압전소자 내부에 적층되는 전류층 과 전압층의 구조 및 내부전극 구조로 제어할 수 있다. 상기 미세 전류-전압 발생 압전소자는 기존의 미세 전류발생 장치 및 자극기와는 달리 전원 공급 장치인 베터리 및 전원 제어장치가 필요치 않아 경박단소화가 가능하고, 또한, 베터리형 전원공급 장치는 그 수명 및 사용횟수가 한정되어 있으나 상기 적층형 압전소자는 하중이 인가되는 환경이면 반영구적으로 사용할 수 있으며, 발생되는 전류-전압의 크기를 독립적으로 제어할 수 있어 전류-전압을 사용하는 모든 분야에 응용가능하다.
압전소자, 압전효과, 압전액추에이터, 전류, 전압

Description

전류-전압 발생용 적층형 압전소자의 구조{Structure of a multilayer piezoelectric element for generating current-voltage}
도 1a와 도 1b는 일반적인 적층형 압전소자의 구조도이다.
도 1c는 도 1b의 A-A'라인을 따라 절단한 경우의 적층형 압전소자 단면도이다.
도 2a 내지 도 2c는 본 발명에 따른 내부 전극이 인쇄되는 적층형 압전소자를 설명하는 도면이다.
도 3은 본 발명에서 제안하는 적층형 압전소자의 또 다른 구조도이다.
도 4a와 도 4b는 내부전극의 또 다른 형태를 도시한 도면으로, 도 4a 및 도 4b는 전류층 압전세라믹 시트에 대하여 도시한 것이고, 도 4c 및 도 4d는 전압층 압전세라믹 시트에 대한 것이다.
도 5a는 도 4a 내지 도 4d와 같은 내부전극 패턴을 압전세라믹 시트상에 순차적, 반복적으로 적층시켰을 경우 A-A'라인에서 절단하였을 때의 단면도이다.
도 5b는 도 4a 내지 도 4d와 같은 내부전극 패턴을 압전세라믹 시트상에 순차적, 반복적으로 적층시켰을 경우 B-B'라인에서 절단하였을 때의 단면도이다.
도 6a와 도 6b는 본 발명에서 제안하는 내부 전극이 프린트되어 있는 압전세라믹 시트가 적층되는 과정을 설명하는 도면이다.
* 도면의 주요부분에 대한 부호의 설명
본 발명은 기계적 에너지를 전기적 에너지로 변환시키는 압전소자에 관한 것으로, 바람직하게는 전류 및 전압 특성을 독립적으로 제어할 수 있는 전류-전압 발생용 적층형 압전소자(이하에서는 간단히 적층형 압전소자로 칭하기로 한다)의 구조에 관한 것이다.
널리 알려진 바와 같이, 압전세라믹은 압력이 가해졌을 때 전압을 발생하고, 전계가 인가되었을 때 기계적인 변형이 일어나는 소자로서, 기계적인 진동에너지를 전기에너지로, 전기에너지를 기계적인 진동에너지로 상호 변환 가능한 재료이다.
당업계에서는 이러한 압전소자의 가역적인 변위 특성을 이용하여 의료기기, 전자기기, 정밀기계 및 센서 등에 압전소자를 이용하고 있으며, 상기 압전소자의 적층 형태에 따라 유니몰프(unimorph), 바이몰프(bimorph) 등 다양한 형태로 분류된다. 그중에서도, 압전세라믹의 양면에 금속기판을 적층한 바이몰프 형태의 압전소자가 널리 이용되고 있다. 이하에서 설명될 본 발명 또한 바이몰프 형태의 적층형 압전소자에 관한 것이다.
이러한 압전소자는 그 적용 분야가 매우 다양한데, 그 중에서도 압전소자 자체를 전류원 또는 전압원으로 사용하고자 하는 의료기기, 전자기기, 정밀기계 및 센서 등에 유용하게 응용될 수 있다.
그러나, 전압 발생 장치로 사용되는 종래의 일반적인 압전소자는 단판형 압전소자로서, 전압특성은 수백 V로 우수하나, 전류 특성이 수 nA로 매우 낮고, 또한 전류와 전압 특성이 서로 반비례인 관계로 인하여 각종 의료기기, 전자기기, 정밀기계 및 센서 등의 에너지원으로 응용하기 어려운 점이 있었다.
전술한 문제점을 해결하기 위하여 본 발명은 전류 및 전압 특성의 상호 반비례 관계성을 극복하여 전류-전압 특성을 향상시키고, 이를 독립적으로 제어할 수 있는 적층형 압전소자의 구조를 제공하는 것을 목적으로 한다.
본 발명의 바람직한 실시예인 적층형 압전 소자는 내부전극이 프린트된 제 1 두께를 갖는 전류층 압전세라믹 시트와, 내부전극이 프린트된 제 2 두께를 갖는 전압층 압전세라믹 시트를 구비하며, 상기 전류층 압전세라믹 시트와 상기 전압층 압전세라믹 시트를 복수개 적층하여 이루어지는 것을 특징으로 한다.
본 발명의 실시예에 있어서, 상기 전류층 압전세라믹 시트를 복수개 적층하고, 그 위에 상기 전압층 압전세라믹 시트를 복수개 적층하여 이루어지는 것을 특징으로 한다.
본 발명의 실시예에 있어서, 상기 복수개 적층된 상기 전압층 압전세라믹 시트 위에 복수개의 전류층 압전세라믹 시트를 재차 적층하여 이루어지는 것을 특징으로 한다.
본 발명의 실시예에 있어서, 상기 전압층 압전세라믹 시트를 복수개 적층하 고, 그 위에 상기 전류층 압전세라믹 시트를 복수개 적층하고, 그 위에 상기 전압층 압전세라믹 시트를 복수개 적층하여 이루어지는 것을 특징으로 한다.
본 발명의 실시예에 있어서, 상기 제 2 두께는 상기 제 1 두께보다 더 두꺼운 것을 특징으로 한다.
본 발명의 실시예에 있어서, 상기 전류층 압전세라믹 시트와 상기 전압층 압전세라믹 시트상에 프린트되는 상기 내부전극 각각은 제 1 내부전극영역과 제 2 내부전극영역으로 구성되고, 상기 제 1 내부전극영역과 상기 제 2 내부전극영역를 구분하는 영역은 상기 전류층 압전세라믹 시트 또는 상기 전압층 압전세라믹 시트가 노출되어 있는 것을 특징으로 한다.
본 발명의 실시예에 있어서, 상기 전류층 압전세라믹 시트 또는 상기 전압층 압전세라믹 시트의 상하에 인접하여 위치하는 상기 제 1 내부전극영역과 상기 제 2 내부전극영역은 상호 반대 방향으로 위치하는 것을 특징으로 한다.
본 발명의 실시예에 있어서, 상기 제 1 내부전극영역은 상기 제 2 내부전극영역보다 더 넓은 면적을 차지하는 것을 특징으로 한다.
본 발명의 실시예에 있어서, 상기 전류층 압전세라믹 시트 또는 상기 전압층 압전세라믹 시트의 상하에 인접하여 위치하는 상기 제 1 내부전극영역과 상기 제 2 내부전극영역이 상호 연결되어 외부전극을 형성하는 것을 특징으로 한다.
이하에서는 본 발명에 따라 구성된 적층형 압전소자의 여러 실시예들을 도시한 도면을 참조하여 상세하게 설명하기로 한다.
도 1a와 도 1b에는 일반적인 적층형 압전소자의 구조도의 일예가 도시되어 있다.
도 1a를 참조하면, 적층형 압전소자는 압전세라믹 시트(110a)상에 전도성이 양호한 금속성 내부전극(120a)을 스크린 프린팅 기법으로 형성하는 과정을 반복함으로써 형성 가능하다.
참고로, 도 1a의 노출부(e)는 상하로 인접하여 적층되는 압전세라믹 시트상에 각각 형성되는 금속성의 내부전극(120a)간의 쇼트를 방지 및 +극과 -극을 형성하기 위한 것이다.
금속성의 내부전극(120a)이 프린트된 압전세라믹 시트를 복수개 적층한 다음, 도 1b 또는 도 1c에서 알 수 있듯이, 그 최상부에는 상부로 노출되어 있는 내부전극을 보호하기 위하여 내부전극이 프린트되어 있지 않은 압전세라믹 시트(내부전극이 형성되어 있는 압전세라믹 시트의 두께보다 대략 수~수십배 정도의 두께를 갖는 압전세라믹 시트)를 추가로 적층한다. 이는 최하부의 압전세라믹 시트에도 동일하게 적용된다(도 1b 또는 도 1c 참조).
도 1b에는 압전세라믹 시트와 내부전극을 교번하면서 제조한 적층형 압전소자의 전체적인 외관 사시도가 도시되어 있다.
상기 적층형 압전소자의 제조 공정을 간단히 설명하면 다음과 같다.
최초에 세라믹 분말을 제작한 다음 제작된 분말을 사용하여 슬러리를 제조하고 테잎케스트를 사용하여 압전세라믹 시트를 제조한다. 제작된 압전세라믹 시트에 내부전극을 프린트한 다음 교번으로 적층하여 커팅 및 열처리를 하게 된다.
이러한 과정을 거쳐 최종적으로 도 1b와 같은 압전소자가 완성된다.
한편, 도 1b와 같은 압전소자의 정면과 배면, 좌우측면은 전체적으로 절연물질로 코팅 처리된다. 이렇게 코팅 처리하는 이유는 주변의 습기 및 외부환경 등으로 부터 소자를 보호하기 위함이다.
이때, 적층형 압전소자의 좌우측면에 부착되어 있는 외부전극(140a, 140b)에 대하여는 리드선(310, 320)과 연결되는 부위를 제외하고는 전체적으로 절연 코팅하는 것이 바람직하다.
도 1c에는 도 1b의 A-A'라인을 따라 절단한 경우의 적층형 압전소자 단면도가 도시되어 있다.
도 1c에 도시된 바와 같이, 압전세라믹 시트(110a)와 내부전극(120a)이 교변하면서 적층되어 있는 구조임을 알 수 있다.
도 1c의 적층형 압전소자(100)의 좌측면에 도포된 외부전극(140a)은 (+) 극성의 내부전극(120a)을 리드선(310)과 연결시키며, 우측면에 도포된 외부전극(140b)은 (-) 극성의 내부전극(120a)을 리드선(320)과 연결시키는 기능을 한다.
이하에서는 외부로부터 기계적 힘이 가해진 경우, 적층형 압전소자의 전압-전류 발생 과정을 간단히 설명하기로 한다.
적층형 압전소자는 쌍극자를 가지고 있으며, 이 쌍극자들은 재료 내부에 무질서하게 분포하고 있다. 이런 쌍극자들을 분극공정에 의해 일정한 방향으로 정렬하게 된다.
일정한 방향으로 정렬된 쌍극자들이 존재하는 적층형 압전소자에 기계적 하중이 인가되면 내부 쌍극자의 극성간 거리가 변하게 되고 극간의 변화된 거리에 비 례하여 소정의 전류 및 전압이 발생한다.
다시 말하면, 극간의 거리가 변하게 되면서 압전세라믹 시트 표면에 전하들이 축적되고 축적된 전하들이 전위차에 의해 흐르게 되면서 전류-전압이 발생하게 된다.
이러한 기본적인 개념들은 당업계에 널리 알려진 사실인바 추가적인 설명은 생략하기로 한다.
그런데, 전술한 도 1a와 같이 압전세라믹 시트를 형성하는 경우, 압전세라믹 시트의 일정 부분을 노출부(e)가 차지하고 있는 까닭에 적층형 압전소자의 에너지 효율 측면에서 문제가 있을 수 있다.
이러한 점을 보완하기 위하여 본 발명에서는 도 2a와 도 2b에 도시된 바와 같은 형태의 내부전극을 압전세라믹 시트상에 프린트하여 형성시킨다.
도 2a에 도시된 바와 같이, 내부전극(511, 512)은 원칙적으로 압전세라믹 시트상(110a)에 전면 대부분에 도포되어 있다. 즉, 압전세라믹 시트(110a)의 모서리 일측에 압전세라믹 시트가 노출되는'ㄷ'자형(Y 영역)의 중심에 "■"형의 내부전극(512)이 형성된다.
따라서, 내부전극(511, 512)은 압전세라믹 시트 영역인 "ㄷ"자형(Y 영역)을 기준으로 제 1 내부전극영역(511)과 제 2 내부전극영역(512)으로 구분되는 형태이다.
설명의 편의상 "■"형의 내부전극(512)을 제 2 내부전극영역(512)이라 하면 압전세라믹 시트 영역인 "ㄷ"자형 영역(Y 영역)과 제 2 내부전극영역(512)을 제외 한 나머지 부분을 제 1 내부전극영역(511)이라고 할 수 있다.
여기서, "ㄷ"자형 내부에 "■"형의 내부전극(512)을 형성하는 이유는, 적층형 압전소자를 제조하기 위해서는 +극과 -극을 교번으로 적층해야 하는데 "■"형의 내부전극(512)이 형성되지 않을 경우 제조 공정상 다소 애로가 있기 때문이다.
보다 구체적으로 설명하면, 압전세라믹 시트 1층을 예를 들어 볼때 "ㄷ"자형(Y 영역)으로 이루어지는 노출 부분인 비활성 영역부(즉, 압전세라믹 시트 부분)가 많아질수록 열처리 공정시 휨 현상이 발생할 확률이 증가하게 되고, 또한, 적층할 때 프린팅된 내부전극 두께만큼 접합이 일어나지 않을 확률이 증가하여 제품 불량발생률이 증가하기 때문에, "■"형의 내부전극(512)을 형성하는 것이다.
도 2b는 도 2a와 위치가 180도 회전되어 형성된다는 것을 제외하고는 기본 구성이 도 2a와 동일하다.
즉, 도 2b에 도시된 바와 같이, 내부전극(513, 512')은 원칙적으로 압전세라믹 시트상(110a)에 전면 대부분에 도포되어 있다. 즉, 압전세라믹 시트(110a)의 모서리 일측에 압전세라믹 시트가 노출되는'ㄷ'자형(Y' 영역)의 중심에 "■"형의 내부전극(512')이 형성된다.
따라서, 내부전극(513, 512')은 압전세라믹 시트 영역인 "ㄷ"자형(Y' 영역)을 기준으로 제 1 내부전극영역(513)과 제 2 내부전극영역(512')으로 구분되는 형태이다.
본 발명에서는 제안하는 적층형 압전소자는 도 2a와 도 2b를 교번하여 적층시켜 형성시킨다(따라서, 압전세라믹 시트(110a)상에 적층되는 내부전극 패턴의 " ㄷ"자형은 영역(Y, Y')은 대칭적으로 적층 형성된다).
보다 구체적으로 설명하면, 내부전극(511, 512)이 프린트된 압전세라믹 시트위에 내부전극(513, 512')이 프린트된 압전세라믹 시트를 교번으로 적층한다.
이러한 과정을 복수회 반복하여 얻은 적층형 압전소자의 단면도(예컨대, 도 2a의 B-B'라인에서의 단면도)의 일예는 도 2c에 도시되어 있다.
도 2c에 도시된 바와 같이 도 2a와 도 2b의 내부전극이 상호 교번하면서 적층되어 있음을 알 수 있다.
도 2c에서 Y 영역은 도 2a에서 표시한 Y 영역과 동일하다.
도 2c에서 알 수 있듯이, 적층형 압전소자의 전후 좌우측면에는 절연물질이 코팅되어 있으며, 외부전극(550)은 내부전극(513)을 상호 연결하는 구조로 되어 있다. 상기 외부전극(550)은 리드선(310)을 통하여 외부의 전기기기와 연결된다.
한편, 도시되지는 않았으나, 도 2c의 후면에는 내부전극(511)을 상호 연결하는 외부전극이 대칭적인 형상으로 형성될 것이다.
한편, 지금까지 설명한 적층형 압전소자의 전류 특성은 압전세라믹 시트의 면적에 비례하고 두께에 반비례한다고 알려져 있다.
따라서, 두께가 얇은 압전세라믹 시트상에 내부전극을 형성하여 적층하는 경우 적층형 압전소자의 전류 특성을 개선할 수 있다는 장점이 있다.
실험에 의하면, 도 1c와 도 2c에 도시된 구조에서 압전세라믹스 시트 두께가 얇을 수록 전류 특성이 개선됨을 알 수 있었다.
한편, 적층형 압전소자의 전압 특성은 압전세라믹 시트의 두께에 비례한다. 즉, 적층형 압전소자의 전류 및 전압특성은 구조적으로 반비례 관계에 있다.
실험에 의하면, 인가하중이 일정한 상태에서, 적층형 압전소자의 전류 특성을 일정하게 유지하고 전압을 증가시키기 위해서는 압전세라믹 시트 두께를 최소한 전류층 압전세라믹 시트 두께보다 약 1배 이상 증가시키는 것이 바람직하다는 것을 알 수 있었다.
도 3에는 본 발명에서 제안하는 적층형 압전소자의 구조도가 도시되어 있다. 내부전극은 도 2a와 도 2b에서 설명한 방식으로 적층하였다.
본 발명에서는, 도 3과 같이, 적층형 압전소자의 하부 영역(C)은 전류 특성의 개선을 위하여 얇은 두께(t1)의 전류층 압전세라믹 시트상에 내부전극을 프린트하는 구조를 취하였고, 중간 영역(B)은 전압 특성의 개선을 위하여 상기 하부 영역(C)에 사용된 압전세라믹 시트보다는 두꺼운 두께(t2)를 갖는 전압층 압전세락믹 시트상에 내부전극을 프린트하는 구조를 취하였고, 상부 영역(A)은 하부 영역(C)과 동일한 두께의 전류층 압전세라믹 시트를 중간 영역(B)의 형성으로 인하여 초래될 수 있는 전류 특성의 감소분을 보충할 수 있도록 하였다. 즉, 하부 영역(C)과 상부 영역(A)은 전류층 압전세라믹 시트층에 해당하고, 중간 영역(B)은 전압층 압전세라믹 시트층에 해당한다.
참고로, 전압 특성을 개선하기 위한 중간 영역(B)은 적층형 압전소자의 하부 또는 상부에 위치시키는 것이 가능하고, 전류 특성을 개선하기 위한 상부(A) 및 하부(C) 영역이 적층형 압전소자의 중간에 위치시키는 것도 가능하다.
도 3에서, 외부전극(550)은 내부전극(513)을 상호 연결시키는 기능을 하고 있다. 즉, 도 3에서, 외부전극(550)은 전압층 압전세라믹 시트상(B)에 형성되어 있는 내부전극(513)을 연결하는 형태로 구성되어 있다.
따라서, 도 2c와 비교하여 도 3의 구조로 적층형 압전소자를 형성하는 경우 도 2c의 경우보다 더 큰 전압을 발생시킬 수 있다. 한편, 동일한 사이즈의 적층형 압전소자에서, 더 높은 전압을 발생시키기 위하여 전압층 압전세라믹 시트(B)의 적층 수 및/또는 압전세라믹 시트 두께를 증가시킬 수도 있을 것이다.
도 4a와 도 4b는 리드선과 연결되는 내부전극의 또 다른 형태를 도시한 도면이다.
도 4a를 참조하면, 내부전극(710, 720, 730, 740)은 "E"자형(m)과 "ㄷ"자형(C)의 압전세라믹 시트 영역(m, C)에 의하여 형성되는 "■" 자형의 제 2 내부전극영역(720, 730, 740)과 이들을 제외한 나머지 부분인 제 1 내부전극영역(710)으로 구성됨을 알 수 있다.
즉, 압전세라믹 시트(110a)의 표면상의 일 모서리에는 "ㄷ"자형의 압전세라믹 시트(C)에 의하여 "■" 자형의 내부전극(720)이 형성되고, 상기 모서리에 대향하는 반대측 모서리에는 "E"자형의 압전세라믹 시트(m)에 의하여 두 개의 "■" 자형의 내부전극(730, 740)이 각각 형성된다.
한편, 도 4a의 상부 또는 하부에 적층되는 압전세라믹 시트는 도 4b에 도시되어 있다.
도시된 바와 같이, 도 4b의 압전세라믹 시트상에 프린트된 내부전극의 형태는 도 4a와 180도 대칭적이다.
도 4b를 참조하면, 내부전극(712, 720a, 730a, 740a)은 "E"자형(m')과 "ㄷ"자형(C')의 압전세라믹 시트 영역(m', C')에 의하여 형성되는 "■" 자형의 제 2 내부전극영역(720a, 730a, 740a)과 이들을 제외한 나머지 부분인 제 1 내부전극영역(712)으로 구성됨을 알 수 있다.
즉, 압전세라믹 시트(110a)의 표면상의 일 모서리에는 "ㄷ"자형의 압전세라믹 시트(C')에 의하여 "■" 자형의 내부전극(720a)이 형성되고, 상기 모서리에 대향하는 반대측 모서리에는 "E"자형의 압전세라믹 시트(m')에 의하여 두 개의 "■" 자형의 내부전극(730a, 740a)이 각각 형성된다.
한편, 상기한 도 4a 및 도 4b에 의한 실시예에 따라 전류층 압전세라믹 시트를 구성할 경우 전압층 압전세라믹 시트의 내부전극은 전류층 압전세라믹 시트의 내부전극과 다소 차이가 있다.
도 4c 및 도 4d는 전압층 압전세라믹 시트의 내부전극의 구조를 나타낸 도면으로, 도 4c에 도시된 전압층 압전세라믹 시트(713)는 도 4a에의 전류층 압전세라믹 시트(710)에 비하여 두 개의 "■" 자형의 내부전극(730b, 740b)의 위치 및 형상은 동일하나 "■" 자형의 내부전극(720b)의 위치가 우측에 형성된 점에서 차이가 있다.
마찬가지로 도 4d에 도시된 전압층 압전세라믹 시트(714)는 도 4b에 의한 전류층 압전세라믹 시트(712)에 비하여 두 개의 "■" 자형의 내부전극(730c, 740c)의 위치 및 형상은 동일하나 "■" 자형의 내부전극(720c)의 위치가 우측에 형성된 점에서 차이가 있다.
도 5a는 도 4a와 도 4b의 압전세라믹 시트를 적층한 상태에서 예컨대 도 4a의 A-A'에서의 단면도이고, 도 5b는 도 4a의 B-B'에서의 단면도이다.
도 5a와 도 5b의 경우, 도 3과 마찬가지로 중간 영역에 전압 특성을 고려한 전압 압전세라믹 시트층(B)을 형성하였다는 것은 동일하다.
다만, 차이가 있는 것은 전류층과 전압층의 외부전극이 독립적으로 형성되어 있어 적층형 압전소자의 특성인 전류 및 전압 특성이 반비례인 관계로 인하여 초래되던 종래의 문제점을 해결할 수 있다.
예컨대, 사용자는 리드선(71)과 리드선(74)을 전압(+)극과 전압(-)극으로 각각 사용하거나, 리드선(72)과 리드선(73)을 전류(+)극과 전류(-)극으로 각각 사용할 수 있다.
이는 적층형 압전소자로부터 전류 특성을 원하는지 그렇지 아니하면 전압 특성을 원하는지에 따라서 사용자가 적절한 리드선 쌍을 선택할 수 있다는 것을 의미한다.
도 6a와 도 6b에는 본 발명에서 제안하는 내부 전극이 프린트되어 있는 압전세라믹 시트가 적층되는 과정을 설명하는 도면이다.
도 6a에는 도 2a와 도 2b와 같은 제 1 및 제 2 내부전극영역이 형성되어 있는 압전세라믹 시트가 적층되어 외부전극과 연결된 상태가 도시되어 있다.
도 6a에서 알 수 있듯이, 두께(t2)가 두꺼운 압전세라믹 시트상의 내부전극이 연결되는 (+)극을 (+)전류-전압의 외부전극으로 사용하고, 반대편의 (-)극을 (-)전류-전압의 외부전압으로 사용함으로써 두께가 균일한 동일 사이즈의 적층형 압전소자보다 더 우수한 전류-전압 효과를 얻을 수 있다.
도 6b에는 도 4a와 도 4b와 같은 제 1 및 제 2 내부전극영역이 형성되어 있는 압전세라믹 시트가 적층되어 외부전극과 연결된 상태가 도시되어 있다
도 6b에서 알 수 있듯이, 두께가 "t2"인 전압층 압전세라믹 시트(k2)상의 내부전극이 연결되는 외부전극(+ 전압)과 두께가 "t2"인 전압층 압전세라믹 시트(k1)상의 내부전극이 연결되는 외부전극(- 전압)을 한쌍의 전압용 외부전극으로 하고, 두께가 "t1"인 기타 압전세라믹 시트상의 내부전극을 연결하는 외부전극(+전류)과 두께가 "t1"인 기타 압전세라믹 시트상의 내부전극을 연결하는 외부전극(-전류)을 한쌍의 전류용 외부전극으로 구성한다.
도 6a와 같이 적층하는 경우 도 2c 또는 도 3과 같은 단면도를 갖는 적층형 압전소자를 구현할 수 있으며, 도 6b와 같이 적층하는 경우에는 도 5a와 도 5b와 같은 단면도를 갖는 적층형 압전소자를 구현할 수 있다.
도 6b에서, 전압(+), 전압(-)로 표시되어 있는 외부전극은 두꺼운 두께(t2)를 갖는 전압층 압전세라믹 시트로 이루어진 중간 영역을 효율적으로 이용하기 위한 경우에 사용하는 외부전극이고, 전류(+), 전류(-)로 표시되어 있는 외부전극은 상대적으로 얇은 두께(t1)를 갖는 전류층 압전 세라믹 시트로 이루어진 하부 및 상부 영역을 효율적으로 사용하고자 하는 경우에 사용하는 외부전극이다.
이처럼, 본 발명에서는 적층형 압전소자를 구성하는 압전세라믹 시트를 두께를 달리하여 전압 요소가 중요한 전기기기 등에 사용하는 경우에는 전압층 압전세라믹층을 증가시키고, 전류 요소가 중요한 전기기기 등에 사용하는 경우에는 전류 층 압전세라믹층을 증가시킬 수 있는 방법을 제공한다.
이상에서 상세히 설명한 바와 같이, 본 발명에서는 압전소자의 적층 구조와 관련하여, 압전세라믹 시트상에 프린트되는 내부전극을 제 1 및 제 2 내부전극 영역으로 구분하여 제조의 편의성 및 전기적 특성을 증대시킬 수 있었다.
또한, 본 발명에서는 적층되는 압전세라믹 시트의 두께를 가변시키는 개념을 제안하여 적층형 압전소자의 전류 특성 또는 전압 특성을 선택적 또는 동시적으로 개선시킬 수 있는 효과를 얻을 수 있는 이점이 있다.
즉, 본 발명의 경우, 압전세라믹 시트의 두께를 가변시켜 적층시킴으로써 전류 특성 또는 전압 특성을 독립적으로 제어할 수 있는 이점이 있다.
본 발명에서 제안하는 적층형 압전소자는 외부로부터 인가되는 하중을 이용하여 소정의 전기 에너지를 발생시키는 구조이므로, 소정의 전기 에너지를 사용하고자 하는 의료기기, 전자기기, 정밀기계 및 센서 등에 적용 가능하다.

Claims (10)

  1. 내부전극이 프린트된 제1두께를 갖는 전류층 압전세라믹 시트와,
    내부전극이 프린트되고 제1두께보다 더 두꺼운 제2두께를 갖는 전압층 압전세라믹시트를 구비하며, 상기 전류층 압전 세라믹 시트와 상기 전압층 압전세라믹 시트가 복수개 적층되어 이루어지고, 상기 내부전극 각각은 제1내부전극과 제2내부전극을 포함하며, 상기 제1내부전극과 제2내부전극을 구분하는 영역은 상기 전류층 압전세라믹 시트 또는 상기 전압층 압전세라믹 시트가 노출되는 것을 특징으로 하는 전류-전 압 발생용 적층형 압전소자의 구조.
  2. 제 1 항에 있어서,
    상기 전류층 압전세라믹 시트를 복수개 적층하고, 그 위에 상기 전압층 압전세라믹 시트를 복수개 적층하여 이루어지는 것을 특징으로 하는 전류-전압 발생용 적층형 압전소자의 구조.
  3. 제 2 항에 있어서,
    상기 복수개 적층된 상기 전압층 압전세라믹 시트 위에 복수개의 전류층 압전세라믹 시트를 재차 적층하여 이루어지는 것을 특징으로 하는 전류-전압 발생용 적층형 압전소자의 구조.
  4. 제 1 항에 있어서,
    상기 전압층 압전세라믹 시트를 복수개 적층하고, 그 위에 상기 전류층 압전 세라믹 시트를 복수개 적층하고, 그 위에 상기 전압층 압전세라믹 시트를 복수개 적층하여 이루어지는 것을 특징으로 하는 전류-전압 발생용 적층형 압전소자의 구조.
  5. 삭제
  6. 제 1 항에 있어서,
    상기 전류층 압전세라믹 시트 또는 상기 전압층 압전세라믹 시트의 상하에 인접하여 위치하는 상기 제 1 내부전극영역과 상기 제 2 내부전극영역은 상호 반대 방향으로 위치하는 것을 특징으로 하는 전류-전압 발생용 적층형 압전소자의 구조.
  7. 제 1 항에 있어서,
    상기 제 1 내부전극영역은 상기 제 2 내부전극영역보다 더 넓은 면적을 차지하는 것을 특징으로 하는 전류-전압 발생용 적층형 압전소자의 구조.
  8. 제 6 항에 있어서,
    상기 전류층 압전세라믹 시트 또는 상기 전압층 압전세라믹 시트의 상하에 인접하여 위치하는 상기 제 1 내부전극영역과 상기 제 2 내부전극영역이 상호 연결되어 외부전극을 형성하는 것을 특징으로 하는 전류-전압 발생용 적층형 압전소자의 구조.
  9. 제8항에 있어서, 상기 외부전극은 상기 내부전극영역 중 (+)극과 (-)극에 각각 연결되는 (+) 외부전극과 (-) 외부전극으로 이루어지는 것을 특징으로 하는 전류-전압 발생용 적층형 압전소자의 구조.
  10. 제8항에 있어서, 상기 외부전극은 상기 전류층 압전세라믹 시트의 상기 제 1 내부전극영역과 상기 제 2 내부전극영역사이를 상호 연결하는 전류용 외부전극과, 상기 전압층 압전세라믹 시트의 상기 제 1 내부전극영역과 상기 제 2 내부전극영역사이를 상호 연결하는 전압용 외부전극을 포함하는 것을 특징으로 하는 전류-전압 발생용 적층형 압전소자의 구조.
KR1020060112295A 2006-11-14 2006-11-14 전류-전압 발생용 적층형 압전소자의 구조 KR100807316B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060112295A KR100807316B1 (ko) 2006-11-14 2006-11-14 전류-전압 발생용 적층형 압전소자의 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060112295A KR100807316B1 (ko) 2006-11-14 2006-11-14 전류-전압 발생용 적층형 압전소자의 구조

Publications (1)

Publication Number Publication Date
KR100807316B1 true KR100807316B1 (ko) 2008-02-28

Family

ID=39383313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060112295A KR100807316B1 (ko) 2006-11-14 2006-11-14 전류-전압 발생용 적층형 압전소자의 구조

Country Status (1)

Country Link
KR (1) KR100807316B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10245426B2 (en) 2013-12-31 2019-04-02 Seoul National University RDB foundation Medical patch
WO2019132368A1 (ko) * 2017-12-29 2019-07-04 삼성전자 주식회사 스피커용 압전 소자 및 그의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6433980A (en) * 1987-07-30 1989-02-03 Toyota Motor Corp Lamination type piezoelectric body
KR19980081506A (ko) * 1997-04-18 1998-11-25 가네꼬히사시 적층형 압전 변압기
KR20010021432A (ko) * 1999-08-26 2001-03-15 무라타 야스타카 두께 확장 진동 모드 압전 공진자, 사다리형 필터 및 압전공진부품
JP2001121640A (ja) 1999-10-28 2001-05-08 Murata Mfg Co Ltd 複合積層体およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6433980A (en) * 1987-07-30 1989-02-03 Toyota Motor Corp Lamination type piezoelectric body
KR19980081506A (ko) * 1997-04-18 1998-11-25 가네꼬히사시 적층형 압전 변압기
KR20010021432A (ko) * 1999-08-26 2001-03-15 무라타 야스타카 두께 확장 진동 모드 압전 공진자, 사다리형 필터 및 압전공진부품
JP2001121640A (ja) 1999-10-28 2001-05-08 Murata Mfg Co Ltd 複合積層体およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10245426B2 (en) 2013-12-31 2019-04-02 Seoul National University RDB foundation Medical patch
WO2019132368A1 (ko) * 2017-12-29 2019-07-04 삼성전자 주식회사 스피커용 압전 소자 및 그의 제조 방법
EP3699968A4 (en) * 2017-12-29 2020-12-23 Samsung Electronics Co., Ltd. PIEZOELECTRIC ELEMENT FOR SPEAKER AND MANUFACTURING PROCESS FOR IT
US11968903B2 (en) 2017-12-29 2024-04-23 Samsung Electronics Co., Ltd. Piezoelectric element for speaker and manufacturing method therefor

Similar Documents

Publication Publication Date Title
JP5665618B2 (ja) コンデンサ構成用ユニット及びコンデンサ
TW201810744A (zh) 包含磁電轉換器之發電機及其製造方法
JP5665617B2 (ja) コンデンサ構成用ユニット及びコンデンサ
KR100807316B1 (ko) 전류-전압 발생용 적층형 압전소자의 구조
JP2005108989A5 (ko)
KR20170000596A (ko) 압전 소자 및 그를 구비하는 압전 스피커
US20180375010A1 (en) Multilayer piezoelectric element, piezoelectric vibration apparatus, and electronic device
WO2016158743A1 (ja) マザーの圧電素子及び積層型圧電素子並びに積層型圧電素子の製造方法
JP6076051B2 (ja) 圧電素子
JP2009530799A (ja) モノリシック多層アクチュエータの製造方法及びモノリシック多層アクチュエータ
JP5758506B2 (ja) 電気積層素子
CN101369626B (zh) 新型压电陶瓷传感器的制作方法
KR101612456B1 (ko) 압전 파이버 컴포지트 구조체 및 이를 이용한 압전 스피커
US9379304B2 (en) Internal electrode for piezoelectric device, piezoelectric device including the same, and method for manufacturing piezoelectric device
JP6053467B2 (ja) 圧電素子の製造方法
KR101577961B1 (ko) 압전 파이버 컴포지트 구조체
JP5687278B2 (ja) 多層圧電アクチュエータ
JP2884378B2 (ja) 積層型圧電アクチュエータおよびその製造方法
JP2013012657A (ja) 圧電素子
JP2013012656A (ja) 圧電素子
JP5147300B2 (ja) 積層型圧電素子
JP6965742B2 (ja) 圧電素子
JP4529427B2 (ja) 積層型圧電素子
KR101768811B1 (ko) 다층 압전 소자 구조체 및 자왜 재료를 포함한 다층 압전 소자 구조체
JP2006060080A (ja) 積層コンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130311

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140214

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee