JP2022129066A - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサ Download PDFInfo
- Publication number
- JP2022129066A JP2022129066A JP2021027614A JP2021027614A JP2022129066A JP 2022129066 A JP2022129066 A JP 2022129066A JP 2021027614 A JP2021027614 A JP 2021027614A JP 2021027614 A JP2021027614 A JP 2021027614A JP 2022129066 A JP2022129066 A JP 2022129066A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- internal electrode
- electrode layer
- ceramic capacitor
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 120
- 230000015556 catabolic process Effects 0.000 abstract description 21
- 239000003990 capacitor Substances 0.000 abstract description 14
- 230000005684 electric field Effects 0.000 abstract description 13
- 230000009467 reduction Effects 0.000 abstract description 2
- 238000007747 plating Methods 0.000 description 151
- 229910052751 metal Inorganic materials 0.000 description 46
- 239000002184 metal Substances 0.000 description 46
- 229920005989 resin Polymers 0.000 description 39
- 239000011347 resin Substances 0.000 description 39
- 238000000034 method Methods 0.000 description 29
- 239000000463 material Substances 0.000 description 27
- 239000011521 glass Substances 0.000 description 23
- 230000000052 comparative effect Effects 0.000 description 22
- 239000000843 powder Substances 0.000 description 12
- 229910052759 nickel Inorganic materials 0.000 description 10
- 239000010409 thin film Substances 0.000 description 10
- 238000013461 design Methods 0.000 description 9
- 229910002113 barium titanate Inorganic materials 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 229910052718 tin Inorganic materials 0.000 description 8
- 238000010304 firing Methods 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229920001187 thermosetting polymer Polymers 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 229910052797 bismuth Inorganic materials 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 229910001252 Pd alloy Inorganic materials 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- RAXXELZNTBOGNW-UHFFFAOYSA-N imidazole Natural products C1=CNC=N1 RAXXELZNTBOGNW-UHFFFAOYSA-N 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 150000008065 acid anhydrides Chemical class 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- -1 amide imide Chemical class 0.000 description 1
- 150000001412 amines Chemical class 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 150000002148 esters Chemical class 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
- H01G4/0085—Fried electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
- H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
【課題】コンデンサの低容量化を可能としつつ、高電界が印加された場合であっても、内部電極層と外部電極との間で生じる絶縁破壊を抑制しうる積層セラミックコンデンサを提供する。【解決手段】本発明に係る積層セラミックコンデンサは、複数の誘電体層が積層される積層体と、該積層体の両端面に引き出される第１の内部電極層と、該積層体の両側面に引き出される第２の内部電極層と、第１の内部電極層に接続され、両端面に配置される第１及び第２の外部電極と、第２の内部電極層に接続され、両側面に配置される第３及び第４の外部電極とを備える。第１の内部電極層の数は第２の内部電極層の数よりも多く、かつ、第１の内部電極層は２枚以上連続して積層される。第１の内部電極層には、高さ方向から積層セラミックコンデンサを見た際に、両主面の一部に配置される第３及び第４の外部電極とは重ならないように凹部が形成される。【選択図】図４
Description
この発明は、積層セラミックコンデンサに関する。
たとえば、高速で動作する集積回路部品（ＩＣ）に供給される電源電圧を安定化するために用いられるデカプリングコンデンサや、集積回路部品（ＩＣ）に供給される電源ラインのノイズ対策部品として、特許文献１に記載されているような一般的な構造を有するチップ状電子部品が知られている。
特許文献１の記載されるチップ状電子部品は、一面に貫通電極を印刷した複数枚の誘電体グリーンシートと、一面にその貫通電極と直交する方向のコンデンサ電極を印刷した複数枚の誘電体グリーンシートとを交互に積み重ねられ、貫通電極とコンデンサ電極に外部電極が接続されている。
しかしながら、たとえば、特許文献１に記載されるような貫通型コンデンサにおいて、さらなる低容量化を実現させようとするために、コンデンサ電極が電子部品本体の最表面側に配置され、コンデンサ電極の幅がコンデンサ電極側に接続される外部電極の幅よりも小さく、かつ、コンデンサ電極側に接続される外部電極が積層方向でみて貫通電極と重なるような設計を取るような場合、高電界が印加されると、貫通電極と外部電極とが重なる部分において電界が集中し、コンデンサ電極側に接続される外部電極と貫通電極との間で絶縁破壊が発生する場合がある。
それゆえに、この発明の主たる目的は、コンデンサの低容量化を可能としつつ、高電界が印加された場合であっても、内部電極層と外部電極との間で生じる絶縁破壊を抑制しうる積層セラミックコンデンサを提供することである。
この発明に係る積層セラミックコンデンサは、複数の積層された誘電体層を有し、高さ方向に相対する第１の主面および第２の主面と、高さ方向に直交する長さ方向に相対する第１の端面および第２の端面と、高さ方向および長さ方向に直交する幅方向に相対する第１の側面および第２の側面とを有する積層体と、複数の誘電体層上に配置され、第１の端面および第２の端面に引き出された複数の第１の内部電極層と、複数の誘電体層上に配置され、第１の側面および第２の側面に引き出された複数の第２の内部電極層と、第１の端面上に配置されており、第１の内部電極層に接続される第１の外部電極と、第２の端面上に配置されており、第１の内部電極層に接続される第２の外部電極と、第１の側面上に配置され、第１の側面から延伸して第１の主面の一部および第２の主面の一部に配置されており、第２の内部電極層に接続される第３の外部電極と、第２の側面上に配置され、第２の側面から延伸して第１の主面の一部および第２の主面の一部に配置されており、第２の内部電極層に接続される第４の外部電極と、を備える積層セラミックコンデンサであって、第１の内部電極層の数は第２の内部電極層の数よりも多く、かつ、第１の内部電極層は２枚以上連続して積層されており、第１の内部電極層は、高さ方向から積層セラミックコンデンサを見た際に、第１の主面の一部および第２の主面の一部に配置される第３の外部電極および第１の主面の一部および第２の主面の一部に配置される第４の外部電極とは重ならないように凹部が形成され、第２の内部電極層は、少なくとも最も第１の主面側に位置する第１の内部電極層と第１の主面との間、および、少なくとも最も第２の主面側に位置する第１の内部電極層と第２の主面との間に配置され、第２の内部電極層の長さ方向の長さは、第１の主面の一部および第２の主面の一部に配置される第３の外部電極および第１の主面の一部および第２の主面の一部に配置されている第４の外部電極の長さ方向の最大長さよりも小さい、積層セラミックコンデンサである。
この発明に係る積層セラミックコンデンサは、第１の内部電極層の数が第２の内部電極層の数よりも多く、かつ、第１の内部電極層が２枚以上連続して積層されていることから、積層セラミックコンデンサの静電容量が大きくなることを抑制しつつ、第１の内部電極層の数が多くなり並列接続の第１の内部電極層の数が多くなるだけでなく、第１の内部電極層と外部電極との間の導通性が向上することから、直流抵抗が大きくなることを抑制することができる。
また、この発明に係る積層セラミックコンデンサは、第１の内部電極層が、高さ方向から積層セラミックコンデンサを見た際に、第１の主面の一部および第２の主面の一部に配置される第３の外部電極および第１の主面の一部および第２の主面の一部に配置される第４の外部電極とは重ならないように凹部が形成されるので、本発明に係る積層セラミックコンデンサに高電界が印加されても、第２の内部電極層に接続される第３の外部電極および第４の外部電極と、第１の内部電極層との間での絶縁破壊を抑制することができる。
さらに、この発明に係る積層セラミックコンデンサは、第２の内部電極層が、少なくとも最も第１の主面側に位置する第１の内部電極層と第１の主面との間、および、少なくとも最も第２の主面側に位置する第１の内部電極層と第２の主面との間に配置されるので、実装基板への電流経路を短くすることができ、低ＥＳＬ効果を得ることができるとともに、本発明に係る積層セラミックコンデンサに高電界が印加された場合であっても、第２の内部電極層に接続される第３の外部電極および第４の外部電極と、第１の内部電極層との間での絶縁破壊を抑制することができる。その結果、積層セラミックコンデンサの絶縁破壊電圧（ＢＤＶ）を向上させることができる。
さらにまた、この発明に係る積層セラミックコンデンサは、第２の内部電極層の長さ方向の長さが、第１の主面の一部および第２の主面の一部に配置される第３の外部電極および第１の主面の一部および第２の主面の一部に配置されている第４の外部電極の長さ方向の最大長さよりも小さいので、直流抵抗を低減させたまま、より低容量にすることができる。
また、この発明に係る積層セラミックコンデンサは、第１の内部電極層が、高さ方向から積層セラミックコンデンサを見た際に、第１の主面の一部および第２の主面の一部に配置される第３の外部電極および第１の主面の一部および第２の主面の一部に配置される第４の外部電極とは重ならないように凹部が形成されるので、本発明に係る積層セラミックコンデンサに高電界が印加されても、第２の内部電極層に接続される第３の外部電極および第４の外部電極と、第１の内部電極層との間での絶縁破壊を抑制することができる。
さらに、この発明に係る積層セラミックコンデンサは、第２の内部電極層が、少なくとも最も第１の主面側に位置する第１の内部電極層と第１の主面との間、および、少なくとも最も第２の主面側に位置する第１の内部電極層と第２の主面との間に配置されるので、実装基板への電流経路を短くすることができ、低ＥＳＬ効果を得ることができるとともに、本発明に係る積層セラミックコンデンサに高電界が印加された場合であっても、第２の内部電極層に接続される第３の外部電極および第４の外部電極と、第１の内部電極層との間での絶縁破壊を抑制することができる。その結果、積層セラミックコンデンサの絶縁破壊電圧（ＢＤＶ）を向上させることができる。
さらにまた、この発明に係る積層セラミックコンデンサは、第２の内部電極層の長さ方向の長さが、第１の主面の一部および第２の主面の一部に配置される第３の外部電極および第１の主面の一部および第２の主面の一部に配置されている第４の外部電極の長さ方向の最大長さよりも小さいので、直流抵抗を低減させたまま、より低容量にすることができる。
この発明によれば、コンデンサの低容量化を可能としつつ、高電界が印加された場合であっても、内部電極層と外部電極との間で生じる絶縁破壊を抑制しうる積層セラミックコンデンサを提供することができる。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
１．積層セラミックコンデンサ
この発明の実施の形態にかかる積層セラミックコンデンサについて説明する。この実施の形態にかかる積層セラミックコンデンサは、３端子型積層セラミックコンデンサである。
この発明の実施の形態にかかる積層セラミックコンデンサについて説明する。この実施の形態にかかる積層セラミックコンデンサは、３端子型積層セラミックコンデンサである。
図１は、この発明の実施の形態にかかる積層セラミックコンデンサ（３端子型積層セラミックコンデンサ）の一例を示す外観斜視図である。図２（ａ）は、この発明の実施の形態にかかる積層セラミックコンデンサ（３端子型積層セラミックコンデンサ）の一例を示す上面図であり、図２（ｂ）は（ａ）に示す上面図から見た各内部電極層の透過図である。図３は、この発明の実施の形態にかかる積層セラミックコンデンサ（３端子型積層セラミックコンデンサ）の一例を示す側面図である。図４は、図１の線ＩＶ－ＩＶにおける断面図である。図５は、図１の線Ｖ－Ｖにおける断面図である。図６は、図４の線ＶＩ－ＶＩにおける断面図である。図７は、図４の線ＶＩＩ－ＶＩＩにおける断面図である。
図１ないし図３に示すように、積層セラミックコンデンサ１０は、たとえば、略直方体状の積層体１２と、外部電極３０とを含む。
積層体１２は、積層された複数の誘電体層１４と、誘電体層１４上に積層された複数の内部電極層１６とを有する。さらに、積層体１２は、高さ方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、高さ方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、高さ方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。
なお、積層体１２の長さ方向ｚのＬ寸法は、幅方向ｙのＷ寸法よりも必ずしも長いとは限らない。
外部電極３０は、積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側、ならびに第１の側面１２ｃ側および第２の側面１２ｄ側に配置される。外部電極３０は、第１の外部電極３０ａ、第２の外部電極３０ｂ、第３の外部電極３０ｃおよび第４の外部電極３０ｄを有する。なお、第１の外部電極３０ａ、第２の外部電極３０ｂ、第３の外部電極３０ｃおよび第４の外部電極３０ｄの詳細は、後述される。
この積層体１２には、角部および稜線部に丸みがつけられている。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ、ならびに第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。
積層体１２の寸法は、特に限定されない。
積層体１２は、内層部１８と、高さ方向ｘにおいて内層部１８を挟みこむように配置された第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂと、を有する。
内層部１８は、複数の誘電体層１４と複数の内部電極層１６とを含む。内層部１８は、高さ方向ｘにおいて、最も第１の主面１２ａ側に位置する内部電極層１６から最も第２の主面１２ｂ側に位置する内部電極層１６までを含む。
第１の主面側外層部２０ａは、第１の主面１２ａ側に位置する。第１の主面側外層部２０ａは、第１の主面１２ａと最も第１の主面１２ａに近い内部電極層１６との間に位置する複数の誘電体層１４の集合体である。
第２の主面側外層部２０ｂは、第２の主面１２ｂ側に位置する。第２の主面側外層部２０ｂは、第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極層１６との間に位置する複数の誘電体層１４の集合体である。
第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂで用いられる誘電体層１４は、内層部１８で用いられる誘電体層１４と同じものであってもよい。
第２の主面側外層部２０ｂは、第２の主面１２ｂ側に位置する。第２の主面側外層部２０ｂは、第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極層１６との間に位置する複数の誘電体層１４の集合体である。
第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂで用いられる誘電体層１４は、内層部１８で用いられる誘電体層１４と同じものであってもよい。
積層体１２は、第１の側面１２ｃ側に位置し、第１の側面１２ｃと第１の側面１２ｃ側の内層部１８の最表面との間に位置する複数の誘電体層１４から形成される第１の側面側外層部２２ａを有する。
同様に、積層体１２は、第２の側面１２ｄ側に位置し、第２の側面１２ｄと第２の側面１２ｄ側の内層部１８の最表面との間に位置する複数の誘電体層１４から形成される第２の側面側外層部２２ｂを有する。
図５には、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの幅方向ｙの範囲が示されている。この第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの幅方向ｙの幅の大きさはＷギャップまたはサイドギャップともいう。
同様に、積層体１２は、第２の側面１２ｄ側に位置し、第２の側面１２ｄと第２の側面１２ｄ側の内層部１８の最表面との間に位置する複数の誘電体層１４から形成される第２の側面側外層部２２ｂを有する。
図５には、第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの幅方向ｙの範囲が示されている。この第１の側面側外層部２２ａおよび第２の側面側外層部２２ｂの幅方向ｙの幅の大きさはＷギャップまたはサイドギャップともいう。
誘電体層１４は、たとえば、セラミック材料として、誘電体材料により形成することができる。このような誘電体材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層体１２の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
焼成後の誘電体層１４の厚みは、３０μｍ以上８０μｍ以下であることが好ましい。
積層される誘電体層１４の枚数は、１５枚以上３００枚以下であることが好ましい。なお、この誘電体層１４の枚数は、内層部１８の誘電体層１４の枚数と、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂの誘電体層１４の枚数との総数である。
積層される誘電体層１４の枚数は、１５枚以上３００枚以下であることが好ましい。なお、この誘電体層１４の枚数は、内層部１８の誘電体層１４の枚数と、第１の主面側外層部２０ａおよび第２の主面側外層部２０ｂの誘電体層１４の枚数との総数である。
内層電極部１６は、複数の内部電極層１６として、複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂを有する。
第１の内部電極層１６ａは、誘電体層１４上に配置される。
図６に示すように、第１の内部電極層１６ａは、積層体１２の第１の端部１２ｅと第２の端部１２ｆとの間にわたって延び、その中央部にあたる第１の領域部２６ａと、第１の領域部２６ａから延び、積層体１２の第１の端面１２ｅに引き出される第２の領域部２６ｂと、第１の領域部２６ａから延び、積層体１２の第２の端面１２ｆに引き出される第３の領域部２６ｃとを有する。第１の領域部２６ａは、誘電体層１４上の中央部に位置する。第２の領域部２６ｂは、積層体１２の第１の端面１２ｅに露出し、第３の領域部２６ｃは、積層体１２の第２の端面１２ｆに露出する。従って、第１の内部電極層１６ａは、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄには露出していない。
第１の内部電極層１６ａの形状は特に限定はされないが、矩形状であることが好ましい。もっとも、コーナー部は丸められていてもよい。
図６に示すように、第１の内部電極層１６ａは、積層体１２の第１の端部１２ｅと第２の端部１２ｆとの間にわたって延び、その中央部にあたる第１の領域部２６ａと、第１の領域部２６ａから延び、積層体１２の第１の端面１２ｅに引き出される第２の領域部２６ｂと、第１の領域部２６ａから延び、積層体１２の第２の端面１２ｆに引き出される第３の領域部２６ｃとを有する。第１の領域部２６ａは、誘電体層１４上の中央部に位置する。第２の領域部２６ｂは、積層体１２の第１の端面１２ｅに露出し、第３の領域部２６ｃは、積層体１２の第２の端面１２ｆに露出する。従って、第１の内部電極層１６ａは、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄには露出していない。
第１の内部電極層１６ａの形状は特に限定はされないが、矩形状であることが好ましい。もっとも、コーナー部は丸められていてもよい。
第１の内部電極層１６ａは、高さ方向ｘから積層セラミックコンデンサ１０を見た際に、図２（ｂ）に示すように、第１の主面１２ａの一部および第２の主面１２ｂの一部に配置されている第３の外部電極３０ｃとは重ならないように凹部２９ａが形成され、第１の主面１２ａの一部および第２の主面１２ｂの一部に配置されている第４の外部電極３０ｄとは重ならないように凹部２９ｂが形成されている。
より具体的には、第１の内部電極層１６ａの第１の領域部２６ａにおいて、第１の側面１２ｃ側において、内部電極層１６が形成されていない領域となる凹部２９ａを有し、第２の側面１２ｄ側において、内部電極層１６が形成されていない領域となる凹部２９ｂを有する。
これにより、積層セラミックコンデンサ１０に対して高電界が印加されても、第２の内部電極層１６ｂに接続される第３の外部電極３０ｃおよび第４の外部電極３０ｄと、第１の内部電極層１６ａとの間での絶縁破壊を抑制することができる。
より具体的には、第１の内部電極層１６ａの第１の領域部２６ａにおいて、第１の側面１２ｃ側において、内部電極層１６が形成されていない領域となる凹部２９ａを有し、第２の側面１２ｄ側において、内部電極層１６が形成されていない領域となる凹部２９ｂを有する。
これにより、積層セラミックコンデンサ１０に対して高電界が印加されても、第２の内部電極層１６ｂに接続される第３の外部電極３０ｃおよび第４の外部電極３０ｄと、第１の内部電極層１６ａとの間での絶縁破壊を抑制することができる。
凹部２９ａの形状は、高さ方向ｘから積層セラミックコンデンサ１０を見た際に、第１の主面１２ａおよび第２の主面１２ｂの一部に配置されている第３の外部電極３０ｃとは重ならなければ、特に限定されない。
同様に、凹部２９ｂの形状は、高さ方向ｘから積層セラミックコンデンサ１０を見た際に、第１の主面１２ａおよび第２の主面１２ｂの一部に配置されている第４の外部電極３０ｄとは重ならなければ、特に限定されない。
本実施の形態では、凹部２９ａおよび凹部２９ｂの形状は、半円状である。
同様に、凹部２９ｂの形状は、高さ方向ｘから積層セラミックコンデンサ１０を見た際に、第１の主面１２ａおよび第２の主面１２ｂの一部に配置されている第４の外部電極３０ｄとは重ならなければ、特に限定されない。
本実施の形態では、凹部２９ａおよび凹部２９ｂの形状は、半円状である。
第２の内部電極層１６ｂは、第１の内部電極層１６ａが配置される誘電体層１４とは異なる誘電体層１４上に配置される。
図７に示すように、第２の内部電極層１６ｂは、積層体１２の第１の側面１２ｃと第２の側面１２ｄとの間にわたって延び、その中央部にあたる第４の領域部２８ａと、第４の領域部２８ａから延び、第１の側面１２ｃに引き出される第５の領域部２８ｂと、第４の領域部２８ａから延び、第２の側面１２ｄに引き出される第６の領域部２８ｃとを有する。第４の領域部２８ａは、誘電体層１４上の中央部に位置する。第５の領域部２８ｂは、積層体１２の第１の側面１２ｃに露出し、第６の領域部２８ｃは、積層体１２の第２の側面１２ｄに露出する。従って、第２の内部電極層１６ｂは、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆには露出していない。
第２の内部電極層１６ｂの第４の領域部２８ａの形状、ならびに第５の領域部２８ｂおよび第６の領域部２８ｃの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、それぞれの領域部のコーナー部は丸められていてもよい。
図７に示すように、第２の内部電極層１６ｂは、積層体１２の第１の側面１２ｃと第２の側面１２ｄとの間にわたって延び、その中央部にあたる第４の領域部２８ａと、第４の領域部２８ａから延び、第１の側面１２ｃに引き出される第５の領域部２８ｂと、第４の領域部２８ａから延び、第２の側面１２ｄに引き出される第６の領域部２８ｃとを有する。第４の領域部２８ａは、誘電体層１４上の中央部に位置する。第５の領域部２８ｂは、積層体１２の第１の側面１２ｃに露出し、第６の領域部２８ｃは、積層体１２の第２の側面１２ｄに露出する。従って、第２の内部電極層１６ｂは、積層体１２の第１の端面１２ｅおよび第２の端面１２ｆには露出していない。
第２の内部電極層１６ｂの第４の領域部２８ａの形状、ならびに第５の領域部２８ｂおよび第６の領域部２８ｃの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、それぞれの領域部のコーナー部は丸められていてもよい。
第２の内部電極層１６ｂは、少なくとも最も第１の主面１２ａ側に位置する第１の内部電極層１６ａと第１の主面１２ａとの間、および少なくとも最も第２の主面１２ｂ側に位置する第１の内部電極層１６ａと第２の主面１２ｂとの間に配置される。
これにより、実装基板への電流経路を短くすることができ、低ＥＳＬ（等価直列抵抗）効果を得ることができるとともに、積層セラミックコンデンサ１０に対して高電界が印加された場合であっても、第２の内部電極層１６ｂに接続される第３の外部電極３０ｃおよび第４の外部電極３０ｄと、第１の内部電極層１６ａとの間での絶縁破壊を抑制することができる。その結果、積層セラミックコンデンサ１０の絶縁破壊電圧（ＢＤＶ）を向上させることができる。
これにより、実装基板への電流経路を短くすることができ、低ＥＳＬ（等価直列抵抗）効果を得ることができるとともに、積層セラミックコンデンサ１０に対して高電界が印加された場合であっても、第２の内部電極層１６ｂに接続される第３の外部電極３０ｃおよび第４の外部電極３０ｄと、第１の内部電極層１６ａとの間での絶縁破壊を抑制することができる。その結果、積層セラミックコンデンサ１０の絶縁破壊電圧（ＢＤＶ）を向上させることができる。
第２の内部電極層１６ｂの長さ方向ｚの長さは、第１の主面１２ａの一部および第２の主面１２ｂの一部に配置されている第３の外部電極３０ｃおよび第１の主面１２ａの一部および第２の主面１２ｂの一部に配置されている第４の外部電極３０ｄの長さ方向ｚの最大長さよりも小さい。
これにより、直流抵抗を低減させたまま、より低容量にすることができる。
これにより、直流抵抗を低減させたまま、より低容量にすることができる。
第２の内部電極層１６ｂは、第２の内部電極層１６ｂの第４の領域部２８ａが第１の端面１２ｅ方向および第２の端面１２ｆ方向に延びず、第２の内部電極層１６ｂの第４の領域部２８ａにおける第１の端面１２ｅと第２の端面１２ｆとを結ぶ長さ方向ｚの幅が、第２の内部電極層１６ｂの第５の領域部２８ｂおよび第６の領域部２８ｃにおける第１の端面１２ｅと第２の端面１２ｆとを結ぶ長さ方向ｚの幅と同じ長さであることが好ましい。
これにより、第１の内部電極層１６ａの面積は変更せずに、第２の内部電極層１６ｂの面積だけを調整することで、直流抵抗を低減させたまま、積層セラミックコンデンサ１０の静電容量を低容量にすることができる。
これにより、第１の内部電極層１６ａの面積は変更せずに、第２の内部電極層１６ｂの面積だけを調整することで、直流抵抗を低減させたまま、積層セラミックコンデンサ１０の静電容量を低容量にすることができる。
第１の内部電極層１６ａの第１の領域部２６ａと第２の内部電極層１６ｂの第４の領域部２８ａとは対向している。
第１の内部電極層１６ａの数は、第２の内部電極層１６ｂの数よりも多く、かつ、第１の内部電極層１６ａは２枚以上連続して積層される。これにより、図１に示す積層セラミックコンデンサ１０は、静電容量が大きくなることを抑制しつつ、第１の内部電極層１６ａの数が多くなり並列接続の第１の内部電極層１６ａの数が多くなるだけでなく、第１の内部電極層１６ａと外部電極３０との間の導通性が向上することから、直流抵抗が大きくなることを抑制することが可能となる。
積層体１２の内層部１８は、第１の内部電極層１６ａと第２の内部電極層１６ｂとが誘電体層１４を介して対向して静電容量を形成する容量形成部１９と、第１の内部電極層１６ａが２枚以上連続して積層されている領域である内部電極積層部２４を有する。積層セラミックコンデンサ１０は、この容量形成部１９によりコンデンサの特性が発現する。
なお、図１に示す積層セラミックコンデンサ１０は、図８および図９に示すように、第１の内部電極層１６ａが２枚以上連続して積層されている領域である内部電極積層部２４を分断するように、第２の内部電極層１６ｂが配置されてもよい。このとき、内部電極積層部２４は、１枚の第２の内部電極層１６ｂにより、第１の内部電極積層部２４ａおよび第２の内部電極積層部２４ｂに分断されている。
これにより、第１の内部電極層１６ａの集合体が分散されるため、放熱効果が高まり、温度上昇抑制効果を得ることができる。
これにより、第１の内部電極層１６ａの集合体が分散されるため、放熱効果が高まり、温度上昇抑制効果を得ることができる。
また、第１の内部電極層１６ａが２枚以上連続して積層されている領域である内部電極積層部２４を複数個に分断するように配置される第２の内部電極層１６ｂは、単数で配置されていてもよい。これにより、第１の内部電極層１６ａをより多く積層することが可能となり、直流抵抗の低減効果を得ることができる。
一方、第１の内部電極層１６ａが２枚以上連続して積層されている領域である内部電極積層部２４を複数個に分断するように配置される第２の内部電極層１６ｂは、２枚以上連続して積層されて配置されてもよい。これにより、第２の内部電極層１６ｂの数が少なくなっても、第１の側面１２ｃ上に形成された第３の外部電極３０ｃおよび第２の側面１２ｄ上に形成された第４の外部電極３０ｄとの接続性をより十分なものにすることができる。
第１の内部電極層１６ａと第２の内部電極層１６ｂとの間に位置する誘電体層１４の厚みは、３０μｍ以上であることが好ましい。これにより、本発明の効果がより顕著な領域で効果を発揮することができる。
第１の内部電極層１６ａと第２の内部電極層１６ｂとの間に位置する誘電体層１４の厚みは、第１の内部電極層１６ａ同士に挟まれて位置する誘電体層１４の厚みよりも大きいことが好ましい。これにより、第１の内部電極層１６ａをより多く積層することが可能となり、直流抵抗の低減効果をより大きくすることができる。
高さ方向ｘから積層セラミックコンデンサ１０を見た際の、第１の主面１２ａの一部および第２の主面１２ｂの一部に配置されている第３の外部電極３０ｃおよび第１の主面１２ａの一部および第２の主面１２ｂの一部に配置されている第４の外部電極３０ｄの端部の辺と、第１の内部電極層１６ａの凹部２９ａの端部の辺までの同一平面上での距離、および第１の主面１２ａの一部および第２の主面１２ｂの一部に配置されている第３の外部電極３０ｃおよび第１の主面１２ａの一部および第２の主面１２ｂの一部に配置されている第４の外部電極３０ｄの端部の辺と、第１の内部電極層１６ａの凹部２９ｂの端部の辺までの同一平面上での距離は、最短で１００μｍ以上であることが好ましい。
これにより、高電界が印加されても、第２の内部電極層１６ｂに接続される第３の外部電極３０ｃおよび第４の外部電極３０ｄと、第１の内部電極層１６ａとの間での絶縁破壊をより顕著に抑制することができる。
これにより、高電界が印加されても、第２の内部電極層１６ｂに接続される第３の外部電極３０ｃおよび第４の外部電極３０ｄと、第１の内部電極層１６ａとの間での絶縁破壊をより顕著に抑制することができる。
第１の内部電極層１６ａにおいて、凹部２９ａと凹部２９ｂとの幅方向ｙの最短距離は、凹部２９ａおよび凹部２９ｂが形成されていない部分の第１の内部電極層１６ａの幅方向ｙの最短距離よりも短い。
これにより、高電界が印加されても、第２の内部電極層１６ｂに接続される第３の外部電極３０ｃおよび第４の外部電極３０ｄと、第１の内部電極層１６ａとの間での絶縁破壊をより顕著に抑制することができる。
これにより、高電界が印加されても、第２の内部電極層１６ｂに接続される第３の外部電極３０ｃおよび第４の外部電極３０ｄと、第１の内部電極層１６ａとの間での絶縁破壊をより顕著に抑制することができる。
第１の内部電極層１６ａおよび第２の内部電極層１６ｂの数は、合わせて１５枚以上２００枚以下であることが好ましい。
第１の内部電極層１６ａの数は、特に限定されないが、たとえば、５０枚以上１００枚以下であることが好ましい。
また、第２の内部電極層１６ｂの数は、少なくとも、第１の内部電極層１６ａの数よりも少ない。具体的には、第２の内部電極層１６ｂの数は、特に限定されないが、たとえば、１枚以上２０枚以下であることが好ましい。
第１の内部電極層１６ａの数は、特に限定されないが、たとえば、５０枚以上１００枚以下であることが好ましい。
また、第２の内部電極層１６ｂの数は、少なくとも、第１の内部電極層１６ａの数よりも少ない。具体的には、第２の内部電極層１６ｂの数は、特に限定されないが、たとえば、１枚以上２０枚以下であることが好ましい。
第１の内部電極層１６ａおよび第２の内部電極層１６ｂの厚みは、特に限定されないが、たとえば、０．５μｍ以上２．０μｍ以下程度であることが好ましい。
第２の内部電極層１６ｂの第４の領域部２８ａの厚みは、特に限定されないが、たとえば、３０μｍ以上８０μｍ以下程度であることが好ましい。
第２の内部電極層１６ｂの第４の領域部２８ａの厚みは、特に限定されないが、たとえば、３０μｍ以上８０μｍ以下程度であることが好ましい。
第１の内部電極層１６ａおよび第２の内部電極層１６ｂは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、Ａｇ－Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。
積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側、ならびに第１の側面１２ｃ側および第２の側面１２ｄ側には、外部電極３０が配置される。外部電極３０は、第１の外部電極３０ａ、第２の外部電極３０ｂ、第３の外部電極３０ｃおよび第４の外部電極３０ｄを有する。
積層体１２の第１の端面１２ｅには、第１の外部電極３０ａが配置される。第１の外部電極３０ａは、積層体１２の第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部を覆うように配置される。また、第１の外部電極３０ａは、積層体１２の第１の端面１２ｅにおいて露出している第１の内部電極層１６ａの第２の領域部２６ｂに電気的に接続されている。なお、第１の外部電極３０ａは、積層体１２の第１の端面１２ｅ上のみに配置されてもよい。
積層体１２の第２の端面１２ｆには、第２の外部電極３０ｂが配置される。第２の外部電極３０ｂは、積層体１２の第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部を覆うように配置される。また、第２の外部電極３０ｂは、積層体１２の第２の端面１２ｆにおいて露出している第１の内部電極層１６ａの第３の領域部２６ｃに電気的に接続されている。なお、第２の外部電極３０ｂは、積層体１２の第２の端面１２ｆ上のみに配置されてもよい。
積層体１２の第１の側面１２ｃには、第３の外部電極３０ｃが配置される。第３の外部電極３０ｃは、第１の側面１２ｃから延伸して第１の主面１２ａおよび第２の主面１２ｂの一部を覆うように配置される。第３の外部電極３０ｃは、積層体１２の第１の側面１２ｃにおいて露出している第２の内部電極層１６ｂの第５の領域部２８ｂに電気的に接続されている。
積層体１２の第２の側面１２ｄには、第４の外部電極３０ｄが配置される。第４の外部電極３０ｄは、第２の側面１２ｄから延伸して第１の主面１２ａおよび第２の主面１２ｂの一部を覆うように配置される。第４の外部電極３０ｄは、積層体１２の第２の側面１２ｄにおいて露出している第２の内部電極層１６ｂの第６の領域部２８ｃに電気的に接続されている。
外部電極３０は、積層体１２の表面に配置される下地電極層３２と、下地電極層３２を覆うように配置されためっき層３４とを含む。
下地電極層３２は、第１の下地電極層３２ａ、第２の下地電極層３２ｂ、第３の下地電極層３２ｃおよび第４の下地電極層３２ｄを有する。
第１の下地電極層３２ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部を覆うように形成される。
第２の下地電極層３２ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部を覆うように形成される。
なお、第１の下地電極層３２ａは、積層体１２の第１の端面１２ｅの表面のみに配置されてもよいし、第２の下地電極層３２ｂは、積層体１２の第２の端面１２ｆの表面にのみ配置されてもよい。
第２の下地電極層３２ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部を覆うように形成される。
なお、第１の下地電極層３２ａは、積層体１２の第１の端面１２ｅの表面のみに配置されてもよいし、第２の下地電極層３２ｂは、積層体１２の第２の端面１２ｆの表面にのみ配置されてもよい。
第３の下地電極層３２ｃは、積層体１２の第１の側面１２ｃの表面に配置され、第１の側面１２ｃから延伸して第１の主面１２ａおよび第２の主面１２ｂのそれぞれの一部を覆うように形成される。
第４の下地電極層３２ｄは、積層体１２の第２の側面１２ｄの表面に配置され、第２の側面１２ｄから延伸して第１の主面１２ａおよび第２の主面１２ｂのそれぞれの一部を覆うように形成される。
第４の下地電極層３２ｄは、積層体１２の第２の側面１２ｄの表面に配置され、第２の側面１２ｄから延伸して第１の主面１２ａおよび第２の主面１２ｂのそれぞれの一部を覆うように形成される。
下地電極層３２は、焼付け層、導電性樹脂層、薄膜層等から選ばれる少なくとも１つを含む。
以下、下地電極層３２を上記の焼付け層、導電性樹脂層、薄膜層とした場合の各構成について説明する。
以下、下地電極層３２を上記の焼付け層、導電性樹脂層、薄膜層とした場合の各構成について説明する。
（焼付け層の場合）
焼付け層は、ガラス成分と金属成分とを含む。焼付け層のガラス成分は、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。焼付け層の金属成分としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼付け層は、複数層であってもよい。焼付け層は、ガラス成分および金属成分を含む導電性ペーストを積層体１２に塗布して焼付けたものである。焼付け層は、内部電極層１６および誘電体層１４を有する積層チップと積層チップに塗布した導電性ペーストとを同時焼成したものでもよく、内部電極層１６および誘電体層１４を有する積層チップを焼成して積層体１２を得た後に、積層体１２に導電性ペーストを塗布して焼付けたものでもよい。なお、焼付け層を内部電極層１６および誘電体層１４を有する積層チップと積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼付け層は、ガラス成分の代わりに誘電体材料を添加したものを焼き付けて焼付け層を形成することが好ましい。
焼付け層は、ガラス成分と金属成分とを含む。焼付け層のガラス成分は、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。焼付け層の金属成分としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼付け層は、複数層であってもよい。焼付け層は、ガラス成分および金属成分を含む導電性ペーストを積層体１２に塗布して焼付けたものである。焼付け層は、内部電極層１６および誘電体層１４を有する積層チップと積層チップに塗布した導電性ペーストとを同時焼成したものでもよく、内部電極層１６および誘電体層１４を有する積層チップを焼成して積層体１２を得た後に、積層体１２に導電性ペーストを塗布して焼付けたものでもよい。なお、焼付け層を内部電極層１６および誘電体層１４を有する積層チップと積層チップに塗布した導電性ペーストとを同時に焼成する場合には、焼付け層は、ガラス成分の代わりに誘電体材料を添加したものを焼き付けて焼付け層を形成することが好ましい。
第１の端面１２ｅに位置する第１の下地電極層３２ａの高さ方向ｘ中央部における第１の端面１２ｅおよび第２の端面１２ｆを結ぶ方向の厚みは、３μｍ以上７０μｍ以下程度であることが好ましい。
また、第２の端面１２ｆに位置する第２の下地電極層３２ｂの高さ方向ｘ中央部における第１の端面１２ｅおよび第２の端面１２ｆを結ぶ方向の厚みは、３μｍ以上７０μｍ以下程度であることが好ましい。
また、第２の端面１２ｆに位置する第２の下地電極層３２ｂの高さ方向ｘ中央部における第１の端面１２ｅおよび第２の端面１２ｆを結ぶ方向の厚みは、３μｍ以上７０μｍ以下程度であることが好ましい。
第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部上に第１の下地電極層３２ａを設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第１の下地電極層３２ａである長さ方向ｚの中央部における第１の主面１２ａおよび第２の主面１２ｂを結ぶ高さ方向の厚みは、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。
また、第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部上に第２の下地電極層３２ｂを設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第２の下地電極層３２ｂである長さ方向ｚの中央部における第１の主面１２ａおよび第２の主面１２ｂを結ぶ高さ方向の厚みは、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。
また、第１の主面１２ａの一部および第２の主面１２ｂの一部、ならびに第１の側面１２ｃの一部および第２の側面１２ｄの一部上に第２の下地電極層３２ｂを設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ上に位置する第２の下地電極層３２ｂである長さ方向ｚの中央部における第１の主面１２ａおよび第２の主面１２ｂを結ぶ高さ方向の厚みは、例えば、３μｍ以上４０μｍ以下程度であることが好ましい。
第１の側面１２ｃに位置する第３の下地電極層３２ｃの高さ方向ｘ中央部における第１の側面１２ｃおよび第２の側面１２ｄを結ぶ方向の厚みは、３μｍ以上７０μｍ以下程度であることが好ましい。
また、第２の側面１２ｄに位置する第４の下地電極層３２ｄの高さ方向ｘ中央部における第１の側面１２ｃおよび第２の側面１２ｄを結ぶ方向の厚みは、３μｍ以上７０μｍ以下程度であることが好ましい。
また、第２の側面１２ｄに位置する第４の下地電極層３２ｄの高さ方向ｘ中央部における第１の側面１２ｃおよび第２の側面１２ｄを結ぶ方向の厚みは、３μｍ以上７０μｍ以下程度であることが好ましい。
（導電性樹脂層の場合）
導電性樹脂層は、複数層であってもよい。
導電性樹脂層は、焼付け層上に焼付け層を覆うように配置されるか、積層体１２上に直接配置されてもよい。
導電性樹脂層は、熱硬化性樹脂および金属を含む。
導電性樹脂層は、下地電極層３２上を完全に覆っていてもよいし、下地電極層３２の一部を覆っていてもよい。
導電性樹脂層は、熱硬化性樹脂を含むため、例えばめっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ１０に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、積層セラミックコンデンサ１０へのクラックを防止することができる。
導電性樹脂層は、複数層であってもよい。
導電性樹脂層は、焼付け層上に焼付け層を覆うように配置されるか、積層体１２上に直接配置されてもよい。
導電性樹脂層は、熱硬化性樹脂および金属を含む。
導電性樹脂層は、下地電極層３２上を完全に覆っていてもよいし、下地電極層３２の一部を覆っていてもよい。
導電性樹脂層は、熱硬化性樹脂を含むため、例えばめっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富んでいる。このため、積層セラミックコンデンサ１０に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、積層セラミックコンデンサ１０へのクラックを防止することができる。
導電性樹脂層に含まれる金属としては、Ａｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉまたは、それらを含む合金を使用することができる。
また、金属粉の表面にＡｇコーティングされた金属粉を使用することもできる。金属粉の表面にＡｇコーティングされたものを使用する際には金属粉としてＣｕ、Ｎｉ、Ｓｎ、Ｂｉ又はそれらの合金粉を用いることが好ましい。導電性金属にＡｇの導電性金属粉を用いる理由としては、Ａｇは金属の中でもっとも比抵抗が低いため電極材料に適しており、Ａｇは貴金属であるため酸化せず耐候性が高いためである。また、上記のＡｇの特性は保ちつつ、母材の金属を安価なものにすることが可能になるためである。
また、金属粉の表面にＡｇコーティングされた金属粉を使用することもできる。金属粉の表面にＡｇコーティングされたものを使用する際には金属粉としてＣｕ、Ｎｉ、Ｓｎ、Ｂｉ又はそれらの合金粉を用いることが好ましい。導電性金属にＡｇの導電性金属粉を用いる理由としては、Ａｇは金属の中でもっとも比抵抗が低いため電極材料に適しており、Ａｇは貴金属であるため酸化せず耐候性が高いためである。また、上記のＡｇの特性は保ちつつ、母材の金属を安価なものにすることが可能になるためである。
さらに、導電性樹脂層に含まれる金属としては、Ｃｕ、Ｎｉに酸化防止処理を施したものを使用することもできる。
なお、導電性樹脂層に含まれる金属としては、金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングした金属粉を使用することもできる。金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングされたものを使用する際には金属粉としてＡｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉ又はそれらの合金粉を用いることが好ましい。
なお、導電性樹脂層に含まれる金属としては、金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングした金属粉を使用することもできる。金属粉の表面にＳｎ、Ｎｉ、Ｃｕをコーティングされたものを使用する際には金属粉としてＡｇ、Ｃｕ、Ｎｉ、Ｓｎ、Ｂｉ又はそれらの合金粉を用いることが好ましい。
には、導電性フィラー同士が接触することにより、導電性樹脂層内部に通電経路が形成される。
導電性樹脂層に含まれる金属は、球形状、扁平状などのものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いるのが好ましい。
導電性樹脂層の樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。
また、導電性樹脂層には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。硬化剤としては、ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール系、アミン系、酸無水物系、イミダゾール系、活性エステル系、アミドイミド系など公知の種々の化合物を使用することができる。
第１の端面１２ｅおよび第２の端面１２ｆに位置する積層体１２の高さ方向ｘ中央部に位置する導電性樹脂層の厚みは、例えば、１０μｍ以上１５０μｍ以下程度であることが好ましい。
（薄膜層の場合）
下地電極層３２として薄膜層を設ける場合は、薄膜層は、スパッタリング法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。
下地電極層３２として薄膜層を設ける場合は、薄膜層は、スパッタリング法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。
めっき層３４は、第１のめっき層３４ａ、第２のめっき層３４ｂ、第３のめっき層３４ｃおよび第４のめっき層３４ｄを含む。
第１のめっき層３４ａ、第２のめっき層３４ｂ、第３のめっき層３４ｃおよび第４のめっき層３４ｄとしては、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
第１のめっき層３４ａ、第２のめっき層３４ｂ、第３のめっき層３４ｃおよび第４のめっき層３４ｄとしては、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
第１のめっき層３４ａは、第１の下地電極層３２ａを覆うように配置される。
第２のめっき層３４ｂは、第２の下地電極層３２ｂを覆うように配置される。
第３のめっき層３４ｃは、第３の下地電極層３２ｃを覆うように配置される。
第４のめっき層３４ｄは、第４の下地電極層３２ｄを覆うように配置される。
第２のめっき層３４ｂは、第２の下地電極層３２ｂを覆うように配置される。
第３のめっき層３４ｃは、第３の下地電極層３２ｃを覆うように配置される。
第４のめっき層３４ｄは、第４の下地電極層３２ｄを覆うように配置される。
めっき層３４は、複数層により形成されていてもよい。この場合、めっき層３４は、下地電極層３２上に形成されるＮｉめっきによる下層めっき層と、下層めっき層上に形成されるＳｎめっきによる上層めっき層の２層構造であることが好ましい。
すなわち、第１のめっき層３４ａは、第１の下層めっき層と、第１の下層めっき層の表面に位置する第１の上層めっき層とを有する。
第２のめっき層３４ｂは、第２の下層めっき層と、第２の下層めっき層の表面に位置する第２の上層めっき層とを有する。
第３のめっき層３４ｃは、第３の下層めっき層と、第３の下層めっき層の表面に位置する第２の上層めっき層とを有する。
第４のめっき層３４ｄは、第４の下層めっき層と、第４の下層めっき層の表面に位置する第２の上層めっき層とを有する。
すなわち、第１のめっき層３４ａは、第１の下層めっき層と、第１の下層めっき層の表面に位置する第１の上層めっき層とを有する。
第２のめっき層３４ｂは、第２の下層めっき層と、第２の下層めっき層の表面に位置する第２の上層めっき層とを有する。
第３のめっき層３４ｃは、第３の下層めっき層と、第３の下層めっき層の表面に位置する第２の上層めっき層とを有する。
第４のめっき層３４ｄは、第４の下層めっき層と、第４の下層めっき層の表面に位置する第２の上層めっき層とを有する。
Ｎｉめっきによる下層めっき層は、下地電極層３２が積層セラミックコンデンサ１０を実装する際のはんだによって侵食されることを防止するために用いられ、Ｓｎめっきによる上層めっき層は、積層セラミックコンデンサ１０を実装する際の半田の濡れ性を向上させて、容易に実装することができるようにするために用いられる。
めっき層一層あたりの厚みは、２．０μｍ以上、１５．０μｍ以下であることが好ましい。
めっき層一層あたりの厚みは、２．０μｍ以上、１５．０μｍ以下であることが好ましい。
なお、下地電極層３２を設けずにめっき層だけで外部電極３０を形成してもよい。
以下、図示はしていないが、下地電極層３２を設けずにめっき層を設ける構造について説明する。
以下、図示はしていないが、下地電極層３２を設けずにめっき層を設ける構造について説明する。
第１の外部電極３０ａないし第４の外部電極３０ｄのいずれかまたはそれぞれは、下地電極層３２が設けられず、めっき層が積層体１２の表面に直接形成されていてもよい。すなわち、積層セラミックコンデンサ１０は、第１の内部電極層１６ａと、第２の内部電極層１６ｂに電気的に接続されるめっき層を含む構造であってもよい。このような場合、前処理として積層体１２の表面に触媒を配設した後で、めっき層が形成されてもよい。
なお、下地電極層３２を設けずに積層体１２上に直接めっき層を形成する場合は、下地電極層３２の厚みを削減した分を低背化、すなわち、薄型化または積層体１２の厚み、すなわち内層部１８の厚みに転化できるため、薄型チップの設計自由度を向上させることができる。
めっき層は、積層体１２の表面に形成される下層めっき電極と、下層めっき電極の表面に形成される上層めっき電極とを含むことが好ましい。下層めっき電極および上層めっき電極はそれぞれ、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、Ｂｉ又はＺｎなどから選ばれる少なくとも１種の金属または当該金属を含む合金を含むことが好ましい。
更に、下層めっき電極は、半田バリア性能を有するＮｉを用いて形成されることが好ましく、上層めっき電極は、半田濡れ性が良好なＳｎやＡｕを用いて形成されることが好ましい。
更に、下層めっき電極は、半田バリア性能を有するＮｉを用いて形成されることが好ましく、上層めっき電極は、半田濡れ性が良好なＳｎやＡｕを用いて形成されることが好ましい。
また、たとえば、第１の内部電極層１６ａおよび第２の内部電極層１６ｂがＮｉを用いて形成される場合、下層めっき電極は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。なお、上層めっき電極は必要に応じて形成されればよく、第１の外部電極３０ａないし第４の外部電極３０ｄはそれぞれ、下層めっき電極のみで構成されてもよい。めっき層は、上層めっき電極を最外層としてもよいし、上層めっき電極の表面にさらに他のめっき電極を形成してもよい。
ここで、下地電極層３２を設けずにめっき層だけで外部電極３０を形成する場合、下地電極層３２を設けずに配置するめっき層の１層あたりの厚みは、１μｍ以上１５μｍ以下であることが好ましい。
さらに、めっき層は、ガラスを含まないことが好ましい。めっき層の単位体積あたりの金属割合は、９９体積％以上であることが好ましい。
積層体１２、第１の外部電極３０ａないし第４の外部電極３０ｄを含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬ寸法とし、積層体１２、第１の外部電極３０ａないし第４の外部電極３０ｄを含む積層セラミックコンデンサ１０の高さ方向ｘの寸法をＴ寸法とし、積層体１２、第１の外部電極３０ａないし第４の外部電極３０ｄを含む積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。
積層セラミックコンデンサ１０の寸法は、特に限定されないが、長さ方向ｚのＬ寸法が１．０ｍｍ以上３．２ｍｍ以下、幅方向ｙのＷ寸法が０．５ｍｍ以上２．５ｍｍ以下、高さ方向ｘのＴ寸法が０．３ｍｍ以上２．５ｍｍ以下である。なお、積層セラミックコンデンサ１０の寸法は、マイクロスコープにより測定することができる。
積層セラミックコンデンサ１０の寸法は、特に限定されないが、長さ方向ｚのＬ寸法が１．０ｍｍ以上３．２ｍｍ以下、幅方向ｙのＷ寸法が０．５ｍｍ以上２．５ｍｍ以下、高さ方向ｘのＴ寸法が０．３ｍｍ以上２．５ｍｍ以下である。なお、積層セラミックコンデンサ１０の寸法は、マイクロスコープにより測定することができる。
図１に示す積層セラミックコンデンサ１０によれば、以上の構成を備えることにより、積層セラミックコンデンサ１０に対して高電界が印加された場合であっても、第２の内部電極層１６ｂに接続される第３の外部電極３０ｃおよび第４の外部電極３０ｄと、第１の内部電極層１６ａとの間での絶縁破壊を抑制することができる。その結果、積層セラミックコンデンサ１０の絶縁破壊電圧（ＢＤＶ）を向上させることができる。
２．積層セラミックコンデンサの製造方法
次に、本発明にかかる積層セラミックコンデンサの製造方法について説明する。
次に、本発明にかかる積層セラミックコンデンサの製造方法について説明する。
まず、誘電体層用の誘電体シートおよび内部電極用の導電性ペーストが準備される。誘電体シートおよび内部電極層用の導電性ペーストは、バインダおよび溶剤を含む。バインダおよび溶剤は、公知のものであってもよい。
誘電体シート上に、内部電極層用の導電性ペーストが、たとえば、スクリーン印刷やグラビア印刷などにより所定のパターンで印刷される。これにより、第１の内部電極層のパターンが形成された誘電体シート、および第２の内部電極層のパターンが形成された誘電体シートが準備される。
より具体的には、第１の内部電極層を印刷するためのスクリーン版と、第２の内部電極層を印刷するためのスクリーン版を別々に準備し、２種類のスクリーン版をそれぞれ別々に印刷できる印刷機を使用して、それぞれの内部電極層のパターンを印刷することができる。
ここで、所望の構造が得られるように、第１の内部電極層と第２の内部電極層が印刷されたシートを積層することで、内層部１８となる部分が形成される。このとき、第１の内部電極層が印刷されたシートは、第２の内部電極層が印刷されたシートよりも多く、かつ、第１の内部電極層が印刷されたシートは、２枚以上連続して積層される。
次に、内部電極層のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第２の主面側の第２の主面側外層部２０ｂとなる部分が形成される。その後、上述の工程により形成された内層部１８となる部分を第２の主面側外層部２０ｂとなる部分の上に積層し、この内層部１８となる部分の上に、内部電極層のパターンが印刷されていない誘電体シートが所定枚数積層されることにより、第１の主面側の第１の主面側外層部２０ａとなる部分が形成される。これにより、積層シートが作製される。
続いて、積層シートを静水圧プレスなどの手段により積層方向にプレスし積層ブロックが作製される。
次に、積層ブロックが所定のサイズにカットされることにより、積層チップが切り出される。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みがつけられてもよい。
そして、切り出された積層チップが焼成されることにより、積層体１２が作製される。焼成温度は、誘電体層１４や内部電極層１６の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。
（下地電極層）
続いて、焼成して得られた積層体１２の第１の側面１２ｃ上に第３の外部電極３０ｃの第３の下地電極層３２ｃが形成され、積層体１２の第２の側面１２ｄ上に第４の外部電極３０ｄの第４の下地電極層３２ｄが形成される。
下地電極層３２として焼付け層を形成する場合には、ガラス成分と金属成分とを含む導電性ペーストを塗布し、その後、焼付け処理を行い、下地電極層３２として焼付け層が形成される。このときの焼付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
続いて、焼成して得られた積層体１２の第１の側面１２ｃ上に第３の外部電極３０ｃの第３の下地電極層３２ｃが形成され、積層体１２の第２の側面１２ｄ上に第４の外部電極３０ｄの第４の下地電極層３２ｄが形成される。
下地電極層３２として焼付け層を形成する場合には、ガラス成分と金属成分とを含む導電性ペーストを塗布し、その後、焼付け処理を行い、下地電極層３２として焼付け層が形成される。このときの焼付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
ここで、焼付け層の形成方法としては、様々な方法を用いることができる。たとえば、導電性ペーストをスリットから押し出して塗布する工法を用いることができる。この工法の場合、導電性ペーストの押し出し量を多くすることで、第１の側面１２ｃ上および第２の側面１２ｄ上だけでなく、第１の主面１２ａの一部および第２の主面１２ｂの一部にまで下地電極層３２を形成することができる。
また、ローラー転写法を用いて形成することもできる。ローラー転写法の場合、第１の側面１２ｃ上および第２の側面１２ｄ上だけでなく、第１の主面１２ａの一部および第２の主面１２ｂの一部にまで下地電極層３２を形成するとき、ローラー転写の際の押し付け圧力を強くすることで第１の主面１２ａの一部および第２の主面１２ｂの一部にまで下地電極３２を形成することが可能となる。
また、ローラー転写法を用いて形成することもできる。ローラー転写法の場合、第１の側面１２ｃ上および第２の側面１２ｄ上だけでなく、第１の主面１２ａの一部および第２の主面１２ｂの一部にまで下地電極層３２を形成するとき、ローラー転写の際の押し付け圧力を強くすることで第１の主面１２ａの一部および第２の主面１２ｂの一部にまで下地電極３２を形成することが可能となる。
次に、焼成して得られた積層体１２の第１の端面１２ｅ上に第１の外部電極３０ａの第１の下地電極層３２ａが形成され、積層体１２の第２の端面１２ｆ上に第２の外部電極３０ｂの第２の下地電極層３２ｂが形成される。
第３の外部電極３０ｃおよび第４の外部電極３０ｄの各下地電極層３２の形成時と同様、下地電極層３２として焼付け層を形成する場合には、ガラス成分と金属成分とを含む導電性ペーストを塗布し、その後、焼付け処理を行い、下地電極層３２として焼付け層が形成される。このときの焼付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
第３の外部電極３０ｃおよび第４の外部電極３０ｄの各下地電極層３２の形成時と同様、下地電極層３２として焼付け層を形成する場合には、ガラス成分と金属成分とを含む導電性ペーストを塗布し、その後、焼付け処理を行い、下地電極層３２として焼付け層が形成される。このときの焼付け処理の温度は、７００℃以上９００℃以下であることが好ましい。
また、第１の外部電極３０ａおよび第２の外部電極３０ｂの下地電極層３２として焼付け層の形成方法としては、導電性ペーストをスリットから押し出して塗布する工法やローラー転写法を用いて形成することができる。
なお、焼付け処理に関しては、第３の外部電極３０ｃの第３の下地電極層３２ｃ、第４の外部電極３０ｄの第４の下地電極層３２ｄ、第１の外部電極３０ａの第１の下地電極層３２ａおよび第２の外部電極３０ｂの第２の下地電極層３２ｂを同時に焼付けてもよいし、第３の外部電極３０ｃの第３の下地電極層３２ｃおよび第４の外部電極３０ｄの第４の下地電極層３２ｄと、第１の外部電極３０ａの第１の下地電極層３２ａおよび第２の外部電極３０ｂの第２の下地電極層３２ｂとを、それぞれ別々に焼付けてもよい。
（導電性樹脂層）
なお、下地電極層３２を導電性樹脂層で形成する場合は、以下の方法で導電性樹脂層を形成することができる。なお、導電性樹脂層は、焼付け層の表面に形成されてもよく、焼付け層を形成せずに導電性樹脂層を単体で積層体１２上に直接形成してもよい。
なお、下地電極層３２を導電性樹脂層で形成する場合は、以下の方法で導電性樹脂層を形成することができる。なお、導電性樹脂層は、焼付け層の表面に形成されてもよく、焼付け層を形成せずに導電性樹脂層を単体で積層体１２上に直接形成してもよい。
導電性樹脂層の形成方法としては、熱硬化性樹脂および金属成分を含む導電性樹脂ペーストを焼付け層上もしくは積層体１２上に塗布し、２５０℃以上５５０℃以下の温度で熱処理を行い、樹脂を熱硬化させ、導電性樹脂層を形成する。この時の熱処理時の雰囲気は、Ｎ2雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は１００ｐｐｍ以下に抑えることが好ましい。
なお、導電性樹脂ペーストの塗布方法としては、下地電極層３２を焼付け層で形成する方法と同様、たとえば、導電性樹脂ペーストをスリットから押し出して塗布する工法やローラー転写法を用いて形成することができる。
（薄膜層）
また、下地電極層３２を薄膜層で形成する場合は、マスキングなどを行い、外部電極３０を形成したいところにスパッタリング法または蒸着法等の薄膜形成法により下地電極層を形成することができる。薄膜層で形成された下地電極層は金属粒子が堆積された１μｍ以下の層とする。
また、下地電極層３２を薄膜層で形成する場合は、マスキングなどを行い、外部電極３０を形成したいところにスパッタリング法または蒸着法等の薄膜形成法により下地電極層を形成することができる。薄膜層で形成された下地電極層は金属粒子が堆積された１μｍ以下の層とする。
（めっき電極）
さらに、下地電極層３２を設けずに積層体１２の内部電極層１６が露出する第２の領域部２６ａ、第３の領域部２６ｂ、第５の領域部２８ｂおよび第６の領域部２８ｃにめっき電極を設けてもよい。その場合は、以下の方法で形成することができる。
さらに、下地電極層３２を設けずに積層体１２の内部電極層１６が露出する第２の領域部２６ａ、第３の領域部２６ｂ、第５の領域部２８ｂおよび第６の領域部２８ｃにめっき電極を設けてもよい。その場合は、以下の方法で形成することができる。
積層体１２の第１の端面１２ｅおよび第２の端面１２ｆにめっき処理を施し、第１の内部電極層１６ａの露出部である第２の領域部２６ｂ上および第３の領域部２６ｃ上に下層めっき電極を形成する。同様に、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄにめっき処理を施し、第２の内部電極層１６ｂの露出部である第５の領域部２８ｂ上および第６の領域部２８ｃ上に下層めっき電極を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。また、必要に応じて、下層めっき電極の表面に形成される上層めっき電極を同様に形成してもよい。
続いて、必要に応じて、下地電極層３２の表面、導電性樹脂層の表面もしくは下層めっき電極の表面、上層めっき電極の表面に、めっき層３４が形成される。
より詳細には、本実施の形態では焼付け層である下地電極層３２上に下層めっき層としてＮｉめっき層が形成され、上層めっき層としてＳｎめっき層が形成される。Ｎｉめっき層およびＳｎめっき層は、たとえばバレルめっき法により、順次形成される。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよい。ただし、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。従って、通常は、電解めっきを採用することが好ましい。
より詳細には、本実施の形態では焼付け層である下地電極層３２上に下層めっき層としてＮｉめっき層が形成され、上層めっき層としてＳｎめっき層が形成される。Ｎｉめっき層およびＳｎめっき層は、たとえばバレルめっき法により、順次形成される。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよい。ただし、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。従って、通常は、電解めっきを採用することが好ましい。
上述のようにして、本実施の形態にかかる積層セラミックコンデンサ１０が製造される。
３．実験例
次に、上述した本発明にかかる積層セラミックコンデンサの効果を確認するために、実験の試料として積層セラミックコンデンサを製造し、積層セラミックコンデンサの絶縁破壊電圧（ＢＤＶ）を測定する実験を行った。
次に、上述した本発明にかかる積層セラミックコンデンサの効果を確認するために、実験の試料として積層セラミックコンデンサを製造し、積層セラミックコンデンサの絶縁破壊電圧（ＢＤＶ）を測定する実験を行った。
実施例として、内部構造として図４ないし図９に示す積層セラミックコンデンサを準備し、比較例として、第１の内部電極層に凹部を有さない図１０ないし図１２に示す積層セラミックコンデンサを準備した。なお、実施例および比較例は、静電容量、定格電圧、および誘電体層の厚みがそれぞれ同じになるように作製した。
（１）実施例における試料の仕様
まず、上述した積層セラミックコンデンサの製造方法にしたがって、以下のような仕様の実施例１ないし実施例４にかかる積層セラミックコンデンサを作製した。
まず、上述した積層セラミックコンデンサの製造方法にしたがって、以下のような仕様の実施例１ないし実施例４にかかる積層セラミックコンデンサを作製した。
（実施例１）
・積層セラミックコンデンサの構造：３端子（図１を参照）
・積層セラミックコンデンサの寸法Ｌ×Ｗ×Ｔ（設計値を含む）：１．６ｍｍ×０．８ｍｍ×０．６ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・静電容量：０．４７ｎＦ
・定格電圧：１００Ｖ
・誘電体層の厚み：２３．３μｍ
・ＬＴ断面の構造：図８を参照
・ＷＴ断面の構造：図９を参照
・内部電極層の構造
・第１の内部電極層
材料：Ｎｉ
形状：図６を参照
枚数：６５枚
厚み：１．０μｍ
・第２の内部電極層
材料：Ｎｉ
形状：図７を参照
枚数：３枚
厚み：１．０μｍ
・外部電極の構造
・第１の外部電極および第２の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：４５μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
・第３の外部電極および第４の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：３０μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
・積層セラミックコンデンサの構造：３端子（図１を参照）
・積層セラミックコンデンサの寸法Ｌ×Ｗ×Ｔ（設計値を含む）：１．６ｍｍ×０．８ｍｍ×０．６ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・静電容量：０．４７ｎＦ
・定格電圧：１００Ｖ
・誘電体層の厚み：２３．３μｍ
・ＬＴ断面の構造：図８を参照
・ＷＴ断面の構造：図９を参照
・内部電極層の構造
・第１の内部電極層
材料：Ｎｉ
形状：図６を参照
枚数：６５枚
厚み：１．０μｍ
・第２の内部電極層
材料：Ｎｉ
形状：図７を参照
枚数：３枚
厚み：１．０μｍ
・外部電極の構造
・第１の外部電極および第２の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：４５μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
・第３の外部電極および第４の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：３０μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
（実施例２）
・積層セラミックコンデンサの構造：３端子（図１を参照）
・積層セラミックコンデンサの寸法Ｌ×Ｗ×Ｔ（設計値を含む）：１．６ｍｍ×０．８ｍｍ×０．６ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・静電容量：０．３３ｎＦ
・定格電圧：１００Ｖ
・誘電体層の厚み：３０．０μｍ
・ＬＴ断面の構造：図８を参照
・ＷＴ断面の構造：図９を参照
・内部電極層の構造
・第１の内部電極層
材料：Ｎｉ
形状：図６を参照
枚数：５７枚
厚み：１．０μｍ
・第２の内部電極層
材料：Ｎｉ
形状：図７を参照
枚数：３枚
厚み：１．０μｍ
・外部電極の構造
・第１の外部電極および第２の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：４５μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
・第３の外部電極および第４の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：３０μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
・積層セラミックコンデンサの構造：３端子（図１を参照）
・積層セラミックコンデンサの寸法Ｌ×Ｗ×Ｔ（設計値を含む）：１．６ｍｍ×０．８ｍｍ×０．６ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・静電容量：０．３３ｎＦ
・定格電圧：１００Ｖ
・誘電体層の厚み：３０．０μｍ
・ＬＴ断面の構造：図８を参照
・ＷＴ断面の構造：図９を参照
・内部電極層の構造
・第１の内部電極層
材料：Ｎｉ
形状：図６を参照
枚数：５７枚
厚み：１．０μｍ
・第２の内部電極層
材料：Ｎｉ
形状：図７を参照
枚数：３枚
厚み：１．０μｍ
・外部電極の構造
・第１の外部電極および第２の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：４５μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
・第３の外部電極および第４の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：３０μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
（実施例３）
・積層セラミックコンデンサの構造：３端子（図１を参照）
・積層セラミックコンデンサの寸法Ｌ×Ｗ×Ｔ（設計値を含む）：１．６ｍｍ×０．８ｍｍ×０．６ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・静電容量：０．２２ｎＦ
・定格電圧：１００Ｖ
・誘電体層の厚み：３７．７μｍ
・ＬＴ断面の構造：図４を参照
・ＷＴ断面の構造：図５を参照
・内部電極層の構造
・第１の内部電極層
材料：Ｎｉ
形状：図６を参照
枚数：７０枚
厚み：１．０μｍ
・第２の内部電極層
材料：Ｎｉ
形状：図７を参照
枚数：２枚
厚み：１．０μｍ
・外部電極の構造
・第１の外部電極および第２の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：４５μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
・第３の外部電極および第４の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：３０μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
・積層セラミックコンデンサの構造：３端子（図１を参照）
・積層セラミックコンデンサの寸法Ｌ×Ｗ×Ｔ（設計値を含む）：１．６ｍｍ×０．８ｍｍ×０．６ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・静電容量：０．２２ｎＦ
・定格電圧：１００Ｖ
・誘電体層の厚み：３７．７μｍ
・ＬＴ断面の構造：図４を参照
・ＷＴ断面の構造：図５を参照
・内部電極層の構造
・第１の内部電極層
材料：Ｎｉ
形状：図６を参照
枚数：７０枚
厚み：１．０μｍ
・第２の内部電極層
材料：Ｎｉ
形状：図７を参照
枚数：２枚
厚み：１．０μｍ
・外部電極の構造
・第１の外部電極および第２の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：４５μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
・第３の外部電極および第４の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：３０μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
（実施例４）
・積層セラミックコンデンサの構造：３端子（図１を参照）
・積層セラミックコンデンサの寸法Ｌ×Ｗ×Ｔ（設計値を含む）：１．６ｍｍ×０．８ｍｍ×０．６ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・静電容量：０．１０ｎＦ
・定格電圧：１００Ｖ
・誘電体層の厚み：７５．７μｍ
・ＬＴ断面の構造：図４を参照
・ＷＴ断面の構造：図５を参照
・内部電極層の構造
・第１の内部電極層
材料：Ｎｉ
形状：図６を参照
枚数：７０枚
厚み：１．０μｍ
・第２の内部電極層
材料：Ｎｉ
形状：図７を参照
枚数：２枚
厚み：１．０μｍ
・外部電極の構造
・第１の外部電極および第２の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：４５μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
・第３の外部電極および第４の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：３０μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
・積層セラミックコンデンサの構造：３端子（図１を参照）
・積層セラミックコンデンサの寸法Ｌ×Ｗ×Ｔ（設計値を含む）：１．６ｍｍ×０．８ｍｍ×０．６ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・静電容量：０．１０ｎＦ
・定格電圧：１００Ｖ
・誘電体層の厚み：７５．７μｍ
・ＬＴ断面の構造：図４を参照
・ＷＴ断面の構造：図５を参照
・内部電極層の構造
・第１の内部電極層
材料：Ｎｉ
形状：図６を参照
枚数：７０枚
厚み：１．０μｍ
・第２の内部電極層
材料：Ｎｉ
形状：図７を参照
枚数：２枚
厚み：１．０μｍ
・外部電極の構造
・第１の外部電極および第２の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：４５μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
・第３の外部電極および第４の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：３０μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
（２）比較例における試料の仕様
続いて、以下のような仕様の比較例１ないし比較例４にかかる積層セラミックコンデンサを作製した。
続いて、以下のような仕様の比較例１ないし比較例４にかかる積層セラミックコンデンサを作製した。
比較例１および比較例２にかかる積層セラミックコンデンサは、実施例１および実施例２にかかる積層セラミックコンデンサと比較して、第１の内部電極層に凹部が形成されていない点が異なること以外は、実施例１および実施例２の積層セラミックコンデンサと同一の３端子型積層セラミックコンデンサである。
図１０（ａ）は、比較例１および比較例２にかかる積層セラミックコンデンサの一例を示すＬＴ断面図であり、図１０（ｂ）は、そのＷＴ断面図である。比較例１および比較例２にかかる積層セラミックコンデンサ１Ａは、直方体状の積層体２と、その両端面に配置される外部電極３と、その両側面に配置される外部電極４を有する。積層体２は、積層された複数の誘電体層５と、誘電体層５上に積層された複数の第１の内部電極層６ａと第２の内部電極層６ｂとを有する。第１の内部電極層６ａが２枚以上連続して積層されている領域である内部電極積層部７を分断するように、第２の内部電極層６ｂが配置される。このとき、内部電極積層部７は、１枚の第２の内部電極層６ｂにより、第１の内部電極積層部７ａおよび第２の内部電極積層部７ｂに分断されている。
以下、仕様の詳細を示す。
図１０（ａ）は、比較例１および比較例２にかかる積層セラミックコンデンサの一例を示すＬＴ断面図であり、図１０（ｂ）は、そのＷＴ断面図である。比較例１および比較例２にかかる積層セラミックコンデンサ１Ａは、直方体状の積層体２と、その両端面に配置される外部電極３と、その両側面に配置される外部電極４を有する。積層体２は、積層された複数の誘電体層５と、誘電体層５上に積層された複数の第１の内部電極層６ａと第２の内部電極層６ｂとを有する。第１の内部電極層６ａが２枚以上連続して積層されている領域である内部電極積層部７を分断するように、第２の内部電極層６ｂが配置される。このとき、内部電極積層部７は、１枚の第２の内部電極層６ｂにより、第１の内部電極積層部７ａおよび第２の内部電極積層部７ｂに分断されている。
以下、仕様の詳細を示す。
（比較例１）
・積層セラミックコンデンサの構造：３端子（図９を参照）
・積層セラミックコンデンサの寸法Ｌ×Ｗ×Ｔ（設計値を含む）：１．６ｍｍ×０．８ｍｍ×０．６ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・静電容量：０．４７μＦ
・定格電圧：１００Ｖ
・誘電体層の厚み：２３．３μｍ
・ＬＴ断面の構造：図１０（ａ）を参照
・ＷＴ断面の構造：図１０（ｂ）を参照
・内部電極層の構造
・第１の内部電極層
材料：Ｎｉ
形状：図１１（ａ）を参照
枚数：６５枚
厚み：１．０μｍ
・第２の内部電極層
材料：Ｎｉ
形状：１１図（ｂ）を参照
枚数：３枚
厚み：１．０μｍ
・外部電極の構造
・第１の外部電極および第２の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：４５μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
・第３の外部電極および第４の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：３０μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
・積層セラミックコンデンサの構造：３端子（図９を参照）
・積層セラミックコンデンサの寸法Ｌ×Ｗ×Ｔ（設計値を含む）：１．６ｍｍ×０．８ｍｍ×０．６ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・静電容量：０．４７μＦ
・定格電圧：１００Ｖ
・誘電体層の厚み：２３．３μｍ
・ＬＴ断面の構造：図１０（ａ）を参照
・ＷＴ断面の構造：図１０（ｂ）を参照
・内部電極層の構造
・第１の内部電極層
材料：Ｎｉ
形状：図１１（ａ）を参照
枚数：６５枚
厚み：１．０μｍ
・第２の内部電極層
材料：Ｎｉ
形状：１１図（ｂ）を参照
枚数：３枚
厚み：１．０μｍ
・外部電極の構造
・第１の外部電極および第２の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：４５μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
・第３の外部電極および第４の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：３０μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
（比較例２）
・積層セラミックコンデンサの構造：３端子（図９を参照）
・積層セラミックコンデンサの寸法Ｌ×Ｗ×Ｔ（設計値を含む）：１．６ｍｍ×０．８ｍｍ×０．６ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・静電容量：０．３３μＦ
・定格電圧：１００Ｖ
・誘電体層の厚み：３０．０μｍ
・ＬＴ断面の構造：図１０（ａ）を参照
・ＷＴ断面の構造：図１０（ｂ）を参照
・内部電極層の構造
・第１の内部電極層
材料：Ｎｉ
形状：図１１（ａ）を参照
枚数：５７枚
厚み：１．０μｍ
・第２の内部電極層
材料：Ｎｉ
形状：１１図（ｂ）を参照
枚数：３枚
厚み：１．０μｍ
・外部電極の構造
・第１の外部電極および第２の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：４５μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
・第３の外部電極および第４の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：３０μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
・積層セラミックコンデンサの構造：３端子（図９を参照）
・積層セラミックコンデンサの寸法Ｌ×Ｗ×Ｔ（設計値を含む）：１．６ｍｍ×０．８ｍｍ×０．６ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・静電容量：０．３３μＦ
・定格電圧：１００Ｖ
・誘電体層の厚み：３０．０μｍ
・ＬＴ断面の構造：図１０（ａ）を参照
・ＷＴ断面の構造：図１０（ｂ）を参照
・内部電極層の構造
・第１の内部電極層
材料：Ｎｉ
形状：図１１（ａ）を参照
枚数：５７枚
厚み：１．０μｍ
・第２の内部電極層
材料：Ｎｉ
形状：１１図（ｂ）を参照
枚数：３枚
厚み：１．０μｍ
・外部電極の構造
・第１の外部電極および第２の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：４５μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
・第３の外部電極および第４の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：３０μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
比較例３および比較例４にかかる積層セラミックコンデンサは、実施例３および実施例４にかかる積層セラミックコンデンサと比較して、第１の内部電極層に凹部が形成されていない点が異なること以外は、実施例３および実施例４の積層セラミックコンデンサと同一の３端子型積層セラミックコンデンサである。
図１２（ａ）比較例３および比較例４にかる積層セラミックコンデンサの一例を示す図４に対応する断面図であり、図１２（ｂ）は、その図５に対応する断面図である。比較例２にかかる積層セラミックコンデンサ１Ｂは、直方体状の積層体２と、その両端面に配置される外部電極３と、その両側面に配置される外部電極４を有する。積層体２は、積層された複数の誘電体層５と、誘電体層５上に積層された複数の第１の内部電極層６ａと第２の内部電極層６ｂとを有する。第１の内部電極層６ａの数は、第２の内部電極層６ｂの数よりも多く、かつ、第１の内部電極層６ａは２枚以上連続して積層される。図１２に示す積層セラミックコンデンサ１Ｂは、第２の内部電極層６ｂが、最も第１の主面側に位置する第１の内部電極層６ａと第１の主面との間、および最も第２の主面側に位置する第１の内部電極層６ａと第２の主面との間に配置される。そして、内部電極積層部７は、第１の内部電極層６ａにより分断されていない。
以下、仕様の詳細を示す。
図１２（ａ）比較例３および比較例４にかる積層セラミックコンデンサの一例を示す図４に対応する断面図であり、図１２（ｂ）は、その図５に対応する断面図である。比較例２にかかる積層セラミックコンデンサ１Ｂは、直方体状の積層体２と、その両端面に配置される外部電極３と、その両側面に配置される外部電極４を有する。積層体２は、積層された複数の誘電体層５と、誘電体層５上に積層された複数の第１の内部電極層６ａと第２の内部電極層６ｂとを有する。第１の内部電極層６ａの数は、第２の内部電極層６ｂの数よりも多く、かつ、第１の内部電極層６ａは２枚以上連続して積層される。図１２に示す積層セラミックコンデンサ１Ｂは、第２の内部電極層６ｂが、最も第１の主面側に位置する第１の内部電極層６ａと第１の主面との間、および最も第２の主面側に位置する第１の内部電極層６ａと第２の主面との間に配置される。そして、内部電極積層部７は、第１の内部電極層６ａにより分断されていない。
以下、仕様の詳細を示す。
（比較例３）
・積層セラミックコンデンサの構造：３端子（図９を参照）
・積層セラミックコンデンサの寸法Ｌ×Ｗ×Ｔ（設計値を含む）：１．６ｍｍ×０．８ｍｍ×０．６ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・静電容量：０．２２μＦ
・定格電圧：１００Ｖ
・誘電体層の厚み：３７．７μｍ
・ＬＴ断面の構造：図１２（ａ）を参照
・ＷＴ断面の構造：図１２（ｂ）を参照
・内部電極層の構造
・第１の内部電極層
材料：Ｎｉ
形状：図１１（ａ）を参照
枚数：７０枚
厚み：１．０μｍ
・第２の内部電極層
材料：Ｎｉ
形状：１１図（ｂ）を参照
枚数：２枚
厚み：１．０μｍ
・外部電極の構造
・第１の外部電極および第２の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：４５μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
・第３の外部電極および第４の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：３０μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
・積層セラミックコンデンサの構造：３端子（図９を参照）
・積層セラミックコンデンサの寸法Ｌ×Ｗ×Ｔ（設計値を含む）：１．６ｍｍ×０．８ｍｍ×０．６ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・静電容量：０．２２μＦ
・定格電圧：１００Ｖ
・誘電体層の厚み：３７．７μｍ
・ＬＴ断面の構造：図１２（ａ）を参照
・ＷＴ断面の構造：図１２（ｂ）を参照
・内部電極層の構造
・第１の内部電極層
材料：Ｎｉ
形状：図１１（ａ）を参照
枚数：７０枚
厚み：１．０μｍ
・第２の内部電極層
材料：Ｎｉ
形状：１１図（ｂ）を参照
枚数：２枚
厚み：１．０μｍ
・外部電極の構造
・第１の外部電極および第２の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：４５μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
・第３の外部電極および第４の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：３０μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
（比較例４）
・積層セラミックコンデンサの構造：３端子（図９を参照）
・積層セラミックコンデンサの寸法Ｌ×Ｗ×Ｔ（設計値を含む）：１．６ｍｍ×０．８ｍｍ×０．６ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・静電容量：０．１０μＦ
・定格電圧：１００Ｖ
・誘電体層の厚み：７５．７μｍ
・ＬＴ断面の構造：図１２（ａ）を参照
・ＷＴ断面の構造：図１２（ｂ）を参照
・内部電極層の構造
・第１の内部電極層
材料：Ｎｉ
形状：図１１（ａ）を参照
枚数：７０枚
厚み：１．０μｍ
・第２の内部電極層
材料：Ｎｉ
形状：１１図（ｂ）を参照
枚数：２枚
厚み：１．０μｍ
・外部電極の構造
・第１の外部電極および第２の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：４５μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
・第３の外部電極および第４の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：３０μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
・積層セラミックコンデンサの構造：３端子（図９を参照）
・積層セラミックコンデンサの寸法Ｌ×Ｗ×Ｔ（設計値を含む）：１．６ｍｍ×０．８ｍｍ×０．６ｍｍ
・誘電体層の材料：ＢａＴｉＯ3
・静電容量：０．１０μＦ
・定格電圧：１００Ｖ
・誘電体層の厚み：７５．７μｍ
・ＬＴ断面の構造：図１２（ａ）を参照
・ＷＴ断面の構造：図１２（ｂ）を参照
・内部電極層の構造
・第１の内部電極層
材料：Ｎｉ
形状：図１１（ａ）を参照
枚数：７０枚
厚み：１．０μｍ
・第２の内部電極層
材料：Ｎｉ
形状：１１図（ｂ）を参照
枚数：２枚
厚み：１．０μｍ
・外部電極の構造
・第１の外部電極および第２の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：４５μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
・第３の外部電極および第４の外部電極
下地電極層：導電性金属（Ｃｕ）とガラス成分とを含む焼付け層
端面中央部の厚み：３０μｍ
めっき層：Ｎｉめっき層およびＳｎめっき層の２層構造
Ｎｉめっき層の厚み：４μｍ
Ｓｎめっき層の厚み：４μｍ
（３）静電容量の測定方法
静電容量は、標準規格（ＪＩＳ Ｃ ５１０１－１：２０１０）に基づいた測定条件で、静電容量測定器（ＬＣＲメータ）を用いて測定した。
静電容量は、標準規格（ＪＩＳ Ｃ ５１０１－１：２０１０）に基づいた測定条件で、静電容量測定器（ＬＣＲメータ）を用いて測定した。
（４）誘電体層の厚みの測定方法
各実施例および各比較例に係る試料について、誘電体層の厚みは次のようにして測定した。
すなわち、まず、試料である積層セラミックコンデンサの周りを樹脂で固めた。このとき、各試料である積層セラミックコンデンサのＬＴ側面が露出するようにした。ＬＴ側面とは、長さ・高さ側面であり、研磨することにおり、外部電極への接続部分を含めて内部電極層が露出する側面である。研磨機により、ＬＴ側面を研磨し、積層体の幅方向ｙの１／２の深さで終了し、ＬＴ断面を露出させた。この研磨面に対しイオンミリングを行い、研磨によるダレを除去して、観察用の断面を得た。
続いて、図１３に示すように、ＬＴ断面の長さ方向ｚの１／２の位置において、内部電極層と直交する垂線を引いた。次に、試料の内部電極層が積層されている領域（内部電極積層部）を高さ方向ｘに３等分に分割し、上側部Ｕ、中間部Ｍ、下側部Ｄの３つの領域に分ける。そして、各領域のそれぞれの高さ方向ｘの中央部から５層の誘電体層を選定し、これらの誘電体層の上記垂線上における厚みを測定した。以上より、各試料について、３領域×５層の計１５か所で誘電体層および内部電極層の厚みを測定し、これらの平均値を算出した。
誘電体層の厚みは、走査型電子顕微鏡を用いて測定した。
各実施例および各比較例に係る試料について、誘電体層の厚みは次のようにして測定した。
すなわち、まず、試料である積層セラミックコンデンサの周りを樹脂で固めた。このとき、各試料である積層セラミックコンデンサのＬＴ側面が露出するようにした。ＬＴ側面とは、長さ・高さ側面であり、研磨することにおり、外部電極への接続部分を含めて内部電極層が露出する側面である。研磨機により、ＬＴ側面を研磨し、積層体の幅方向ｙの１／２の深さで終了し、ＬＴ断面を露出させた。この研磨面に対しイオンミリングを行い、研磨によるダレを除去して、観察用の断面を得た。
続いて、図１３に示すように、ＬＴ断面の長さ方向ｚの１／２の位置において、内部電極層と直交する垂線を引いた。次に、試料の内部電極層が積層されている領域（内部電極積層部）を高さ方向ｘに３等分に分割し、上側部Ｕ、中間部Ｍ、下側部Ｄの３つの領域に分ける。そして、各領域のそれぞれの高さ方向ｘの中央部から５層の誘電体層を選定し、これらの誘電体層の上記垂線上における厚みを測定した。以上より、各試料について、３領域×５層の計１５か所で誘電体層および内部電極層の厚みを測定し、これらの平均値を算出した。
誘電体層の厚みは、走査型電子顕微鏡を用いて測定した。
（５）絶縁破壊電圧の測定方法
実施例および各比較例に係る試料である積層セラミックコンデンサにおいて、第１の外部電極および第２の外部電極に直流電源から配線を接続し、第１の内部電極層と第２の内部電極層との間に電圧を印加し、絶縁破壊する電圧を測定した。このときの昇圧速度は、５０Ｖ／ｓで昇圧し、検出電流は８３ｍＡとした。
実施例および各比較例に係る試料である積層セラミックコンデンサにおいて、第１の外部電極および第２の外部電極に直流電源から配線を接続し、第１の内部電極層と第２の内部電極層との間に電圧を印加し、絶縁破壊する電圧を測定した。このときの昇圧速度は、５０Ｖ／ｓで昇圧し、検出電流は８３ｍＡとした。
実験結果として、絶縁破壊電圧の測定結果は表１および図１４に示される。
（６）実験結果
表１および図１４によれば、比較例１ないし比較例４の構造では、高電界印加時に、第１の主面の一部および第２の主面の一部に配置される第３の外部電極および第４の外部電極と第１の内部電極層との間で絶縁破壊が生じる場合があり、比較例１から比較例４に向かうにしたがって、誘電体層の厚みが厚くなるにもかかわらず、絶縁破壊電圧（ＢＤＶ）があまり上昇しない現象が発生した。
表１および図１４によれば、比較例１ないし比較例４の構造では、高電界印加時に、第１の主面の一部および第２の主面の一部に配置される第３の外部電極および第４の外部電極と第１の内部電極層との間で絶縁破壊が生じる場合があり、比較例１から比較例４に向かうにしたがって、誘電体層の厚みが厚くなるにもかかわらず、絶縁破壊電圧（ＢＤＶ）があまり上昇しない現象が発生した。
一方、実施例１ないし実施例４の本発明の構造では、実施例１から実施例４に向かうにしたがって、誘電体層の厚みが厚くなるにつれて、積層セラミックコンデンサとしての絶縁破壊電圧（ＢＤＶ）が大きく上昇する結果が得られた。
以上より、実施例に係る積層セラミックコンデンサの試料の構造によれば、第２の内部電極層に接続される第３の外部電極および第４の外部電極と、第１の内部電極層との間での絶縁破壊を抑制することができることが示された。その結果、積層セラミックコンデンサの絶縁破壊電圧（ＢＤＶ）を向上させることができることが明らかとなった。
なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想および目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
すなわち、本発明の技術的思想および目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
１０ 積層セラミックコンデンサ
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ 誘電体層
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１８ 内層部
１９ 容量形成部
２０ａ 第１の主面側外層部
２０ｂ 第２の主面側外層部
２２ａ 第１の側面側外層部
２２ｂ 第２の側面側外層部
２４ 内部電極積層部
２４ａ 第１の内部電極積層部
２４ｂ 第２の内部電極積層部
２６ａ 第１の領域部
２６ｂ 第２の領域部
２６ｃ 第３の領域部
２８ａ 第４の領域部
２８ｂ 第５の領域部
２８ｃ 第６の領域部
２９ａ、２９ｂ 凹部
３０ 外部電極
３０ａ 第１の外部電極
３０ｂ 第２の外部電極
３０ｃ 第３の外部電極
３０ｄ 第４の外部電極
３２ 下地電極層
３２ａ 第１の下地電極層
３２ｂ 第２の下地電極層
３２ｃ 第３の下地電極層
３２ｄ 第４の下地電極層
３４ めっき層
３４ａ 第１のめっき層
３４ｂ 第２のめっき層
３４ｃ 第３のめっき層
３４ｄ 第４のめっき層
ｘ 高さ方向
ｙ 幅方向
ｚ 長さ方向
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ 誘電体層
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１８ 内層部
１９ 容量形成部
２０ａ 第１の主面側外層部
２０ｂ 第２の主面側外層部
２２ａ 第１の側面側外層部
２２ｂ 第２の側面側外層部
２４ 内部電極積層部
２４ａ 第１の内部電極積層部
２４ｂ 第２の内部電極積層部
２６ａ 第１の領域部
２６ｂ 第２の領域部
２６ｃ 第３の領域部
２８ａ 第４の領域部
２８ｂ 第５の領域部
２８ｃ 第６の領域部
２９ａ、２９ｂ 凹部
３０ 外部電極
３０ａ 第１の外部電極
３０ｂ 第２の外部電極
３０ｃ 第３の外部電極
３０ｄ 第４の外部電極
３２ 下地電極層
３２ａ 第１の下地電極層
３２ｂ 第２の下地電極層
３２ｃ 第３の下地電極層
３２ｄ 第４の下地電極層
３４ めっき層
３４ａ 第１のめっき層
３４ｂ 第２のめっき層
３４ｃ 第３のめっき層
３４ｄ 第４のめっき層
ｘ 高さ方向
ｙ 幅方向
ｚ 長さ方向
Claims (8)
- 複数の積層された誘電体層を有し、高さ方向に相対する第１の主面および第２の主面と、前記高さ方向に直交する長さ方向に相対する第１の端面および第２の端面と、前記高さ方向および前記長さ方向に直交する幅方向に相対する第１の側面および第２の側面とを有する積層体と、
前記複数の誘電体層上に配置され、前記第１の端面および前記第２の端面に引き出された複数の第１の内部電極層と、
前記複数の誘電体層上に配置され、前記第１の側面および前記第２の側面に引き出された複数の第２の内部電極層と、
前記第１の端面上に配置されており、前記第１の内部電極層に接続される第１の外部電極と、
前記第２の端面上に配置されており、前記第１の内部電極層に接続される第２の外部電極と、
前記第１の側面上に配置され、前記第１の側面から延伸して前記第１の主面の一部および前記第２の主面の一部に配置されており、前記第２の内部電極層に接続される第３の外部電極と、
前記第２の側面上に配置され、前記第２の側面から延伸して前記第１の主面の一部および前記第２の主面の一部に配置されており、前記第２の内部電極層に接続される第４の外部電極と、
を備える積層セラミックコンデンサであって、
前記第１の内部電極層の数は前記第２の内部電極層の数よりも多く、かつ、前記第１の内部電極層は２枚以上連続して積層されており、
前記第１の内部電極層は、前記高さ方向から前記積層セラミックコンデンサを見た際に、前記第１の主面の一部および前記第２の主面の一部に配置される前記第３の外部電極および前記第１の主面の一部および前記第２の主面の一部に配置される前記第４の外部電極とは重ならないように凹部が形成され、
前記第２の内部電極層は、少なくとも最も前記第１の主面側に位置する前記第１の内部電極層と前記第１の主面との間、および、少なくとも最も前記第２の主面側に位置する前記第１の内部電極層と前記第２の主面との間に配置され、
前記第２の内部電極層の前記長さ方向の長さは、前記第１の主面の一部および前記第２の主面の一部に配置される前記第３の外部電極および前記第１の主面の一部および前記第２の主面の一部に配置されている前記第４の外部電極の前記長さ方向の最大長さよりも小さい、積層セラミックコンデンサ。 - 前記第２の内部電極層は、前記積層体の前記第１の側面と前記第２の側面との間にわたって延び、前記誘電体層の中央部に位置する領域部と、前記誘電体層の中央部に位置する領域部から前記第１の側面および前記第２の側面に引き出される領域部と、を有し、
前記誘電体層の中央部に位置する領域部の前記第１の端面と前記第２の端面とを結ぶ長さ方向の長さは、前記引き出される領域部の前記第１の端面と前記第２の端面とを結ぶ長さ方向の長さと同じ長さである、請求項１に記載の積層セラミックコンデンサ。 - 前記第１の内部電極層が２枚以上連続して積層されている領域を複数個に分断するように前記第２の内部電極層が配置される、請求項１または請求項２に記載の積層セラミックコンデンサ。
- 前記第１の内部電極層が２枚以上連続して積層されている領域を複数個に分断するように配置される前記第２の内部電極層は、単数で配置される、請求項３に記載の積層セラミックコンデンサ。
- 前記第１の内部電極層が２枚以上連続して積層されている領域を複数個に分断するように配置される前記第２の内部電極層は、２枚以上連続して積層される、請求項３に記載の積層セラミックコンデンサ。
- 前記第１の内部電極層と前記第２の内部電極層との間に位置する誘電体層の厚みは、前記第１の内部電極層同士に挟まれて位置する誘電体層よりも大きい、請求項１ないし請求項５のいずれかに記載の積層セラミックコンデンサ。
- 前記第１の内部電極層と前記第２の内部電極層との間に位置する前記誘電体層の厚みは、３０μｍ以上である、請求項１ないし請求項６のいずれかに記載の積層セラミックコンデンサ。
- 前記凹部が形成されている部分の前記第１の内部電極層の前記幅方向の最短距離は、前記凹部が形成されていない部分の前記第１の内部電極層の最短距離よりも短い、請求項１ないし請求項７のいずれかに記載の積層セラミックコンデンサ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021027614A JP2022129066A (ja) | 2021-02-24 | 2021-02-24 | 積層セラミックコンデンサ |
| US17/585,648 US20220270825A1 (en) | 2021-02-24 | 2022-01-27 | Multilayer ceramic capacitor |
| CN202210139714.5A CN114974885A (zh) | 2021-02-24 | 2022-02-15 | 层叠陶瓷电容器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021027614A JP2022129066A (ja) | 2021-02-24 | 2021-02-24 | 積層セラミックコンデンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2022129066A true JP2022129066A (ja) | 2022-09-05 |
Family
ID=82900845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021027614A Pending JP2022129066A (ja) | 2021-02-24 | 2021-02-24 | 積層セラミックコンデンサ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20220270825A1 (ja) |
| JP (1) | JP2022129066A (ja) |
| CN (1) | CN114974885A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282022U (ja) * | 1988-12-13 | 1990-06-25 | ||
| JP2010287708A (ja) * | 2009-06-11 | 2010-12-24 | Tdk Corp | 積層電子部品の製造方法および積層体製造装置 |
| JP2011049490A (ja) * | 2009-08-28 | 2011-03-10 | Tdk Corp | 積層コンデンサ |
| JP2011187674A (ja) * | 2010-03-09 | 2011-09-22 | Murata Mfg Co Ltd | 積層セラミック電子部品、積層セラミックコンデンサおよび積層正特性サーミスタ |
| JP2012104736A (ja) * | 2010-11-12 | 2012-05-31 | Tdk Corp | 貫通コンデンサ及び貫通コンデンサの実装構造 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0530344Y2 (ja) * | 1985-01-30 | 1993-08-03 | ||
| JP3812377B2 (ja) * | 2001-07-10 | 2006-08-23 | 株式会社村田製作所 | 貫通型三端子電子部品 |
| US7920370B2 (en) * | 2007-02-05 | 2011-04-05 | Samsung Electro-Mechanics Co., Ltd. | Multilayer chip capacitor |
| JP4433010B2 (ja) * | 2007-08-02 | 2010-03-17 | Ｔｄｋ株式会社 | 貫通コンデンサ及び貫通コンデンサの製造方法 |
| JP5234135B2 (ja) * | 2011-04-04 | 2013-07-10 | Ｔｄｋ株式会社 | 貫通型積層コンデンサ |
| JP5708245B2 (ja) * | 2011-05-25 | 2015-04-30 | Tdk株式会社 | 貫通型積層コンデンサ |
| JP2013021298A (ja) * | 2011-06-15 | 2013-01-31 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| CN102543429A (zh) * | 2012-03-01 | 2012-07-04 | 广东风华邦科电子有限公司 | 一种高压陶瓷电容器 |
| US9374901B2 (en) * | 2012-08-10 | 2016-06-21 | Murata Manufacturing Co., Ltd. | Monolithic capacitor mounting structure and monolithic capacitor |
| JP6273672B2 (ja) * | 2013-01-30 | 2018-02-07 | Tdk株式会社 | 積層貫通コンデンサ |
| KR101994711B1 (ko) * | 2013-04-22 | 2019-07-01 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
| JP6915645B2 (ja) * | 2015-03-27 | 2021-08-04 | Tdk株式会社 | 積層セラミック電子部品 |
| JP6720660B2 (ja) * | 2016-04-12 | 2020-07-08 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP6841121B2 (ja) * | 2017-03-29 | 2021-03-10 | Tdk株式会社 | 貫通コンデンサ |
| JP2021027284A (ja) * | 2019-08-08 | 2021-02-22 | 株式会社村田製作所 | 積層セラミックコンデンサ |
-
2021
- 2021-02-24 JP JP2021027614A patent/JP2022129066A/ja active Pending
-
2022
- 2022-01-27 US US17/585,648 patent/US20220270825A1/en active Pending
- 2022-02-15 CN CN202210139714.5A patent/CN114974885A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0282022U (ja) * | 1988-12-13 | 1990-06-25 | ||
| JP2010287708A (ja) * | 2009-06-11 | 2010-12-24 | Tdk Corp | 積層電子部品の製造方法および積層体製造装置 |
| JP2011049490A (ja) * | 2009-08-28 | 2011-03-10 | Tdk Corp | 積層コンデンサ |
| JP2011187674A (ja) * | 2010-03-09 | 2011-09-22 | Murata Mfg Co Ltd | 積層セラミック電子部品、積層セラミックコンデンサおよび積層正特性サーミスタ |
| JP2012104736A (ja) * | 2010-11-12 | 2012-05-31 | Tdk Corp | 貫通コンデンサ及び貫通コンデンサの実装構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220270825A1 (en) | 2022-08-25 |
| CN114974885A (zh) | 2022-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102076145B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판과 제조 방법 | |
| KR101823246B1 (ko) | 적층 세라믹 전자 부품 및 그 실장 기판 | |
| JP2018073900A (ja) | 積層セラミックコンデンサ | |
| JP6981438B2 (ja) | 積層セラミックコンデンサ | |
| JP2022039808A (ja) | 積層セラミックコンデンサ | |
| KR102653215B1 (ko) | 적층 세라믹 전자부품 | |
| JP2021034440A (ja) | 積層セラミック電子部品 | |
| JP6962305B2 (ja) | 積層セラミック電子部品 | |
| KR20190006883A (ko) | 적층 세라믹 커패시터 및 그의 제조 방법 | |
| JP2020184555A (ja) | 積層セラミックコンデンサ | |
| JP7196817B2 (ja) | 積層セラミックコンデンサの使用方法および積層セラミックコンデンサの実装方法 | |
| JP2022129066A (ja) | 積層セラミックコンデンサ | |
| JP2021125673A (ja) | 積層セラミックコンデンサ | |
| JP2020174073A (ja) | 積層セラミックコンデンサ | |
| JP2021168337A (ja) | 積層セラミックコンデンサ | |
| WO2024014093A1 (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造 | |
| JP7302529B2 (ja) | 積層セラミックコンデンサの使用方法および積層セラミックコンデンサの実装方法 | |
| KR20190116116A (ko) | 적층 세라믹 전자부품 | |
| WO2024018718A1 (ja) | 積層セラミック電子部品および積層セラミック電子部品の実装構造 | |
| JP2022039807A (ja) | 積層セラミックコンデンサ | |
| WO2024004304A1 (ja) | 貫通型積層セラミックコンデンサ | |
| KR102449364B1 (ko) | 적층 세라믹 전자부품 | |
| CN217035414U (zh) | 层叠陶瓷电容器 | |
| WO2024029150A1 (ja) | 積層セラミックコンデンサ | |
| WO2024018719A1 (ja) | 積層セラミック電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220920 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230711 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230926 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231128 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20231207 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20231228 |