JP2021027284A - 積層セラミックコンデンサ - Google Patents

Abstract

【課題】内部電極層の容量形成部にまで水分が到達しないようにすることで、耐湿性の劣化を抑制しうる積層セラミックコンデンサを提供する。【解決手段】積層セラミックコンデンサは、積層体を有する。積層体は、最も第１の主面側に位置する内部電極層から最も第２の主面側に位置する内部電極層までを含む内層部と、第１の側面側に位置する第１の側面側外層部と、第２の側面側に位置する第２の側面側外層部と、を有する。第１の側面側に位置する第１の引出電極部の端部には、第１の側面側外層部に跨るように第１の凹部が配置され、第２の側面側に位置する第１の引出電極部の端部には、第２の側面側外層部に跨るように第２の凹部が配置され、第１の側面側に位置する第２の引出電極部の端部には、第１の側面側外層部に跨るように第３の凹部が配置され、第２の側面側に位置する第２の引出電極部の端部には、第２の側面側外層部に跨るように第４の凹部が配置される。【選択図】図４

Description

本発明は、積層セラミックコンデンサに関する。

一般的に、積層セラミックコンデンサにおいては、特許文献１のように、チタン酸バリウムなどの誘電体セラミックスと内部電極とが交互に積層されたセラミック焼結体と、セラミック焼結体の各端面を覆うように形成される一対の外部電極とを有している。

このような積層セラミックコンデンサに用いられる誘電体セラミックスと内部電極は、セラミック焼結体を焼結する際、内部電極の収縮率と誘電体セラミックスの収縮率が異なることや、セラミック焼結体を焼結する際に内部電極成分が誘電体セラミックス内に拡散することが知られている。

特開平８−３０６５８０号公報

上記のように、セラミック焼結体を焼結する際に内部電極の収縮率と誘電体セラミックスの収縮率が異なったり、セラミック焼結体を焼結する際に内部電極成分が誘電体セラミックス内に拡散することにより、積層セラミックコンデンサの内部電極の端部と誘電体セラミックスとの境界面において隙間が形成されてしまう場合がある。
このように、積層セラミックコンデンサの内部電極の端部と誘電体セラミックスとの境界面において隙間が形成され、特に端面にこの隙間が露出してしまうと、積層セラミックコンデンサを作製する過程のバレル研磨の際に、セラミック焼結体と一緒にバレル内に投入され研磨剤やメディア、チップとの接触や、セラミック焼結体同士の接触の際に、この隙間部分からマイクロクラックが入ることが懸念される。

仮に、マイクロクラックが入ってしまった場合、マイクロクラックが入った部分から水分が浸入しやすくなることが懸念される。その結果、セラミック焼結体の端面に外部電極が形成されていたとしても、外部電極とセラミック焼結体との界面から水分が浸入してしまった場合、マイクロクラックを伝って積層セラミックコンデンサの内部電極の端部と誘電体セラミックスとの境界面との隙間に水分が浸入し、耐湿劣化やめっき液劣化やめっき液劣化を起してしまうことが考えられる。

それゆえに、この発明の主たる目的は、内部電極層の容量形成部にまで水分が到達しないようにすることで、耐湿性の劣化を抑制しうる積層セラミックコンデンサを提供することである。

この発明にかかる積層セラミックコンデンサは、積層された複数の誘電体層を含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、誘電体層上に配置され、第１の端面に露出する第１の内部電極層と、誘電体層上に配置され、第２の端面に露出する第２の内部電極層と、第１の内部電極層に接続され、第１の端面上に配置される第１の外部電極と、第２の内部電極層に接続され、第２の端面上に配置される第２の外部電極と、を有する積層セラミックコンデンサにおいて、積層体は、複数の内部電極層が対向する内層部と、第１の側面側に位置し、第１の側面と第１の側面側の内層部の最表面との間に位置する複数の誘電体層から形成される第１の側面側外層部と、第２の側面側に位置し、第２の側面と第２の側面側の内層部の最表面との間に位置する複数の誘電体層から形成される第２の側面側外層部と、を有し、第１の内部電極層は、積層体の第１の端面に引き出される第１の引出電極部と、誘電体層を挟んで第２の内部電極層と対向する第１の対向電極部と、を有し、第２の内部電極層は、積層体の第２の端面に引き出される第２の引出電極部と、誘電体層を挟んで第２の内部電極層と対向する第２の対向電極部と、を有し、第１の引出電極部の第１の側面側に位置する引出電極部の端部には、第１の側面側外層部に跨るように第１の端面の面方向から第２の端面側に凹んだ第１の凹部が配置され、第１の引出電極部の第２の側面側に位置する引出電極部の端部には、第２の側面側外層部に跨るように第１の端面の面方向から第２の端面側に凹んだ第２の凹部が配置されており、第２の引出電極部の第１の側面側に位置する引出電極部の端部には、第１の側面側外層部に跨るように第２の端面の面方向から第１の端面側に凹んだ第３の凹部が配置され、第２の引出電極部の第２の側面側に位置する引出電極部の端部には、第２の側面側外層部に跨るように第２の端面の面方向から第１の端面側に凹んだ第４の凹部が配置されている、積層セラミックコンデンサである。

この発明にかかる積層セラミックコンデンサによれば、第１の引出電極部の第１の側面側に位置する引出電極部の端部には、第１の側面側外層部に跨るように第１の端面の面方向から第２の端面側に凹んだ第１の凹部が配置され、第１の引出電極部の第２の側面側に位置する引出電極部の端部には、第２の側面側外層部に跨るように第１の端面の面方向から第２の端面側に凹んだ第２の凹部が配置されており、第２の引出電極部の第１の側面側に位置する引出電極部の端部には、第１の側面側外層部に跨るように第２の端面の面方向から第１の端面側に凹んだ第３の凹部が配置され、第２の引出電極部の第２の側面側に位置する引出電極部の端部には、第２の側面側外層部に跨るように第２の端面の面方向から第１の端面側に凹んだ第４の凹部が配置されているので、仮に、積層セラミックコンデンサの内部電極層の端部と誘電体セラミックスとの境界面において隙間が形成され、特にその隙間が端面に露出してしまうような場合であっても、積層セラミックコンデンサを作製する過程のバレル研磨の際に、セラミック焼結体と一緒にバレル内に投入されるメディアとの接触や、セラミック焼結体同士の接触の際に、空隙部には直接接触することがない。よって、外部からの衝撃を防止することが可能となり、耐湿劣化を引き起こしやすい、内部電極層の幅方向の端部においてマイクロクラックの発生を予防することができる。
その結果、外部電極の先端や、外部電極に構造欠陥部から仮に積層体の表面に水分が浸入したとしても、内部電極層の容量形成部にまで水分が到達しないようにすることができるため、耐湿性の劣化を抑制することができる。
特に、積層体の端面にマイクロクラックが発生していても、凹部内にマイクロクラックが発生しなければ、耐湿性の劣化を抑制することができる。

この発明によれば、内部電極層の容量形成部にまで水分が到達しないようにすることで、耐湿性の劣化を抑制しうる積層セラミックコンデンサが得られる。

この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。

この発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。 この発明にかかる積層セラミックコンデンサを示す図１の線ＩＩ−ＩＩにおける断面図である。 この発明にかかる積層セラミックコンデンサを示す図１の線ＩＩＩ−ＩＩＩにおける断面図である。 この発明にかかる積層セラミックコンデンサを示す図２の線ＩＶ−ＩＶにおける断面図であり、ａ部拡大図は、凹部の拡大断面図である。 この発明にかかる積層セラミックコンデンサを示す図２の線Ｖ−Ｖにおける断面図である。 （ａ）この発明にかかる積層セラミックコンデンサの内部電極層の対向電極部が２つに分割された構造を示す図１の線ＩＩＩ−ＩＩＩにおける断面図であり、（ｂ）この発明にかかる積層セラミックコンデンサの内部電極層の対向電極部が３つに分割された構造を示す図１の線ＩＩＩ−ＩＩＩにおける断面図であり、（ｃ）この発明にかかる積層セラミックコンデンサの内部電極層の対向電極部が４つに分割された構造を示す図１の線ＩＩＩ−ＩＩＩにおける断面図である。 （ａ）この発明にかかる積層セラミックコンデンサの積層体の一例を示す外観斜視図であり、（ｂ）は、別の方向からみたこの発明にかかる積層セラミックコンデンサの積層体の外観斜視図である。 凹部の変形例の拡大断面図である。 凹部の他の変形例の拡大断面図である。

１．積層セラミックコンデンサ
この発明の実施の形態にかかる積層セラミックコンデンサについて説明する。図１は、この発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図２は、この発明にかかる積層セラミックコンデンサを示す図１の線ＩＩ−ＩＩにおける断面図であり、図３は、この発明にかかる積層セラミックコンデンサを示す図１の線ＩＩＩ−ＩＩＩにおける断面図である。図４は、この発明にかかる積層セラミックコンデンサを示す図２の線ＩＶ−ＩＶにおける断面図であり、ａ部拡大図は、凹部の拡大断面図である。図５は、この発明にかかる積層セラミックコンデンサを示す図２の線Ｖ−Ｖにおける断面図である。

（積層体）
図１ないし図３に示すように、積層セラミックコンデンサ１０は、直方体状の積層体１２を含む。

積層体１２は、図２、および図３に示すように、積層された複数の誘電体層１４と複数の内部電極層２２とを有する。さらに、積層体１２は、積層方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。積層体１２の長さ方向ｚの寸法は、幅方向ｙの寸法よりも必ずしも長いとは限らない。

この積層体１２には、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体１２の隣接する３面が交わる部分のことであり、稜線部とは、積層体１２の隣接する２面が交わる部分のことである。また、第１の主面１２ａおよび第２の主面１２ｂ、並びに、第１の側面１２ｃおよび第２の側面１２ｄ、並びに、第１の端面１２ｅおよび第２の端面１２ｆの一部または全部に凹凸などが形成されていてもよい。

積層体１２は、図２および図３に示すように、第１の主面１２ａおよび第２の主面１２ｂ同士を結ぶ積層方向ｘにおいて、複数の内部電極層２２が対向する内層部１６と、最も第１の主面１２ａ側に位置する内部電極層２２と第１の主面１２ａとの間に位置する複数の誘電体層１４から形成される第１の主面側外層部１８ａと、最も第２の主面１２ｂ側に位置する内部電極層２２と第２の主面１２ｂとの間に位置する複数の誘電体層１４から形成される第２の主面側外層部１８ｂと、を有する。
第１の主面側外層部１８ａは、積層体１２の第１の主面１２ａ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極層２２との間に位置する複数の誘電体層１４との間に位置する複数の誘電体層１４との集合体である。
第２の主面側外層部１８ｂは、積層体１２の第２の主面１２ｂ側に位置し、第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極層２２との間に位置する複数の誘電体層１４との間に位置する複数の誘電体層１４との集合体である。

また、積層体１２は、図２および図３に示すように、第１の主面１２ａおよび第２の主面１２ｂ同士を結ぶ積層方向ｘに複数の内部電極層２２が対向し、内部電極層２２の間には、誘電体層１４が形成されている内層部１６と、第１の側面１２ｃ側に位置し、第１の側面１２ｃと第１の側面側の内層部１６の最表面との間に位置する複数の誘電体層１４から形成される第１の側面側外層部２０ａと、第２の側面１２ｄ側に位置し、第２の側面１２ｂと第２の側面側の内層部の最表面との間に位置する複数の誘電体層１４から形成される第２の側面側外層部２０ｂと、を有する。

誘電体材料としては、例えば、ＢａＴｉＯ₃、ＣａＴｉＯ₃、ＳｒＴｉＯ₃、またはＣａＺｒＯ₃などの成分を含む誘電体セラミックを用いることができる。また、これらの成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない成分を添加したものを用いてもよい。
誘電体層１４の厚みは０．５μｍ以上１０μｍ以下であることが好ましい。
また、誘電体層１４の枚数は、２枚以上１０００枚以下であることが好ましい。

積層体１２の寸法は、特に限定されない。

（内部電極層）
積層された複数の内部電極層２２は、図２、および図３に示すように、複数の第１の内部電極層２２ａ、および複数の第２の内部電極層２２ｂを有する。

第１の内部電極層２２ａは、図２、および図３に示すように、第２の内部電極層２２ｂと対向する第１の対向電極部２４ａと、第１の内部電極層２２ａの一端側に位置し、第１の対向電極部２２ａから積層体１２の第１の端面１２ｅまでの第１の引出電極部２６ａを有する。第１の引出電極部２６ａは、その端部が第１の端面１２ｅに引き出され、露出している。
第２の内部電極層２２ｂは、図２、および図３に示すように、第１の内部電極層２２ａと対向する第２の対向電極部２４ｂと、第２の内部電極層２２ｂの一端側に位置し、第２の対向電極部２４ｂから積層体１２の第２の端面１２ｆまでの第２の引出電極部２６ｂを有する。第２の引出電極部２６ｂは、その端部が第２の端面１２ｆに引き出され、露出している。

第１の内部電極層２２ａの一方の対向電極部２４ａと第２の内部電極層２２ｂの他方の対向電極部２４ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、コーナー部が丸められていたり、コーナー部が斜めに（テーパー状）形成されていたりしてもよい。
第１の内部電極層２２ａの第１の引出電極部２６ａと第２の内部電極層２２ｂの第２の引出電極部２６ｂの形状は、特に限定されないが、矩形状であることが好ましい。もっとも、コーナー部が丸められていたり、コーナー部が斜めに（テーパー状）形成されていたりしてもよい。
第１の内部電極層２２ａの第１の対向電極部２４ａの幅と第１の内部電極層２２ａの第１の引出電極部２６ａの幅とは、同じ幅に形成されていてもよく、どちらか一方が狭く形成されてもよい。同様に、第２の内部電極層２２ｂの第２の対向電極部２４ｂの幅と第２の内部電極層２２ｂの第２の引出電極部２６ｂの幅とは、同じ幅に形成されていてもよく、どちらか一方が狭く形成されてもよい。

積層体１２は、第１の対向電極部２４ａおよび第２の対向電極部２４ｂの幅方向ｙの一端と第１の側面１２ｃとの間および第１の対向電極部２４ａおよび第２の対向電極部２４ｂの幅方向ｙの他端と第２の側面１２ｄとの間に形成される積層体１２の側部（Ｗギャップ）２８ａを含む。さらに、積層体１２は、第１の内部電極層２２ａの第１の引出電極部２６ａとは反対側の端部と第２の端面１２ｆとの間および第２の内部電極層２２ｂの第２の引出電極部２６ｂとは反対側の端部と第１の端面１２ｅとの間に形成される積層体１２の端部（Ｌギャップ）２８ｂを含む。

なお、図６に示すように、内部電極層２２として、第１の内部電極層２２ａおよび第２の内部電極層２２ｂに加えて、第１の端面１２ｅおよび第２の端面１２ｆのどちらにも引き出されない浮き内部電極層２２ｃが設けられ、浮き内部電極層２２ｃによって、対向電極部２４が複数に分割された構造としてもよい。たとえば、図４（ａ）に示すような２連、図６（ｂ）に示すような３連、図６（ｃ）に示すような４連構造であり、４連以上の構造でもよいことは言うまでもない。このように、対向電極部２４を複数個に分割した構造とすることによって、対向する内部電極層２２ａ、２２ｂ、２２ｃ間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。そのため、それぞれのコンデンサ成分に印加される電圧が低くなり、積層セラミックコンデンサの高耐圧化を図ることができる。

第１の内部電極層２２ａおよび第２の内部電極層２２ｂは、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、Ａｇ−Ｐｄ合金等の、それらの金属の少なくとも一種を含む合金などの適宜の導電材料により構成することができる。
本発明の実施の形態である積層セラミックコンデンサ１０では、第１の内部電極層２２ａおよび第２の内部電極層２２ｂが誘電体層１４を介して対向することにより容量が形成され、コンデンサの特性が発現する。
第１の内部電極層２２ａおよび第２の内部電極層２２ｂのそれぞれの厚みは、例えば、０．２μｍ以上３．０μｍ以下程度であることが好ましい。
第１の内部電極層２２ａおよび第２の内部電極層２２ｂの総枚数は、例えば、２枚以上１０００枚以下であることが好ましい。

第１の引出電極部２６aの第１の側面１２ｃ側に位置する引出電極部の端部には、第１の側面側外層部２０ａに跨るように第１の端面１２ｅの面方向から第２の端面１２ｆ側に凹んだ第１の凹部３０ａ１が配置されている。
第１の引出電極部２６aの第２の側面１２ｄ側に位置する引出電極部の端部には、第２の側面側外層部２０ｂに跨るように第１の端面１２ｅの面方向から第２の端面１２ｆ側に凹んだ第２の凹部３０ａ２が配置されている。
第２の引出電極部２６ｂの第１の側面１２ｃ側に位置する引出電極部の端部には、第１の側面側外層部２０ａに跨るように第２の端面１２ｆの面方向から第１の端面１２ｅ側に凹んだ第３の凹部３０ｂ１が配置されている。
第２の引出電極部２６ｂの第２の側面１２ｄ側に位置する引出電極部の端部には、第２の側面側外層部２０ｂに跨るように第２の端面１２ｆの面方向から第１の端面１２ｅ側に凹んだ第４の凹部３０ｂ２が配置されている。

第１の凹部３０ａ１は、積層体１２の積層方向ｘに沿って、誘電体層１４を挟んで上下に積層される複数の内部電極層２２および第１の側面側外層部２０ａに連続して凹部が形成されていることが好ましい。
第２の凹部３０ａ２は、積層体１２の積層方向ｘに沿って、誘電体層１４を挟んで上下に積層される複数の内部電極層２２および第２の側面側外層部２０ｂに連続して凹部が形成されていることが好ましい。
第３の凹部３０ｂ１は、積層体１２の積層方向ｘに沿って、誘電体層１４を挟んで上下に積層される複数の内部電極層２２および第１の側面側外層部２０ａに連続して凹部が形成されていることが好ましい。
第４の凹部３０ｂ２は、積層体１２の積層方向ｘに沿って、誘電体層１４を挟んで上下に積層される複数の内部電極層２２および第２の側面側外層部２０ｂに連続して凹部が形成されていることが好ましい。
第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２が、それぞれ、上記のように形成されることで、本発明の効果をより顕著なものにすることができる。

第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２のそれぞれの幅方向ｙの幅Ｄ１は、１μｍ以上１０００μｍ以下であることが好ましい。
第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２のそれぞれの幅方向ｙの幅Ｄ１が狭すぎると、第１の内部電極層２２ａの内部の幅方向ｙの端部および第２の内部電極層２２ｂの内部の幅方向ｙの端部にできる隙間による水分の侵入口をカバーできないため、マイクロクラックが侵入口のところに生じてしまう可能性がある。
一方、第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２のそれぞれの幅方向ｙの幅Ｄ１が広すぎると、焼成後の積層体１２にバレル加工を行う際、研磨剤やメディアやチップの角部が直接、第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２の底面に当接してしまうことで、第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２にマイクロクラックが生じてしまう可能性がある。

第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２のそれぞれの深さＤ２は、１μｍ以上５００μｍ以下であることが好ましい。第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２の深さＤ２が浅すぎると、焼成後の積層体１２にバレル加工を行う際、研磨材やメディアやチップの角部が、第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２の底面に当接してしまうことで、第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２にマイクロクラックが生じてしまう可能性がある。

第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２は、第１の内部電極層２２ａおよび第２の内部電極層２２ｂの端部から、第１の内部電極層２２ａ側または第２の内部電極層２２ｂ側に０．５μｍ以上８００μｍ以下、入り込みの幅Ｄ３を有する（オーバーラップしている）ことが好ましい。
この入り込みの幅Ｄ３が狭すぎると、第１の内部電極層２２ａの内部の幅方向ｙの端部および第２の内部電極層２２ｂの内部の幅方向ｙの端部にできる隙間による水分の侵入口をカバーできないため、マイクロクラックが侵入口のところに生じてしまう可能性がある。
一方、この入り込みの幅Ｄ３が広すぎると、焼成後の積層体１２にバレル加工を行う際、研磨材メディアやチップの角部が直接、第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２の底面に当接してしまうことで、第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２にマイクロクラックが生じてしまう可能性がある。

第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２は、第１の内部電極層２２ａおよび第２の内部電極層２２ｂの端部から、第１の側面側外層部２０ａまたは第２の側面側外層部２０ｂ側に、０．５μｍ以上３００μｍ以下、入り込みの幅Ｄ４を有する（オーバーラップしている）ことが好ましい。
この入り込みの幅Ｄ４が狭すぎると、第１の内部電極層２２ａの内部の幅方向ｙの端部および第２の内部電極層２２ｂの内部の幅方向ｙの端部にできる隙間による水分の侵入口をカバーできないため、マイクロクラックが侵入口のところに生じてしまう可能性がある。
一方、この入り込みの幅Ｄ４が広すぎると、焼成後の積層体１２にバレル加工を行う際、研磨材メディアやチップの角部が直接、第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２の底面に当接してしまうことで、第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２にマイクロクラックが生じてしまう可能性がある。

さらに、図８に示すように、第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２の断面形状は、第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２の開口部３１ａに向かって広がるような形状（台形）であることが好ましい。これにより、第１の側面側外層部２０ａまたは第２の側面側外層部２０ｂと第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２とが接する角部、第１の内部電極層２２ａまたは第２の内部電極層２２ｂと第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２とが接する角部において、欠け不良が発生することを抑制することができる。

また、図９に示すように、第１の側面側外層部２０ａまたは第２の側面側外層部２０ｂと第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２とが接する角部３１ｂ１、第１の内部電極層２２ａまたは第２の内部電極層２２ｂと第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２とが接する角部３１ｂ２には、丸みがつけられていることが好ましい。これにより、第１の側面側外層部２０ａまたは第２の側面側外層部２０ｂと第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２とが接する角部３１ｂ１、第１の内部電極層２２ａまたは第２の内部電極層２２ｂと第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２とが接する角部３１ｂ２において、欠け不良が発生することを抑制することができる。

なお、図９では、図８のような、第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２の開口部３１ａに向かって広がるような形状（台形）にはなっていないが、この形状と組み合わせることで、第１の側面側外層部２０ａまたは第２の側面側外層部２０ｂと第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２とが接する角部、第１の内部電極層２２ａまたは第２の内部電極層２２ｂと第１の凹部３０ａ１、第２の凹部３０ａ２、第３の凹部３０ｂ１および第４の凹部３０ｂ２とが接する角部において発生する欠け不良をより抑制することができる。

（外部電極層）
外部電極層３２は、図２、および図３に示すように、第１の外部電極３２ａと第２の外部電極３２ｂとを有する。
第１の外部電極３２ａは、第１の内部電極層２２ａに接続され、第１の端面１２ｅの表面に配置されている。また、第１の主面１２ａの一部および第２の主面１２ｂの一部、第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置されていてもよい。
第２の外部電極３２ｂは、第２の内部電極層２２ｂに接続され、第２の端面１２ｆの表面に配置されている。また、第１の主面１２ａの一部および第２の主面１２ｂの一部、第１の側面１２ｃの一部および第２の側面１２ｄの一部にも配置されていてもよい。

第１の外部電極３２ａは、図３に示すように、積層体１２側から順に、第１の下地電極層３４ａと第１の下地電極層３４ａの表面に配置された第１のめっき層３６ａとを有する。同様に、第２の外部電極３２ｂは、積層体１２側から順に、第２の下地電極層３４ｂと第２の下地電極層３６ｂの表面に配置された第２のめっき層３６ｂとを有する。

第１の下地電極層３４ａは、積層体１２の第１の端面１２ｅの表面に配置されている。第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように配置されていてもよい。
第２の下地電極層３４ｂは、積層体１２の第２の端面１２ｆの表面に配置されている。第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように配置されていてもよい。

なお、第１の下地電極層３４ａは、積層体１２の第１の端面１２ｅの表面のみに配置されてもよいし、第２の下地電極層３４ｂは、積層体１２の第２の端面１２ｆの表面にのみ配置されてもよい。

第１の下地電極層３４ａおよび第２の下地電極層３４ｂ（以下、単に下地電極層ともいう）は、それぞれ、焼付け層、導電性樹脂層、薄膜層などから選ばれる少なくとも１つを含む。

下地電極層３４が、焼付け層で形成された第１の下地電極層３４ａおよび第２の下地電極層３４ｂについて説明する。
焼付け層のガラス成分は、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉ等から選ばれる少なくとも１つを含む。
焼付け層の金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。
焼付け層は複数枚あってもよい。
焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体１２に塗布して焼き付けたものであり、誘電体層１４および内部電極層２２と同時に焼成したものでもよく、誘電体層１４および内部電極層２２を焼成した後に焼き付けたものでもよい。

第１の端面１２ｅおよび第２の端面１２ｆに位置する下地電極層３４の高さ方向中央部におけるそれぞれの焼付け層の厚みは、１５μｍ以上１６０μｍ以下であることが好ましい。
また、第１の主面１２ａおよび第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に下地電極層３４を設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ、ならびに第１の側面１２ｃおよび第２の側面１２ｄの表面に位置する第１の下地電極層３４ａおよび第２の下地電極層３４ｂである長さ方向ｚの中央部におけるそれぞれの焼付け層の厚みは、たとえば、５μｍ以上４０μｍ以下程度であることが好ましい。

導電性樹脂層を形成する場合は、焼付け電極層を形成せずに積層体上に直接形成してもよい。導電性樹脂層は、導電性粒子と熱硬化性樹脂を含む樹脂層を含んでもよい。

導電性樹脂層は、複数層であってもよい。
導電性樹脂層は、焼き付け層上に焼き付け層を覆うように配置されるか、積層体１２上に直接配置されてもよい。
第１の端面１２ｅおよび第２の端面１２ｆに位置する第１の下地電極層３４ａおよび第２の下地電極層３４ｂの高さ方向中央部における第１および第２の樹脂層の厚みは、例えば、１０μｍ以上１２０μｍ以下程度であることが好ましい。
また、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄ上に下地電極層３４を設ける場合には、第１の主面１２ａおよび第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｆの上に位置する第１の下地電極層３４ａおよび第２の下地電極層３４ｂである長さ方向の中央部における第１および第２の樹脂層の厚みは、例えば、５μｍ以上４０μｍ以下程度であることが好ましい。

導電性樹脂層は、熱硬化性樹脂および金属を含む。
導電性樹脂層は、熱硬化性樹脂を含むため、例えばめっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富んでいる。このため、積層セラミックコンデンサに物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、積層セラミックコンデンサへのクラックを防止することができる。
導電性樹脂層に含まれる金属としては、Ａｇ、Ｃｕ、またはそれらの合金を使用することができる。また、金属粉の表面にＡｇコーティングされたものを使用することができる。金属粉の表面にＡｇコーティングされたものを使用する際には金属粉としてＣｕやＮｉを用いることが好ましい。またＣｕに酸化防止処理を施したものを使用することもできる。

導電性金属にＡｇの導電性金属粉を用いる理由としては、Ａｇは金属の中でもっとも比抵抗が低いため電極材料に適しており、Ａｇは貴金属であるため酸化せず対抗性が高いためである。なお、Ａｇコーティングされた金属を用いる理由としては、上記のＡｇの特性は保ちつつ、母材の金属を安価なものにすることが可能になるためである。
導電性樹脂層に含まれる金属である導電性フィラーは、導電性樹脂全体の体積に対して、３５ｖｏｌ％以上７５ｖｏｌ％以下で含まれていることが好ましい。
導電性フィラーの形状は、特に限定されない。導電性フィラーは、球形状、扁平状などのものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いるのが好ましい。
導電性フィラーの平均粒径は、特に限定されない。導電性フィラーの平均粒径は、たとえば、０．３μｍ以上１０μｍ以下程度であってもよい。
導電性フィラーは、主に導電性樹脂層の通電性を担う。具体的には、導電性フィラーどうしが接触することにより、導電性樹脂層内部に通電経路が形成される。
導電性フィラーは、球形状、扁平状などのものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いるのが好ましい。

導電性樹脂層の樹脂としては、たとえば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は、最も適切な樹脂の一つである。
導電性樹脂層に含まれる樹脂は、導電性樹脂全体の体積に対して、２５ｖｏｌ％以上６５ｖｏｌ％以下で含まれていることが好ましい。
また、導電性樹脂層には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール樹脂、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を使用することができる。

また、下地電極層３４が薄膜層の場合、薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。

めっき層３６は、第１のめっき層３６ａ、および第２のめっき層３６ｂを有する。
第１のめっき層３６ａは、第１の下地電極層３４ａを覆うように配置される。
第２のめっき層３６ｂは、第２の下地電極層３４ｂを覆うように配置される。
また、第１のめっき層３６ａおよび第２のめっき層３６ｂ（以下、単にめっき層３６ともいう）としては、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。

めっき層３６は、複数層によって形成されてもよい。この場合、めっき層３６は、Ｎｉめっき層とＳｎめっき層の２層構造である。Ｎｉめっき層が、下地電極層３４の表面を覆うように設けられることで、積層セラミックコンデンサ１０を実装する際に、実装に用いられる半田によって下地電極層３４が侵食されることを防止することができる。また、Ｎｉめっき層の表面に、Ｓｎめっき層を設けることにより、積層セラミックコンデンサ１０を実装する際に、実装に用いられる半田の濡れ性を向上させ、容易に実装することができる。
めっき層一層あたりの厚みは、２μｍ以上１５μｍ以下であることが好ましい。

（積層セラミックコンデンサ）
図１に示すように、積層体１２、第１の外部電極３２ａおよび第２の外部電極３２ｂを含む積層セラミックコンデンサ１０の長さ方向ｚの寸法をＬ寸法とし、積層体１２、第１の外部電極３２ａおよび第２の外部電極３２ｂを含む積層セラミックコンデンサ１０の積層方向ｘの寸法をＴ寸法とし、積層体１２、第１の外部電極３２ａおよび第２の外部電極３２ｂを含む積層セラミックコンデンサ１０の幅方向ｙの寸法をＷ寸法とする。
積層セラミックコンデンサ１０の寸法は、長さ方向ｚのＬ寸法が０．２ｍｍ以上３２ｍｍ以下、積層方向ｘのＴ寸法が０．１ｍｍ以上４．０ｍｍ以下、幅方向ｙのＷ寸法が０．１ｍｍ以上４０ｍｍ以下、であることが好ましい。

図１に示す積層セラミックコンデンサ１０によれば、第１の引出電極部２６ａの第１の側面１２ｃ側に位置する引出電極部の端部には、第１の側面側外層部２０ａに跨るように第１の端面１２ｅの面方向から第２の端面１２ｆ側に凹んだ第１の凹部３０ａ１が配置され、第１の引出電極部２６ａの第２の側面１２ｄ側に位置する引出電極部の端部には、第２の側面側外層部２０ｂに跨るように第１の端面１２ｅの面方向から第２の端面１２ｆ側に凹んだ第２の凹部３０ａ２が配置され、第２の引出電極部２６ｂの第１の側面１２ｃ側に位置する引出電極部の端部には、第１の側面側外層部２０ａに跨るように第２の端面１２ｆの面方向から第１の端面１２ｅ側に凹んだ第３の凹部３０ｂ１が配置され、第２の引出電極部２６ｂの第２の側面１２ｄ側に位置する引出電極部の端部には、第２の側面側外層部２０ｂに跨るように第２の端面１２ｆの面方向から第１の端面１２ｅ側に凹んだ第４の凹部３０ｂ２が配置されている。
従って、図１に示す積層セラミックコンデンサ１０は、上述のような構成により、仮に、積層セラミックコンデンサ１０の内部電極層２２の端部と誘電体セラミックスとの境界面において隙間が形成され、特に、その隙間が端面に露出してしまうような場合であっても、積層セラミックコンデンサ１０を作製する過程のばれる研磨の際に、セラミック焼結体と一緒にバレル内に投入されるメディアとの接触や、セラミック焼結体同士の接触の際に、空隙部には直接接触することがない。よって、積層体１２の空隙部に対する外部からの衝撃を防止することが可能となり、マイクロクラックの発生を予防できる。その結果、外部電極３２の先端や、外部電極３２の構造欠陥部から仮に積層体１２の表面に水分が浸入したとしても、内部電極層２２の容量形成部にまで水分が到達しないことから、耐湿性の劣化を抑制することができる。

２．積層セラミックコンデンサの製造方法
次に、本発明にかかる積層セラミックコンデンサの製造方法について説明する。

まず、セラミックグリーンシート、内部電極用の導電性ペーストを準備する。セラミックグリーンシートや内部電極用の導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。

次に、セラミックグリーンシート上に、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで内部電極用の導電性ペーストを印刷し、内部電極パターンを形成する。

続いて、内部電極パターンが印刷されていない外層用のセラミックグリーンシートが所定枚数積層され、その上に、内部電極パターンが印刷されたセラミックグリーンシートが順次積層され、さらに、内部電極パターンが印刷されていない外層用のセラミックグリーンシートが所定枚数積層され、積層シートが作製される。

そして、積層シートは、静水圧プレスなどの手段により積層方向に圧着され、積層ブロックが作製される。

その後、積層ブロックは、所定の形状寸法に切断され、生の積層体チップが切り出される。

ここで、生の積層チップに対して、第１の凹部、第２の凹部、第３の凹部および第４の凹部を形成する。第１の凹部、第２の凹部、第３の凹部および第４の凹部の形成方法としては、たとえば、レーザーを照射する方法、ダイシングで削り取る方法、化学エッチングを行う方法、プラズマ処理を行う方法、金型を押し当てて取り除く方法などを用いることができる。それらの方法のうち、特に、レーザーを用いることが好ましい。レーザーの種類としては、超短パルスレーザーを用いることが好ましい。これにより、熱的影響をなくし、マイクロクラックが生じない凹部を形成することができる。

なお、第１の凹部、第２の凹部、第３の凹部および第４の凹部のそれぞれの幅や深さ、形状などは、超短パルスレーザーのエネルギー密度、パルス幅、パルス周波数、パルス回数を調整することで変更することができる。

その後、第１の凹部、第２の凹部、第３の凹部および第４の凹部の形成後に、バレル研磨などにより積層チップの角部や稜線部、第１の側面側外層部または第２の側面側外層部と第１の凹部、第２の凹部、第３の凹部および第４の凹部とが接する角部、第１の内部電極層または第２の内部電極層と、第２の凹部、第３の凹部および第４の凹部とが接する角部に、丸みをつける。バレル研磨の際には、バレル内に研磨剤やメディア、および積層チップを投入し、バレルを回転させることで研磨を行う。

続いて、生の積層体チップが焼成され、積層体１２が製造される。焼成温度は、誘電体や内部電極層の材料にもよるが、９００℃以上１３００℃以下であることが好ましい。

続いて、積層体１２の両端面に外部電極３２を形成する。

外部電極３２の下地電極層が焼き付け層であるときの、下地電極層の形成方法を説明する。
外部電極３２の焼付け層を形成するために、たとえば、積層体１２の表面に第１の端面１２ｅから露出している第１の内部電極層２２ａの第１の引出電極部２６ａの露出部分にガラス成分と金属とを含む外部電極用の導電性ペーストがディッピングなどの方法により塗布されて焼き付けられ、第１の下地電極層が形成される。また、同様に、外部電極３２の焼付け層を形成するために、たとえば、積層体１２の第２の端面１２ｆから露出している第２の内部電極層２２ｂの第２の引出電極部２６ｂの露出部分にガラス成分と金属とを含む外部電極用導電性ペーストがディッピングなどの方法により外部電極用の導電性ペーストが塗布されて焼き付けられ、第２の下地電極層が形成される。このとき、焼き付け処理の温度は、７００℃以上９００℃以下であることが好ましい。

次に、下地電極層が導電性樹脂層で形成するときの、下地電極層の形成方法を説明する。
なお、導電性樹脂層は、焼付け層の表面に形成されてもよく、焼付け層を形成せずに、導電性樹脂層を単体で積層体１２の表面に直接形成してもよい。
導電性樹脂層の形成方法としては、熱硬化性樹脂および金属成分を含む導電性樹脂ペーストを焼付け層もしくは積層体１２の表面に塗布し、２５０℃以上５５０℃以下の温度で熱処理を行い、樹脂を熱硬化させ、導電性樹脂層が形成される。この時の熱処理時の雰囲気は、Ｎ₂雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は１００ｐｐｍ以下に抑えることが好ましい。

また、下地電極層が薄膜層で形成するときの、下地電極層の形成方法を説明する。
下地電極層が薄膜層で形成する場合は、スパッタ法または蒸着法等の薄膜形成法により下地電極層を形成することができる。薄膜層で形成された下地電極層は金属粒子が堆積された１μｍ以下の層とされる。

その後、下地電極層３４の表面、または導電性樹脂層の表面、上層めっき層の表面に、めっき層３６が形成され、外部電極３２が形成される。
図１に示す積層セラミックコンデンサ１０は、焼付け層の表面にめっき層３６として、Ｎｉめっき層およびＳｎめっき層が形成される。Ｎｉめっき層およびＳｎめっき層は、たとえばバレルめっき法により、順次形成される。

このようにして、図１に示す積層セラミックコンデンサ１０が製造される。

３．実験例
次に、上述した本発明にかかる積層セラミックコンデンサの効果を確認するために、積層セラミックコンデンサを製造し、耐湿負荷試験を行い、その後、マイクロクラックの有無を確認した。なお、本発明の効果を確認しやすいように、本実験例では、積層セラミックコンデンサの製造工程において、焼成後のバレル研磨工程の条件を、マイクロクラックが出易い条件として、積層セラミックコンデンサを作製した。具体的には、バレル研磨工程の条件において、バレルの回転数とバレルの時間をそれぞれ通常の条件の２倍の条件とした。

（１）実施例における試料の仕様
まず、上述した積層セラミックコンデンサの製造方法にしたがって、以下のような仕様の実施例にかかる積層セラミックコンデンサを作製した。
・積層セラミックコンデンサのサイズＬ×Ｗ×Ｔ（設計値を含む）：６．１ｍｍ×５．０ｍｍ×２．６ｍｍ

・凹部の設計
・凹部は、セラミックス焼結させる前に成形
・第１の凹部ないし第４の凹部を形成したい部分に波長１０３０ｎｍの赤外の超短パルスレーザーを照射して凹部を形成する加工を行った。
・凹部の幅方向ｙの幅：４００μｍ
・凹部の積層方向ｘの幅：２２００μｍ
・凹部の深さ：１００μｍ

・誘電体層の材料：ＢａＴｉＯ₃
・容量：１０μＦ
・定格電圧：１００Ｖ
・外部電極の構造
下地電極層：導電性金属（Ｃｕ）とガラス成分を含む電極
端面中央膜厚：約１００μｍ
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層厚み：２μｍ
Ｓｎめっき層厚み：４μｍ

（２）比較例における試料の仕様
比較例に用いた積層セラミックコンデンサは、凹部を有さない通常の積層セラミックコンデンサとし、それ以外は実施例と同様の以下のような仕様とした。
・積層セラミックコンデンサのサイズＬ×Ｗ×Ｔ（設計値を含む）：６．１ｍｍ×５．０ｍｍ×２．６ｍｍ
・誘電体層の材料：ＢａＴｉＯ₃
・容量：１０μＦ
・定格電圧：１００Ｖ
・外部電極の構造
下地電極層：導電性金属（Ｃｕ）とガラス成分を含む電極
端面中央膜厚：約１００μｍ
めっき層：Ｎｉめっき層とＳｎめっき層の２層構造
Ｎｉめっき層厚み：２μｍ
Ｓｎめっき層厚み：４μｍ

（３）耐湿性試験方法
上述した方法により得られた実施例および比較例の各試料に対して、耐湿性試験を行った。耐湿性試験の条件は、１２５℃、２気圧、湿度９５％（不飽和）、ＤＣ１００Ｖを印加して、ショート時間を記録し、ワイブルプロットを行い、１％故障するまでの時間を算出した。
試験時間は、最大で２８８時間まで行い、そのとき劣化なし（ショート無し）の試料は、２８８時間として算出した。

（４）マイクロクラックの確認方法
実験例の試料である積層セラミックコンデンサの第１の主面および第２の主面を結ぶ積層方向ｘの１／２となる位置まで研磨を行い、積層セラミックコンデンサのＬＷ断面を露出させた。その後、実施例の試料については、第１の凹部ないし第２の凹部内、および、第１の端面の中央部および第２の端面の中央部の１００μｍの視野内にマイクロクラックがないかどうかを、顕微鏡を用いて確認した。比較例の試料については、第１の端面の中央部および第２の端面の中央部の１００μｍの視野内にマイクロクラックがないかどうかを、顕微鏡を用いて確認した。この時、クラックの長さ６μｍ以上のセラミックス結晶の粒内を貫くものをクラックとして、上記の観察視野に１個以上存在する場合にマイクロクラックありとした。

耐湿性試験の評価結果は、表１に示され、マイクロクラックの有無の結果は、表２に示される。

表１に示すように、比較例では、いずれの試料番号の試料でも耐湿性試験の結果、１％故障するまでの時間は比較的短く、最大で、１７．５時間であった。
一方、実施例ではいずれの試料番号の試料でも耐湿性試験の結果、１％故障するまでの時間は、試料番号１の試料を除き、２８８時間まで劣化はみられなかった。
これにより、積層体の両端面に所定の凹部を形成することで、耐湿性の劣化による故障の発生を抑制しうることが示唆された。

また、表２に示すように、比較例では、いずれの試料番号の試料でも端面においてマイクロクラックが確認された。
一方、実施例では、いずれの試料番号の試料でも端面においてはマイクロクラックが確認されたが、凹部においては、マイクロクラックは確認されなかった。
これにより、端面にマイクロクラックが生じたとしても、凹部においてはマイクロクラックが生じないため、端面に生じたマイクロクラックの影響が、耐湿性試験に与えていないことが明らかとなった。

以上の結果から、本発明では、積層セラミックコンデンサの内部電極の端部と誘電体セラミックスとの境界面においてマイクロクラックの発生を予防することができることが確認された。その結果、外部電極の先端や、外部電極に構造欠陥部から素体表面に仮に水分が侵入したとしても、内部電極の容量形成部にまで水分が到達しないため耐湿性の劣化を抑制することができることが確認された。

なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。

１０ 積層セラミックコンデンサ
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ 誘電体層
１６ 内層部
１８ａ 第１の主面側外層部
１８ｂ 第２の主面側外層部
２０ａ 第１の側面側外層部
２０ｂ 第２の側面側外層部
２２ 内部電極層
２２ａ 第１の内部電極層
２２ｂ 第２の内部電極層
２２ｃ 浮き内部電極層
２４ 対向電極部
２４ａ 第１の対向電極部
２４ｂ 第２の対向電極部
２６ａ 第１の引出電極部
２６ｂ 第２の引出電極部
２８ａ 側部（Ｗギャップ）
２８ｂ 端部（Ｌギャップ）
３０ａ１ 第１の凹部
３０ａ２ 第２の凹部
３０ｂ１ 第３の凹部
３０ｂ２ 第４の凹部
３１ａ 開口部
３１ｂ１、 ３１ｂ２ 角部
３２ 外部電極
３２ａ 第１の外部電極
３２ｂ 第２の外部電極
３４ 下地電極層
３４ａ 第１の下地電極層
３４ｂ 第２の下地電極層
３６ めっき層
３６ａ 第１のめっき層
３６ｂ 第２のめっき層
ｘ 積層方向
ｙ 幅方向
ｚ 長さ方向

Claims (2)

1. 積層された複数の誘電体層を含み、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を含む積層体と、
   前記誘電体層上に配置され、前記第１の端面に露出する第１の内部電極層と、
   前記誘電体層上に配置され、前記第２の端面に露出する第２の内部電極層と、
   前記第１の内部電極層に接続され、前記第１の端面上に配置される第１の外部電極と、
   前記第２の内部電極層に接続され、前記第２の端面上に配置される第２の外部電極と、
   を有する積層セラミックコンデンサにおいて、
   前記積層体は、前記複数の内部電極層が対向する内層部と、前記第１の側面側に位置し、前記第１の側面と前記第１の側面側の前記内層部の最表面との間に位置する前記複数の誘電体層から形成される第１の側面側外層部と、前記第２の側面側に位置し、前記第２の側面と前記第２の側面側の前記内層部の最表面との間に位置する前記複数の誘電体層から形成される第２の側面側外層部と、を有し、
   前記第１の内部電極層は、前記積層体の前記第１の端面に引き出される第１の引出電極部と、前記誘電体層を挟んで前記第２の内部電極層と対向する第１の対向電極部と、を有し、
   前記第２の内部電極層は、前記積層体の前記第２の端面に引き出される第２の引出電極部と、前記誘電体層を挟んで前記第２の内部電極層と対向する第２の対向電極部と、を有し、
   前記第１の引出電極部の前記第１の側面側に位置する引出電極部の端部には、前記第１の側面側外層部に跨るように前記第１の端面の面方向から前記第２の端面側に凹んだ第１の凹部が配置され、前記第１の引出電極部の前記第２の側面側に位置する引出電極部の端部には、前記第２の側面側外層部に跨るように前記第１の端面の面方向から前記第２の端面側に凹んだ第２の凹部が配置されており、
   前記第２の引出電極部の前記第１の側面側に位置する引出電極部の端部には、前記第１の側面側外層部に跨るように前記第２の端面の面方向から前記第１の端面側に凹んだ第３の凹部が配置され、前記第２の引出電極部の前記第２の側面側に位置する引出電極部の端部には、前記第２の側面側外層部に跨るように前記第２の端面の面方向から前記第１の端面側に凹んだ第４の凹部が配置されている、積層セラミックコンデンサ。
2. 前記第１の凹部は、前記積層体の積層方向に沿って、前記誘電体層を挟んで上下に積層される複数の内部電極層および前記第１の側面側外層部に連続して凹部が形成されており、
   前記第２の凹部は、前記積層体の積層方向に沿って、前記誘電体層を挟んで上下に積層される複数の内部電極層および前記第２の側面側外層部に連続して凹部が形成されており、
   前記第３の凹部は、前記積層体の積層方向に沿って、前記誘電体層を挟んで上下に積層される複数の内部電極層および前記第１の側面側外層部に連続して凹部が形成されており、
   前記第４の凹部は、前記積層体の積層方向に沿って、前記誘電体層を挟んで上下に積層される複数の内部電極および前記第２の側面側外層部に連続して凹部が形成されている、請求項１に記載の積層セラミックコンデンサ。

Images